Proiectarea Logic

Numrtoarele asincrone

Vasta majoritate a aparaturii digitale conine, ntre alte componente de comutaie,

bistabile. Acestea sunt, n mare parte, cuprinse n numrtoare. Generic privite,
numrtoarele sunt subsisteme cu memorie, adic sunt sisteme secveniale.
Numrtoarele sunt folosite i n alte scopuri dect cel generic, s contorizeze un
numr de evenimente. Numrtoarele sunt utilizate, spre exemplu, pentru divizarea
frecvenelor dar i pentru implementarea unor operatori matematici.
Numrtorul asincron ( cu transport succesiv) este practic reprezentat printr-o
categorie de circuite integrate, disponibile comercial, care funcioneaz n aceast
manier. Ca structur i, implicit, ca modalitate de funcionare numrtorul asincron
este simplu i are o utilizare, practic, imediat.
1

Ceas

C
Ck

Ck

Ck
1

(a)
t

t
1

t
5

t
t 4

t
6

t
7

t
8

Ceas

QA

QB

QC
(b)

Figura 1. Numrtor asincron cu trei ranguri, implementat cu

bistabile JK.
(a) Structura logic a numrtorului;
(b) Diagrama evoluiei liniilor de ieire ale bistabilelor.

Exemplul 1. Se consider circuitul secvenial cu trei bistabile JK conectate ca n figura

1.(a). Acest circuit secvenial are cteva particulariti:
(i)
Toate cele trei bistabile au liniile J,K conectate la valoarea 1.
(ii)
Liniile de ceas (Ck) ale bistabilelor B i C sunt conectate la ieirile
bistabilelor anterioare, respectiv la liniile QA i QB.
Aa cum rezult din Figura 1(a), cele trei bistabile i schimb starea pe frontul
negativ al impulsurilor aplicate pe liniile de ceas respective.
Din cauza celei de-a doua particulariti a acestui circuit secvenial rezult c
bistabilul B i va schimba starea ori de cte ori linia sa de ceas va tranzita din 1 n 0 (
notat 1 0), respectiv linia QA va tranzita din 1 n zero QA: 1 0.

Proiectarea Logic

Similar, bistabilul C i va schimba starea ori de cte ori linia sa de ceas va tranzita
din 1 n 0 ( astfel 1 0), respectiv linia QB va tranzita din 1 n zero QA: 1 0.
n figura 1(b) tranzitul liniilor de ieire ale celor trei bistabile este marcat prin arce
orientate care expliciteaz cauza care produce tranzitul valorii unei linii din circuit.
Se presupune iniial, nainte s se aplice primul impuls de ceas (notat Ceas), c toate
cele trei bistabile au fost iniializate prin valoarea 0 (QA = 0, QB = 0 i Qc = 0).
n urma aplicrii primului impuls de ceas, linia QA i schimb valoarea (QA = 1) pe
frontul cztor (negativ) al impulsului de ceas Celelalte dou linii de ieire, ale
bistabilelor B i C, respectiv QB i Qc i pstreaz starea iniial (QB = 0 i Qc = 0).
Oricare dintre cele trei bistabile i vor complementa starea existent, la un moment
dat, pe frontul cztor al impulsului aplicat liniei sale respective de ceas.
Astfel, primul bistabil (A) i va complementa starea dup trecerea celui de-al doilea
impuls de ceas (QA = 0) iar ca urmare a prezenei unei tranziii de forma 1 0 pe
linia de ceas a bistabilului B, cel de-al doilea bistabil (cu o mic ntrziere, notat n
figura 1(b), prin t), i va complementa starea curent:
QB : 0 1.
Deoarece bistabilul A i schimb starea tot la fiecare dou impulsuri (mai precis, pe
frontul cztor al impulsurilor pare), rezult c bistabilul B va avea o tranziie de
forma:
QB : 1 0,
dup frontul negativ al celui de-al patrulea impuls de ceas (iari cu o mic ntrziere
t datorat naturii fizice a fenomenului de propagare) i tot aa la fiecare impuls de
ceas multiplu de 4.
Urmarea a tranziiei QB : 1 0, aplicat liniei de ceas a bistabilului C , acesta i va
schimba starea:
QC : 0 1.
Se poate uor remarc faptul c bistabilul B produce la ieirea sa un impuls, ncheiat
printr-un front negativ, la fiecare patru impulsuri ale liniei de ceas.
Cu alte cuvinte, linia de ieire a bistabilului C va avea starea QC = 1 timp de nc patru
impulsuri ale liniei de ceas, urmnd ca pe frontul negativ al celui de-al patrulea impuls
de ceas s tranziteze napoi n 0:
QC : 1 0.
La finele analizei acestui circuit secvenial se poate considera c la fiecare opt
impulsuri ale liniei de ceas acest numrtor i reia, ciclic, strile aa cum se poate
vedea din diagrama de stri din figura 2.
Privitor la ntrzierile prin circuitul secvenial din figura 1(a) se cuvin fcute cteva
consideraii de natur funcional.
Din diagrama evoluiei liniilor de ieire ale numrtorului rezult clar c este prezent
ntotdeauna o ntrziere (presupus constant i notat prin t) ntre schimbarea strii

Proiectarea Logic

unui bistabil, schimbare de stare doar de forma 1 0, i schimbarea strii unui

bistabil imediat urmtor. Exist, n descrierea funcionrii numrtorului din figura
1(b) situaii n care se declaneaz mai multe tranziii, n serie, de forma 1 0.
0

Figura 2. Diagrama de stri a numrtorului din figura 1.

Astfel, frontul descresctor al celui de-al optulea impuls de ceas, Ceas: 1 0,

declaneaz consecutiv trei tranziii dup cum urmeaz:
QA: 1 0,
care la rndul su declaneaz tranziia semnalului QB:
QB: 1 0,
iar aceasta iniiaz n fine, tranziia semnalului QC:
QC: 1 0.
Se poate remarca relativ simplu c numrtorul din figura 1(b) are un regim
tranzitoriu succesiv n urma cruia din starea iniial (1, 1, 1), valori respective pentru
bistabilii (QA, QB, QC), se ajunge, n urma sosirii urmtorului impuls pe linia Ceas,
respectiv n starea (0, 0, 0).
Schimbarea de stare are loc cu durata echivalent a trei ntrzieri t, presupunnd c
toate cele trei bistabile au aceeai laten a schimbrii strii (bistabilele sunt fabricate
prin acelai proces tehnologic etc.).
n acest caz, este important de reinut, ns, c urmtorul impuls pe linia Ceas trebuie
s apar doar dup ncheierea regimului tranzitoriu amintit, adic nu mai devreme de
3t, pentru ca numrtorul s poat funciona corect.
Dac se consider un numrtor asincron, de forma celui din figura 1(a), dar cu n
ranguri, cu n bistabile, atunci intervalul de timp dintre dou impulsuri de ceas
(perioada impulsului de ceas, notat prin T) trebuie s satisfac relaia:
T nt + ,
Unde, s-a notat prin timpul maxim necesar derulrii unor posibile operaii
combinaionale tipice strilor numrtorului respectiv. Din relaia anterioar rezult c
numrul maxim de ranguri ale numrtorului este limitat:
n < (T - )/t.

Proiectarea Logic

Practic, dac pentru numrtorul din figura 1(a), se consider:

latena unui bistabil (t) are valoarea 50ns (durat plauzibil), iar
pentru o potenial procesare combinaional (decodorul strii, aa cum este
prezentat n figura 3, spre exemplu) dintre dou stri succesive ale
numrtorului este necesar un interval de timp nsumnd 100ns,
atunci frecvena a impulsurilor de ceas, cu care poate opera numrtorul, are valoarea
maxim:
f 4 MHz.
QA

&

QB

Q0

QC
QA

&

QB

Q1

QC
QA

&

QB

Q2

QC
QA

&

QB

Q3

QC
QA

&

QB

Q4

QC
QA

&

QB

Q5

QC
QA

&

QB

Q6

QC
QA

&

QB

Q7

QC

Figura 3. Decodificatorul strilor numrtorului

din figura 1.

Un numrtor, n general, divizeaz frecvena impulsului de ceas. Un sistem digital

funcioneaz cu mai multe impulsuri de frecvene diferite, dup cum impune aplicaia
pentru care este proiectat respectivul sistem. Frecvena impulsurilor de ceas este cea
mai mare. Toate celelalte impulsuri din sistem sunt obinute, de regul, prin divizarea
impulsurilor de ceas.
Astfel, un numrtor alctuit dintr-un singur bistabil va diviza la jumtate frecvena
impulsului de ceas. n cazul numrtorului din figura 1, liniile de ieire ale fiecrui
bistabil divizeaz printr-o putere a lui 2 frecvena impulsului de ceas.
Se poate uor remarca faptul c frecvena impulsului de ceas va fi divizat dup cum
urmeaz:
4

Proiectarea Logic

QA va diviza prin 2,
QB va diviza prin 22,
QC va diviza prin 23.

Dac se dorete o divizarea mai mare, prin 24 spre exemplu, atunci se extinde
numrtorul cu nc un bistabil. Bistabilul adugat pentru divizarea prin 24 se
conecteaz, n aceeai manier, dar la ieirea bistabilului C.
Procesul poate fi extins pentru valori mai mari ale divizrii frecvenei impulsului de
ceas, dar trebuie avut n vedere limitarea frecvenei impulsului de ceas atunci cnd
crete numrul de ranguri.
n cazul n care divizarea dorit nu este de forma 2k, procedeul de proiectare se
modific dar rmne, n continuare, foarte simplu.
Exemplul 2. Se presupune c este necesar o divizare a frecvenei impulsului de ceas
prin 6. Se va utiliza, un numrtor avnd o structur similar celui din figura 1(a).
Spre deosebire de circuitul din figura 1(a) se vor utiliza liniile asincrone S (Set) ale
celor trei bistabile, aa cum se poate remarca din figura 4. Liniile S permit
poziionarea unui bistabil n valoarea 1 (Q =1) indiferent de valorile liniilor de intrare
i ale liniei de ceas.
1

Ceas

Ck

S=1

Ck
1

S=1

S
QA

Ck
1

&

QB
P
QC
Ceas

Figura 4. Numrtor asincron divizor prin 6

al frecvenei impulsului de ceas.

Divizarea frecvenei impulsului de ceas prin 6 implic urmtoarele tranziii ale strilor
ale numrtorului dorit:
Starea
0
1
2
3
4
5
0

QB
0
0
1
1
0
0
0

QC
0
0
0
0
1
1
0

QA
0
1
0
1
0
1
0

Tabelul 1. Tranziiile numrtorului divizor prin 6

al frecvenei impulsului de ceas.

Proiectarea Logic

Din tabelul tranziiilor acestui numrtor se remarc faptul c dup starea 5

numrtorul trebuie s tranziteze n starea 0.
Spre deosebire de structura numrtorului din figura 1, n figura 4 apare o poart INU (NAND), notat P, a crei linie de ieire este conectat la intrarea asincron S a
bistabilului B. Poarta P va genera valoarea 0, la ieirea sa, pentru o combinaie unic a
urmtoarelor semnale ale numrtorului:
QA = 1, QB = 0, QC = 1 i Ceas = 1.
Cu alte cuvinte poarta P va fi activ asupra numrtorului doar atunci cnd
numrtorul a ajuns n starea 5 iar linia impulsului de ceas se afl pe palierul valorii 1
al acestui impuls.
Urmarea a aciunii porii P toate cele trei bistabile ale numrtorului se vor afla,
pentru un foarte scurt interval de timp, n starea QA = 1, QB = 1, QC = 1. Acest foarte
scurt interval de timp corespunde duratei palierului valorii 1 a impulsului de ceas.
Dup care, n aceast stare logic stabil, pe frontul negativ al impulsului de ceas
numrtorul va tranzita, ca i numrtorul din figura 1(a), astfel:
QA : 1 0, QB : 1 0, QC : 1 0.
Cu alte cuvinte numrtorul a tranzitat din starea 5 ( QA = 1, QB = 0, QC = 1) n starea
7 (QA = 1, QB = 1, QC = 1) i apoi n starea 0 ( QA = 0, QB = 0, QC = 0 ).
Dup aceasta se vor relua tranziiile strilor aa cum se arat n tabelul 1.
Starea
0
1
2
3
4
5
0

QA
0
1
0
1
0
1
0

QB
0
0
1
1
0
0/1
0

QC
0
0
0
0
1
1
0

Tabelul 2. Tranziiile complete ale numrtorului

divizor prin 6 al frecvenei impulsului de ceas.

Deoarece starea 7 este prezent doar pe durata palierului cu valoarea 1 a impulsului de

ceas, linia QB are o tranziie 0 1 rmnnd foarte puin timp n starea QB = 1,
urmat de tranziia final 1 0, pe frontul negativ al impulsului de ceas.
Aceasta se mai menioneaz, uneori, aa cum se poate remarca din tabelul 2 al
tranziiilor complete ale numrtorului din figura 4 (se poate remarca celula avnd
valoarea 0/1, corespunztoare liniei strii 5, coloana bistabilului B (QB)).
Exist i o metod alternativ de proiectare a numrtoarelor asincrone pentru care
ciclul de numrare are o lungime n care nu este exprimat printr-o expresie de forma
2k, unde prin k s-a notat numrul de ranguri (bistabile) al numrtorului.
Exemplul 3. Numrtoarele modulo-12 sunt mult utilizate n construcia ceasurilor
digitale. Aceste numrtoare parcurg o secven de stri de forma 0, 1, , 11. Aa cu
6

Proiectarea Logic

se poate imediat remarca sunt necesare patru bistabile pentru alctuirea unui
numrtor modulo-12.
Aceste bistabile vor fi notate n ordinea cresctoare a ponderii respectiv A, B, C i D.
Ponderile acestor bistabile vor fi respectiv 1 pentru rangul A, 2 pentru rangul B, 4
pentru rangul C i 8 pentru rangul D.
Tabelul 3 prezint succesiunea celor 12 stri ale acestui numrtor modulo-12.
Starea
0
1
2
3
4
5
6
7
8
9
10
11
0

QA
0
1
0
1
0
1
0
1
0
1
0
1
0

QB
0
0
1
1
0
0
1
1
0
0
1
1
0

QC
0
0
0
0
1
1
1
1
0
0
0
0
1/0

QD
0
0
0
0
0
0
0
0
1
1
1
1
1/0

Tabelul 3. Strile unui numrtor modulo-12.

n acest exemplu se aplic o metoda alternativ care const n tranzitarea tuturor

bistabilelor n starea 0 dendat ce numrtorul recepioneaz impulsul de ceas avnd
indexul 0 modulo-12 (cel de-al 12-lea impuls).
Dac se urmrete structura logic a acestui numrtor, din figura 5, se poate remarca
prezena unei pori (notate prin Z) a crei linie de ieire este conectat la toate liniile
asincrone R (Reset) ale celor patru bistabile.
1

Ceas

K
R

Ck

Ck
1

Ck

K
R

R
QA

Ck

&

QB
Z

QC
QD

Figura 5. Numrtor asincron modulo-12.

Condiia ca ieirea porii Z (poart I-NU) s ia valoarea 0 este conjuncia valorilor

QA QB Qc QD, echivalent strii 12 (A = 0, B = 0, C = 1 i D = 1) a numrtorului
din figura 5. Dar, dendat ce numrtorul ajunge n aceast valoare are loc, cu o
ntrziere foarte mic (ct a unei pori), trecerea asincron, n zero a tuturor rangurilor
numrtorului. Acest tranzit asincron, de foarte scurt durat, este marcat n ultima
7

Proiectarea Logic

linie a tabelului 3 prin valori de forma 1/0 pentru ieirile rangurilor C i D ale
numrtorului din figura 5.
Cea de-a doua metod de proiectare, descris n exemplul 3, pentru numrtoarele cu
transport succesiv (denumire alternativ pentru numrtoarele asincrone) este mai
simpl dect cea prezentat n exemplul 1. Metoda aceasta are, totui, anumite limitri
care reflect certe considerente pragmatice privind particularitile de funcionare ale
bistabilelor.
n acest sens, se consider timpul de propagare dintre momentul aplicrii semnalului
de iniializare pe linia R a unui bistabil i momentul n care linia de ieire a
respectivului bistabil ia valoarea corespunztoare, zero n cazul de fa.
Dac acest timp de propagare este diferit de la un bistabil la cellalt, atunci se poate
ntmpla ca semnalul de iniializare produs de poarta Z s nu dureze un timp suficient
de lung pentru ca s poat fi iniializate toate bistabilele dintr-un astfel de numrtor.
O dispersie pronunat ntre duratele propagrii semnalului de iniializare prin
bistabilele unui numrtor, apare atunci cnd liniile de ieire ale acestora sunt
ncrcate inegal.
Cu ct crete numrul de bistabile dintr-un astfel de numrtor, cu att este mai mare
probabilitatea ca dispersia parametrilor dintre bistabile s fie suficient de mare pentru
ca s se produc o iniializare incomplet.
Ca ordin de mrime, este suficient ca un bistabil s aib timpul de propagare de 12ns
iar un altul, din acelai numrtor, s prezinte un timp de propagare mai mare, de
49ns.
n astfel de situaii, timpul de propagare al primului bistabil va face ca impulsul
(negativ) de iniializare produs de poarta Z s dureze doar 10ns, ceea ce va face ca
bistabilul cu timpul mai lung de propagare s nu fie iniializat.
O soluie mult utilizat pentru evitarea acestei dispersii a timpului de propagare ntre
bistabilii unui numrtor cu transport succesiv este prezentat n exemplul 4.
Exemplul 4. Se consider un numrtor asincron divizor prin 24 al frecvenei
impulsului de ceas (un numrtor modulo-24). Un astfel de numrtor are, n general,
certe aplicaii practice (contorizare i afiare dedicate orei curente etc.)
Acest numrtor asincron are factorul de divizare al frecvenei impulsului de ceas
cuprins ntre 16 (24) i 32 (25). n consecin se va utiliza un numrtor asincron cu 5
ranguri conectate n cascad, aa cum s-a mai procedat i n exemplele anterioare.
Numrtorul va avansa constant, cu fiecare impuls de ceas, parcurgnd consecutiv
irul de stri 0, 1, 2, , 22, 23 dup care ajungnd n valoarea 24 se reseteaz
asincron printr-un circuit rapid care instaureaz starea iniial, starea 0.
Practic, pe durata intervalului de timp dintre dou impulsuri de ceas numrtorul
tranziteaz asincron din starea 23 ( a crei existen este dorit sa fie ct mai scurt) n
starea 0.
Metoda care se va aplica, n acest exemplu, va utiliza generarea valorii de iniializare
ntr-o manier mult mai fiabil, evitnd eventualele dispariti ale timpului de
propagare ntre bistabilele din numrtor.

Proiectarea Logic

Principala cauz a disfuncionalitii circuitului de iniializare const din faptul c

semnalul generat pentru iniializare depinde, pe toat durata iniializrii, de valorile
ieirii tuturor bistabilelor.
Starea
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
0

QA
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

QB
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0

QC
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0

QD
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1/0

QE
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1/0

Tabelul 4. Strile numrtorului divizor cu 24 al

frecvenei impulsului de ceas.

Procesul acesta de iniializare conine n sine germenele instabilitii sale. Iniializarea

numrtorului este generat printr-un circuit combinaional iar valoarea linei sale de
ieire este apoi utilizat pentru modificarea strii bistabilelor care, tocmai, l-au
generat. Orice dezechilibru, ct de mic, ntre timpii de propagare ale bistabilelor
implicate poate afecta oricnd iniializarea numrtorului, urmare a unor multiple
cauze (dispersie tehnologic, ncrcare inegal n curent, stres termic etc.).
Secvenele succesive de funcionare al acestui numrtor sunt prezentate n tabelul 4.
Implementarea, pentru acest numrtor cu transport propagat, a circuitului de
iniializare i reluare a funcionrii este prezentat n figura 6.
QA

&

Ceas

&
Iniializare

QB
QC

&

QD
QE

Figura 6. Circuitul revizuit de iniializare.

Proiectarea Logic

Se observ introducerea unui bistabil simplu de prindere (un latch de prindere)

constituit prin conectarea ncruciat a dou pori I-NU. Una dintre liniile de intrare
ale bistabilului de prindere este conectat la linia de ceas.
Acest circuit revizuit de iniializare este intenionat s fie activ ntre dou impulsuri de
ceas. ntre dou impulsuri de ceas semnalul Ceas are valoarea 0 (corespunztor
palierului valorii nule). Rezult c linia de intrare superioar n bistabilul simplu de
prindere este inactiv, atta timp ct linia Ceas are valoarea 0.
Poarta M are la ieirea sa valoarea 0 dac i numai dac numrtorul este n starea
corespunztoare valorii 24 (QA = 0, QB = 0, QC = 0, QD = 1 i QE = 1). Aceast stare,
temporar, trebuie s genereze fiabil starea corespunztoare valorii 0 a numrtorului
(QA = 0, QB = 0, QC = 0, QD = 0 i QE = 0 ).
Valoarea 0 a ieirea porii M este achiziionat i memorat, de bistabilul simplu de
prindere, practic imediat ce aceast valoare s-a produs.
Odat ce acest semnal al ieirii porii M este memorat, starea bistabilului simplu de
prindere poate fi caracterizat, ntre dou impulsuri de ceas, astfel:
- Apariia unor posibile tranziii, ulterioare, ale liniei de ieire a porii M nu vor
putea modifica, n nici un mod, starea curent a bistabilului simplu de
prindere;
- Singura cale prin care se poate complementa starea bistabilului simplu de
prindere este cealalt intrare care este inactivat, atta timp ct linia de ceas
are valoarea logic 0 (ntre dou impulsuri, Ceas = 0).
1

Ceas

&

QB
QC
QD

Ceas

K
R

Ck

QA

Ck

Ck

Ck

Ck

&

&

QE

Figura 7. Numrtor asincron divizor cu 24

al frecvenei impulsului de ceas.

Structura logic, complet, a acestui numrtor asincron este prezentat n figura 7.

Numrtoarele asincrone sunt implementabile i prin bistabile D.

10

Proiectarea Logic

Pentru acest scop fiecare bistabil D este local conectat astfel nct, la fel ca i
bistabilul JK avnd liniile J = K = 1, s-i schimbe starea la fiecare impuls de ceas.
Q

A
Ceas

Ck

Ck

4013
Q

Ck

4013

CD

Ck

4013
Q

4013
Q

CD

CD

Q
CD

Figura 8. Numrtor asincron cu patru ranguri implementat cu

bistabile D utiliznd dou componente integrate CD 4013.

n acest scop fiecare bistabil va avea linia de intrare D conectat la linia de ieire
complementat Q, aa cum se poate vedea n figura 8. Se poate simplu deduce c
astfel conectat bistabilul D i va schima starea la fiecare impuls de ceas.
Dintre componentele integrate ale familiei CMOS este de reinut:
Seria de numrtoare (divizoare ale frecvenei de ceas) CD 4020, CD 4040 i CD
4060. Acestea sunt, ntr-o mai larg apreciere, caracterizabile astfel:
Capsulele componentelor au 16 pini, avnd alimentarea +VDD conectat la
pinul 16, iar referina (0V, VSS) se conecteaz la pinul 8.
Numrtoarele 4020, 4040 i 4060 funcioneaz ntr-o plaj larg de tensiuni
de alimentare, cuprinse ntre 3,3V i 15V (chiar ntre 1V i 15V, anumite
modele, depinznd de manufactur).
Aceste componente au imunitate ridicat la zgomot (valoarea tipic fiind
aproximativ 0,45 x VDD). Liniile de ceas sunt prevzute cu acionare Schmitt.
Aceast facilitate face ca numrtoarele asincrone ale acestei serii s fie foarte
tolerante la impulsurile de ceas cu fronturi lente (lent variabile).
Funcioneaz ntr-o gam medie a vitezei de comutaie. Au o frecven tipic
de 8MHz a impulsului de ceas, pentru o alimentare VDD n jurul unei tensiuni
de 10V. Dar, frecvena impulsului de ceas poate ajunge la 35 MHz atunci cnd
linia de alimentare VDD msoar 15V.
Funcionarea seriei este specificat ntr-o plaj de temperaturi, plaj cuprins
ntre 40C i +85C.
Sunt numrtoare asincrone binare care se incrementeaz pe frontul negativ al
impulsului de ceas;
Prin aplicarea unei valori logice 1 pe linia de intrare RESET, toate rangurile
respectivului numrtor sunt iniializate n valoarea logic 0, indiferent de
faptul c linia de ceas este activ sau nu ( Master RESET).
Au un consum static de cel mult 80A, la o temperatur de 25C, cu o
tensiune de alimentare de 15V.
Liniile de intrare sunt protejate mpotriva efectelor tensiunilor electrostatice.
Din cauza vitezei mari de comutaie a acestor componente se recomand
decuplarea liniilor de alimentare VDD la linia VSS ori 0V (utiliznd
condensatori electrolitici sau tantal cu valori cuprinse ntre 22F i 100F
avnd tensiuni de lucru de 16V, minimum, ori 25V, n paralel cu condensatori
cu dielectric MKP ori MKT, avnd valori cuprinse ntre 22nF i 100nF, i

11

Proiectarea Logic

tensiuni de lucru 40V 100V, cu gabarit mic) iar liniile de intrare neutilizate
s fie conectate la masa alimentrii (0V ori VSS) pentru evitarea unor cuplaje
parazite.
Cele trei componente ale acestei serii se difereniaz prin numrul de ranguri:
o CD 4020 i CD 4060 au 14 ranguri. Componenta CD 4020 are 12 linii de
ieire, corespunztoare rangurilor Q0 i Q3 Q13, iar cele 10 linii de
ieire ale numrtorului 4060 sunt corespunztoare rangurilor Q3 Q9 i
Q11 Q13.
o CD4040 are 12 ranguri i sunt disponibile la pinii capsulei toate liniile de
ieire corespunztoare acestor ranguri.
CD4060 conine, suplimentar, facilitatea unui oscilator inclus, parametrizabil prin
plasarea corespunztoare a unor componente pasive R, C ori cristal de cuar la pinii 9,
10 i 11 (sunt furnizate toate informaiile pentru determinarea valorilor frecvenei
oscilatorului, n funcie de valorile componentelor pasive respective).

12