4.2.

CIRCUITE LOGICE N TEHNOLOGIE INTEGRAT

n prezent, circuitele logice se realizeaz n exclusivitate prin tehnica integrrii
monolitice. n funcie de tehnologia utilizat, circuitele logice integrate se mpart n dou
categorii:

Circuite integrate bipolare TTL (au n componen tranzistori bipolari)

Circuite integrate monopolare MOS (au n componen tranzistori cu efect de

cmp)

4.2.1 CIRCUITE LOGICE INTEGRATE BIPOLARE

Familia de circuite integrate TTL (Transistor Transistor Logic), este cea mai
rspndit familie de circuite integrate logice.
Circuitele sunt realizate cu tranzistori bipolari fr condensatori de cuplaj ntre ei (cu
cuplaj direct).
Cea mai rspndit familie de circuite logice integrate TTL este seria 74xx pentru
aplicaii comerciale (tabelul 4.2.1).
Tabelul 4.2.1 Exemple de circuite integrate TTL
Codul circuitului
integrat

Tipul porilor

Numrul intrrilor
unei pori

Numrul porilor pe
circuitul integrat

7404
7408
7411
7421
7432
7400
7410
7420
7430
7402
7427
7486

NOT
AND
AND
AND
OR
NAND
NAND
NAND
NAND
NOR
NOR
XOR

1
2
3
4
2
2
3
4
8
2
3
2

6
4
3
2
4
4
3
2
1
4
3
4

http://eprofu.ro/electronica

PARAMETRII CIRCUITELOR LOGICE INTEGRATE TTL

Tensiunea de alimentare: 4,75 V .... 5,25 V
Tensiunile de intrare:
o 0 V..... 0,8 V sunt interpretate ca 0 logic (L)
o 2 V..... 5 V sunt interpretate ca 1 logic (H)
Tensiunea de intrare corespunztoare nivelului L: VIL(MAX) = 0,8 V
Tensiunea de intrare corespunztoare nivelului H: VIH(MIN) = 2 V
Domeniul 0,8 V....2 V dintre cele dou nivele limit se numete domeniu de
incertitudine
Tensiunile de ieire:
o 0 V..... 0,4 V sunt interpretate ca 0 logic (L)
o 2,4 V..... 5 V sunt interpretate ca 1 logic (H)
Tensiunea de ieire garantat pentru nivelului L: VOL(MAX) = 0,4 V
Tensiunea de ieire garantat pentru nivelului H: VOH(MIN) = 2,4 V
Diferena, n modul, dintre tensiunea de ieire garantat i tensiunea de intrare
corespunztoare reprezint marginea de zgomot a porii.

= ,

Cu toate c este garantat o margine de zgomot de numai 0,4 V, practic, o poart

TTL are o margine de zgomot de 1,4 V.
Curenii de intrare
o Valoarea curentului de intrare garantat pentru nivelul L: IIL = - 1,6 mA
o Valoarea curentului de intrare garantat pentru nivelul H: IIH = 40 A
Curenii de ieire
o Valoarea curentului de ieire garantat pentru nivelul L: I0L = 16 mA
o Valoarea curentului de ieire garantat pentru nivelul H: IOH = - 800 A
Factorul de ncrcare (sortan) - fan-in ; fan-out
o Fan-in reprezint numrul maxim de ieiri ce pot fi conectate n paralele la o
intrare
o Fan-out reprezint numrul maxim de intrri ce pot fi conectate la o ieire
Pentru porile TTL standard fan-out = 10

Timpul de propagare (timpul de ntrziere la propagarea informaiei)

o Timpul de propagare pentru variaia ieirii din L n H tpLH = 12 ns
o Timpul de propagare pentru variaia ieirii din H n L tpLH = 8 ns
Valoarea medie tipic a timpului de propagare este 10 ns.

http://eprofu.ro/electronica

POARTA TTL I-NU (NAND)

Toate seriile TTL au drept circuit fundamental poarta I-NU (NAND).
Seria TTL 74xx are poarta logic fundamental realizat cu 4 tranzistori bipolari, conectai
ca n figura 4.2.1.

VCC
R2
1,6K

R1
4K

R4
130
Q3

Q2

Q1

Ue

B
D1

Q4

D2

y=AB

R3
1K

Figura 4.2.1 Poart TTL standard

Elementele constructive ale circuitului:
Tranzistorul multiemitor Q1- realizeaz funcia logic I
Tranzistorul Q2 realizeaz funcia logic NU
Tranzistoarele Q3,Q4, dioda D etaj de ieire contratimp, asigur o impedan
de ieire mic
Diodele D1, D2 diode de tiere, limiteaz oscilaiile negative de intrare i
amortizeaz oscilaiile parazite
Funcionarea circuitului:
Dac una dintre intrrile A sau B este n 0 logic, tranzistorul Q1 se satureaz.
Q1 saturat Q2 blocat Q4 blocat i Q3 saturat
n aceast situaie la ieire este 1 logic.
Dac ambele intrri A i B sunt n 1 logic, tranzistorul Q1 este blocat.
Q1 blocat Q2 saturat Q4 saturat i Q3 blocat
n aceast situaie la ieire este 0 logic.

http://eprofu.ro/electronica

REGULI DE UTILIZARE ALE CIRCUITELOR LOGICE DIN FAMILIA TTL

1. Nici o intrare a unui circuit logic TTL nu se las flotant (neconectat).
a. La circuitele I respectiv I-NU intrrile neutilizate se conecteaz prin
intermediul unei rezistene de polarizare Rp la +VCC
b. La circuitele SAU respectiv SAU-NU intrrile neutilizate se conecteaz direct
la masa montajului.
2. Intrrile neutilizate se pot conecta la alte intrri.
3. Ieirile circuitelor logice nu se conecteaz niciodat direct la +VCC sau mas.
4. Este interzis interconectarea ieirilor a dou sau mai multe circuite TTL dac
exist posibilitatea ca aceste ieiri s ajung la niveluri logice diferite.
5. Decuplarea circuitelor integrate TTL este obligatorie. Deoarece pe durata frontului
consumul unei pori crete de circa 20 de ori fa de curentul mediu de alimentare,
pentru a evita o cdere de tensiune pe traseele de alimentare mai mare de 0,5 V,
se conecteaz condensatori nepolarizai ntre aceste trasee care decupleaz
circuitele integrate TTL.

http://eprofu.ro/electronica

4.2.2 CIRCUITE LOGICE INTEGRATE MONOPOLARE

Circuitele logice integrate realizate n tehnologie monopolar se mpart n 3 familii:

Familia PMOS utilizeaz numai tranzistoare MOS cu canal de tip P. Aceste

circuite au procesul de fabricaie simplu dar viteza de comutaie mic.

Familia NMOS utilizeaz numai tranzistoare MOS cu canal de tip N. Aceste

circuite au procesul de fabricaie mai complicat dar viteza de comutaie este mare.

Familia CMOS utilizeaz tranzistoare MOS complementare unele cu canal de tip

P i altele cu canal de tip N. Aceste circuite au o vitez de comutaie medie i un
consum redus de energie. Circuitele integrate CMOS sunt la ora actual cele mai
utilizate circuite logice integrate monopolare datorit urmtoarelor particulariti:
o Gam mare pentru tensiunea de alimentare: 3,5 V ... 15 V
o Putere de consum mic
o Vitez de lucru bun
o Imunitate la zgomot foarte bun : 45%
o Densitate de integrare mare

Circuitele logice CMOS se fabric n mai multe serii, cea mai utilizat fiind seria 40xx (vezi
tabelul 4.2.2).
Tabelul 4.2.2 Exemple de circuite integrate CMOS
Codul circuitului
integrat
MMC 4001
MMC 4002
MMC 4011
MMC 4012
MMC 4023
MMC 4025
MMC 4030
MMC 4068
MMC 4069
MMC 4071
MMC 4072
MMC 4073
MMC 4075
MMC 4078
MMC 4081
MMC 4082

Tipul porilor
NOR
NOR
NAND
NAND
NAND
NOR
XOR
NAND
NOT
OR
OR
AND
OR
NOR
AND
AND

Numrul intrrilor
ntr-o poart
2
4
2
4
3
3
2
8
1
2
4
3
3
8
2
4

Numrul porilor pe
circuitul integrat
4
2
4
2
3
3
4
1
6
4
2
3
3
1
4
2

http://eprofu.ro/electronica

n familia de circuite logice CMOS poarta fundamental este INVERSORUL (poarta NU).
Inversorul CMOS este prezentat n figura 4.2.2 i se compune din doi tranzistori MOS
complementari, unul cu canal indus de tip p, pMOS i altul cu canal indus de tip n, nMOS
conectai n serie, cu grilele (G) i drenele (D) conectate mpreun .
VCC
S
G

pMOS
2N6804
D

nMOS
2N6802
S

Figura 4.2.2 Inversorul CMOS

FUNCIONARE.
Sursa tranzistorului pMOS este conectat la +VCC iar sursa tranzistorului nMOS
este conectat la masa montajului (-). Grilele celor doi tranzistori reprezint intrarea (A)
iar drenele reprezint ieirea (Y).
n situaia n care intrarea A este conectat la mas (0 logic), tensiunea pe grila
tranzistorului nMOS este sub tensiunea de prag necesar deschiderii tranzistorului situaie
n care tranzistorul nMOS este blocat. n acelai timp tensiunea pe grila tranzistorului
pMOS este (n valoare absolut) peste tensiunea de prag situaie n care tranzistorul
pMOS este n conducie. Dac tranzistorul pMOS este n conducie se comport ca un
ntreruptor nchis iar la ieirea Y a circuitului va fi +Vcc (1 logic).
n situaia n care intrarea A este conectat la +VCC (1 logic), tensiunea pe grila
tranzistorului pMOS este sub tensiunea de prag necesar deschiderii tranzistorului situaie
n care tranzistorul pMOS este blocat. n acelai timp tensiunea pe grila tranzistorului
nMOS este (n valoare absolut) peste tensiunea de prag situaie n care tranzistorul
nMOS este n conducie. Dac tranzistorul nMOS este n conducie se comport ca un
ntreruptor nchis iar la ieirea Y a circuitului va fi 0 V (0 logic).

http://eprofu.ro/electronica

n figura 4.2.3 este prezentat o schem practic de realizare a unui inversor

CMOS cu tranzistori MOS.
VCC
10V
R1
10k

pMOS
2N6804
R

V
+

nMOS
2N6802

R2
10k

LED1

820

A
0.010

9.998

Figura 4.2.3 Poart logic NU realizat cu tranzistori MOS

Cnd comutatorul K este conectat la masa montajului (prin intermediul rezistorului
R2), intrarea inversorului A este n 0 logic situaie n care ieirea inversorului Y este n 1
logic iar LED 1 lumineaz.
Cnd comutatorul K este conectat la +VCC (prin intermediul rezistorului R2), intrarea
inversorului A este n 1 logic situaie n care ieirea inversorului Y este n 0 logic iar LED
1 nu lumineaz.

http://eprofu.ro/electronica