Sunteți pe pagina 1din 70

Capitolul IV

CIJTMP BiCMOS
4.1 Tehnologia BiCMOS. Avantaje / Limitari

4.2 Pori inversoare BiCMOS


4.2.1 Poarta inversoare BiCMOS standard
4.2.2 Poarta inversoare BiCMOS imbunatatit
4.2.3 Poarta inversoare BiCMOS cu excursie
completa
4.3 Referinte de joasa tensiune
4.4 Stabilizatoare LDO
4.5 Amplificatoare Cascod BiCMOS
CIJTMP

CMOS. Tehnologia CMOS


4.1 Avantajele circuitelor BiCMOS. Tehnologia BiCMOS

Fig. 4.1.1
04/10/16

CIJTMP

Caracteristicile tehnologiei Bi-CMOS


1. In raport cu CMOS

viteza mai mare


performante sporite pt. CI analogice
variatii cu temperatura mai scazute
dispersie tehnologica mai redusa
dependenta redusa pe sarcini capacitive

2. In raport cu tehnologia bipolara


putere disipata mai mica
incapsulare mai simpla

CIJTMP

4.1 Tehnologii BiCMOS. Avantaje. Limitri

Fig. 4.1.2
CIJTMP

rb 550

n-p-n

AE 1.2 5 m

re 6

hFE 100

rc 90

fT max 9 GHz

C je 29 fF

BVCE 0 8 V

C jc 26 fF

BVEB 0 6 V

Csub 110 fF

CIJTMP

BiCMOS. Tehnologia BiCMOS


4.1 Avantajele circuitelor BiCMOS. Tehnologia BiCMOS

Fig. 4.1.3
04/10/16

CIJTMP

Capitolul IV

CIJTMP BiCMOS
4.1 Tehnologia BiCMOS. Avantaje / Limitari

4.2 Pori inversoare BiCMOS


4.2.1 Poarta inversoare BiCMOS standard
4.2.2 Poarta inversoare BiCMOS imbunatatit
4.2.3 Poarta inversoare BiCMOS cu excursie
completa
4.3 Referinte de joasa tensiune
4.4 Stabilizatoare LDO
4.5 Amplificatoare Cascod BiCMOS
CIJTMP

4.2.1 Inversorul BiCMOS standard

4.2 Inversorul BiCMOS standard.Comparatie cu Inversorul CMOS


+VDD

P1

+
Vbe1

N1

Q1

OUT

Vo

Fig. 4.2.1

Vin
N2
+ Q2
Vbe2 N3

+VDD

Fig. 4.2.2

IN

OUT
N

CIJTMP

4.2.1 Inversorul BiCMOS standard

Fig. 4.2.3
CIJTMP

4.2.1 Inversorul BiCMOS standard

Fig. 4.2.4
CIJTMP

4.2.1 Inversorul BiCMOS


standard

Fig. 4.2.5
CIJTMP

4.2.2 Inversorul M - BiCMOS

4.2.2 Inversorul M - BiCMOS

I D : VDD 2VBE , on VT , n

I D : VDD VBE , on VT , p

Fig. 4.2.6

CIJTMP

4.2.2Inversorul M BiCMOS

Fig. 4.2.7

Fig. 4.2.8

CIJTMP

4.2.2 Inversorul M - BiCMOS

Fig. 4.2.9
CIJTMP

excursie complet i
4.2.3 INVERSOR BiCMOS CU EXCUSIE COMPLETA SI TRANZISTOARE npn
tranzistoare npn

Fig. 4.2.10

CIJTMP


VC

excursie completa si
1) Tranzitie 01
tranzistoare npn
V , V 0; V Z (0...V ) V , V ] (V
DD

DD

P3 , P5 , P6 , Q2 : OFF ON

VBE 2 VDS 4 N N DS 5 N Z (0...VBE (ON ) )


I D5 P I D6 P I B 2 Z IC 2 IO Z
dVO
dVO
I O CL

Z VO ] (V DD ...0)
dt
dt
I DN5 I B 2 Cin,Q2 se descarca prin N5
VBE 2 VDS 5 N ] (VBE (ON ) ...0)

Q2 : ON ( sat ) OFF

VM ] (VDD ...0)
VP Z (0...VDD ) VC Z (0...VDD )
CIJTMP

DD

...0)

excursie completa si
npn
2) Regim tranzistoare
stationar 1 (la IN)
Q1, Q2, N1, P1OFF

3) Tranzitie 10

VO 0

VF VDD

P1, P4,Q1 OFFON

VI ] (VDD ...0) VM , VN Z (0...VDD )


I D1P I D 4 P I B1 Z I C1 Z
dVO
I O CL
dt

dVO
Z VO Z
dt
CIJTMP

excursie completa si
tranzistoare npn

VSD1 VSD 4 0

Fig. 4.2.11

C scurtcircuit,

V p ,VB1 Z (VDD ...2VDD )


CIJTMP

ka

excursie completa si
V V V
tranzistoare npn
P3

P4

DD

VP ,VB1 Z (VDD ...VDD VJ (ON ) )

p
VJ(ON) tensiunea in conductie pe jonctiunea n drena/sursa
substrat a P3/P4

VO VB1 VBE (ON ) VDD VJ (ON ) VBE (ON ) VDD


VBE(ON) tensiunea in conductie pe jonctiunean p emitor-baza a
Q1/Q2

VBE ( ON ) VJ ( ON )

( N D , n N A, p )

CIJTMP

kb

excursie completa si
V V 0
tranzistoare npn
BD 3

BS 4

VB1 Z VDD ...VDD VBE (ON )

VO VB1 VBE (ON ) VDD excursie completa


C se descarca prin P1, P4, Q1 de la VC=VDD la VC<VBE(ON)
n-MOS

p-MOS

Leff

0.65m

0.65m

AJE

0.84m

VT0

0.8V

-0.85V

100

fT

11GHz

ID,sat

375A/m 190A/m

CIJTMP

npn

4..2.3 Inversor BiCMOS cu excursie completa si tranzistoare npn

Fig. 4.2.12
CIJTMP

4.2.3 Inversor BiCMOS cu excursie completa si tranzistoare


npn

Fig. 4.2.13
CIJTMP

Capitolul IV

CIJTMP BiCMOS
4.1 Tehnologia BiCMOS. Avantaje / Limitari

4.2 Pori inversoare BiCMOS


4.2.1 Poarta inversoare BiCMOS standard
4.2.2 Poarta inversoare BiCMOS imbunatatit
4.2.3 Poarta inversoare BiCMOS cu excursie
completa
4.3 Referinte de joasa tensiune
4.4 Stabilizatoare LDO
4.5 Amplificatoare Cascod BiCMOS
CIJTMP

4.3. Referine de joasa tensiune (<1V)


4.3.1 Referina de banda interzis standard

Fig.4.3.1

I S 2 AE 2

n
I S 1 AE1
VI VI VBE1 VBE 2 R0 I 0

VR IR1 VBE1
VR
24

R1
VBE1 VBE 2 VBE1
R0
04/10/16

Master Microsisteme

Curentul de colector

VBE
I C I S exp

V
th
Curentul de saturatie

VG 0
EG
I S : A n : AE exp AE exp
kT
Vth
2
E i

Dependenta curentului de colector de tensiunea benzii interzise

VBE VGO
I C I 0T exp

V
th

VG 0

EG

Tensiunea de referin

R1
R1
AE 2
I
VR VBE1 VBE VG 0 Vth ln
Vth ln
R0
R0
AE1
I 0T a
25

04/10/16

Master Microsisteme

4.4 Referinte de joasa tensiune

Compensarea in temperatura

R1
VR VBE1 VBE 2 VBE1
R0
R1
R1
VR
VBE VBE1 Vth ln n VBE1
R0
R0

Fig. 4.3.2

CIJTMP

Referina de banda interzis standard

VR

R1
VBE1 VBE 2 VBE1
R0

R1
R1
VR
VBE VBE1 Vth ln n VBE1
R0
R0

Exemplu numeric
I S 2 AE 2

n 24
I S 1 AE1
R1
80k

R0 13,5k

VBE1 0.738V

VR 1.225V
27

04/10/16

Master Microsisteme

4.3.2 Referinta de tensiune < 1V cu compensare n


temepratur (varianta 1)

Fig.4.3.3

I1 I 2 I 3

R2 R1

Tensiunea de referinta

VI VI VBE1 VBE 2 R0 I 0 0 VBE R0 I 0


I 0 I PTAT

VBE

I C1 I C 2 R1 R2
R0

VBE1
VBE1 VBE
I1 I 2 I R
I0

R1
R1
R0
R3
R3
VR R3 I R VBE1
VBE
R1
R0

Referina de banda interzis cu VREF<1V

R3
R3 R3
R1
VR R3 I R VBE1
VBE

VBE1 VBE
R1
R0 R1
R0

Fig.4.3.4

30

04/10/16

Master Microsisteme

Tensiunea de referin

VBE1 Vth ln

I
I S1

VBE 2 Vth ln

I
IS2

VBE

IS2
Vth ln
Vth ln n
I S1

R3
R
1
R3
R3
VR VBE1 Vth ln n

VBE1 Vth ln n

R1
R1
R0
R
0

R3
R3
R3
I
VR VG 0 Vth ln n Vth ln
R1
R0
R1
AE1 J 0T a
I S 2 AE 2

n
I S1 AE1

Amplificatorul Operational

Avd=gm,BT/gm,MOS
Fig.4.3.5

Circuitul de pornire

Fig. 4.3.6

VR 0,536V

VDD 1V

I1 I2 I3 92 A
Pd 300 W

4.3.3 Referinta de tensiune <1V cu compensare n


temperatur
Compensarea n temperatur

R
R
VREF 3 VBE1 Vth 1 ln n

R1
R0

T
T
VBE ( T ) VG0 (VG0 VBE ( T0 )) ( a b ) V
th ln

T0
T0

Curentul I C forat (de circuitul exterior) s


varieze cu T

T
I C I C0
T0

Fig.4.3.4
VREF

T
R3
T
V

(
V

V
(
T
))

(
a

b
)
V

ln

G0

G0
BE1 0
th
R1
T0
T0
CIJTMP

R
Vth 1 ln n

R
0

cV
th ln

T
T0

4.3.3 Referinta de tensiune <1V cu compensare n


temperatur (varianta 1)

Fig. 4.3.3

Fig. 4.3.7

Se conecteaz n cascad k celule(Fig.4.3.7) cu nodul B la ieirea referinei din Fig.4.3.3

I C 4 I PTAT
VAB

I C 3 I PTAT I CTAT I 0 const.cuT


IC 4
VBE 4 VBE 3 Vth ln
IC 3

Compensarea n temperatur

VAB Vth ln
VREF

IC 4
I
Vth ln PTAT
IC 3
I0

R1
R3

kV AB
VBE1 Vth ln n

R1
R0

Curentul I C1 crete liniar cu T (b=1)

I C1 I 1
VREF

Vth ln m

VBE1
I 1 I CTAT I PTAT
R1

T
T0

T
I C1 I C0
T0

T
R3
T
V

(
V

V
(
T
))

(
a

1)

V
ln

G0

G0
BE1 0
th
R1
T0
T0

R
Vth 1 ln n

R
0

Compensarea termenilor proportionali cu T


R1

VG 0 VBE1 (T0 ) Vth 0 ln n ln m


R0

Compensarea termenilor proportionali cu lnT

R3
a 1 k
R1
CIJTMP

kV
th ln m

T
T0

4.3.4 Referinta de tensiune <1V cu compensare n temperatur (varianta 2)

Fig. 4.3.8
CIJTMP

Compensarea n temperatur
VBE1 Vth ln( n )
I R

I NL
R1
R0
I NL

VBE1 VBE 3
R4

T
T

( a b ) Vth ln
T0
T0
I C forat (de circuitul exterior) s varieze cu T

VBE ( T ) VG 0 ( VG 0 VBE ( T0 ))

Curentul

T
I C I C0
T0

Curentul I C1 crete liniar cu T (b=1)


Curentul I C 3 I R practic nu variaz cu T (b=0)

I NL

T
1
Vth ln
R4
T0

CIJTMP

Rezultate experimentale
Fig. 4.3.9

Fig. 4.3.10

CIJTMP

Layout-ul circuitului

Tehnologie BiCMOS - 0,8um


Aria chipului 3mm 2
24 pini aditionali

Fig. 4.3.11
CIJTMP

Rezultate experimentale
Tabelul. 4.3.1

Tabelul. 4.3.2

CIJTMP

Obtinerea Rezistenelor

Fig 4.3.12
Ri=12k, RC=2k, pentru Ro=13,5k,
Ri=30k, RC=4k, pentru R4(5)=32,25k,
CIJTMP

4.3.5 Referinta de tensiune <1V cu compensare n


temperatur (varianta 3)

I C 2 I PTAT I D 5 I NL
I PTAT I C 2

VBE 1 VBE 2
1

Vth ln( n )
R2
R2

Fig. 4.3.13

Compensarea n temperatur

I REF IVBE I PTAT I NL


I D 5 I CTAT
I NL 0
VSD 5 VSG 5 VT

VSD 5 VSG6 VT
I NL I PTAT I CTAT
Fig. 4.3.14
CIJTMP

Referinta de tensiune cu compensare de ordinul doi


Schema complet

Fig. 4.3.15

VREF ( R4 R5 R6 ) I CTAT ( R5 R6 ) I PTAT R6 I NL

CIJTMP

VREF ( R4 R5 R6 ) I CTAT ( R5 R6 ) I PTAT R6 I NL


VREF

VBE1
1
( R4 R5 R6 )
( R5 R6 ) Vth ln(
n)
R1
R2

V
1
VREF ( R4 R5 ) BE1 ( R5 2 R6 ) Vth ln(n )
R1
R2

R1=500k, R2=R3 =60k, R4 =100k, R5


=150k,
R6 =10k,
VBE1(T0) = 0,7V, n=16 i
VOV=0,2V .
ICTAT=1,4A i IPTAT =1,195A
VREF=0,555V)
CIJTMP

Schema referinei

Fig. 4.3.16
47

Tensiunea de referin funcie de temperatur


( valori masurate)

Fig. 4.3.17

VREF 0,595V

VREF
/ T 20 ppm / 0C T 15 0C....90 0C
VREF
48

04/10/16

Performanele referinei
( valori masurate)

Tabelul 4.3.3
Vref=595mV
49

04/10/16

Capitolul IV

CIJTMP BiCMOS
4.1 Tehnologia BiCMOS. Avantaje / Limitari

4.2 Pori inversoare BiCMOS


4.2.1 Poarta inversoare BiCMOS standard
4.2.2 Poarta inversoare BiCMOS imbunatatit
4.2.3 Poarta inversoare BiCMOS cu excursie
completa
4.3 Referinte de joasa tensiune
4.4 Stabilizatoare LDO
4.5 Amplificatoare Cascod BiCMOS
CIJTMP

4.4 Stabilizatoare cu diferen de tensiune intrare-ieire redus (LDO)


4.4.1 Scheme de stabilizatoare LDO
Tranzistor pnp

Fig. 4.4.1

VDO 2VBE VCE ,sat

I O I OM

1,5...2V

VDO VEC ,sat

I O IOM

0,1...0,4V

Q1 ( F mic)
Stabilitate - un C legat la nodul de ieire (de mare rezisten)
Intrarea inversoare a AO legat la REF
CEF

4.4
Stabilizatoare
LDO
Tranzistor super

Fig. 4.4.2

F F 1 F 2
(Q1, Q2)
Protecie la supracurent - (Q3, R3)
Protecie la supratensiune - (D,Q4,R4)
CEF

Conexiune Darlington pnp-npn

Fig. 4.4.3

Arhitectura standard stab. liniare integrate


(Q1, Q2)

F F 1 F 2

VDO VBE VEC ,sat


CEF

I O I OM

0,7...1V

Tranzistor pMOS

Fig. 4.4.4

Tranzistor p MOS - (Q1, R3)

VDO VDS ,sat

CEF

I O I OM

0,05...0,2V

Tranzistor nMOS

Fig. 4.4.5

Pomp de sarcin pentru polarizarea porii nMOS

VDO VDS ,sat

I O IOM

CEF

0,05...0,2V

4.4.2 Stabilizator LDO integrat cu ERS-pnp extern

Fig. 4.4.6

tensiunea de ieire: VO=3,3V


curentul de ieire maxim: IOM=500mA;
VDO,m=0,2V la IOM=500mA;
CEF

Caracteristica de transfer

Fig. 4.4.7

VDO,m=0,02V la IOM=10mA
VDO,m=0,05V la IOM=100mA
VDO,m=0,2V la IOM=500mA
CEF

Diagrama Bode

Fig. 4.4.8

Amplificarea/Castigul > 60dB


Faza 130 grade
CEF

4.4.3 Stabilizator LDO integrat Micrel cu pnp super Beta


super Beta

Fig. 4.4.9

protectie la supracurent
protectie la supratensiune;
protectie la supratemperatura
CEF

4.4.3 Stabilizator LDO integrat Micrel

F 1 100
tensiunea de ieire: VO=3,3V;5V;12V etc
curentul de ieire maxim: IOM = 80mA ....7,5A
curentul de polarizare: Ibias<1% IOM
tensiunea de intrare: VI,m=3V VI,M <29V
VDO,m< 0,3V la IOM;

CEF

4.4.3 Stabilizator LDO integrat Micrel cu nMOS extern

Fig. 4.4.10

pomp de curent (intren)pentru tensiunea pe poarta nMOS extern


tensiunea de ieire: VO=3,3V;5V;12V
curentul de ieire maxim: IOM= 10A
VDO,m= 0,31V la IOM; CEF

4.4.3 Stabilizator LDO integrat - CAT6219

Fig. 4.4.11

REF referina de tensiune (VR=1,24V)


Enable Logic asigur activarea/dezactivarea ieirii
Prot. SC i RSC bloc de protecie la scurtcircuit;
amplificatorul de eroare;
Q1 pMOS, elementul de reglaj serie
de ieire
Q2 descarc capacitatea
CEF

Stabilizator LDO integrat - CAT6219

Fig. 4.4.12

Fig. 4.4.13

tensiunea de ieire: VO=2V...5,2V


variaia n temperatur:40 ppm/grad;
curentul de ieire maxim: IOM=500mA;
tensiunea de intrare: VI,m=2,5V VI,M=5,5V
VDO,m=0,3V la IOM=500mA;
curentul maxim consumat:85A
CEF

Stabilizator LDO integrat - CAT6219

Fig. 4.4.14

Stabilizator cu tensiune reglabil : VO= 2V...5,2V


din R1 i R2
VREF=1,24V

VO VREF
CEF

R1
1
R2

Capitolul IV

CIJTMP BiCMOS
4.1 Tehnologia BiCMOS. Avantaje / Limitari

4.2 Pori inversoare BiCMOS


4.2.1 Poarta inversoare BiCMOS standard
4.2.2 Poarta inversoare BiCMOS imbunatatit
4.2.3 Poarta inversoare BiCMOS cu excursie
completa
4.3 Referinte de joasa tensiune
4.4 Stabilizatoare LDO
4.5 Amplificatoare Cascod BiCMOS
CIJTMP

4.5.1 Cascodul BiCMOS


Amplificarea

g m1RL
Av
g m1RL
1 go2 RL
1
ro1 g m2 go2
Amplificarea intrinsec

Av0

RL

g m1ro1 gm2 go2 1 Av01 Av02

Fig. 4.5.1

io g m2vbe2 go2 vo vbe2 gm1vi go1vbe2

CEF

vo

RL

Cascodul BiCMOS
Conductana echivalent

io
Gm
vi

vo 0

g m1

g m1
1
1
ro1 gm2 go2

Rezistena de ieire

vo
Ro
io

ro1 g m2 ro2 1 ro1 Av02


vi 0

Amplificarea

Av Gm Ro P RL
CEF

4.5.2 Cascod BiCMOS pliat

Fig. 4.5.2

'
ro1 ro1
ro1 P Ro,2I

g m1RL
Av
1 go2 RL
1 '
ro1 g m2 go2
CEF

4.5.3 Cascod BiCMOS cu rezisten de ieire mrit

io g m3v gs3 go3 v gs3 vo

g m2 vbe2 go2 vgs3 vbe2


g m1vi go1vbe2

Fig. 4.5.4
CEF

vo

RL

4.5.3 Cascod BiCMOS cu rezisten de ieire mrit


Amplificarea

g m1RL
Av
g m1RL

1
1 go3 RL
1
1

ro1 g m2 go2
ro2 g m3 go3

Amplificarea intrinsec

Av0

RL

g m1ro1 g m2 go2 1 g m3 go3 1 Av01 Av02 Av03

Rezistena de ieire

vo
Ro
io

ro1 g m2 ro2 1 g m3 ro3 1 ro1 Av02 Av03


vi 0
CEF