Sunteți pe pagina 1din 10

Onu Dana Alexandra

Grupa 435D
Circuite de esantionare si memorare

Un circuit Sample/Hold cunoaste doua moduri fundamentale


de functionare, determinate de valoarea semnalului logic prezent
pe intrarea de control :
Esantionare in care circuitul achizitioneaza rapid
semnalul de la intrare, reproducandu-l fidel la iesire .
Semnalul de la iesire urmareste fidel semnalul de la
intrare.
Memorare care se realizeaza imediat ce semnalul de la
intrare isi schimba valoarea , circuitul oferind la iesire
valoarea pe care o avea semnalul de intrare in momentul
tranzitiei comenzii din S in H .
Circuitele S/H se folosesc in sistemele in care prelucrarea
semnalelor este discontinua, avand loc la intervale egale de timp ,
pe paza nivelului curent al semnalului. In acest fel nu se urmareste
intreaga variatie a semnalui, ci numai segmentele de durata finita,
adica esantioane.Prelucrarea lor se face in
perioada de
memorare.Circuitele S/H se mai folosesc la eliminarea varfirilor
tranzitorii de la iesirea unui convertor D/A, distributia
datelormasurarea raportului a doua variabile mediate in timp etc.
Schema de principiu a unui circuit S/H este urmatoarea :

Din schema de mai sus se poate vedea modul de functionare


a unui circuit S/H.Acesta este un comutator analogic care la
comanda de esantionare preia valoarea instantanee a semnalului de
la intrare si o retine sub forma unei tensuini de curent continuu
memorata de o memorie analogica un condensator. Deci un astfel
de circuit trebuie sa aiba urmatoarele caracteristici:
Condensatorul trebuie sa se incarce si sa ajunga la
valoarea finala a tensiunii
cat se poate de repede;

In etapa de memorare variatia in timp a tensiunilor


Vo ,Vo/t trebuie sa fie cat mai mica posibil.
Schema montajului de laborator este data in figura de maijos:

Se esantioneaza un semnal sinusoidal cu VI VV=2V f=100Hz


aplicand la intrarea de control un semnal TTL cu factor de

umplere 1:1 si o frecventa fe=2kHz. S - au obtinut urmatoarele


forme de unda:
Tensiunile V11 , V12 s-au obtinut nule si de aceea nu au mai fost
reprezentate.

Tensiunile VC4 si VC5 au aproximativ aceeasi reprezentare


diferind doar timpii de
crestere care pentru VC4 este 0.18ms, iar pentru VC5 este 0ms si
respectiv timpii de cadere care sunt 0 ms, respectiv 4s.Perioada
dupa cum se observa din imagine este T=0.58ms.

1. Repetam masuratorile de mai sus pentru fi =2kHz si fes=10kHz


si obtinem urmatoarele imagini:

Pentru VC4 timpul de crestere este 16s si perioada T=112s

Pentru VC5 timpul de cadere este de 40s iar perioada T=


104s.
2. Se determina curentul maxim de incarcare al capacitorului de
memorare. Circuitul se pune in regim de esantionare. La intrare se
5

aplica un semnal dreptunghiular VI VV =5V fI =1kHz cu factor


de umplere 1:1.Se reprezinta V12 si se masoara durata frontului tr
si amplitudinea semnalului la bornele condensatorului V12 VV :

Dupa cum se observa din figura de mai sus tr =4ms , iar V12
VV =5V.Pentru calculul curentului de incarcare se foloseste
formula:
I max C1

V12VV
tr

Se obtine valoarea Imax=12.5mA care este mai mic decat Io


max Ao1 =2025mA si decat IDSS =50mA.
Se calculeaza viteza de variatie a semnalului de iesire V12
VV /tr =1.250V/ms care este mult mai mica decat viteza maxima
de variatie a semnalului de la iesirea AO care este de 0.5V/s .
Se vizualizeaza tensiunea de intrare pe cele doua intrari ale

operationalelorAO1 si AO2 pentru frecventele de 100Hz, 1kHz si


10kHz :
6

3. Se determina curentul total de pierderi Ip masurand t in care


tensiunea Vo scade cu o valoare Vo=0.5V.Se obtine t =756sec .
Se cunoaste C=1F.
Se calculeaza Ip= V0*C/ t = 6,61-4sec.
4.
Curentul de polarizareal intrarii neinversoare a AO2 este Ip2
= 0.025A.
5. Se studiaza influenta inelului de garda prin conectarea
rezistentelor R17 si R18 la VEE. Se masoara timpul de scadere la
jumatate a tensiunii de iesire Vo : t=1s.
Se conecteaza inelul de garda la iesirea AO2 . Se reia
masurarea timpului de scadere la jumatate a tensiunii de iesire

Vo : t=18s. Deci inelul de garda are rolul de a creste timpul


descadere la jumatate a tensiunii de iesire Vo.
Raspunsuri la intrebari
1.

2.

3.

4.

5.

6.

7.

Gama de valori in care se poate plasa amlitudinea semnalului


de la intrare este limitata de tensiunea de strapungere a
condensatorului C1.
Condensatorul C1 introduce un pol la o frecventa data de
constanta de timp acestuia. Condensatorul C1 vede spre masa rds
on || Rin AO2 .Cum Rin AO2 este presupusa foarte mare (infinita) =>
rezistenta vazuta de C1 spre masa este aproximativ egala cu r ds on
=> fp=1/2C1 rds on=1.6kHz.Bucla de reactie a amplificatorului
AO1 este formata din C1 si AO2 care introduce si acesta un pol.
La frecvente mari cei doi poli astfel introdusi determina
instabilitatea circuitului.
Valoare maxima si minima este limitata de stabilitatea
circuitului.
Pentru C1 trebuie ales un condensator cere se indeplineasca
urmatoarele conditii:sa aiba timp de incarcare mic , sa aiba
pierderi mici si curent de fuga mic=>C1poate fi fabricat cu
polistiren.
Valoarea absoluta minima a tensuinii VEE depinde de tensiunea
limita de alimentare a amplificatoarelor operationale si
limiteletensuinii aplicate la intrare .
Tensuinea de la intrarea lui AO1 poate varia intre 15V si
+15.Daca K2 inchis AO1 funcioneaza ca un repetor => V01
apartine [-15V,+15V].Pe grila lui J1 pare aceasta tensuine care
poate sa-l distruga;se conecteaza dioda D1 cu rol de protectie
pentru J1.Analog pentru celelalte diode,deci D1,D2,D3au rol de
aproteja J1,J2,J3 care lucreaza in regim de comutatie.
Daca rezistenta R5 =0, aceasta sunteza rezistenta rds on => in
paralel cu condensatorul C se vede o rezistena foarte mica. La
frecventa inalte C2 introduce un pol.R5 este introdusa pentru
8

adeplasa polul la frecvente inalte pentru ca circuitul sa devina


stabil.

11.

In regim de memorare schema pentru AO2 este:


IP I
1
i dt
C1
1
Vo
i dt

C2

I I
VC1

Deci Vc1=Vo
AO2 este protejat de dioda D3 dupa cu s-a explicat la pucntul
6.
12. Presupunem circuitul Sample . Trecerea in Hold se face
printr-o etapa
intermediara care este diferita pentru cele doua cazuri:
K2,K3 au comutat deja pe modul Hold, dar K1 fiind intarziat de
inversorul introdus.Comutand mai intai K2 si K3 C1 este izolat si
se descarca mai greu avand un curent mai micde descarcare.Bucla

lui AO1 se inchide mai tarziu prin comutatorul K1 ceeace conduce


la variatii de tensiune intre borna + si ale lui AO1.
K1 comuta inaintea lui K2 si K3, C1 se descarca in tipul in care
se produce comutrea la un curent de descarcare mai mare =>
micsorare a valorii memorate analogic pe comdensator.
La trecerea din modul de functionare Hold in modul Sample
prima varianta convine pentru ca C1 este introdus imediat in
circuit conducand la o mai buna memorare a semnalului in
momentul memorarii.
14. Daca circuitul se alimenteaza la singura sursa pozitiva se
modifica amplitudinea maxima a semnalului de la intrare. Daca
circuitul se alimenteaza la singura sursa negativa se modifica
amplitudinea minima a semnalului de la intrare.
15.
Potentiometrul P2 permite reglarea rezistentei Rech in serie cu
C1 astfel incat sa permita deplasarea polului introdus de C1 in asa
fel incat circuitulsa devina stabil.
19.Detector de varf realizat dintr-un comparator si un circuit S/H:

10