Studiul circuitelor pentru comanda IGBT-urilor

2.2. HCPL3101
n figura 3 se prezint circuitul HCPL3101, ce face parte din categoria celor
mai simple circuite pentru comanda unui tranzistor de tip IGBT. Din aceast figur se
pot remarca c schema de montaj este extrem de simpl, dar necesit o surs dubl
individual de 12 V. Astfel pentru comanda unei puni trifazate cu IGBT-uri sunt
necesare patru surse duble separate galvanic ntre ele cu un grad ridicat de izolaie
(trei surse pentru tranzistoarele din ramura pozitiv i una pentru cele din ramura
negativ). [*H]
+5 V
R1
Intrare TTL
sau CMOS

C1

12 V

+ DC

R2

12 V

Fig.3 Schema tipic de aplicaie a circuitului HCTL 3101

Ieire AC

- DC

2.3. IR2233
O alt soluie pentru comanda unei puni trifazate de IGBT-uri este, de
exemplu, utilizarea unui circuit de tipul IR2233, fabricat de firma International
Rectifier [79].
Dintre avantajele acestui circuit principalele sunt:
asigur impulsuri de comand pentru o punte trifazat cu IGBT-uri;
poate suporta tensiuni pe partea de c.c. a invertorului de pn la 1200 V;
este alimentat cu o singur tensiune de 15 V;
permite blocarea tuturor semnalelor de comand la scderea tensiunii de
alimentare (UV Under Voltage) sub o anumit valoare (< 9 V);
blocheaz simultan semnalele de comand att cu intrarea analogic ITRIP (la
apariia unui supracurent) ct i cu intrarea digital SD Shutdown
genereaz intern timp de gard de 250 ns;
semnaleaz apariia unei erori care a dus la anularea celor 6 impulsuri de
comand prin intermediul ieirii FAULT .

Fig. 4 Schema bloc a circuitului IR2233

n figura 4 se prezint schema bloc a circuitului IR223, iar n figura 5 se

prezint diagramele de timp pentru circuitul IR2233. Se precizeaz c semnalele
marcate cu o linie deasupra (de ex. FLT CLR , FAULT , etc) sunt active pe nivel
logic 0 sau LOW, iar semnalele scrise normal (de exemplu SD) sunt active pe 1
logic sau HIGH.
Pentru a realiza protecia la supracurent a punii trifazate cu IGBT-uri, se
utilizeaz intrarea analogic a circuitului ITRIP. Dup cum se poate observa din figura
6, pe ramura negativ a invertorului s-a montat un rezistor de tip unt neinductiv.
Cderea de tensiune de pe acesta este ajustat printr-un divizor rezistiv. Reglarea
divizorului rezistiv se face punnd condiia ca pe intrarea ITRIP valoarea tensiunii s fie
egal cu 0.5V, atunci cnd prin unt trece un curent ce are valoarea egal cu
valoarea maxim impus. Tensiunea aplicat pe intrarea ITRIP este comparat intern
cu o tensiune de valoare fix i precis de 0,5V (vezi figura 4). Din figura 5 se poate
observa c n intervalul de timp t4-t5, ct este activ intrarea ITRIP (aceast intrare este
activ att timp ct I TRIP 0,5V , 5V ), semnalele de comand pe gril a IGBT-urilor
(HO1,2,3,i LO1,2,3,) sunt inhibate. Aceste semnale rmn inhibate i dup ce
dispare defectul, ele fiind validate din nou atunci cnd intrarea FLT CLR devine
activ, adic momentul t6. Acelai fenomen se ntmpl i cnd un defect este
semnalat prin activarea intrrii SD (n intervalul de timp t9-t11), dar semnalele de
comand devin active imediat dup ce aceast intrare devine inactiv, adic la
momentul t11, ntruct la acel moment intrarea FLT CLR era activ.

Fig. 5 Diagramele de timp pentru IR2233

Dac IGBT-urile sunt comandate cu nivele mici de tensiune atunci pierderile

disipate pe acestea cresc, ceea ce duce la o nclzire suplimentat a acestora.
Pentru a preveni acest neajuns, circuitul IR2233 anuleaz semnalele de comand la
scderea tensiunii de alimentare a acestuia sub 8,3V. Aceast protecie poart
denumirea de protecie la subtensiune (UV Protection).
D

Vcc

Vcc

HIN1 ,2 ,3
LIN1 ,2 ,3

HIN1 ,2 ,3
LIN1 ,2 ,3

FLT
FLT-CLR
SD
ITRIP

HO1 ,2 ,3
FLT
FLT-CLR
SD
ITRIP
Vs1 , 2, 3
CAO
CAVss
CA+

R1
R5
R2

R3

V+

Vb 1, 2, 3

U
V
W

LO1, 2, 3
COM

IR2 2 33 J

R4
Rsu n t

GND

Fig. 6 Schema tipic de utilizare a circuitului IR2233

Apariia unui defect (SD, ITRIP i UV detector) este semnalat de ctre circuit
prin activarea ieirii open-colector FAULT , iar semnalele de comand HO1,2,3 i
LO1,2,3 sunt inhibate. Dup dispariia defectului aceste semnale nu sunt validate
automat, ci de ctre intrarea FLT CLR , vezi figura 6. Circuitul are un bloc logic ce
analizeaz defectele. n acest bloc intr semnalul SD (prin intermediul cruia se pot

anula simultan toate cele ase semnale de comand), semnalul de ieire din
comparatorul ITRIP i semnalul de detectare a scderii tensiunii de alimentare sub o
anumit valoare.
Apariia unui defect (din oricare din motivele mai sus menionate) este semnalat prin
ieirea open-colector FAULT , iar condiia de defect este anulat de ctre intrarea
FLT CLR .

Fig. 6 Definirea timpilor tflt, titrip, tfltclr pentru IR2233

a)

b)

Fig. 7 Definirea timpilor ton, tr, toff, tf, respectiv timp de gard pentru IR2233

Schema electric detaliat a unui invertor trifazat cu IGBT-uri comandat pe

gril de IR2233 este prezentat n figura 6. ntruct apariia unui supracurent numai
prin unul din tranzistoarele din ramura pozitiv a invertorului nu ar putea fi depistat de
untul rezistiv montat n ramura negativ a acestuia, n schem s-a prevzut un
traductor de curent suplimentar pe ramura pozitiv a invertorului. S-a ales utilizarea
unui traductor de curent cu compensare magnetic (LEM25A), deoarece acesta
asigur i separarea galvanic. Ieirea din traductor este comparat, n comparatorul
LM393 (U6), cu o valoare de referin stabilit cu ajutorul poteniometrului POT.
Acesta basculeaz din 0 n 1 logic cnd tensiunea de la traductor este mai mare
sau egal cu valoare de referin. Ieirea comparatorului este aplicat pe intrarea SD
a circuitului IR2233.

1
Vcc

J P1

RN1 7 *1 0 k

3 -Q1

33

Vcc

2 2V

4 -Q1

1k

U1 A
1

7 40 7

B
3

7 40 7

7 40 7

7 40 7

4
5
6
8
9
10

7 40 7

10

VCC

13

7 40 7

1 5-Q5

12

HO1
Vb 1

Vs1
HO2
Vb 2

CAO
CACA+

1 6-Q5

6 -Q2
27

7 -Q2

35
30
31

C
1 2-Q4
27

2 2V
1 3-Q4

1n
Vs3
LO1
LO2
LO3

2 2V

1n

Vs2
HO3
Vb 3

2 2V

1n
41
36
37

IR2 2 33 J

SD
ITRIP
FLT
FLT-CLR

16
17
18

42
43

29
25
24
23

1 8-G6
27

2 2V
1 9-Q6

20
22

F
1n

GND_1

NC

19
14
12
15

HCPL2 5 31

K1

HIN1
HIN2
HIN3
LIN1
LIN2
LIN3

11

U4

11

1 0-Q3

33

2 2V

Ero are

HCPL2 5 31

9 -Q3
33
1 1DF4

1n
1k

U3
C

1n
1k

U5

1n
1k

HCPL2 5 31

1n
1k

+15 V

CON11
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24

U2

1n

V CC

Vcc

V SS
CO M

GND_D

1k

+15 V

K2
+15 V

R1

+15 V
U6

B
1 0k

LM3 93

7 5k

+60 0 V

1 -5

LEM 2 5A

2 OUT
1 OUT

P2

7
1

2 IN2 IN+
1 IN+
1 IN-

6
5
3
2

6 -1 0

1
R2

+15 V

-1 5 V
Q1
3 90

D1

3
4

RM
Q2

D2

D3
10

Q4

D4

12
7

P1

Q3
9
U

Q5
15
V
Q6

D5
16

D6

18
13

Title

19
BSM15 GD1 00 D

Size

0 .3 3

Nu mber

Rev isio n

A4

-6 0 0 V

Date:
File:
2

1 5-Nov -20 0 6
Sheet o f
D:\Docu men te\In d ru mar Co nv erto are Statice\In
Drawn
dru mar
By:
CS PIV\OrCAD\Pro tel\IR2 2 33 \INVERTOR BJT. DDB
4