Documente Academic
Documente Profesional
Documente Cultură
banco 0 a los 160 bytes de SFR’s (banco de acceso rápido). Los bancos 4, 5, 6 y
7 se utilizan también para el USB.
A.2.4. Pila
6
En el Reset de las líneas RA0, RA1, RA2, RA3 y RA5 se configuran como
líneas de entrada analógicas. Para poder utilizarlas como líneas digitales de E/S
hay que desactivar la función analógica.
A.4.2. Temporizadores
OSC1 OSC2
XT 4 MHz 27 pF 27 pF
HS 4 MHz 27 pF 27 pF
8 MHz 22 pF 22 pF
20 MHz 15 pF 15 pF
(A.1)
(A.2)
El Modo PWM mejorado del módulo ECCP permite generar señales PWM
por los pines RC2/P1A, RD5/P1B, RD6/P1C y RD7/P1D con una gran flexibilidad.
Algunas de las posibilidades de este modo son:
22
configurarse para que sean activas por nivel alto o por nivel bajo. Se puede
programar un tiempo muerto entre las transiciones de las señales con el fin de
evitar cortocircuitos en la alimentación de la etapa de potencia.
Las limitaciones al usar el puente completo, ver Figura A.13, y a pesar del
intervalo de transición, en determinadas condiciones de funcionamiento se puede
producir un cortocircuito en algunas de las semi-ramas del puente completo. Si el
cambio de sentido se produce cuando el ciclo de trabajo del PWM está cerca del
24
de datos del dispositivo (RAM del USB) para tener acceso directo a la memoria
dede el núcleo del microcontrolador y desde el SIE. También se puede
proporcionar unos buffer para poder elegir libremente el final de la memoria dentro
del espacio de la RAM del USB. Existe un puerto paralelo para transmitir datos
grandes, por ejemplo datos al puerto paralelo, se ha proporcionado la ayuda de
transferencia interrumpida de volúmenes de datos grandes, por ejemplo datos
síncronos, a los Buffer de memoria externos.
contiene los bits que gobiernan los permisos del periférico principal del
USB, Reset de los punteros tipo Ping-pong, control del modo al
suspender y desactivación de la transferencia de paquetes;
• Registro de configuración del USB (UCFG): contiene la mayor parte de
los bits que dirigen el comportamiento del modulo USB como la
velocidad del bus, permiso de las resistencias Pull-up del PIC, permiso
del transmisor del PIC y el uso del Buffer Ping-pong;
• Registro de estado de la transferencia del USB (USTAT): cuando el SIE
publica una interrupción de transferencia completa por el USB, hay que
leer USTAT para determinar el estado de la transferencia, ya que
contiene el número de los Endpoints de la transferencia, dirección y
valor del puntero del Buffer Ping-pong;
• Registro de dirección de dispositivo USB (UADDR): contiene una única
dirección del USB que el periférico descifra cuando esta activo. Se pode
a “0” cuando recibe un Reset del USB, la dirección del USB la tiene que
escribir el microcontrolador durante la parte de Setup como parte del
Firmware de ayuda del USB;
• Registro del número del Frame (UFRMH, UFRML): contienen 11 bits del
número del Frame y estos registros son solo de lectura. El registro del
número del Frame se utiliza sobre todo para transferencias asíncronas.;
• Registro activadores de los Endpoints de 0 a 15 (UEPn).
número del Endpoint del USB se puede escribir con juntamente con los datos en
este Endpoint.
Las líneas de datos del SPP poseen resistencias Pull-up internas para
aplicaciones que puedan salir del puerto en condiciones de alta impedancia. Los
Pull-up se permiten con el bit de control, RDPU.
Los dispositivos conectados al bus I2C tienen una dirección única para
cada uno. También pueden ser maestro o esclavo. El dispositivo maestro inicia la
transferencia de datos y además genera la señal de reloj, pero no es necesario
que el maestro sea siempre el mismo dispositivo, esta característica se la pueden
ir pasando los dispositivos que tengan esa capacidad. Esta característica hace
que la bus I2C se le denomine bus multimaestro.
Las líneas SDA y SCL son del tipo drenaje abierto, es decir, un estado
similar al colector abierto, pero asociado a un transistor de efecto de campo o FET.
Se deben polarizar en estado alto, conectando a la alimentación por medio de
resistencias Pull-up, lo que define una estructura de bus que permite conectar en
paralelo múltiples entradas y salidas.
Una vez que el maestro ha enviado la dirección del dispositivo en el bus I2C
y la dirección del registro interno del dispositivo, puede enviar ahora el byte o
bytes de datos. El dispositivo maestro puede seguir enviando bytes al esclavo, que
normalmente serán puestos en registros con direcciones sucesivas, ya que el
esclavo incrementa automáticamente la dirección del registro interno después de
recibir cada byte. Cuando el maestro ha terminado de escribir datos en el esclavo,
envía una secuencia de parada que concluye la transacción.
42
Como ejemplo, veamos un SRF08, que tiene una dirección de bus fijada en
fábrica de 0xE0. Para comenzar una medición de distancia con el SRF08 se debe
escribir 0x51 en el registro de comando, ubicado en la dirección interna 0x00. La
secuencia es la que sigue:
• Enviar una secuencia de inicio;
• Enviar 0xE0 (La dirección de dispositivo del SRF08 con el bit de
Lectura / Escritura en bajo);
• Enviar 0x00 (dirección interna del registro de comando);
• Enviar 0x51 (el comando para comenzar la medición del SRF08);
• Enviar la secuencia de parada.
con el bit de Lectura / Escritura en alto. Luego se leen todos los bytes necesarios y
se termina la transacción con una secuencia de parada.
A.7. Reset
Figura A.25. Diagrama simplificado del circuito Reset del PIC 18F4550.