Documente Academic
Documente Profesional
Documente Cultură
CLK RESET
CSDRAM A0
BHE
Legenda culorilor:
● Data BUS (Magistrala de date)
D0÷15
● Address BUS (Magistrala de adresă)
● Control BUS (Magistrala de control)
● Semnale de Clock si Reset generate de 82C84
● Semnal de selecŃie (vezi „Maparea Resurselor”...)
ObservaŃii:
• ÎmpărŃirea în bank-uri low si high este realizată prin semnalele A0 şi BHE de către
procesor (80C86), acest lucru fiind transparent pentru 82C08;
• În formulele pentru obŃinerea indicilor magistralelor de adresă (unde k este
variabilă) rezultatul operaŃiilor de împărŃire se va rotunji prin trunchiere (împărŃire
întreagă);
• Semnalul CSDRAM este generic, el se va obŃine din „maparea resurselor”.
1
În cazul în care 82C08 foloseşte un singur bank el va putea adresa cel mult 256k (218) cuvinte. łinând cont că pentru 80C86
un cuvânt este 2 octeŃi, rezultă câ vom putea adresa cel mult 512k octeŃi, de aici limitarea k≤19.
Conectarea a 2k (k≤20)2 octeŃi de memorie dinamică (DRAM) la procesorul 80C86
folosind controller-ul de memorie dinamică 82C08 (cu două bank-uri2 de memorie)
2
În cazul în care 82C08 foloseşte două bank-uri el va putea adresa cel mult 512k (219) cuvinte, deci 1Mega octeŃi, de aici limitarea k≤20.