CIRCUITE INTEGRATE

DIGITALE

STRUCTURI LOGICE
STRUCTURI LOGICE
 Structuri logice CMOS
 Inversorul CMOS
 Porţi logice CMOS
 Poarta de transmisie
 Inversorul cu 3 ieşiri
 Multiplexorul
 Bistabilul D
 Familii de circuite logice CMOS
 Structuri logice bipolare
 Compatibilitatea porţilor TTL
 Poarta TTL Open Collector
 Subfamilii logice bipolare TTL
Inversorul CMOS

 Inversorul CMOS:
 structura de bază a circuitelor CMOS
 realizat din două dispozitive: nMOS şi pMOS
 la tranziţie tranzistoarele trec prin cele trei
stări: blocare, saturaţie şi conducţie liniară
+Vdd
Vout IDS
VDD
○
Vin Vout
○ ○○

Vin Vin b)
0 VTN VDD VDD - VTP VDD 0 VDD
2 2
Vss
Inversorul CMOS
+Vdd
Vout +Vdd +Vdd +Vdd +Vdd +Vdd
○ ○ ○ ○ ○
VDD
○ pMOS
Vin Vout Vout Vout Idsp Vout Vout Vout
○ ○○ ○ Idsp ○ ○ Idsp ○ ○
nMOS Idsn Idsn Idsn
Vin
0 VTN VDD VDD - VTP VDD
2
a) b) C d) e)
Vss

 Pentru o tranziţie:
 3 regimuri de operare (blocat, saturat, liniar)
 5 zone grafice de interes
 pentru nMOS avem:
T blocat: VGS  VTN ; I DS  0
N
T saturat: VDS  VGS  VTN ; I DS  VGS  VTN 2
2
 V 
T liniar: VDS  VGS  VTN ; I DS   N VGS  VTN  DS  VDS
 2 
Inversorul CMOS
+Vdd +Vdd +Vdd +Vdd +Vdd
○ ○ ○ ○
○

pMOS
Vout Vout Vout Vout Vout
Idsp Idsp Idsp ○ ○
○ ○ ○
Idsn Idsn Idsn
nMOS

a) b) C d) e)

Regiunea Condiţia Tranzistorul Tranzistorul Ieşirea

p n

A 0≤Vin <VTN nesaturat blocat Vout = VDD

B VTN≤Vin<VDD/2 nesaturat saturat relaţia(3.5)

C Vin= VDD/2 saturat saturat Vout#f(Vin)

D VDD/2< Vin<< VDD-IVTPI saturat nesaturat relaţia(3.15)

E Vin≥VDD-VTPI blocat nesaturat Vout = VSS

Inversorul CMOS
 Niveluri logice şi margine de zgomot:
“HIGH”
IoHmax
VDD
1 2 VoHmin garantat
IiHmax la ieşire
high
VoHmin ViHmin 0,7 VDD ViHmin admis
la intrare
“LOW”
IiHmax 0,3 VDD ViLmax admis
la intrare
1 2 low
IoLmax 0 VoLmax garantat
la ieşire
VoLmax ViLmax b)

 Fan-out: a)

 numărul de intrări de circuite conectate la o singură ieşire

 e.g. CMOS seria HC: Imax, in=±1μA , IOLmax=IOHmax =20 μA
=> FO=10
 în tehnologiile CMOS VLSI, uzual FO≤3-4 pentru a nu
mări sarcinile capacitive
Inversorul CMOS

 Caracteristici de comutaţie
 intervalul de timp în care ieşirea comută între 2
stări stabile: timp de tranziţie
 timpul de tranziţie la creştere tLH: timpul necesar
tranziţiei semnalului de ieşire de la 10% la 90% din
amplitudinea maximă
 timpul de tranziţie la descreştere tHL: timpul necesar
tranziţiei semnalului de ieşire de la 90% la 10% din
amplitudinea maximă
 timpul de propagare: diferenţa de timp între momentul
atingerii nivelului de 50% din amplitudinea maximă a
semnalului de la intrare şi momentul atingerii nivelului
de 50% din amplitudinea maximă a semnalului de la
ieşire
 Inversorul CMOS

Vin
VDD VDD
50% VDD

Vout OV

Vin 90%VDD Vout

VDD VDD
50% VDD

10%VDD OV

tHL tLH
tpHL tpLH

definirea timpilor de tranziţie definirea timpilor de propagare

 Inversorul CMOS
 timpii de tranziţie depind de 2
parametrii de circuit:
+VDD +VDD  rezistenţa echivalentă a TMOS în
p
conducţie (RN, RP)
RP p
 capacitatea (parazită) de sarcină
n
(CL)
CL
RN n CL  capacităţile de ieşire ale TMOS
generatoare de semnal: 2-10pF
a) HL b) LH
CMOS clasic, 2-25fF VLSI
 capacităţile parazite ale traseelor:
1pF/2.54cm
 capacităţile de intrare ale circuitelor
comandate:
2-10pF CMOS clasic, 2-25fF VLSI
Inversorul CMOS
 Parametru definitoriu pentru estimarea vitezei
circuitelor digitale: timpul de propagare
 este o consecinţă directă a timpului de tranziţie
(a comutaţiei în timp finit a TMOS de pe calea de semnal)
 pentru inversor:
t t t pHL  t pLH t HL  t LH
t pLH  LH , t pHL  HL t pm  
2 2 2 4

 reducerea timpilor de propagare:

 rezistenţe mici de ieşire a TMOS şi a traseelor de semnal
 capacităţi parazite de sarcină mici: TMOS de arie redusă,
Fan Out mic, trasee scurte
Inversorul CMOS

 Puterea disipată: 3 componente

 puterea disipată statică
 puterea consumată dinamică
 puterea dinamică disipată la scurt-circuit
Vin
VSS VDD
Vo

p+ n+ n+ p+ p+ n+

substrat p

Modelul inversorului CMOS care descrie influenţa diodelor parazite.

 Inversorul CMOS
 Puterea disipată statică
n
PS   IOFF  ( VDD  VSS )
1
 pentru un inversor alimentat la 5V, PS=1-2nW

 Puterea disipată dinamică (datorită CL) vin

VDD

+VDD t
0 T/2 T
Vout
p
CL  VDD 2
VDD

 CL  VDD 2  f
t
PD1  Vin Vout
T
n -ICL -Id
t
VSS
 Inversorul CMOS

 Puterea dinamică disipată de scurt-circuit

 datorată conducţiei simultane a tranzistoarelor
Vin tr tf

VDD
PD 2  Im ed  VDD
VDD-|VTp|
β tr
PD2 = ×(VDD - 2 ×VT )3 ×
12 T
VTn
t

Id

Imax

Imed
t

t1 t2 t3
Inversorul CMOS

 Puterea disipată în condiţii statice:

n
PS   IOFF  (VDD  VSS )
1
 Puterea disipată în condiţii dinamice:
C L  V DD 2
P D1   C L  V DD 2  f
T
 3 tr
PD 2  VDD  2VT  
12 T

 Puterea totală disipată: Ptotal  PS  PD1  PD 2

Porţi logice VDD VDD

B
OUT

A
C

Şi-NU 3 SAU-NU 3
out
B OUT

A C
B

 Porţile (funcţiile) logice sunt alcătuite din structuri

complementare de tranzistoare:
 ŞI-NU: structură NMOS serie, structură PMOS paralel
 SAU-NU: structură NMOS paralel, structură PMOS serie
 VDD

A
 Porţile (funcţiile) logice
C
sunt alcătuite din structuri
complementare de
B
D
tranzistoare:
 produs: structură NMOS
A
B serie
 sumă: structură NMOS
C D
paralel
 topologia tranzistoarelor
PMOS este complementară
f  AC  BD
Poarta de transmisie

 Poarta de transmisie:
 circuit care permite/nu permite transmiterea unui
semnal între două puncte de circuit
 formată din două TMOS complementare comandate
de semnale în antifază
A
A
A

X Y
X Y
X Y

a) b) c)

 A=1: tranzistoarele conduc, Y=X

 A=0: tranzistoarele blocate, Y=Z (impedanţă ridicată)
Inversorul cu trei ieşiri (buffer)

 Structura:
 conectarea în cascadă a unui inversor şi a unei
porţi de transmisie

+VDD
A
A
in out
X Y
X
Y

a) b)
Multiplexorul

 Structura:
 două buffere comandate în antifază printr-un
inversor
A

X0 A

X0
Y
X1
Mux
2:1 Y  AX 0  AX1
X1

a) b)
Bistabilul D
 Circuit fundamental
 celulă componentă a registrelor
 celulă de memorare
 Structura:
 2 MUX2:1: MUX Master care la Ck=0 urmăreşte D şi MUX
Slave care la Ck=0 menţine starea anterioară; la tranziţia 0-1 a
ceasului, Master menţine starea anterioară, Slave urmăreşte
valoarea QM egală cu D
D
X0 X0
Q
Y4 Y5
QM
X1 X1
A A

Ck
Bistabil D acţionat pe front pozitiv
Familii de circuite logice CMOS

 CMOS 4000 – prima familie CMOS

 putere consumată redusă
 structură simplă a porţilor fundamentale
 viteză de lucru redusă
 interconectare greoaie cu circuitele TTL
 CMOS HC (High Speed CMOS) şi HCT
(TTL Compatible)
 viteză ridicată, compatibilitate TTL: 74LLLnnn
(74 – cod Texas Instruments din gama
comercială, 54 – gama militară, nnn – funcţia
circuitului, LLL - familia)
Familii de circuite logice CMOS

 CMOS VHC (Very High Speed), VHCT (TTL

Compatible)
 frecvenţă de lucru dublă faţă de generaţiile
anterioare
 CMOS FCT (Fast CMOS, TTL Compatible)
 CMOS FCT-T (with TTL VOH)
 cel puţin la fel de rapide ca şi TTL, consum
redus şi compatibile TTL (VOH<5V, compatibil cu
nivelul HIGH TTL)
Familii de circuite logice
CMOS
Familia de circuite CMOS

Parametru UM HC HCT VHC VHCT

Timp de propagare tipic Ns 9 10 5,2 5,5
Curent de alimentare μA 2,5 2,5 5 5
Putere statică disipată μW 12,5 12,5 25 25
Putere dinamică disipată mW/MHz 0,55 0,38 0,48 0,43
Curent rezidual de intrare μA ±1 ±1 ±1 ±1
Capacitate maximă de intrare pF 10 10 10 10
Tensiune de intrare la nivelul LOW VIL max V 1,35 0,8 1,35 0,8
Tensiune de intrare la nivelul HIGH VIL min V 3,85 2,0 3,85 2,0

Curent de ieşire la nivelul LOW mA 0,02 0,02 0,05 0,05

Curent de ieşire la nivelul HIGH mA -0,02 -0,02 -0,05 -0,05

Tensiune de ieşire la nivelul LOW V 0,1 0,1 0,1 0,1

Tensiune de ieşire la nivelul HIGH V 4,4 4,4 4,4 4,4

Structuri logice bipolare

 Familia TTL
 cea mai raspândită fmilie de circuite digitale cu TB
 alimentări între 5V şi masă, “1” logic=2V-5V, “0”
logic=0V-0.8V
 Poarta ŞI-NU TTL: +VDD=+5V

R1 4 KΩ R2 1,6 130 Ω
R4
KΩ
vB4
T4
A
T1 T2 D
B
Y  AB
T3
R3 1 KΩ
 Compatibilitatea porţilor TTL
+VDD +VDD

R4 R4
“0” “1”
R1 R1
T4 T4

IOL IOH
D D

T3 T2 T3 T1

a. b.

 Conectarea a două porţi ŞI-NU TTL:

 pentru “1”
“0” logic (figura b):
a):
 în tensiune: nivelul minim
maximgarantat
garantatlalaieşire
ieşireVVoh, max=2,4V,
ol, min =0,4V,
ţinând cont că Vih,min
il,max=0,8V;
=2V; rezultă
rezultă
oo margine
marginedede zgomot
zgomot dede
0,4V
 în curent: maxim furnizat la ieşire Ioh, max=16mA;
ol, max =400μA;ţinând
ţinândcont
cont
de valoarea maximă consumată Iih,maxil,max=1,6mA;
=40μA; rezultă
rezultăFanFan
Out=10
Poarta TTL Open-Collector
 Diferă faţă de familiile standard prin etajul
de ieşire (T3 fără circuit de sarcină)
 sarcina: rezistenţă externă astfel calculată încât
curentul de ieşire să nu depăşească valoarea
maximă adimisă +V DD

+VA
1,6
4 KΩ R1 R2
KΩ
Rext

T3
1 KΩ R3

 sarcina se poate conecta la potenţial mai mare

de 5V, permiţând o interfaţare cu circuite
alimentate la tensiuni mai ridicate
Subfamilii logice bipolare TTL
 Caracteristici electrice ale familiilor TTL:
 viteza de lucru (tp, standard=10ns)
 puterea disipată (P=10mW) – foarte mare!!
 Subfamilia Low Power TTL
 creşterea tuturor rezistenţelor de circuit (R1, R2
şi R3 cresc de 10 ori)
 performanţe: tp=20ns, P=2mW
 scade puterea disipată datorită reducerii curenţilor de
polarizare
 creşte timpul de propagare datorită creşterii
rezistenţelor de circuit (R4 este mărită doar de 3 ori,
pentru a nu degrada inacceptabil tp)
 Subfamilii logice bipolare TTL
 Subfamilia Schottky
 parametrul vizat: viteza de lucru
 utilizează TB Schottky (tranzistoarele nu mai
C intră în saturaţie, iar comutaţia conducţie
(liniară) – blocare se realizează mai rapid)
B
 când potenţialul în bază ajunge cu 0,2V mai mare
decât cel din colector, dioda se deschide şi fixează
E
acest potenţial pe joncţiunea BC; astfel, joncţiunea nu
mai este polarizată direct iar TB conduce liniar

 performanţe: tp=2ns, P=20mW

Subfamilii logice bipolare TTL
 Subfamilia Low Power Schottky (LS TTL)
 rezultată din combinaţia celor două subfamilii
prezentate anterior
 performanţe: tp=10ns, P=2mW
 Subfamilia 74AS (Advanced Schottky TTL)
 viteză aproape dublă faţă de familia Schottky
 consum de putere redus
 Subfamilia 74 ALS (Low Power)
 viteză mai mare în comparaţie cu 74AS
 consum mai redus de putere faţă de 74AS
 Subfamilia 74F (Fast)
 performanţe între 74AS şi 74 ALS
 Subfamilii logice bipolare TTL

Familia de circuite TTL

Parametru UM 74S 74LS 74AS 74ALS 74F

Timp de propagare maxim ns 3 9 1,7 4 3
Putere disipată de o poartă mW 19 2 8 1,2 4
Produs viteză-putere pJ 57 18 13,6 4,8 12
Tensiune de intrare la nivelul LOW VIL max V 0,8 0,8 0,8 0,8 0,8
Tensiune de ieşire la nivelul LOW VOL max V 0,5 0,5 0,5 0,5 0,5
Tensiune de intrare la nivelul HIGH VIH min V 2,0 2,0 2,0 2,0 2,0
Tensiune de ieşire la nivelul HIGH VOH min V 2,7 2,7 2,7 2,7 2,7
Curent de intrare la nivelul LOW IIL max mA -2,0 - 0,4 - 0,5 - 0,2 - 0,6
Curent de ieşire nivelul LOW IOL max mA 20 8 20 8 20
Curent de intrare la nivelul HIGH IIH max µA 50 20 20 20 20
Curent de ieşire la nivelul HIGH IOH max µA - 1000 - 400 - 2000 - 400 - 1000