BUSES STANDARD A pesar de que el bus tiene una significacin muy elemental en la forma de funcionamiento de un sistema de ordenador, el desarrollo

del bus del PC representa uno de los captulos ms oscuros en la historia del PC. Aunque lBM intent conseguir un sistema abierto y de hacer pblica todo tipo de informacin, interrumpi la documentacin de los pasos exactos de las seales del bus, seguramente bajo el supuesto de que nadie necesitara esta informacin. EI bus representa bsicamente una serie de cables mediante los cuales pueden cargarse datos en la memoria y desde all transportarse a la CPU. Por as decirlo es la autopista de los datos dentro del PC ya que comunica todos los componentes del ordenador con el microprocesador. El bus se controla y maneja desde la CPU. El objetivo de conectar una tarjeta a un bus de expansin es que sta funcione como si estuviera directamente conectada al procesador. Con el fin de hacer factible estas caractersticas el bus de expansin XT presentaba el mismo ancho de bus (8 bits) y operaba a la misma velocidad de reloj (4.77 MHz) que el propio procesador 8088. Con la evolucin de los procesadores tambin hubo una revolucin en los buses que se haban quedado obsoletos. As cuando en 1984 IBM presenta el PC AT (con el procesador Intel 80286) se rompi la aparentemente inquebrantable relacin entre bus y microprocesador. Aunque en la prctica el reloj del procesador de un AT funciona a la misma velocidad que su reloj de bus, IBM haba abierto la puerta a la posibilidad de que este ltimo fuese ms rpido que el reloj del bus. As pues el bus que incorpor el AT fue de un ancho de banda de 16 bits funcionando a 8.33 Mhz. Este enfoque de diseo no oficial se denomin oficialmente ISA (Industry Standard Arquitecture) en 1988. EL BUS XT y EL BUS ISA (AT) Cuando en 1980 IBM fabric su primer PC, este contaba con un bus de expansin conocido como XT que funcionaba a la misma velocidad que los procesadores Intel 8086 y 8088 (4.77 Mhz). El ancho de banda de este bus (8 bits) con el procesador 8088 formaba un tandem perfecto, pero la ampliacin del bus de datos en el 8086 a 16 bits dejo en entredicho este tipo de bus (aparecieron los famosos cuellos de botella). Dada la evolucin de los microprocesadores el bus del PC no era ni mucho menos la solucin para una comunicacin fluida con el exterior del micro. En definitiva no poda hablarse de una autopista de datos en un PC cuando esta slo tena un ancho de 8 bits. Por lo tanto con la introduccin del AT apareci un nuevo bus en el mundo del PC, que en relacin con el bus de datos tena finalmente 16 bits (ISA), pero que era compatible con su antecesor. La nica diferencia fue que el bus XT era sncrono y el nuevo AT era asncrono. Las viejas tarjetas de 8 bits de la poca del PC pueden por tanto manejarse con las nuevas tarjetas de 16 bits en un mismo dispositivo. De todas maneras las tarjetas de 16 bits son considerablemente ms rpidas, ya que transfieren la misma cantidad de datos en comparacin con las tarjetas de 8 bits en la mitad de tiempo (transferencia de 16 bits en lugar de transferencia de 8 bits).

No tan solo se ampli el bus de datos sino que tambin se ampli el bus de direcciones, concretamente hasta 24 bits, de manera que este se poda dirigir al AT con memoria de 16 MB. Adems tambin se aument la velocidad de cada una de las seales de frecuencia, de manera que toda la circulacin de bus se desarrollaba ms rpidamente. De 4.77 Mhz en el XT se pas a 8.33 Mhz. Como consecuencia el bus forma un cuello de botella por el cual no pueden transferirse nunca los datos entre la memoria y la CPU lo suficientemente rpido. En los discos duros modernos por ejemplo, la relacin (ratio) de transferencia de datos ya es superior al ratio del bus. A las tarjetas de ampliacin se les ha asignado incluso un freno de seguridad, concretamente en forma de una seal de estado de espera (wait state), que deja todava mas tiempo a las tarjetas lentas para depositar los datos deseados en la CPU. Especialmente por este motivo el bus AT encontr sucesores de ms rendimiento en Micro Channel y en el Bus EISA, que sin embargo, debido a otros motivos, hasta ahora no se han podido introducir en el mercado. La coexistencia hoy en da de tarjetas de ampliacin de 8 bits y de tarjetas de ampliacin de 16 bits es problemtica mientras el campo de direcciones, del cual estas tarjetas son responsables, se encuentre en cualquier rea de 128 KB. El dilema empieza cuando una tarjeta de 16 bits debe sealizar mediante una lnea de control al principio de una transferencia de datos, que ella puede recoger una palabra de 16 bits del bus y que al contrario de una tarjeta de 8 bits no tiene que desdoblar la transferencia en dos bytes. Sin embargo esta seal la tiene que mandar en un momento en el que todava no puede saber que la direccin del bus de datos se refiere verdaderamente a ella y que por tanto tiene la obligacin de contestar. Ya que de las 24 lneas de direccin que contienen la direccin deseada, hasta este momento slo estn inicializadas correctamente las lneas A17 hasta A23, con lo cual la tarjeta reconoce slo los bits 17 hasta 23 de la direccin. Estos sin embargo cubren siempre un rea completa de 128 KB, independientemente de lo que pueda haber en los bits de direccin 0 hasta 16. La tarjeta en este momento slo sabe si la direccin de la memoria se encuentre en el rea entre 0 y 127 KB, 128 y 255, etc. Si en este momento la tarjeta de 16 bits manda por tanto una seal para una transmisin de 16 bits, hablar de esta forma por el resto de las tarjetas que se encuentren dentro de este rea. Esto podr notarse acto seguido ya que una vez tambin hayan llegado al bus los bits de direccin 0 a 16, quedar claro cual es la tarjeta a la cual realmente se estaba dirigiendo. Si realmente se trata de una tarjeta de 16 bits todo ir bien. Pero si se estaba dirigiendo a una tarjeta de 8 bits, la tarjeta de 16 bits se despreocupa del resto de la transferencia y deja la tarjeta de 8 bits a su propia suerte. sta no podr resolver la transferencia ya que est configurada slo para transmisiones de 8 bits. En cualquier caso el resultado ser una funcin de error de la tarjeta de ampliacin.

Conector B1 B-13 B-14 B21-B25

Funcin Tierra Escritura E/S Lectura E/S Interrupciones entre 7-3

A1-A13 D1-D18 C1-C18

Mira si E/S preparado y enva los datos a direcciones Hace peticiones y reconocimiento de DMA Desbloquea las Direcciones y pasa los datos a memoria

BUS MICRO CHANNEL (MCA) Vistas las limitaciones que tena el diseo del bus ISA en IBM se trabaj en un nueva tecnologa de bus que comercializ con su gama de ordenadores PS/2. El diseo MCA (Micro Channel Arquitecture) permita una ruta de datos de 32 bits, ms ancha, y una velocidad de reloj ligeramente ms elevada de 10 Mhz, con una velocidad de transferencia mxima de 20 Mbps frente a los 8 Mbps del bus ISA. Pero lo que es ms importante el novedoso diseo de bus de IBM incluy un circuito de control especial a cargo del bus, que le permita operar independientemente de la velocidad e incluso del tipo del microprocesador del sistema. Bajo MCA, la CPU no es ms que uno de los posibles dispositivos dominantes del bus a los que se puede acceder para gestionar transferencias. La circuitera de control, llamada CAP (punto de decisin central), se enlaza con un proceso denominado control del bus para determinar y responder a las prioridades de cada uno de los dispositivos que dominan el bus. Para permitir la conexin de ms dispositivos, el bus MCA especifica interrupciones sensibles al nivel, que resultan ms fiables que el sistema de interrupciones del bus ISA. De esta forma es posible compartir interrupciones. Pero adems se impusieron estndares de rendimiento superiores en las tarjetas de expansin. Es cierto que el progreso conlleva un precio: La nueva arquitectura de IBM es totalmente incompatible con las tarjetas de expansin que se incluyen en el bus ISA. Esto viene derivado de que los conectores de las tarjetas de expansin MCA eran ms pequeos que las de los buses ISA. De esto se pueden sacar dos conclusiones. Por un lado el coste de estas tarjetas era menor y por otro ofreca un mayor espacio interior en las pequeas cajas de sobremesa. Las seales del bus estaban reorganizadas de forma que se introduca una seal de tierra cada 4 conectores. De esta forma se ayudaba a reducir las interferencias. EISA (Extended ISA) El principal rival del bus MCA fue el bus EISA, tambin basado en la idea de controlar el bus desde el microprocesador y ensanchar la ruta de datos hasta 32 bits. Sin embargo EISA mantuvo compatibilidad con las tarjetas de expansin ISA ya existentes lo cual le obligo a funcionar a una velocidad de 8 Mhz (exactamente 8.33). Esta limitacin fue a la postre la que adjudico el papel de estndar a esta arquitectura, ya que los usuarios no vean factible cambiar sus antiguas tarjetas ISA por otras nuevas que en realidad no podan aprovechar al 100%. Su mayor ventaja con respecto al bus MCA es que EISA era un sistema abierto, ya que fue desarrollado por la mayora de fabricantes de ordenadores compatibles PC que no aceptaron el monopolio que intent ejercer IBM. Estos fabricantes fueron: AST, Compaq, Epson, Hewlett Packard, NEC, Olivetti, Tandy, Wyse y Zenith.

Esta arquitectura de bus permite multiproceso, es decir, integrar en el sistema varios buses dentro del sistema, cada uno con su procesador. Si bien esta caracterstica no es utilizada ms que por sistemas operativos como UNIX o Windows NT. En una mquina EISA, puede haber al mismo tiempo hasta 6 buses principales con diferentes procesadores centrales y con sus correspondientes tarjetas auxiliares. En este bus hay un chip que se encarga de controlar el trfico de datos sealando prioridades para cada posible punto de colisin o bloqueo mediante las reglas de control de la especificacin EISA. Este chip recibe el nombre de Chip del Sistema Perifrico Integrado (ISP). Este chip acta en la CPU como un controlador del trfico de datos. El motivo para que ni MCA ni EISA hayan sustituido por completo a ISA es muy sencillo: Estas alternativas aumentaban el coste del PC (incluso ms del 50%) y no ofrecan ninguna mejora evidente en el rendimiento del sistema. Es ms, en el momento en que se presentaron estos buses (1987-1988) esta superioridad en el rendimiento no resultaba excesivamente necesaria: Muy pocos dispositivos llegaban a los lmites del rendimiento del bus ISA ordinario.

LOCAL BUS Teniendo en cuenta las mencionadas limitaciones del bus AT y la infalibilidad de los buses EISA y MCA para asentarse en el mercado, en estos aos se han ideado otros conceptos de bus. Se inici con el llamado Vesa Local Bus (VL-Bus), que fue concebido y propagado independientemente por el comit VESA, que se propuso el definir estndares en el mbito de las tarjetas grficas y as por primera vez y realmente tuviera poco que ver con el diseo del bus del PC. Fueron y son todava las tarjetas grficas quienes sufren la menor velocidad del bus AT. Por eso surgi, en el Comit VESA, la propuesta para un bus ms rpido que fue el VESA Local Bus. Vesa Local Bus Al contrario que con el EISA, MCA y PCI, el bus VL no sustituye al bus ISA sino que lo complementa. Un PC con bus VL dispone para ello de un bus ISA y de las correspondientes ranuras (slots) para tarjetas de ampliacin. Adems, en un PC con bus VL puede haber, sin embargo, una, dos o incluso tres ranuras de expansin, para la colocacin de tarjetas concebidas para el bus VL, casi siempre grficos. Solamente estos slots estn conectados con la CPU a travs de un bus VL, de tal manera que las otras ranuras permanecen sin ser molestadas y las tarjetas ISA pueden hacer su servicio sin inconvenientes. El VL es una expansin homogeneizada de bus local, que funciona a 32 bits, pero que puede realizar operaciones a 16 bits. VESA present la primera versin del estndar VL-BUS en agosto de 1992. La aceptacin por parte del mercado fue inmediata. Fiel a sus orgenes, el VL-BUS se acerca mucho al diseo del procesador 80486. De hecho presenta las mismas necesidades de seal de dicho chip, exceptuando unas cuantas menos estrictas destinadas a mantener la compatibilidad con los 386. La especificacin VL-Bus como tal, no establece lmites, ni superiores ni inferiores, en la velocidad del reloj, pero una mayor cantidad de conectores supone una mayor capacitancia, lo que hace que la fiabilidad disminuya a la par que aumenta la frecuencia. En la prctica, el VL-BUS no puede superar los 66 Mhz. Por este motivo, la especificacin VL-BUS original recomienda que los diseadores no empleen ms de tres dispositivos de bus local en sistemas que operan a velocidades superiores a los 33 Mhz. A velocidades de bus superiores, el total disminuye: a 40 Mhz solo se pueden incorporar dos dispositivos; y a 50 Mhz un nico dispositivo que ha de integrarse en la placa. En la prctica, la mejor combinacin de rendimiento y funciones aparece a 33 Mhz. Tras la presentacin del procesador Pentium a 64 bits, VESA comenz a trabajar en un nuevo estndar (VL-Bus versin 2.0). La nueva especificacin define un interface de 64 bits pero que mantienen toda compatibilidad con la actual especificacin VL-BUS. La nueva especificacin 2.0 redefine adems la cantidad mxima de ranuras VL-BUYS que se permiten en un sistema sencillo. Ahora consta de hasta tres ranuras a 40 Mhz y dos a 50 Mhz, siempre que el sistema utilice un diseo de baja capacitancia. En el nombre del bus VL queda de manifiesto que se trata de un bus local. De forma distinta al bus ISA ste se acopla directamente en la CPU. Esto le proporciona por un lado una mejora substancial de la frecuencia de reloj (de la CPU) y hace que dependa de las lneas de control de la CPU y del reloj. A estas desventajas hay que aadirle que no en todos los puntos estn bien resueltas las especificaciones del comit VESA, hecho que a la larga le llevar a que el xito del bus VL se vea empaado por ello. En sistemas 486 econmicos se poda encontrar a menudo, pero su mejor momento ya ha pasado.

PCI Visto lo anterior, se puede ver que el bus del futuro es claramente el PCI de Intel. PCI significa: interconexin de los componentes perifricos (Peripheral Component Interconnect) y presenta un moderno bus que no slo est meditado para no tener la relacin del bus ISA en relacin a la frecuencia de reloj o su capacidad sino que tambin la sincronizacin con las tarjetas de ampliacin en relacin a sus direcciones de puerto, canales DMA e interrupciones se ha automatizado finalmente de tal manera que el usuario no deber preocuparse ms por ello. El bus PCI es independiente de la CPU, ya que entre la CPU y el bus PCI se instalar siempre un controlador de bus PCI, lo que facilita en gran medida el trabajo de los diseadores de placas. Por ello tambin ser posible instalarlo en sistemas que no estn basados en el procesador Intel si no que pueden usar otros, como por ejemplo, un procesador Alpha de DEC. Tambin los procesadores PowerMacintosh de Apple se suministran en la actualidad con bus PCI. Las tarjetas de expansin PCI trabajan eficientemente en todos los sistemas y pueden ser intercambiadas de la manera que se desee. Solamente los controladores de dispositivo deben naturalmente ser ajustados al sistema anfitrin (host) es decir a su correspondiente CPU. Como vemos el bus PCI no depende del reloj de la CPU, porque est separado de ella por el controlador del bus. Si se instalara una CPU ms rpida en su ordenador. no debera preocuparse porque las tarjetas de expansin instaladas no pudieran soportar las frecuencias de reloj superiores, pues con la separacin del bus PCI de la CPU stas no son influidas por esas frecuencias de reloj. As se ha evitado desde el primer momento este problema y defecto del bus VL. El bus PCI emplea un conector estilo Micro Channel de 124 pines (188 en caso de una implementacin de 64 bits) pero nicamente 47 de estas conexiones se emplean en una tarjeta de expansin( 49 en caso de que se trate de un adaptador bus-master); la diferencia se debe a la incorporacin de una lnea de alimentacin y otra de tierra. Cada una de las seales activas del bus PCI est bien junto o frente a una seal de alimentacin o de tierra, una tcnica que minimiza la radiacin. El lmite prctico en la cantidad de conectores para buses PCI es de tres; como ocurre con el VL, ms conectores aumentaran la capacitancia del bus y las operaciones a mxima velocidad resultaran menos fiables. A pesar de presentar un rendimiento similar al de un bus local conectado directamente, en realidad PCI no es ms que la eliminacin de un paso en el micropocesador. En lugar de disponer de su propio reloj, un bus PCI se adapta al empleado por el microprocesador y su circuitera, por tanto los componentes del PCI estn sincronizados con el procesador. El actual estndar PCI autoriza frecuencias de reloj que oscilan entre 20 y 33 Mhz. A pesar que de que las tarjetas ISA no pueden ser instaladas en una ranura PCI, no debera renunciarse a la posibilidad de insercin de una tarjeta ISA. As pues, a menudo se puede encontrar en un equipo con bus PCI la interfaz puente llamada PCI-To-ISA-Bridge. Se trata de un chip que se conecta entre los distintos slots ISA y el controlador del bus PCI. Su tarea consiste en transponer las seales provenientes del bus PCI al bus ISA. De esta manera pueden seguir siendo utilizadas las tarjetas ISA al amparo del bus PCI.

A pesar de que el bus PCI es el presente, sigue y seguir habiendo buses y tarjetas de expansin ISA ya que no todas las tarjetas de expansin requieren las ratios de transferencia que permite el bus PCI. Sin embargo las tarjetas grficas, tarjetas SCSI y tarjetas de red se han decantando cada vez ms fuertemente hacia el bus PCI. La ventaja de la velocidad de este sistema de bus es que este hardware puede participar del continuo incremento de velocidad de los procesadores.

Despus de PCI: PCI-X (PCI eXtended): diseado para aumentar el rendimiento (hasta 1 GB/s) en la conexin de dispositivos con grandes necesidades de ancho de banda: Gigabit Ethernet, fibra ptica, procesadores en un cluster. . . Es compatible con PCI. AGP (Accelerated Graphics Port ): interfaz disenada por Intel, basndose en PCI, para conexin de tarjetas grficas. Introduce canal punto-a-punto dedicado de 32 bits - 66 Mhz para acceso de procesador grfico a memoria principal (1X 266 MBs/s). PCI Express: diseado para sustituir tanto a PCI como a AGP. Basado en canales serie punto-a-punto (200 MBs/s por canal). AGP (Accelerated Graphics Port) La tecnologa AGP, creada por Intel, tiene como objetivo fundamental el nacimiento de un nuevo tipo de PC, en el que se preste especial atencin a dos facetas: grficos y conectividad. La especificacin AGP se basa en la especificacin PCI 2.1 de 66 Mhz (aunque sta apenas se usa, dado que la mayora de las tarjetas grficas disponibles tan slo son capaces de utilizar la velocidad de bus de 33 Mhz), y aade tres caractersticas fundamentales para incrementar su rendimiento: operaciones de lectura/escritura en memoria con pipeline, demultiplexado de datos y direcciones en el propio bus, e incremento de la velocidad hasta los 100 Mhz (lo que supondra unos ratios de transferencia de unos 800 Mbytes por segundo, superiores en ms de 4 veces a los alcanzados por PCI). Pero el bus AGP es tambin un bus exclusivamente dedicado al apartado grfico, tal y como se deriva de su propio nombre, Accelerated Graphics Port o bus acelerado para grficos. Esto tiene como consecuencia inmediata que no se vea obligado a compartir el ancho de banda con otros componentes, como sucede en el caso del PCI. Otra caracterstica interesante es que la arquitectura AGP posibilita compartir la memoria principal por parte de la aceleradora grfica, mediante un modelo que Intel denomina DIME (Direct Memory Execute, o ejecucin directa a memoria) y que posibilitar mejores texturas en los futuros juegos y aplicaciones 3D, al almacenar stas en la RAM del sistema y transferirlas tan pronto como se necesiten.

SCSI (Small Computer System Interface) Adems de todas las arquitecturas mencionadas anteriormente, tambin hay que mencionar a SCSI. Esta tecnologa tiene su origen a principios de los aos 80 cuando un fabricante de discos desarrollo su propia interface de E/S denominado SASI (Shugart Asociates System Interface) que debido a su gran xito comercial fue presentado y aprobado por ANSI en 1986. SCSI no se conecta directamente al microprocesador sino que utiliza de puente uno de los buses anteriormente nombrados. Podramos definir SCSI como un subsistema de E/S inteligente, completa y bidireccional. Un solo adaptador host SCSI puede controlar hasta 7 dispositivos inteligentes SCSI conectados a l. Una ventaja del bus SCSI frente a otros interfaces es que los dispositivos del bus se direccionan lgicamente en vez de fsicamente. Esto sirve para 2 propsitos: 1. Elimina cualquier limitacin que el PC-Bios imponga a las unidades de disco. 2. El direccionamiento lgico elimina la sobrecarga que el host podra tener en manejar los aspectos fsicos del dispositivo como la tabla de pistas daadas. El controlador SCSI lo maneja. Es un bus que a diferencia de otros buses como el ESDI puede tener hasta 8 dispositivos diferentes conectados al bus (incluido el controlador). Aunque potencialmente varios dispositivos pueden compartir un mismo adaptador SCSI, slo 2 dispositivos SCSI pueden comunicarse sobre el bus al mismo tiempo. El bus SCSI puede configurarse de tres maneras diferenciadas que le dan gran versatilidad a este bus: nico iniciador/nico objetivo: Es la configuracin ms comn donde el iniciador es un adaptador a una ranura de un PC y el objetivo es el controlador del disco duro. Esta es una configuracin fcil de implementar pero no aprovecha las capacidades del bus SCSI, excepto para controlar varios discos duros. nico iniciador/Mltiple objetivo: Menos comn y raramente implementado. Esta configuracin es muy parecida a la anterior excepto para diferentes tipos de dispositivos E/S que se puedan gestionar por el mismo adaptador. Por ejemplo un disco duro y un reproductor de CD-ROM. Mltiple iniciador/Mltiple objetivo: Es mucho menos comn que las anteriores pero as es como se utilizan a fondo las capacidades del bus. Dentro de la tecnologa SCSI hay 2 generaciones y una tercera que est a la vuelta de la esquina. La primera generacin permita un ancho de banda de 8 bits y unos ratios de transferencia de hasta 5 MBps. El mayor problema de esta especificacin fue que para que un producto se denominara SCSI solo deba cumplir 4 cdigos de operacin de los 64 disponibles por lo que proliferaron en el mercado gran cantidad de dispositivos SCSI no compatibles entre s.

Esto cambi con la especificacin 2.0 ya que exiga un mnimo de 12 cdigos, por lo que aumentaba la compatibilidad entre dispositivos. Otro punto a favor de SCSI 2.0 es el aumento del ancho de banda de 8 a 16 y 32 bits. Esto se consigue gracias a las implementaciones wide (ancho) y fast (rpido). Combinando estas dos metodologas se llega a conseguir una transferencia mxima de 40 Mbps con 32 bits de ancho (20 Mbps con un ancho de banda de 16 bits). El protocolo SCSI 3.0 no establecer nuevas prestaciones de los protocolos, pero si refinar el funcionamiento de SCSI. Adems de incluir formalmente el uso del conector P de 68 pines wide SCSI, por ejemplo, tambin especifica el uso de cables de fibra ptica. Otra posible modificacin es el soporte para ms de 8 dispositivos por cadena.

La interfaz externa Cuando hablamos de interfaz externa, nos referimos a los puertos que se utilizan para conectar dispositivos externamente, sin necesidad de abrir el case de la computadora. Bsicamente existen dos tipos de puertos a travs de los cuales conectamos dispositivos de manera externa, a la computadora: 1. El puerto serie tradicional, basado en el estndar RS232 y limitado a velocidades del orden de 115 Kb/s, se ha venido utilizando de siempre para la conexin de los perifricos ms lentos.

2. El puerto paralelo ha venido supliendo la necesidad de conexin de dispositivos algo ms rpidos, aunque a costa de una mayor complejidad en el cableado. 3. La industria ha acabado desarrollando nuevas interfaces serie ms rpidas que presentan importantes ventajas en velocidad y abaratamiento de costes de frente a la mezcla existente de puertos serie, paralelo, de juegos, PS/2 y dems interfaces de E/S presentes en los equipos: USB y FireWire. Puertos serie Son aquellos dispositivos donde la transmisin y recepcin se realizan bit a bit, debe existir un protocolo (donde se especifique bit de inicio, terminacin, longitud de la palabra y paridad). La transmisin de datos en serie es una de las ms comunes para aquellas aplicaciones en las que la velocidad no es demasiado importante, o no es posible conseguirla (por ejemplo, va red telefnica). Para simplificar el proceso de enviar los bits uno por uno han surgido circuitos integrados que realizan la funcin, teniendo en cuenta todos los tiempos necesarios para lograr una correcta comunicacin y aliviando a la CPU de esta pesada tarea. El circuito que estudiaremos es el 8250 de National, fabricado tambin por Intel, aunque las diferencias respecto al 16550 sern brevemente sealadas. Esta ltima UART es ms reciente y mucho ms potente -aunque solo sea por unos pequeos detalles- y cada vez est ms extendida, en particular en las actuales placas base. La lnea que transmite los datos en serie est inicialmente en estado alto. Al comenzar la transferencia, se enva un bit a 0 bit de inicio. Tras l irn los 8 bits de datos a transmitir (en ocasiones son 7, 6 5): estos bits estn espaciados con un intervalo temporal fijo y preciso, ligado a la velocidad de transmisin que se est empleando. Tras ellos podra venir o no un bit de paridad generado automticamente por la UART. Al final, aparecer un bit (a veces un bit y medio dos bits) a 1, que son los bits de parada o bits de stop. Lo de medio bit significa que la seal correspondiente en el tiempo a un bit dura la mitad; realmente, en comunicaciones se utiliza el trmino baudio para hacer referencia a las velocidades, y normalmente un baudio equivale a un bit. La presencia de bits de inicio y parada permite sincronizar la estacin emisora con la receptora, haciendo que los relojes de ambas vayan a la par. A la hora de transmitir los bytes de datos unos tras otros, existe flexibilidad en los tiempos, de ah que este tipo de comunicaciones se consideren asncronas. La transmisin de los 8 bits de datos de un byte realmente es sncrona, pero las comunicaciones en serie siempre han sido consideradas asncronas. Para una transmisin en serie bsica bastan tres hilos. Sin embargo, el software que controla el puerto serie a travs de la interfaz RS-232-C podra requerir ms seales de control para establecer la comunicacin, al igual que para controlar un modem telefnico pueden hacer falta ms lneas (de control, no telefnicas...). Bromas aparte, sobre comunicaciones en serie existe todo un mundo; acerca de este tema se han escrito muchos libros completos. Lgicamente, aqu no vamos a dar ningn curso de comunicaciones en serie

Puerto Paralelo Son aquellos dispositivos donde la transmisin y recepcin se realiza por una coleccin de bit simultneamente (paralelo), donde un subconjunto de esta coleccin es utilizado para datos y el resto para determinar el estado.

Los diseadores del IBM PC incluyeron la posibilidad de conectar impresoras, para lo que podan instalarse hasta tres puertos de salida paralelo de funcionamiento simultaneo, numerados 0, 1 y 2, as como los servicios correspondientes en la BIOS Nota: Aunque internamente los puertos se identifican por sus nmeros, empezando por el 0, se han popularizado los alias utilizados por el MS DOS: LPT1, LPT2 y LPT3, que son equivalentes a los nmeros. En los primeros modelos la placa-base no dispona de ningn adaptador de puerto paralelo, por lo que deban instalarse tarjetas auxiliares. Generalmente estas tarjetas eran multi-uso; montaban uno o dos puertos paralelo e incluso puertos serie. En otros casos el puerto paralelo era incluido junto con un adaptador de video. Recursos del puerto paralelo Cada adaptador de puerto paralelo tiene tres direcciones sucesivas que se corresponden con otros tantos registros que sirven para controlar el dispositivo. Son el registro de salida de datos; el registro de estado y el registro de control. El registro de salida es la direccin en que hay que poner cualquier carcter que sea dirigido al puerto (generalmente una impresora); el de estado contiene informacin sobre el dispositivo conectado, en especial la ocurrencia de posibles errores. El registro de control permite inicializar el puerto y controlar la transferencia. Puerto paralelo estndar Como puede verse, los diseadores del PC no pensaron en la posibilidad de utilizar los puertos paralelo para recibir datos (no existe un subservicio BIOS para leer en el puerto paralelo); eran solo de salida. Este puerto original es denominado SSP ("Standard Parallel Port"), y su modo de operacin modo compatible. Aunque originalmente no estaban preparados para recibir datos, mediante ciertos artificios se consigui que los puertos SPP tambin pudieran recibir datos, un nibble (4 bits) cada vez. Este tipo de operacin, 8 bits de salida y 4 de entrada se denomina modo nibble. Nota: los puertos actuales de caractersticas mejoradas (ver a continuacin) tienen tambin los modos compatible y nibble para compatibildad con el software anterior. Puerto paralelo extendido Ante la necesidad de conectar dispositivos rpidos y de recibir informacin por el puerto paralelo, IBM incluy un puerto de impresora bidireccional de alta velocidad en su sistema PS/2 presentado en 1987. Esta solucin fue rpidamente adoptada por la industria del PC, dando lugar un puerto bidireccional de caractersticas mejoradas respecto del SSP tradicional. El EPP ("Enhanced Parallel Port"), del que existen dos versiones ligeramente diferentes, la 1.7 (que se formaliz en el estndar IEEE 1284) y la 1.9 que es posterior. Este tipo de puertos opera a velocidades entre 0.5 y 2 MBps, y adems de impresoras puede servir para conectar dispositivos como escneres y unidades de disco o de red externas. En los sistemas actuales suele venir incluido en el chipset de la placa-base. Puerto paralelo mejorado

En 1992, Microsoft y HP presentaron otra versin de puerto paralelo bidireccional de alta velocidad denominado ECP ("Extended Capabilities Port"). Este nuevo diseo, que dispone de acceso directo a memoria, utiliza generalmente el canal 3 DMA, y opera entre 2 y 4 MBps. Los equipos modernos suelen disponer de puertos paralelo multimodales, en los que el modo de utilizacin puede ser establecido mediante el programa de setup de la BIOS. En estos casos la configuracin por defecto suele ser compatibilidad ECP. Recursos de los nuevos puertos paralelo Los puertos mejorados utilizan ms recursos que los tradicionales SPP. Adems de las direcciones-base (378h, 278h, 3BCh), utilizan cuatro direcciones adicionales. Con el fin de facilitar la operacin PnP, adems de las tradicionales IRQ 5 y IRQ 7 (mantenidas por compatibilidad), pueden utilizar cuatro o cinco IRQs adicionales. Si el dispositivo utiliza acceso directo a memoria, como es el caso de los puertos ECP, pueden utilizar dos canales DMA. El cable y conectores de impresora El cable tradicional de impresora tiene 25 hilos; el conector del lado del PC es un DB-25 macho (conocido como IEEE 1284-A), la hembra est en el PC. El lado de la impresora tiene un conector CN-36 Centronics de 36 pines macho (la hembra est en la impresora). En la tabla adjunta se muestra la distribucin de pines. Actualmente se est utilizando un nuevo tipo de conexin. El conector del lado de la impresora es un micro Centronics de 36 pines, conocido como IEEE 1284-C. Por su parte, el cable est formado por pares tranzados similares a los utilizados en redes con el fin de minimizar los efectos del ruido y las interferencias.

ConectorxDBx25M

ConectorxCNx36M

ConectorxminixCentronics

Puertos E/S: Puertos USB Antecedentes Hemos sealado repetidamente que el PC adolece de una serie de deficiencias que podamos llamar "congnitas", heredadas de un diseo deficiente en algunos aspectos, entre las que cabra destacar la escasez de determinados recursos. La instalacin de perifricos ha sido un constante quebradero de cabeza para los ensambladores, que deban asignar los escasos recursos disponibles entre la creciente variedad dispositivos que deban conectarse a los sistemas. En este sentido, aunque el estndar PnP ("Plug and Play") vino a aliviar en

parte las dificultades mecnicas de cambiar "jumpers" en las placas, el problema segua ah, ya que desde la aparicin del AT el diseo del PC no haba sufrido cambios sustanciales. Como resultado de un intento de dotar al PC de un bus de alta velocidad que ofreciera las caractersticas ideales PnP de universalidad; facilidad de conexin y desconexin, incluso en caliente ("Hot Swappable"), y sobre todo, que consumiese pocos recursos. Intel y otros lderes de la industria disearon el Bus Universal Serie, ms comnmente conocido por su acrnimo ingls USB ("Universal Serial Bus"). Que como su nombre indica, es un bus serie bidireccional y de bajo coste. Diseado como una extensin en la arquitectura estndar del PC y orientado principalmente en la integracin de perifricos, que aparecen como un solo puerto en lo que se refiere a utilizacin de recursos. Nota: En sus orgenes el inters primordial del bus USB se centraba en la integracin de dispositivos telefnicos CTI ("Computer Telephony Integrations") en los ordenadores. Historia El primer ordenador que incluy un puerto USB de forma estndar fue el iMac de Apple, presentado en Marzo de 1998, que utilizaba esta conexin para el teclado y el ratn. Por su parte el mundo del PC solo comenz a utilizarlo cuando Microsoft introdujo los controladores correspondientes en la versin OSR 2.1 de Windows 95. Fue a partir de Windows 95C cuando los sistemas de MS incorporan de forma estndar soporte para este bus. En el mbito de servidores la incorporacin se produjo en Windows 2000. Los primeros dispositivos que empezaron a utilizar este tipo de conexin fueron las cmaras de videoconferencia, aunque actualmente (2005) pueden encontrarse todo tipo de dispositivos. El resultado es que, junto con los dispositivos inalmbricos (algunos de los cuales se conectan tambin a travs de esta interfaz), la conexin USB se ha convertido en el mtodo universal de conexin de perifricos, incluyendo dispositivos de almacenamiento y los denominados HID ("Human Interface Device") principalmente ratones y teclados-. Topologa Los dispositivos USB adoptan una topologa de estrella y se organiza por niveles a partir de un controlador host instalado en la placa base, que acta de interfaz entre el bus de sta (generalmente a la interfaz PCI) y el primer dispositivo USB, el denominado concentrador raz ("Root hub"), instalado tambin en la placa. El controlador de host es nico; suele ser un chip Intel con una denominacin como 82371AB/EB; 82801DB, etc. Dada la proliferacin de este tipo de dispositivos, las placas modernas pueden disponer de varios concentradores raz, cada uno con su propia salida (generalmente 2 conectores del tipo "A" por cada uno de ellos). Cada uno de estos concentradores se considera el origen de un bus (numerados sucesivamente a partir del 0), del que cuelgan los dispositivos en el orden en que son detectados por el Sistema. El bus USB soporta intercambio simultneo de datos entre un ordenador anfitrin y un amplio conjunto de perifricos. Todos los perifricos conectados comparten el ancho de banda del bus por medio de un protocolo de arbitraje basado en testigos ("Tokens"). El bus permite conexin y desconexin dinmica, es decir, que los perifricos se conecten, configuren, manipulen y desconecten mientras el sistema anfitrin y otros perifricos permanecen en funcionamiento.

Nota: A pesar de lo anterior, dado que una vez instalados, los discos USB son contemplados como parte de sistema de ficheros, estos dispositivos requieren un tratamiento especial para su desconexin. El proceso garantiza que los ficheros sean propiamente cerrados; que que se grabe el contenido de las cachs correspondientes; que (en su caso) las cabezas de lectura escritura se siten en sus zonas de aparcamiento, y que no puedan ser accedidos accidentalmente por otra aplicacin mientras son retirados, lo que podra producir corrupciones en el sistema de ficheros.

En Windows, pulsando con el botn derecho del ratn sobre el icono de la unidad en el explorador y seleccionando "Expulsar". En Linux, si estamos en un entorno grfico (por ejemplo como KDE), podemos pulsar con el botn derecho sobre el icono de la unidad y seleccionar "Unmount". Si estamos en un entorno texto (Shell del sistema) podemos utilizar la orden umount (consulte el manual). Generalmente este tipo de dispositivos se instalan en los directorios /mnt o /media. En un bus USB existen dos tipos de elementos: Anfitrin ("host") y dispositivos; a su vez, los dispositivos pueden ser de dos tipos: concentradores y funciones. Los concentradores ("Hubs") son el centro de una estrella, y sirven para conectar con el sistema anfitrin, con otro hub o con una funcin. Cada hub puede conectar hasta 7 dispositivos, aunque lo normal es que sean de 4 salidas, y proporcionar 500 mA de energa de alimentacin (hasta 2.5 W) a cada uno de ellos, ya que el cable de conexin tiene hilos de seal (datos) y de alimentacin (5 V. CC 0.25 V). Una funcin es un dispositivo capaz de transmitir o recibir datos o informacin de control en un bus USB, suele conectarse como un dispositivo independiente enlazado por un cable de menos de 5 metros, a un puerto del hub o directamente al sistema anfitrin. De esta descripcin se desprende que cada segmento del bus representa una conexin apunto a punto de alguno de los tipos siguientes: Sistema anfitrin Sistema anfitrin Concentrador Concentrador = = = = Funcin Concentrador Concentrador Funcin.

Que un hub pueda estar conectado a otro hub, significa que pueden conectarse dispositivos en cascada; el sistema soporta un total de 127 dispositivos. Una caracterstica importante es que el concentrador (hub), proporcionan la energa necesaria a la funcin por el cable de conexin (que transporta fuerza y datos), lo que evita la necesidad de fuentes de alimentacin independientes a las funciones. Funcionamiento El bus serie USB es sncrono, y utiliza el algoritmo de codificacin NRZI ("Non Return to Zero Inverted"). En este sistema existen dos voltajes opuestos; una tensin de referencia corresponde a un "1", pero no hay retorno a cero entre bits, de forma que una serie de unos corresponde a un voltaje

uniforme; en cambio los ceros se marcan como cambios del nivel de tensin, de modo que una sucesin de ceros produce sucesivos cambios de tensin entre los conductores de seal. A partir de las salidas proporcionadas por los concentradores raz (generalmente conectores del tipo "A") y utilizando concentradores adicionales, pueden conectarse ms dispositivos hasta el lmite sealado. Actualmente la mayora de las placas-base incluyen un controlador USB integrado en el chipset. Para sistemas antiguos que no dispongan de USB pueden instalarse tarjetas PCI (e incluso PC-CARD para porttiles) que incluyen un controlador de host y un concentrador raz con varios conectores de salida. El protocolo de comunicacin utilizado es de testigo, que guarda cierta similitud con el sistema TokenRing de IBM. Puesto que todos los perifricos comparten el bus y pueden funcionar de forma simultnea, la informacin es enviada en paquetes; cada paquete contiene una cabecera que indica el perifrico a que va dirigido. Existen cuatro tipos de paquetes distintos: Token; Datos; Handshake, y Especial; el mximo de datos por paquete es de 8; 16; 32 y 64 Bytes. Se utiliza un sistema de deteccin y correccin de errores bastante robusto tipo CRC ("Cyclical Redundancy Check"). El funcionamiento est centrado en el host, todas las transacciones se originan en l. Es el controlador host el que decide todas las acciones, incluyendo el nmero asignado a cada dispositivo (esta asignacin es realizada automticamente por el controlador "host" cada vez que se inicia el sistema o se aade, o elimina, un nuevo dispositivo en el bus), su ancho de banda, etc. Cuando se detecta un nuevo dispositivo es el host el encargado de cargar los drivers oportunos sin necesidad de intervencin por el usuario. El sistema utiliza cuatro tipo de transacciones que resuelven todas las posibles situaciones de comunicacin. Cada transaccin utiliza un mnimo de tres paquetes, el primero es siempre un Token que avisa al dispositivo que puede iniciar la transmisin. Transferencia de control ("Control transfer"): Ocurre cuando un dispositivo se conecta por primera vez. En este momento el controlador de host enva un paquete "Token" al perifrico notificndole el nmero que le ha asignado. Transferencia de pila de datos ("Bulk data transfer"): Este proceso se utiliza para enviar gran cantida de datos de una sola vez. Es til para dispositivos que tienen que enviar gran cantidad de datos cada vez, como escneres o mquinas de fotografa digital. Transferencia por interrupcin ("Interrupt data transfer"): Este proceso se utiliza cuando se solicita enviar informacin por el bus en una sola direccin (de la funcin al host). Transferencia de datos iscrona ("Isochronous data transfer"): Este proceso se utiliza cuando es necesario enviar datos en tiempo real. Los datos son enviados con una cadencia precisa ajustada a un reloj, de modo que la transmisin es a velocidad constante. Nota: Las comunicaciones asncronas ponen ms nfasis en garantizar el envo de datos, y menos en su temporizacin ("cuando" lleguan); por su parte las comunicaciones iscronas son justamente lo contrario, ponen ms nfasis en la oportunidad de la transmisin que en la velocidad. Esta sincronizacin es importante en situaciones como la reproduccin de video, donde no debe existir desfase entre las seales de video y audio. Cables y conectores

El cable de bus USB es de 4 hilos, y comprende lneas de seal (datos) y alimentacin, con lo que las funciones pueden utilizar un nico cable. Existen dos tipos de cable: apantallado y sin apantallar. En el primer caso el par de hilos de seal es trenzado; los de tierra y 1 VBUS + 5 V. CC rojo alimentacin son rectos, y la cubierta de protecci (pantalla) solo 2 DData azul puede conectarse a tierra en el anfitrin. En el cable sin 3 D+ Data + amarillo apantallar todos los hilos son rectos. Las conexiones a 15 Mbps y superiores exigen cable apantallado. 4 GND Tierra verde Nota: Una forma de identificar que los concentradores (hubs) USB estn realmente adaptados a la norma 2.0 es por su cable apantallado. AWG mm long. Se utilizan dimetros estndar para los hilos de alimentacin del bus. Para cada seccin se autoriza una longitud mxima del segmento. En la tabla mx. izquierda se muestran estas distancias; a la derecha se muestran la 28 0.321 0.81 disposicin de pines y colores de identificacin. Pin Nombre Descripcin Color

26 24 22 20

0.405 0.511 0.644 0.812

m 1.31 m 2.08 m 3.33 m 5.00 m

Se usan dos tipos de conectores, A y B. Ambos son polarizados (solo pueden insertarse en una posicin) y utilizan sistemas de presin para sujetarse. Los de tipo A utilizan la hembra en el sistema anfitrin, y suelen usarse en dispositivos en los que la conexin es permanente (por ejemplo, ratones y teclados). Los de tipo B utilizan la hembra en el dispositivo USB (funcin), y se utilizan en sistemas mviles (por ejemplo, cmaras fotogrficas o altavoces). En general podemos afirmar que la hembra de los conectores A estn en el lado del host (PC) o de los concentradores (hubs), mientras las de tipo B estn del lado de los perifricos.

Conector tipo A

Conector tipo B

FireWire (IEEE 1394) Tasa de transferencia de hasta 400 Mb/s en su especificacin inicial (IEEE 1394b hasta 800 Mb/s). Hasta 63 dispositivos en un nico bus. Mayor rendimiento bruto que USB: se utiliza principalmente para dispositivos de almacenamiento y video. Permite trabajar sin host y comunicaciones peer-to-peer. Hasta 100 metros en un nico segmento.