REGISTRE I MEMORII RAM

5.3. Registre
Definiie: Registrele sunt circuite logice secveniale (CLS) care permit stocarea i/sau deplasarea informaiei codificate binar Ele se realizeaz din celule de memorie binar (CBB) i din circuite logice combinaionale (CLC), care permit nscrierea, citirea i transferul informaiei Capacitatea unui registru este dat de numrul celulelor de memorie
30.11.2011 Curs 9 ASDN 2

5.3. Registre
Clasificare Registrele pot s fie de mai multe tipuri:
De memorie De deplasare Combinate Universale

30.11.2011

Curs 9 ASDN

5.3. Registre
Registre de memorie Memoreaz informaia binar n celule de memorie binar n fiecare celul de memorie se memoreaz 1 bit de informaie ncrcarea n bistabile se poate i face paralel, prin intrrile asincrone, de Set i Reset

30.11.2011

Curs 9 ASDN

5.3. Registre
Registre de deplasare
Realizeaz transferul informaiei Transferul se poate face:
stnga-dreapta dreapta-stnga reversibil n ambele sensuri

La fiecare impuls de tact coninutul registrului se deplaseaz cu cte o celul n sensul stabilit Semnalul de ieire este identic cu cel de intrare, dar ntrziat cu un numr de impulsuri de tact egal cu numrul de celule de memorie din care este format registrul
30.11.2011 Curs 9 ASDN 5

5.3. Registre
Registre de deplasare Exceptnd primul bistabil, ecuaia de stare a unui registru de deplasare stnga-dreapta este dat de relaia: Qi(t+1) = Qi-1(t) CLK (unde CLK = impulsul de tact)

30.11.2011

Curs 9 ASDN

5.3. Registre
Registre de deplasare - exemplu
Registru de deplasare stnga-dreapta cu bistabile JK
Q0 SIN J0 Q0 CLK K0 Q0 R Reset CLK J1 Q1 CLK K1 Q1 R J2 Q2 CLK K2 Q2 R J3 Q3 CLK K3 Q3 R Q1 Q2 Q3

La fiecare impuls de tact coninutul bistabilului Qi se transfer n bistabilul Qi+1 n bistabilul Q0 se introduce informaia din exterior prin intrarea SIN (serial input) Coninutul ultimului bistabil se pierde ncrcarea registrului se realizeaz n mod serie Iniializarea registrului se realizeaz prin semnalul de Reset (asincron), care foreaz toate ieirile registrului n 0 logic
30.11.2011 Curs 9 ASDN 7

5.3. Registre
Registre de deplasare
Registrele de deplasare dreapta-stnga i reversibile se realizeaz folosind circuite logice combinaionale suplimentare

Registre combinate
Sunt cele care au i funcia de memorare i cea de deplasare

Registre universale
Cumuleaz toate funciile posibile ale unui registru:
deplasare stnga-dreapta deplasare dreapta-stnga ncrcare serie sau paralel a informaiei citire serie sau paralel a informaiei
30.11.2011 Curs 9 ASDN 8

5.3. Registre
Registre universale - exemplu
Registru universal pe 4 bii
RI S0 S1 A B C D LI

CLK

D Q CLK CLR

D Q CLK CLR

D Q CLK CLR

D Q CLK CLR

CLR Q0
30.11.2011

Q1
Curs 9 ASDN

Q2

Q3
9

5.3. Registre
Registre universale - exemplu Registru universal pe 4 bii
Intrrile de selecie S1S0 condiioneaz modul de funcionare a registrului:
S1S0 = 00 S1S0 = 01 S1S0 = 10 S1S0 = 11 memorare pstreaz coninutul nemodificat deplasare stnga-dreapta deplasare dreapta-stnga ncrcare paralel

Acionarea registrului se face sincron prin semnalul de CLK aplicat simultan pe toate bistabilele interne tergerea registrului se face asincron, prin semnalul CLR ncrcarea paralel se realizeaz prin intrrile paralele A, B, C, D Deplasarea stnga-dreapta se realizeaz prin ncrcare serial pe intrarea RI Deplasarea dreapta-stnga se realizeaz cu intrarea serial LI
30.11.2011 Curs 9 ASDN 10

5.3.1. Aplicaii ale registrelor

Registrele sunt utilizate n mai multe tipuri de aplicaii, dup funciile pe care pot s le ndeplineasc:
Registre de deplasare cu reacie Memorie FIFO Memorie LIFO Conversie serieparalel i paralelserie a informaiei Generatoare de secvene

30.11.2011

Curs 9 ASDN

11

5.3.1. Aplicaii ale registrelor

Registre de deplasare cu reacie Au ieirile conectate la intrri Pot fi:
Registre de deplasare n inel coninutul ultimei celule de memorie se nscrie n prima celul de memorie Registre (numrtoare) Johnson n prima celul se introduce coninutul negat al ultimei celule

30.11.2011

Curs 9 ASDN

12

5.3.1. Aplicaii ale registrelor

Registre de deplasare cu reacie
Registre de deplasare n inel
SIN CLK Q0 Q1 Q2 Q3 Q0 1 0 0 0 1 Q1 0 1 0 0 0 Q2 0 0 1 0 0 Q3 0 0 0 1 0

Registre (numrtoare) Johnson

SIN CLK Q0 Q1 Q2 Q3 Q0 0 1 1 1 1 0 0 0 0 Q1 0 0 1 1 1 1 0 0 0 Q2 0 0 0 1 1 1 1 0 0 Q3 0 0 0 0 1 1 1 1 0 Curs 9 ASDN

30.11.2011

13

5.3.1. Aplicaii ale registrelor

Memorie FIFO (First In, First Out), primul nscris primul citit
(memorie coad) Se realizeaz cu registre de deplasare stnga-dreapta Numrul registrelor utilizate depinde de lungimea cuvintelor ce urmeaz a fi memorate Capacitatea memoriei FIFO depinde de lungimea registrelor Exemplu: dac registrele sunt de 4 bii, capacitatea memoriei este de 4 cuvinte La fiecare impuls de tact n memorie se introduc datele (cuvintele de memorat) utiliznd intrarea serial a fiecrui registru Ieirea (data memorat) se citete de pe ultimele ieiri ale registrelor utilizate
30.11.2011 Curs 9 ASDN 14

5.3.1. Aplicaii ale registrelor

Memorie FIFO
Exemplu: Schema bloc a unei memorii FIFO pe 4 bii
Intrare Ieire y1 SIN x1 y2 SIN x2 y3 SIN x3 y4 SIN x4 CLK Ts Ts Ts Ts

30.11.2011

Curs 9 ASDN

15

5.3.1. Aplicaii ale registrelor

Memorie LIFO (Least In, First Out), ultimul introdus
primul citit (memorie stiv) Realizarea memoriilor LIFO se face cu registre combinate Numrul registrelor utilizate este dat de lungimea cuvntului de memorie Lungimea registrelor determin capacitatea de memorie Funcionarea registrelor din memoria stiv trebuie condiionat cu selecii, care s permit efectuarea celor 2 operaii care apar la acest tip de memorie
30.11.2011 Curs 9 ASDN 16

5.3.1. Aplicaii ale registrelor

Memorie LIFO
Exemplu: Schema bloc a unei celule de memorie LIFO
xi A0 A1 A1 SIN A0 Q0 Q1 Q2 Q3 CLK yi

A1 0 1

A0 1 0

deplasare stnga-dreapta nscriere citire

30.11.2011

Curs 9 ASDN

17

5.3.1. Aplicaii ale registrelor

Conversie serie paralel i paralel serie a informaiei
Conversia serie-paralel
Se face ncrcarea unui registru de deplasare prin intrarea serial i cu comand de tact serie Ts Apoi se citete deodat informaia de pe ieirile registrului, n paralel

Conversia paralel-serie
Se face nti ncrcarea paralel a informaiei n registru, cu comand de tact paralel Tp Apoi se deplaseaz informaia stnga-dreapta, cu comand de tact serie Ts i se citete informaia serie pe ultima ieire
30.11.2011 Curs 9 ASDN 18

5.3.1. Aplicaii ale registrelor

Generatoare de secvene
Generatoarele de secvene genereaz o succesiune de secvene binare (de 1 i 0) de lungime dat (prestabilite) Lungimea secvenei reprezint numrul dup care se repet ntreaga secven Secvenele binare pot fi:
Aleatoare, de lungime infinit Deterministe, de lungime finit

Secvenele binare deterministe de lungime maxim se numesc secvene pseudoaleatoare Realizarea generatoarelor de secvene se face cu registre care au n reacie circuite logice combinaionale adecvate
30.11.2011 Curs 9 ASDN 19

5.3.1. Aplicaii ale registrelor

Generatoare de secvene pseudoaleatoare
Exemplu
y = Q0 + Q2 S0 Q0 CLK Q0 R0 CLK S1 Q1 CLK R1 Q1 S2 Q2 CLK R2 Q2 Q0 Q1 Q2

Secvena pseudoaleatoare generat la ieirile Q0Q1Q2 este:

100 110 111 011 101 010 001

Lungimea secvenei pseudoaleatoare este de 7 Observaie: Dac sistemul pornete din starea iniial 000 se va bloca n aceast stare!
30.11.2011 Curs 9 ASDN 20

5.4. Memorii RAM

Memoriile de tip RAM (random access memory) sunt memorii de tip citete-scrie, cu acces aleatoriu Tipuri de memorii RAM:
SRAM (static RAM) DRAM (dynamic RAM)

SRAM - dup nscrierea unei informaii ntr-o locaie aceasta se pstreaz atta timp ct memoria este alimentat i nu se face o nou scriere DRAM - datele nscrise trebuie reactualizate (refresh) periodic, prin citirea i renscrierea lor, altfel dispar, chiar n prezena tensiunii de alimentare
30.11.2011 Curs 9 ASDN 21

5.4. Memorii RAM

n general memoriile RAM sunt volatile, nu-i pstreaz informaia dup ntreruperea tensiunii de alimentare Exist memorii CMOS statice (nonvolatile) prevzute cu baterie, care pot s-i pstreze informaiile Memoriile RAM statice feroelectrice realizate prin combinarea elementelor magnetice i electronice sunt nevolatile
30.11.2011 Curs 9 ASDN 22

5.4. Memorii RAM

Dimensiunea memoriei este specificat prin:
numrul de cuvinte (stabilit cu ajutorul adreselor) numrul de bii pe cuvnt

Capacitatea memoriei este dat de numrul total de bii memorai

30.11.2011

Curs 9 ASDN

23

5.4.1. Memorii SRAM

Schema funcional de principiu a unei memorii SRAM
Adres n CE sau CS (chip select) Decodificator 2n Matrice de memorie 2n WE (write enable) Multiplexor Date

30.11.2011

Curs 9 ASDN

24

5.4.1. Memorii SRAM

Memoria SRAM este format din:
nivel de decodificare matrice de memorie realizat cu celule de memorie binar de tip latch nivel de multiplexare Decodificatorul are ca intrri adresele memoriei i acioneaz pentru selectarea fiecrui cuvnt de memorie Multiplexorul permite selectarea oricrei celule de memorie la intrare sau la ieire
30.11.2011 Curs 9 ASDN 25

5.4.1. Memorii SRAM

Validarea memoriei se face prin intrarea de enable CS (chip select) Pentru citirea i scrierea memoriei de folosete un semnal suplimentar WE:
Dac WE = 1 se face citire Dac WE = 0 se face scriere

Datele de intrare i ieire pot s foloseasc linii diferite sau aceeai linie bidirecional Memoriile pot avea un numr diferit de ci de date (de obicei cuvinte de un numr de bii multiplu de 2)
30.11.2011 Curs 9 ASDN 26

5.4.1. Memorii SRAM

Memorii SSRAM (synchronous SRAM) - o variant nou de memorii SRAM
Folosesc tot latch-uri n matricea de memorie Exist n plus o interfa pentru control, adrese i date, controlat prin semnal de tact (CLK)

Extinderea capacitii memoriilor se face:

Prin extinderea dimensiunii cuvntului de memorie (numrul de bii din cuvnt) i prin extinderea numrului de cuvinte ale memoriei (adresa de memorie)
30.11.2011 Curs 9 ASDN 27

5.4.2. Memorii DRAM

Memoriile DRAM sunt realizate cu condensatoare i tranzistoare MOS (pentru a fi mai rapide) Ele au nevoie de remprosptarea informaiei memorate la diferite intervale de timp, pentru a se evita pierderea ei Au 2 intrri n plus:
RAS (row address strobe) CAS (column address strobe)

Exist i memorii SDRAM (synchronous DRAM), care au o interfa controlat cu semnal de tact
30.11.2011 Curs 9 ASDN 28