1.

Defectiunea: Lipsa a ceva necesar sau dorit pentru completare sau perfectiune; Defectiunea = deficienta; Incetarea aptitudinii unui sistem de a-si ideplini functia specificata. 2. Ingineria concurenta: Componentele: Testable Synthesis + BIST(Buit In Self Test); Testable Synthesis = o metodologie automata de sinteza care considera testabilitatea o constrangere de design. BIST presupune modificarea logicii unui sistem intr-un mod in care sa se autotesteze. Este o metoda sistematica de proiectare integrata si concurenta a unui produs si a proceselor asociate incluzand realizarea sa. La dezv unui produs se considera toate elem ciclului sau de viata, de la specificatii la distrugere incluzand calitatea, programarea costurilor, necesitatile utilizatorilor. 3. Ex. de defecte: specificatii incomplete, componente proaste, trasee incorecte, de fabricatie, fizice, etc. 4. Defect de activare: un defect e activat cand apare o comportare diferita intr-un anumit punct intre masina buna si cea defecta. 5. Testare: -setul de operatii care poate spune daca o unitate fabricata lucreaza corect in concordanta cu specificatiile sale sau nu. 6. Defect detectat: daca raspunsul produs este diferit de raspunsul asteptat in circuit fara defect. 7. Avantajele testului structural:Avantaje:instrumente disponibile pt generarea automata;o acoperire buna a defectelor;aptitudini de diagnoza;independent de design. Dezavantaje: se pot aplica numai daca se stiu defectele apropierii. 8. Test final de productie(EOP): Pasi:1)genereaza secventa de tes aplicata intrarilor UUT in modul oofline; 2)determina comportarea unitatii de referinta cand este aplicata secventa de test(in modul offline); 3)in momentul testului aplica secventa de test la intrarile UUT si apoi compara iesirile UUT cu comportamentul iesirilor unitatilor de referinta; 4) Cand este gasit un defect UUT se repara daca este posibil si se colecteaza statistici pt a repara productia si/sau procesul de testare. 9. Reducerea costului testarii: sa se creeze un mediu de inginerie concurenta, testarea sa se faca cat mai devreme posibil in cadrul procesului. Testam la nivel de subsistem iar costul testarii depinde de complexitatea metodei; stabilitatea clara a defectului tinta(ceea ce doresti sa detecetezi). 10. Clasificarea A.T.P.G. dupa:-natura circ.tinta combinationale si secventiale - strategia de generare de teste :structurala ,functionala , mixta ,bazata pe simulare ; -dupa arhitectura gazda :monoprocesor ,paralele si sisteme distribuite 11. Senzitivizarea unei cai Excitare(activare) selecteza intrarile a.. linia l sa aiba valoarea v negat. Propagarea selecteaza o cale de la sursa defectului la iesire care propaga defectul si se seteaza intrarile primare corespunzatoare .Verificare este verificat faptul ca in fazele anterioare conditiile impuse sunt compatibile. 12.Algoritmul D: o trasatura caracteristica a acestuia o reprezinta abilitatea de propagare a erorii pe mai multe cai reconvergente. Aceasta caracteristica denumita si sensibilizarea multipla a caii este necesara pt detectarea anumitor defecte care altfel nu ar fi detectate. Algoritmul are 4 faze: activare defect, implicatiile pe care le are, propagarea este selectat un D sau D negat din D-frontier si este propagat in fata cu un nivel; justificarea liniei(line justification). 13. Simulare cu defect paralela, seriala, dedictiva, concurenta. 14. IEEE1149.1 intructiuni obligatorii: ByPass; Sample/Preload; Extest iar cele optionale sunt Intest si Runbist.

1. 4 pasi ai ATPG test plan: pas1 identificarea setului defectelor pas2 - identificarea setului minim de defecte finite distincte; unealta : minimizor de defecte. pas3 analiza testabilitatii: obiectivele acestui pas sunt:-se estimeaza efortul necesar pt. testarea UUT la lungimea cuvantului de vector de test , gradul de acoperire al defectelor, timpul consumat de unitatea centrala; -identificarea zonelor dificil de testat; unelte: analizorul de testabilitate. pas4 se genereaza un set initial de vectori de test. pas5 actualizarea listei defectelor detectate. pas6 - genereaza un set de vectori de test pt. a acoperi defectele neacoperite. 2. Verificare: proc prin care se determina daca un produs aflat intr-o anumita faza a sist respecta sau nu cerintele stabilite in timpul fazelor anterioare. Validare: proc de evaluare al sist la sfarzitul proc de evaluare prin care se asigura ca sist respecta cerintele predefinite. 3. Tipuri de compactoare BIST1) temporali : a) neliniari : numarator de 1 , numarator de tranzitii, numarator de margini; b) liniari : LESR (linear feedback shift registers), LCAR (linear cellular automata registers), compactor de paritate; 2) spatiali. 4. Diferentele dintre testarea online si offline: testarea offline se face atunci cand sistemul este Idle; testarea online se face atunci cand sistemul functioneaza normal. 5. Ingineria concurenta: Componentele: Testable Synthesis + BIST(Buit In Selt Test); Testable Synthesis = o metodologie automata de sinteza care considera testabilitatea o constrangere de design. BIST presupune modificarea logicii unui sistem intr-un mod in care sa se autotesteze. Este o metoda sistematica de proiectare integrata si concurenta a unui produs si a proceselor asociate incluzand realizarea sa. La dezv unui produs se considera toate elem ciclului sau de viata, de la specificatii la distrugere incluzand calitatea, programarea costurilor, necesitatile utilizatorilor. 6. Eroarea: un comportament diferit al masinii bune fata de cel al masinii defecte intr-unul din punctele de observare datorita existentei unuia sau mai multor defecte active. 7. Motive la cost mare al testarii: solutiile testelor conventionale, costul ridicat al uneltelor ATPG+ATE, costul ridicat al testelor pe unitate; costul generarii testelor depinde de complexitatea metodei de generare a testelor; aplicarea unui set mai mare duce la cresterea costului datorita duratei mai mare de aplicare si a necesarului sporit de memorie. 8. Test parametric = se tinteste masurarea corectitudinii unor entitati electrice ale UUT. At-speed test = test facut la frecventa nominala a UUT 9.Clasificarea ATPG - dupa arhitectura gazda : monoprocesor, paralele si sisteme distribuite. 10. Cate defecte (singulare sau multiple) sunt posibile intr-un circuit cu n puncte de verificare (checkpoints)? Raspuns: 2n defecte singulare; 3 n-1 defecte multiple. 11. Reguli pentru DfT ad-hoc. a)Punctele de test; b)Initializare proiecteaza circuite care sa fie usor initializabile; c)Multivibratoare monostabile : dezactiveaza multivibratoarele monostabile interne in timpul testului; d)Oscilatoarele si ceasurile : dezactiveaza oscilatoarele si ceasurile interne in timpul testului; e)Particionarea circuitelor combinationale mari : partitionarea circuitelor mari in subcircuite mai mici pt a reduce costul generarii testului; f)Redundanta logica : se evita utilizarea logicii redundante. 12. Clasificari ale defectelor. -dupa localizare: *hardware(de memorie, de UCP, pe Bus, de comunicatie); *sofware (de initializare, de asignare, de control al fluxului, de sistem, de functionare (ale unor functii), de documentare); -dupa gradul de abstractizare: *la nivel electric; *la nivel de poarta (TTL); *la nivel de registru de transfer; *la nivel de sistem; *la nivel de retea. 13. Principiul tehnicii boundary-scan: Arhitectura Boundary-Scan IEEE 1149.1 permite controlabilitate si observabilitate deplina a semnalelor de I/O a unui modul inserand o celula standard pe pinii fiecarei I/O

si conectandu-i intr-un lant serial. Structura unei celule B-S este compusa din 2 bistabili FF : bistabilul de captura si bistabilul de update.