11

Autor principal Dr. Alberto Lastres Capote Autoras: MSc. Adelaida Torres Coln

E-mail: alberto.lastres@electrica.cujae.edu.cu

E-mail: adela.torres@electrica.cujae.edu.cu adetoco@yahoo.com E-mail: agnes.nagy@electrica.cujae.edu.cu

Dra. Agnes Nagy

INDICE

AMPLIFICADORES EN CASCADA

4 4.1 4.1.1 4.1.2 4.1.3 4.2 4.3 4.3.1 4.3.2 4.3.3 4.4 4.5 4.6 4.7 4.7.1 4.7.2 4.7.3 4.7.4 4.7.5 4.7.6 4.7.7 4.7.8 4.8 4.8.1 4.8.2 4.8.3 4.8.4 4.8.5 4.9 4.9.1 4.10 4.11 4.12

pgina 1 1 2 3 4 4 5 5 6 6 6 7 8 9 10 11 11 12 12 12 13 13 15 15 17 18 19 20 20 22 23 23 27 ANLISIS LINEAL DE AMPLIFICADORES MULTIETAPAS CON BJT A LAS 27 AMPLIFICADORES MULTIETAPAS A FRECUENCIAS MEDIAS CIRCUITOS CON ACOPLAMIENTO DIRECTO Anlisis esttico Anlisis dinmico. Criterios de seleccin de las configuraciones de la cascada. AMPLIFICADORES CON MUY ALTA RESISTENCIA DE ENTRADA AMPLIFICADORES EN CASCADA BIFET A FRECUENCIAS MEDIAS Anlisis esttico Clculo de los parmetros de los modelos Anlisis dinmico CONEXIN DARLINGTON CONEXIN CASCODE EFECTO DE AUTOELEVACIN (BOOSTRAP) EL AMPLIFICADOR OPERACIONAL (A0). Caractersticas del AO Aplicaciones analgicas bsicas Amplificador no inversor Seguidor de voltaje Fuente de corriente Sumador inversor. Integrador. Amplificador de instrumentacin (AI) EL AMPLIFICADOR DIFERENCIAL (AD) Anlisis esttico del AD. Caracterstica transferencial Anlisis dinmico del AD a frecuencias medias Anlisis del AD para seales de modo diferencial Anlisis del AD para seales de modo comn Relacin de rechazo de MC (RRMC) EL AMPLIFICADOR DIFERENCIAL CON CARGA ACTIVA Etapa de ganancia emisor comn con alta ganancia de voltaje DESPLAZADOR DE NIVEL ETAPA DE SALIDA EJERCICIOS
MEDIAS ANLISIS LINEAL DE AMPLIFICADORES MULTIETAPAS BIFET A FRECUENCIAS MEDIAS ANLISIS ESTTICO Y DINMICO DEL AMPLIFICADOR DIFERENCIAL

28 30 31

Bibliografa

A. Lastres, A. Torres, A. Nagy

MONOGRAFIA

AMPLIFICADORES EN CASCADA

4. AMPLIFICADORES MULTIETAPAS A FRECUENCIAS MEDIAS. En el diseo de un amplificador con determinadas caractersticas, puede ocurrir que la ganancia de una etapa no sea suficiente para obtener la AVS requerida o que las resistencias de entrada o de salida no sean las adecuadas para la configuracin empleada. En ambos casos se requiere de varias etapas conectadas en cascada como muestra la figura 1, donde la salida de una etapa est unida a la entrada de la siguiente. Como ya se sabe, la AV de una etapa depende de su resistencia de carga, cuyo valor no puede seleccionarse de forma independiente debido a las restricciones que impone la polarizacin (V CC y VCEQ).

AV = Vo/Vi1 = (Vo/Vi2)(Vi2/Vi1) = AV1AV2

Figura 1. Amplificador multietapas. La AV total del amplificador se calcula por tanto como el producto de las ganancia de voltaje de cada paso. Se emplear el mismo mtodo de anlisis presentado para etapas simples (bipolar FET), donde la resistencia de carga de cada paso incluye la de entrada del siguiente. Las ganancias de corriente y de voltaje totales pueden ser calculadas en forma independiente aunque se mantiene la relacin entre ellas dada por: AV = AI (Rcarga/Ri) Ni los transistores ni los puntos de operacin de los distintos pasos tienen que ser iguales, pues la seal adquiere mayor amplitud a medida que es amplificada por cada etapa. El efecto de la polarizacin de cada etapa sobre la ganancia de una cascada de etapas emisor-comn, se minimiza si se selecciona las corrientes ICQ de forma tal que se incrementen gradualmente desde la entrada a la salida, con valores de RC y de Ri que decrezcan gradualmente (ICQ1 = 1 mA, ICQ2 = 5 mA, ICQ3 = 10 mA). Estos valores de corriente de polarizacin. No se incrementan en forma exagerada para evitar una excesiva disipacin de potencia en reposo. En amplificadores con acoplamiento R-C, la seleccin del punto de operacin y su factor de estabilidad se realiza etapa por etapa, en forma independiente, tratando que la seal se afecte lo menos posible debido a la polarizacin. Cuando se requiere amplificar seales de frecuencias bajas en este tipo de amplificador, el costo y el tamao de los capacitores de acoplamiento es grande. Por otro lado, para amplificar seales de CD estos capacitores tienen que ser eliminados y se requiere del empleo de circuitos con acoplamiento directo entre las etapas. 4.1 CIRCUITOS CON ACOPLAMIENTO DIRECTO. En los amplificadores integrados y en algunos discretos, con el objetivo de eliminar el empleo de los capacitores de acoplamiento se utiliza la conexin directa entre las etapas. Como se muestra en la figura 2 para dos etapas en cascada, la salida por el colector de la primera etapa E-C alimenta directamente la base del transistor Q2. La polarizacin de la primera etapa se logra a travs de Rb1 conectada del emisor de Q2 a la base de Q1.
1

A. Lastres, A. Torres, A. Nagy

22

Este tipo de conexin provoca que las polarizaciones de las diferentes etapas interacten lo que limita la libertad en el diseo, aunque tiene como ventaja sobre la de acoplamiento R-C, que es ms econmica al ser ms sencillo el circuito que tiene un menor nmero de elementos pasivos. Esta configuracin tiene como ventaja adicional, la de poder amplificar seales muy pequeas (del orden de V), pues elimina la posible influencia de la ondulacin de VCC sobre el punto de operacin de Q1, por estar conectada la base de este al emisor de Q2 y no directamente a la batera. Esto mejora considerablemente la resolucin de la Figura 2. Etapas con acoplamiento directo. seal pues se reduce el ruido a la entrada del circuito. En la polarizacin con acoplamiento directo, la estabilidad del punto de operacin se alcanza por medio del empleo de la realimentacin negativa de CD. Este efecto regulador en el circuito anterior, se logra al muestrear la corriente de emisor de Q2 que circula a travs de RE2 e introducir dicha muestra por la base de Q1 (IB1 es proporcional a IE2 = IC2 si F >> 1). Para que sea realimentacin negativa, la corriente que se realimente a la base de Q1 debe tener un sentido tal que tienda a contrarrestar favorablemente cualquier cambio en ICQ2. Al analizar la estabilidad del punto de operacin de Q2 en el esquema anterior, si la temperatura aumenta, Tiende a crecer ICQ2 as como la cada ICQ2RE2 lo que provoca que IBQ1 crezca. Al aumentar IBQ1, crece ICQ1 y mayor es la cada ICQ1RC1 por lo que se reduce la polarizacin de la segunda etapa. Por tanto al decrecer el voltaje en la base de Q2, la corriente IBQ2 tiende a decrecer, por lo que el incremento inicial de ICQ2 se reduce hasta que no sobrepase un valor dado. Como ambas etapas tienen resistores de emisor, la estabilidad del punto de operacin se ve mejorada. El capacitor CE2 debe tener un valor elevado (tpicamente de 1000 F) para que el voltaje de directa que aparece a travs de RE2 se mantenga constante y se comporte como una referencia de voltaje interna de valor (ICQ2RE2). La reactancia de este capacitor a la menor frecuencia de la seal a amplificar, debe tener un valor despreciable frente a RE2. 4.1.1 Anlisis esttico. Para encontrar en este circuito, el punto de operacin de cada transistor as como el factor de inestabilidad relativa, de las ecuaciones de malla se encuentran las expresiones de IC1 y de IC2 en funcin de los resistores y parmetros de los transistores. Normalmente F >> 1, por lo que en este anlisis se despreciar desde un inicio las corrientes de base frente a las de colector, suposicin que debe ser comprobada al final. El factor de inestabilidad del punto de operacin de cada transistor se encuentra por el mtodo general estudiado, evaluando las expresiones de IC1 y de IC2 halladas anteriormente para los casos extremos con Tmax y Tmin, tomando en cuenta la dispersin paramtrica. La expresin general de la inestabilidad relativa a evaluar es:
2

ICQ/ICQmin = (ICqmax - ICqmin)/ICqmin Del circuito, al despreciar las IB se obtienen las siguientes ecuaciones de malla: VCC = ICQ1RC1 + VBE2 + ICQ2RE2 ICQ2RE2 = IB1Rb1 + VBE1 + ICQ1RE1 A temperatura ambiente en silicio ICO = 0, por tanto IB1 = ICQ1/ ICQ1 = (VCC - VBE! - VBE2)/(RC1 + RE1 + Rb1/ Si se cumple que Rb1/
F1(RC1 F1) F1.

Simultaneando:

+ RE1) << 1, de la expresin anterior se obtiene que:

ICQ1 = VCC/(RC1 + RE1)[1 - (VBE1 + VBE2)/VCC] Esta expresin plantea que ICQ1 depende solo de las variaciones relacionadas con los VBE; si se cumple que (VBE! - VBE2) << VCC, la influencia de los VBE se reduce considerablemente y se mejora la estabilidad del circuito. De igual forma se obtiene que: ICq2 = [1/RE2] {VBE1 + [(VCC -VBE! - VBE2)/(RC1 + RE1 + Rb1/
F1)](RE1

+ Rb1/

F1)}

Al evaluar las expresiones halladas para ICQ1 e ICQ2 para los casos extremos, ocurre que cuando ICQ1 sea mxima, el voltaje en el colector de Q1 se hace mnimo, lo que provoca que ICQ2 sea mnimo. Esta situacin se debe tomar en cuenta al evaluar la inestabilidad de cada etapa. Por otro lado: VCEQ1 = VCC - ICQ1(RE1 + RC1) VCEQ2 = VCC - ICQ2(RE2 + RC2) Una vez concluido el clculo de ICQ1 e ICQ2 se debe comprobar la suposicin de que IB << ICQ. La potencia disipada en reposo en los colectores de cada transistor se calcula como PCQ = ICQVCEQ. 4.1.2 Anlisis dinmico. Una vez calculado los puntos de operacin, se calculan los parmetros de cada transistor para el modelo de pequea seal a emplear. Los ndices del amplificador se calculan con el mismo mtodo empleado para etapas simples bipolar FET. A frecuencias medias, el circuito equivalente utilizando el modelo hbrido simplificado (hoe 0) es el mostrado en la figura 3.

Figura 3. Modelo hbrido simplificado.

AIS = IL/IS = (IL/Ib2)(Ib2/Ib1)(Ib1/IS) = [-hfe2RC2/(RC2+ RL)][-hfe1RC1/(RC1+ hie2)][RS/(RS + Ri1)] RS = RSllRb1 Ri1 = hie1 + (1 + hfe1)RE1 Ri = Rb1llRi1 AVS = Vo/VS = (ILRL)/(ISRS) = AIS(RL/RS) Ro = RollRC2 = RC2 (pues si IS = 0, Ib1 = Ib2 = 0 y por tanto Ro = ) Como son dos etapas emisor comn en cascada, la ganancia de voltaje total es muy alta y la seal de salida esa en fase con la de entrada a frecuencias medias. La resistencia de entrada y la de salida del amplificador corresponde con la RI1 de la primera etapa y con la Ro2 de la segunda etapa respectivamente. 4.1.3 Criterios de seleccin de las configuraciones de la cascada. En forma general AV = AI(Rcarga/Ri), por lo que para lograr una ganancia de voltaje elevada se requiere de etapas con valores altos de AI y de Rcarga , pero con Ri pequeo. Por lo general, en las etapas intermedias de una cascada se emplean las configuraciones emisor comn fuente comn por tener AI y AV grandes; no se emplea el base comn por tener AI < 1 y su Ri es tan baja que carga violentamente a la etapa que lo excita. Por otro lado, las configuraciones colector comn drenaje comn que tienen AV < 1, presentan una Ri muy alta que toman poca corriente del paso que lo excita y tienden a no amplificar corriente. Para las etapas de entrada y de salida, se deben considerar los requerimiento de acople de impedancias. Para el caso de la etapa de salida, por lo general si la RL es baja tiene efectos capacitivos, es conveniente terminar la cascada con una etapa colector comn drenaje comn que tiene una R o muy pequea. Con relacin a la entrada, segn los fabricantes, ciertos transductores trabajan en forma ptima cuando operan a circuito abierto y otros cuando tienen un cortocircuito en su salida. Para el primer caso se recomienda como etapa de entrada el empleo de FET de colector comn por su alta R; para el segundo caso se recomienda el empleo de la configuracin base comn. 4.2 AMPLIFICADORES CON MUY ALTA RESISTENCIA DE ENTRADA. Como ya se sabe, en determinadas aplicaciones se requiere de amplificadores con resistencia de entrada elevada, para lo cual el empleo de los FET es muy ventajoso. En ocasiones, por motivos de ruido no es permisible el empleo de los FET y se requieren de circuitos con bipolares. Para la configuracin colector comn mostrada en la figura 4, si se cumple la condicin de validez en que h oeRE << 1, se tiene que: Ri = hie + (1 + hfe)RE. Este valor puede incrementarse si se emplean transistores superbeta de muy alta hfe o si se reduce la corriente de polarizacin de la etapa, lo que provoca que se incremente h ie (hie = rb + hfeVT/ICQ). Por otro lado, Ri aparenta ser todo lo grande que se desee si se aumenta RE; en realidad no ocurre as, pues al crecer RE llega el momento en que deja de cumplirse la condicin de validez por lo que cambia la expresin de Ri, de acuerdo con: Ri = Vi/Ib = (Ibhie + Vo)/Ib = hie + Vo/Ib Vo = [(1 + hfe)Ib - Vohoe]RE Ri = hie + [(1 + hfe)RE]/(1+ hoeRE)

Figura 4. Configuracin colector comn.

4

Para el caso lmite, cuando RE

Ri = hie + (1 + hfe)/(1/RE + hoe) = hie + (1 + hfe)/hoe Si se evala esta ltima expresin con valores tpicos de hie = 2K, hfe = 100 y hoe = 10 S La Ri mxima posible a obtener es de 10M. Con RE = 380K, la Ri sera de 8M. Como este valor de RE tan elevado demanda de un VCC no real, en la prctica se limita esta solucin a valores de Ri = 500K. Por encima de este valor de resistencia de entrada se tienen que emplear etapas con FET par Darlington con circuitos de autoelevacin. 4.3 AMPLIFICADORES EN CASCADA BIFET A FRECUENCIAS MEDIAS. El transistor FET es muy usado en las etapas de entrada de los preamplificadores por presentar muy alta resistencia de entrada y por ser menos ruidoso que el BJT, sobre todo si la resistencia total conectada fsicamente a su entrada es alta. En la figura 5 se muestra una cascada fuente comn - emisor comn con resistor en emisor.

Figura 5. Amplificador BIFET. 4.3.1 Anlisis esttico. Se calcula el punto de operacin de cada transistor para encontrar los parmetros de los modelos de pequea seal del FET y del BJT. Para el MOSFET se parte de que trabaja en la regin de saturacin y una vez calculado los voltajes y corrientes de reposo se comprueba la suposicin. Para la regin de saturacin: VDSQ (VGSQ - VT) ID = Kp(Vgs - VT)2 con VGS = VTH -IDRF VTH = VCC[R2/(R1 + R2)] Rg = R1llR2 VDSQ = VCC - IDQ(RD + RF) Para el BJT se considera que est operando en la regin activa con F >> 1 y por LKV se encuentra la corriente de colector. IDQRD = ICQRC + VEB VECQ = VCC - ICQ(RC + RE! + RE2) > VCEsat
5

4.3.2 Clculo de los parmetros de los modelos. Para el MOSFET: gm1 = diD/dvgs Q = 2Kp(VGSQ - VT) = gm1rd rd = (VA + VDSQ)/IDQ hie = rb + r = rb + hfeVT/ICQ gm2 = ICQ/VT

Para el BJT:

4.3.3 Anlisis dinmico. Para calcular los diferentes ndices del amplificador a frecuencias medias, se dibuja el circuito equivalente despreciando los efectos capacitivos como muestra la figura 6. Para simplificarlo se plantean las condiciones de validez de cada etapa. Se supondr que se cumple para la segunda etapa.

Condicin de validez: hoe(RE1 + RCllRL) < 0.1 Ri2 = hie + (1 + hfe)RE1 (RDllRi2)/rd > 0.1 RL2 = RCllRL RL1 = rdllRDllRi2 Figura 6. Circuito equivalente del amplificador BIFET. Por la presencia en la etapa de entrada del MOSFET, en el clculo es conveniente comenzar por AVS. AVS = Vo/VS = (Vo/Vi2)(Vi2/Vgs)(Vgs/VS) AVS = [-hfeRL2/Ri2][-gm1RL1][Rg/(RS + Rg)] AVS dB = 20logAVS Para un valor dado de Vs (rms), se pueden calcular: Los dems ndices del amplificador son: AIS = IL/IS = (Vo/RL)/(VS/RS) = AVS(RS/RL) Ri = RgllRi = Rg pues Ri = Ro = RollRC = RC pues Ro = 4.4 CONEXIN DARLINGTON. El par Darlington se obtiene de la conexin de dos transistores como se muestra en la figura 7, en que la corriente de emisor de Q1 alimenta la base de Q2. Para su empleo en la configuracin colector comn, se tiene que su circuito equivalente es: Vo (rms) = AVSVs (rms) IL = Vo/RL PL = Vo2/RL

Figura 7. El par Darlington en colector comn. Este circuito se puede analizar como una cascada de dos etapas colector comn. Para la segunda etapa, por tener tpicamente RE2 un valor relativamente bajo, se debe cumplir la condicin de validez en que (hoeRE2 < 0.1); con el modelo hbrido simplificado se tiene que: Ri2 = hie2 + (1 + hfe2)RE2. Este valor de Ri2 es elevado, por lo que no debe cumplirse la condicin de validez para la primera etapa por ser (hoe1Ri2 > 0.1). Para este caso se encontr que: Ri1 = hie1 + [(1 + hfe1)Ri2]/(1+ hoe1Ri2). Los puntos de operacin de cada transistor no son iguales, de acuerdo con: IE1 = (1 + IE2 = (1 +
F1)IB1

= IB2 F2)IB2 = (1 +

F1)(1

F2)IB1

F1 F2IB1

si

>> 1.

De acuerdo con este resultado, se concluye que la conexin Darlington se puede considerar como un transistor con una F equivalente dada por el producto F1 F2. Al ser distintos los puntos de operacin de Q1 y de Q2, sus parmetros h no sern los mismos. Por esto es conveniente conectar el resistor R E1 al emisor de Q1, para reducir la diferencia entre las dos ICQ y evitar que la F1 sea muy pequea por ser ICQ1 baja. De un anlisis de pequea seal, se tiene que: AI = IL/Ib1 = (IL/Ib2)(Ib2/Ib1) = (1 + hfe2)(1 + hfe1){(1/hoe1)/[(1/hoe1) + Ri2]} AI = (1 + hfe2)(1 + hfe1)/(1 + hoe1Ri2) = hfe2 hfe1/(1 + hoe1Ri2) De nuevo aparece para el par Darlington en su conjunto, la hfe equivalente dada por hfe1hfe2. Los fabricantes lo encapsulan como si fuese un transistor discreto sencillo de tres terminales pero con valores de F equivalente mnima de 7500 y un VBEact de 1.3V. El transistor Darlington es muy usado en la configuracin colector comn debido a que su alto valor de hfe equivalente provoca que AV = 1, Ri sea extremadamente grande y la Ro extremadamente pequea. 4.5 CONEXIN CASCODE. La principal aplicacin del circuito cascode mostrado en la figura 8 y que est formado por una cascada de etapas emisor comn - base comn, es obtener una ganancia de voltaje grande sobre un rango de frecuencia ms ancho que la obtenida por una configuracin emisor comn.
7

Ib1 = VS/(RS + hie1) Ic1 = hfe1Ib1 = -Ie2 AI2 = Io/Ib2 = 1 si hfe2 >> 1 en B-C Io = -Ic2 = -Ic1 = -hfe1Ib1 AI = Io/Ib1 = -hfe1 AV = Vo/Vi = IoRc/Ib1hie1 = AIRC/hie = -hfeRC/hie1

Figura 8. Amplificador cascode. Como se observa, la ganancia de corriente total del cascode es la del primer paso emisor comn (A I1) y la ganancia de voltaje total es la del paso emisor comn pero con la resistencia de carga del segundo paso B-C (RC). Sin embargo, en el cascode la resistencia de carga de la primera etapa E-C es la Ri2 de la segunda etapa B-C, cuyo valor es tpicamente muy bajo comparado con el de R C empleado para obtener la ganancia requerida. Esta resistencia de carga del primer paso con un valor bajo (Ri2), es lo que le da al circuito cascode una mejor respuesta de frecuencia. 4.6 EFECTO DE AUTOELEVACIN (BOOSTRAP). En los circuitos de muy alta resistencia de entrada (Ri), al tener en cuente el efecto de la resistencia de polarizacin Rb que es de valor mucho menor, la resultante Ri se ve seriamente afectada. Como Rb por problemas con la estabilidad del punto de operacin no puede incrementarse por encima de determinado valor, para garantizar etapas con Ri elevados, se requiere de los circuitos con efecto de autoelevacin como el mostrado en la figura 9. Si se emplea este en la configuracin colector comn de alta resistencia de entrada, su comportamiento es el siguiente:

Rb = R3 + R1llR2 = R3 + Rb VTH = VCC[R2/(R1 + R2)] ICQ = F(VTH-VBE)/[Rb+(1 + VCEQ = VCC - ICQRE

F)RE]

Figura 9. Configuracin colector-comn con bootstrap. Desde el punto de vista esttico, para corriente directa Cb se comporta como un circuito abierto y quien determina el punto de operacin al aplicar Thevenin en este circuito auto polarizado es el resistor Rb. A frecuencias medias en un anlisis de pequea seal, Cb se comporta como un cortocircuito por su elevado valor (tpicamente 50 F), por lo que del circuito equivalente: I3 = (Vi - Vo)/R3 = (Vi/R3)(1 - Vo/Vi) = (Vi/R3)(1 - AV) = Vi/[R3/(1 - AV)] = Vi/Requiv

Como para el colector comn ideal AV 1, la Requiv = R3/(1 - AV) = y la polarizacin de base no afectar la resistencia de entrada del amplificador. Esto es lo que se conoce como efecto de autoelevacin. Como R3 est conectado entre la entrada y la salida de un colector comn, a medida que la AV de esta configuracin tienda ms a uno, los voltajes a travs de R3 (el de entrada y el de salida), sern mas parecidos, por lo que la corriente de CA por R3 tiende ms a cero pues simula un circuito abierto. Esto es lo que hace que la resistencia de polarizacin de base no influya sobre Ri. A la entrada el circuito equivalente de pequea seal queda como muestra la figura 10. Ri = RillR3/(1 - AV) = RillRequiv Ri = hie + (1 + hfe)(REllRb) AV = 1 - hie/Ri

Figura 10. Circuito equivalente del amplificador con boostrap. Este efecto de auto elevacin se puede emplear en cualquier configuracin FET o bipolar que tenga valor alto de Ri. El resistor R3 introduce realimentacin positiva que puede provocar oscilaciones en dependencia del tipo de carga conectada a la salida.

4.7 EL AMPLIFICADOR OPERACIONAL (A0). Es un amplificador integrado de muy alta ganancia de voltaje y alta resistencia de entrada, capaz de manejar seales de CD y de CA pues posee acoplamiento directo entre sus etapas. Es utilizado en una amplia variedad de funciones, entre ellas como amplificador, sumador, conversor I-V y V-I, etc. Debe poseer adems buenas propiedades con relacin al ruido, ancho de banda, voltaje y corriente de offset, resistencia de salida baja y un rango dinmico grande. Existen cientos de AO comerciales, algunos de ellos de propsitos especiales diseados para bajo ruido bajo consumo de potencia. Se desarrollaron a partir de 1965, transitando por diferentes generaciones: cargas resistivas (1ra), Darlington (2da), cargas activas (3ra), JFET (4ta), transistores multicolectores (5ta), etc. El esquema elctrico y el circuito equivalente del amplificador operacional se muestran en la figura 11.

Figura 11. El amplificador operacional. El AO se representa por una fuente de voltaje controlada por voltaje, donde la seal de salida corresponde con la diferencia de las seales de entrada amplificada. Los signos + y - en las entradas del AO, se refieren respectivamente a los terminales que no invierten o que invierten la fase de la seal de
9

salida respecto a la de entrada. Las principales caractersticas del AO a lazo abierto o sea sin realimentacin externa son: 4.7.1 Caractersticas del AO parmetros ideal tpico AOL >104 BW 10Hz RRMC >70dB RiMD >1M Ro 0 <200

parmetros Ii VOS dVOS/dT IOS

ideal tpico 0 <10nA 0 <10mV 0 <3 V/oC 0 <0.2nA

En la mayora de las aplicaciones, los AO se realimentan externamente, por lo que es deseable que tengan un valor elevado de ganancia de lazo abierto (AOL) para que el nivel de realimentacin (To) pueda ser grande. Con esto se logra que los parmetros del AO realimentado solo dependan de la red de realimentacin externa. Como la mayora de los AO tienen un polo dominante en su respuesta transferencial, el producto ganancia ancho de banda es idntico para la condicin de lazo abierto y de lazo cerrado. Se requiere de un valor grande de relacin de rechazo al modo comn (RRMC), para asegurar que V0 sea proporcional a Vi = (V1 - V2) y que las seales de modo comn que a menudo contienen componentes de CD no tengan un efecto apreciable a la salida. Los valores de R i elevado y de Ro bajo, acercan al AO al amplificador ideal de voltaje. El voltaje y la corriente de offset (VOS e IOS) dan una medida del grado de asimetra que tiene el circuito, que debe ser poca para tecnologas de avanzada y con un adecuado diseo. Otras caractersticas importantes del AO son el corrimiento con la temperatura que presentan VOS e IOS, los rangos de modo comn a la entrada y a la salida as como el slew-rate que sern estudiados posteriormente. La mayora de los AO estn formados por una cascada de dos etapas amplificadoras y un paso de salida con simetra complementaria colector comn de AV = 1. El diagrama en bloque de un AO se muestra en la figura 12. Cc

- AD
+

Av1

EC

Av2

Desplaz. de nivel

CCAv =1

SALIDA

Figura 12. Diagrama en bloques de un AO.

Como etapa de entrada se emplea tpicamente el amplificador diferencial (AD), para proveer las entradas inversora y no inversora requeridas, con valores de RRMC alto, RiMD alta y AVDM elevada. Con la etapa de salida colector-comn se garantiza la Ro baja requerida. El desplazador de nivel en las primeras generaciones de los AO, se emple para ajustar los niveles internos de los voltajes de CD en el AO, de forma que para circuitos con dos bateras (+VCC y -VEE) el nivel de CD a la salida fuese cero. La etapa intermedia emisor-comn con alta ganancia de voltaje asegura el valor elevado de AOL requerido. De acuerdo con la aplicacin, los AO se pueden clasificar de la siguiente forma:
10

amplificador de propsito general de bajo costo (AD741). AO dobles cudruple (AD 648 y AD704). amplificadores de bajo ruido (AD OP-27). amplificador de alta velocidad (AD843). amplificador de precisin (AD705). amplificador de muy baja corriente de entrada (AD549).

4.7.2 Aplicaciones analgicas bsicas. Ya se conoce que el AO ideal tiene las siguientes caractersticas: - RiMD = (por lo que no circula corriente por ninguna de sus entradas) - Ro = 0 - AV = (como el voltaje Vo = -AVVi es finito, cuando AV , se requiere que Vi = 0.) - ancho de banda (BW) infinito (el AO responde igual a todas las frecuencias). - si V1 = V2 = 0, Vo = 0. En la figura 13 se muestra una aplicacin del AO ideal como amplificador inversor. Debido a que la corriente por las entradas son cero, la corriente I que entrega la fuente de seal V1 circular por R1 y R2. Como Vi = 0, aparece una tierra virtual en el terminal de entrada (-) del AO, de donde:

I = V1/R1 = -Vo/R2 AV = Vo/V1 = -R2/R1 Vo < VCC Ri = V1/I = R1 (baja)

Figura 13. Amplificador inversor La expresin hallada para AV solo depende de la relacin de los dos resistores externos. La ganancia de voltaje no depende de RL siempre que este sea mayor que el valor mnimo dado por el fabricante Los resistores R1llR2 se conectan a la entrada no inversora para que ambas entradas estn cargadas con resistores similares y eliminar posibles asimetras en el circuito que afecten otros parmetros. 4.7.3 Como amplificador no inversor se muestra en la figura 14. Con Vi = 0, aplicando superposicin se tiene que Vi = V1 - V2 = Vo R1/(R1 + R2) - V2 = 0 AV = Vo/V2 = 1 + R2/R1 Ri =

Figura 14. Amplificador no inversor.

11

4.7.4 Seguidor de voltaje La realimentacin negativa que introduce R2 provoca que AV dependa solo de la relacin entre los resistores externos al igual que en el caso anterior. La realimentacin es negativa siempre que R 2 se conecte desde la salida hasta la entrada inversora. Si se hace R2 = 0, el resistor R1 es innecesario y se obtiene el seguidor de voltaje ideal mostrado en la figura 15, que tiene ganancia de voltaje unitaria, resistencia de salida cero y resistencia de entrada infinita. Se emplea como buffer para acoplar impedancias. Un AO de este tipo fabricado por National S/C es el LM110, cuyos parmetros son:
Vo

V2

AV = 0.9997 Ri = !06 M Ro = 0.75 Ii = 1 nA BW = 10 MHz

Figura 15. Seguidor de voltaje.

4.7.5 Otra aplicacin lineal del AO como fuente de corriente es la mostrada en la figura 16. La misma permite incrementar la corriente Io por la carga a valores por encima de la mxima que puede entregar el AO. Para aumentar an ms el nivel de Io se emplea un par Darlington a la salida. IREF = IZ = (VCC -VZ)/R si rZ = 0 Io = (VCC -VZ)/R1 por ser Vi = 0

Figura 16. Fuente de corriente. Otras aplicaciones elementales del AO. 4.7.6 Sumador inversor. En el circuito mostrado en la figura 17 debido a la tierra virtual (Vi = 0) que aparece en la entrada del AO, se obtiene a la salida una seal que es proporcional a la suma de los voltajes de entrada analgicos.

Figura 17. Sumador inversor.

I = V1/R1 + V2/R2 + ..... + Vn/Rn (superposicin) Vo = -IR = -R(V1/R1 + V2/R2 + ..... + Vn/Rn) Vo = -R/R1(V1 + V2 + ..... + Vn) si R1 = R2 = ... = Rn

12

4.7.7 Integrador. Con el circuito de la figura 18, se obtiene a la salida una seal proporcional a la integral del voltaje de entrada VS.

I = - IC = VS/R1 IC = C(dVo/dt) Vo = [-1/(R1C)] VS dt Figura 18. Integrador. Si VS = V = constante, la seal de salida ser una rampa de voltaje [Vo = -Vt/R1C]. Tal integrador realiza la funcin de circuito de barrido para un tubo de rayos catdicos de un osciloscopio y se conoce como integrador Miller. Si se intercambian de posicin R1 y C, el resultado es un circuito derivador donde la seal de salida ser: Vo = -RC(dVS/dt) 4.7.8 Amplificador de instrumentacin (AI). Muy utilizado en la instrumentacin de calidad, para amplificar seales de entrada de pequea amplitud provenientes de transductores tales como sensores de presin y de termopares. Tienen como requisitos tcnicos la resistencia de entrada elevada, buena linealidad, bajo ruido, bajo offset, RRMC elevada y ganancia de voltaje estable y ajustable. Una versin con un solo AO es la mostrada en la figura 19. El anlisis se realiza aplicando el teorema de la superposicin; con V1 = 0, se encuentra a Vo en funcin de V2 y luego a la inversa. Vo = -(R2/R1)V2 + [R4/(R3 + R4)]V1(1 + R2/R1) Vo = -R2/R1{V2 - [1/(1 + R3/R4)](1 + R2/R1)} Vo = -R2/R1(V2 - V1) si R1/R2 = R3/R4

Figura 19. Amplificador diferencial. Esta aplicacin se conoce como amplificador diferencial (AD), pues la salida es proporcional a la diferencia entre las seales de entrada. La constante de proporcionalidad es la ganancia de voltaje dado por (-R2/R1). Si las fuentes V2 y V1 tienen resistores internos RS1 y RS2 se le adicionan a R1 y R3 respectivamente. Para no cargar las fuentes de seales, entre estas y las entradas del AO se conectan seguidores de emisor. La RRMC se mejora con un matcheo perfecto y se mejora con relaciones (R2/R1) pequeas. Como deficiencia este circuito presenta diferencia en las resistencias de entrada del terminal positivo y del terminal negativo por motivo de la realimentacin presente; adems el ajuste de la ganancia es complejo. Un amplificador de instrumentacin mejorado que emplea tres AO en su configuracin (AD620 y AD525) tiene la configuracin mostrada en la figura 20.

13

Figura 20. Amplificador de instrumentacin. La resistencia variable R, permite ajustar la ganancia de voltaje del AI como se ver posteriormente. La ganancia de voltaje de cada buffer de entrada (AO1 y AO2) es unitaria para voltajes de modo comn (MC), pero es alta para seales de modo diferencial (MD). Debido a que Vi 0 en cada AO, el contacto superior de R est conectada a V2 y la inferior a V1. Para una seal de modo comn en que V1 = V2, el voltaje a travs de R es cero y no circular corriente por R ni por R. Por tanto, V 2= V2 y V1= V1, por lo que el buffer trabaja como un amplificador de ganancia unitaria para MC. Como la diferencia de los voltajes de entrada del AD de salida de este circuito es nula, la ganancia de voltaje para MC es cero (ACM = 0). Observar que si V1 = V2 el voltaje de salida de este circuito es cero, de aqu la importancia de lograr una adecuada simetra en las caractersticas del AD. Es por esto que en lugar de implementarse este AI con tres AO independientes, se integra en una pastilla para optimizar sus caractersticas tanto de impedancia de entrada como de parmetros de offset. Cualquier asimetra en el circuito provocar un voltaje de salida perjudicial. En cambio para modo diferencial en que V1 V2 circular corriente por R y R, provocando que: (V2 - V1) > (V2 - V1). La ganancia de voltaje de MD (ADM) y la relacin de rechazo de MC (RRMC) se incrementa para ste sistema de dos etapas comparada con la de un solo paso. El valor de ADM se puede variar con el potencimetro R como se demuestra a continuacin: I = (V2 - V1)/R V2 = I(R + 2R) + V1 (V2 - V1) = I(R + 2R) = (V2 - V1)(1 + 2R/R) Vo = (1 + 2R/R)(R2/R1)(V1 - V2) por ser AV3 = -R2/R1 ADM = Vo/(V1 - V2) = (1 + 2R/R) si R1 = R2 Los amplificadores de instrumentacin (AD521, AD526, AD705 entre otros) son circuitos integrados caros pero con elevada precisin, confiabilidad, ganancia y RRMC. Entre las principales caractersticas del AD705 estn las siguientes: ADM = 200 V/mV, VOS < 25 V, IB <100pA y RRMC = 114 dB.

14

4.8 EL AMPLIFICADOR DIFERENCIAL (AD). En los amplificadores con acoplamiento directo, el corrimiento de los puntos de operacin con la temperatura, se transmite de una etapa a la otra interactuando entre s. En circuitos con ganancia de voltaje muy grande como es el AO, esto produce corrimientos violentos por lo que es muy importante garantizar la estabilidad de cada etapa y fundamentalmente la de entrada. El amplificador diferencial par acoplado por emisor es un circuito de acoplamiento directo que es capaz de amplificar la diferencia entre sus dos seales de entrada, proporcionando una seal de salida que depende muy poco de las posibles seales comunes en ambas entradas. Normalmente la seal de modo comn que se quiere rechazar es un ruido que se introduce por igual en todos los puntos del circuito y que enmascara la seal que se desea amplificar. Todos los amplificadores de corriente directa tienen el problema de la deriva variaciones del voltaje de salida en ausencia de la seal de entrada, producido por el envejecimiento de las componentes que alteran sus caractersticas y por las variaciones de la temperatura. El AD por ser un circuito simtrico, presenta grandes ventajas en este sentido pues al estar ambas mitades a la misma temperatura, los corrimientos posibles se compensan entre s y el circuito resulta mucho ms estable. Es por esta razn que el AD es la etapa de entrada ms empleada en los CI de ganancia elevada. Una ventaja adicional de los AD es que pueden conectarse en cascada sin requerir capacitores de acoplamiento para eliminar la interaccin entre ellos. 4.8.1 Anlisis esttico del AD. Caracterstica transferencial. El AD mostrado en la figura 21, es un circuito simtrico que en reposo (V1 = V2 = 0) est balanceado y en rgimen dinmico amplifica la diferencia entre las dos seales de entrada. Para lograr una perfecta simetra en el circuito, los transistores Q1 y Q2 deben ser idnticos al igual que los resistores RC1 y RC2.

Figura 21. Diagrama elctrico del AD. Aplicando las leyes de Kirchoff se obtiene lo siguiente: Vd = V1 - V2 = VBE1 - VBE2 IC1 = IES eVBE1/VT e IC2 = IES eVBE2/VT si F >> 1 IC1/IC2 = e(VBE1 - VBE2)/VT = eVd/VT IEE = IC1 + IC2 o sea que: IEE/IC! = 1 + Ic2/IC1 IC1 = IEE/(1 + e-Vd/VT) e IC2 = IEE/(1 + eVd/VT)
15

En reposo, si:

V1 = V2 = 0: ICQ1 = ICQ2 = IEE/2 VCEQ1 = VCEQ2 = VCC - (IEE/2)RC1 - (-VBE)

La caracterstica transferencial de las corrientes se muestra en la figura 22.

para Vd > 4VT, IC1 = IEE e IC2 = 0 para -Vd < -4VT IC1 = 0 e IC2 = IEE

Figura 22. Caracterstica transferencial de las corrientes del AD. Por otro lado: VO1 = VCC - IC1RC1 VO2 = VCC - IC2RC2 VO = VO1 - VO2

La caracterstica transferencial de los voltajes del AD se muestra en la figura 23.

para Vd > 4VT, IC1 = IEE e IC2 = 0 VO1 = VCC - IEERC1 VO2 = VCC VO = -IEERC1 para -Vd < -4VT IC1 = 0 e IC2 = IEE VO1 = VCC VO2 = VCC - IEERC2 VO = IEERC1 Figura 23. Caracterstica transferencial de voltajes del AD. De los resultados anteriores se concluye que: al incrementarse la corriente por una rama del AD, la otra decrece para que la suma de ambas se mantenga constante e igual a IEE. cada una de las corrientes de rama no depende solo de su VBE, sino tambin de Vd. si aumenta la temperatura, ambos VBE varan lo mismo por lo que VO no cambia. el nivel del voltaje VO es de valor doble que el de VO1 y de VO2 siempre que se apliquen seales antisimetricas en sus dos entradas. el valor mnimo de VO1 y de VO2 puede ser tan bajo como se quiera, seleccionando adecuadamente el valor de RC para que Q1 y Q2 se mantengan siempre operando en su regin activa. Recordar que RC = RC1 = RC2 para garantizar la simetra. Debe quedar claro que la saturacin del AD para Vd >

16

4VT en que no aparece cambio en VO frente a las variaciones de entrada, no implica que sus transistores se saturen. si Vd > 4VT, Q1 opera como un interruptor cerrado y Q2 como un interruptor abierto. Los estados de estos interruptores se invierten si Vd es negativo y modularmente mayor que 4VT. Por otro lado, la salida balanceada del AD dada por VO = VO1 - VO2 presenta dos niveles diferentes: uno positivo y otro negativo para cambios de Vd alrededor de 4VT. De aqu se obtiene la funcin del AD como interruptor y como limitador. en el rango de -2VT < Vd < 2VT todas las variables anteriores responden casi linealmente con Vd, por lo que el AD se comporta como un amplificador. Si se requiere mejor linealidad, la diferencia entre las seales de entrada Vd se limita a VT.

Para incrementar el rango del voltaje de entrada Vd en que el AD opera linealmente, se le adicionan los resistores R en los emisores de los dos transistores como se muestra en la figura 24. Con esto se extiende dicho rango por una cantidad igual a IEER. Debido a que RE introduce realimentacin negativa, la ganancia de voltaje de la etapa se reduce aproximadamente por el mismo factor.

Figura 24. AD con resistores de degeneracin R 4.8.2 Anlisis dinmico del AD a frecuencias medias. El AD idealmente debe solo amplificar la diferencia entre las dos seales de entrada (modo diferencial), pero se demuestra que tambin responde al promedio de ambas (modo comn). Vo1 = ADMVDM + ACMVCM (para salida desbalanceada) Vo2 = -ADMVDM + ACMVCM (para salida desbalanceada) VDM = (V1 - V2)/2 = Vd/2 VCM = (V1 + V2)/2 Vo = Vo1 - Vo2 = 2 ADMVDM = ADMVd (para salida balanceada) donde ADM y ACM son las ganancias de voltaje de modo diferencial (MD) y de modo comn (MC) respectivamente. Luego cada una de las dos salidas independientes del diferencial (V o1 y Vo2) tienen dos componentes, una debida a la seal de entrada de MD y otra debida a la de MC. En sistemas simtricos donde se pueda establecer un eje de simetra con interconexiones entre las dos mitades del circuito es conveniente aplicar el Teorema de la Biseccin. En circuitos lineales simtricos aplicando superposicin se demuestra que: al aplicar seales simtricas o de modo comn
17

en sus entradas (V1 = V2 = VCM), las corrientes que circulan por los hilos de interconexin que unen las dos mitades del circuito son nulas y pueden ser cortados estos sin que se alteren las corrientes. Para seales de entrada antisimtricas o de modo diferencial (V1 = V2 = VDM), el eje de simetra puede considerarse como una tierra virtual o lo que es lo mismo, todos los hilos de interconexin pueden considerarse como tierra. Esto simplifica considerablemente el anlisis dinmico de los AD. 4.8.3 Anlisis del AD para seales de modo diferencial.. Al aplicar al AD seales antisimtricas de MD, se debe cumplir que: V1 = -V2. Para el caso que V1 = VDM y V2 = -VDM, siempre que Vd < 2VT el AD se comporta linealmente, por lo que Ic1 se incrementa en Ic e Ic2 decrece por la misma cantidad. Como la corriente que sale por los dos emisores interconectados no vara, el voltaje de ese nodo se mantiene constante y en un anlisis de pequea seal puede reemplazarse por una tierra que se conoce como tierra virtual. Luego para un anlisis de pequea seal en MD, cada emisor est conectado a tierra. Este mismo resultado se obtiene al aplicar el Teorema de la Biseccin de los circuitos simtricos, en que para seales de MD los puntos de interconexin entre las dos mitades se consideran como tierra virtual. Como ambas mitades son idnticas, solo se tiene que analizar una de las dos mitades para conocer la respuesta total de AD. Como se muestra en la figura 25, para el modelo simplificado se cumple que:

Para rb = 0 y ro = : ADM = Vo1/VDM = -gm1RC1 = -hfeRC1/r 1 gm1 = gm2 = IEE/2VT r 1 = r 2 = hfeVT/(IEE/2)

Figura 25. El AD para el modo diferencial. La salida Vo1 est fuera de fase con la entrada V1, pero Vo2 est en fase con esta entrada. La ganancia de voltaje total del AD en MD, se puede obtener del anlisis anterior tomando a Vo1 = Vo/2, donde Vo = Vo1 - Vo2 es la salida balanceada tomada entre los dos colectores, de donde: ADM = Vo1/VDM = (Vo/2)/(Vd/2) = Vo/Vd = -gm1RC1 La resistencia de entrada en MD es la resistencia vista por la seal diferencia Vd o sea entre las bases de Q1 y Q2, por lo que ser la suma de las resistencias de entrada de cada transistor. Si se considera que R S = 0 y rb = 0, se tiene que: RiDM = 2r 1 Este resultado se debe a que la fuente de corriente IEE tiene una resistencia interna RE muy alta, por lo que los emisores de Q1 y Q2 se pueden considerar que estn flotando y la resistencia total entre las dos bases sea de (r 1 + r 2). De la misma forma, si la entrada V2 se cortocircuita, la entrada 1 estar cargada con esa misma resistencia (r 1 + r 2). En el diferencial antes analizado al omitir el resistor de colector de Q2 (RC2 = 0), en reposo con V1 = V2 = 0 las corrientes ICQ1 e ICQ2 siguen siendo aproximadamente iguales si se considera que VA = pues en activa para este caso IC es casi independiente de VCE. Por otro lado, como solo existe la salida Vo1
18

(pues el colector de Q2 est a tierra para CA), la seal de salida en MD ser la mitad con respecto al caso de ser tomada entre los dos colectores pues se pierde el aporte de Vo2 a la seal de salida. 4.8.4 Anlisis del AD para seales de modo comn. Si se aplican seales simtricas o de MC en ambas entradas (V1 = V2 = VCM) donde Vd = 0, las corrientes de ambos colectores siguen siendo iguales. Por la simetra de este circuito al ser Ic1 = Ic2, las corrientes por las interconexiones entre las dos mitades son cero, por lo que estos hilos de unin pueden ser cortados sin provocar alteracin del circuito. Esto es lo que plantea el Teorema de la Biseccin para MC, lo que permite analizar solo una de las mitades del circuito simtrico, que est en configuracin emisor comn con resistor de emisor. Para el modelo simplificado de la figura 26, se cumple que: ACM=Vo1/VCM=-gm1RC1/[1 + gm1(2RE)] ACM -RC1/2RE << 1 pues RE >> RC

Figura 26. El AD para modo comn. Para MC las dos salidas Vo1 y Vo2 estn fuera de fase con relacin a VCM. La resistencia de entrada en MC es la de esta configuracin, que viene dada para el modelo simplificado de pequea seal con RS = rb = 0 por: RiCM = VCM/Ib = r 1 + (1 + hfe)(2RE) ACM = -hfeRC1/RiCM Este comportamiento desigual del AD frente a seales de MD y de MC es ventajoso, pues cualquier variacin que aparezca por corrimiento trmico o por cambios paramtricos por envejecimiento, aparecen como variacin de modo comn al ocurrir simultneamente en ambas ramas del AD. Esto no afecta la operacin bsica del AD en el modo diferencial. Por otro lado, cualquier diferencia que exista entre las componentes de cada rama, aparece como una seal efectiva de MD pues introduce asimetras en el circuito. En los circuitos integrados los capacitores de acoplamiento y de derivacin de la electrnica discreta, no son posibles de fabricar, sin embargo sus efectos se logran en el AD debido a su perfecta simetra. Por un lado, en MD el voltaje en los dos emisores que estn acoplados es tierra, que es lo que se logra con la presencia de CE. De forma similar, en el AD operando en MC se cumple que VO = VO1 - VO2 = 0 por lo que la seal aplicada al siguiente paso vara alrededor de cero. Este efecto se logra en la electrnica discreta con Ca.

19

4.8.5 Relacin de rechazo de MC (RRMC). En el AD se necesita que ADM >> ACM para poder amplificar voltajes diferenciales pequeos en presencia de fluctuaciones de voltaje de MC. Esto puede introducir errores si no se cumple la condicin anterior. La RRMC caracteriza la habilidad del AD de amplificar seales de MD y de rechazar las de MC. Se define para el modelo simplificado como: RRMC = ADM / ACM = 1 + gm1(2RE) RRMC dB = 20 log RRMC gm1(2RE)

Para el caso de ser IEE un espejo de corriente se tiene que: RRMC = 2(IEE/2VT)(VA/IEE) = VA/VT () RRMC = 4000 (72 dB) si VA = 100 y VT = 25 mV Para obtener valores elevados de la RRMC (80 a 90 dB) se requiere de R E de valor alto de aqu la necesidad de emplear fuente de corriente en la polarizacin del AD. Para una fuente de corriente ideal con RE = , la RRMC = , ACM = 0 y no aparecen seales de MC en la salida. En circuitos discretos, el valor de RE no puede ser muy alto pues elevara mucho el de VCC. En la prctica, la seal de salida contiene dos componentes: una debida al MD y otra al MC. Vo1 = ADMVDM + ACMVCM = ADM[VDM + VCM/RRMC] Vo2 = -ADMVDM + ACMVCM = -ADM[VDM - VCM/RRMC] Para que el AD tienda a ser ideal y solo amplifique la diferencia entre las dos seales de entrada, la RRMC debe ser muy alta para disminuir la componente de MC a la salida. 4.9 EL AMPLIFICADOR DIFERENCIAL CON CARGA ACTIVA. Para incrementar el valor de ADM en el AD se emplean en lugar de las cargas resistivas (RC1 y RC2) las fuentes de corriente, lo que se conoce como carga activa. En este caso el efecto de la carga lo da la resistencia interna de la fuente de corriente (Ro). Para un AD con carga resistiva, ADM = Vo/Vd = -gm1RC1 = -ICQ1RC/VT Para incrementar ADM se debe aumentar la cada (ICQ1RC), lo que implica valores de VCC altos. Tambin esta gran cada en RC provoca limitacin en el rango del voltaje de entrada de MC que evita que los transistores Q1 y Q2 se saturen. Esto lo soluciona el empleo de la carga activa en el AD, como se muestra en la figura 27.

20

Figura 27. El AD con carga activa. En este AD se utiliza la resistencia interna del espejo de corriente (Ro = ro3) como resistencia de carga por lo que se incrementa ampliamente el valor de ADM siempre que el siguiente paso tenga una Ri de valor elevado (Darlington). Tpicamente se logran valores superiores a 50 dB, que puede incrementarse con el empleo de la fuente de corriente polarizada a resistencia con mayor Ro. El empleo de la carga activa permite incrementar el valor de RiDM si se reduce la corriente de polarizacin (ICQ1 = ICQ2 = IEE/2). Esto no afecta la ganancia de voltaje de MD, lo que no es posible lograr en el AD con carga resistiva. Se debe destacar que en este AD con carga activa, a pesar de tener una sola salida desbalanceada, debido a que los transistores Q2 y Q3 amplifican en contrafase (efecto push-pull), la seal de salida se duplica con respecto a la que se obtiene en el AD con cargas resistivas y con salida por un solo colector. Este efecto de amplificacin en contrafase se puede analizar por medio del espejo de corriente formado por Q3 y Q4, el cual provoca que la corriente que circula por Q 1 aparezca en la rama de la derecha reflejada por Q3. Por tanto, si se desprecian las corrientes de base, para el MD se obtiene que por el nodo de salida de este AD sale la corriente iT dada por: iT = gm2VDM + gm1VDM = gm2Vd Como principal desventaja de este AD est que su respuesta de frecuencia es mala, pues la limitan los transistores PNP laterales que tienen una fT baja. Se demuestra por mtodos circuitales lineales y con los modelos de pequea seal no simplificados, que: ADM = Vo/Vd = -gm2(ro2llro3) RiDM = 2r 1 ACM = -gm2(ro2llro3)/[1 + gm2(2ro3)](1 + hfe3) RRMC = [1 + gm2(2ro3)](1 + hfe3) (se incrementa por efecto de la carga activa) Un AD de muy alta resistencia de entrada que emplea JFET canal P, es el mostrado en la figura 28. Del anlisis de este circuito, se obtienen resultados similares a los planteados anteriormente. Es de destacar
21

que la gm del JFET es mucho menor que la del bipolar para la misma corriente de polarizacin por lo que tanto ADM como la RRMC son tambin menores.
VCC Q5 Q6

Q1

Q2 40A

ID1 = ID2 = IO/2 gm2 = (-2IDSS/VP)(1 - VGSQ/VP) rd2 = (VAFET - VDSQ)/IDQ2 ro4 = (VABIP - VCEQ)/ICQ4 ADM = -gm2(rd2llro4) con RL = ACM = -gm2(rd2llro4)/[1 + gm2(2ro5)](1 + hfe4) RRMC = [1 + gm2(2ro5)](1 + hfe4)

Q1

Q2 -VEE

Figura 28. El AD FET con cargas activas. 4.9.1 Etapa de ganancia emisor comn con alta ganancia de voltaje. El segundo paso amplificador de un AO debe tener una elevada ganancia de voltaje, por lo que generalmente se emplea una configuracin EC con carga activa. Como la AV de esta etapa depende de hfe y de su resistencia de carga, se emplean pares Darlington CC-EC para incrementar la hfe equivalente y lograr una resistencia de entrada elevada que no cargue al paso precedente. Por otro lado, el empleo de la carga activa (fuente de corriente con Ro elevada) en lugar de RC, permite obtener la alta ganancia de voltaje requerida. Para el caso de una cascada CC-EC mostrado en la figura 29, se calcula el punto de operacin y la ganancia de voltaje de cada etapa en forma independiente, como se muestra a continuacin:

Figura 29. Etapa de alta ganancia de voltaje. ICQ4 = ICQ3 = ICQ2 = IREF si AE3 = AE4 y ICQ1 = VBE/RE1 si N >> 1 AV21 = 1 - r 1/Ri1 Ri1 = r 1 + (1 + hfe)(RE1llr 2) AV22 = -gm2 (ro3llro2)
FP

>> 1

22

El empleo de los transistores PNP laterales en la carga activa introduce limitaciones a este circuito por tener valores menores de capacidad de corriente, de hfe y de VA que los del NPN. Estas limitaciones como carga activa puede sobreponerse empleando fuentes de corriente con realimentacin negativa para incrementar su Ro. 4.10 DESPLAZADOR DE NIVEL. En determinados circuitos integrados analgicos, por no ser posible incluir capacitores de acoplamiento entre las etapas se hace necesario desplazar el voltaje de polarizacin de las etapas cercanas a la salida para evitar que dejen de operar en la regin activa. El desplazamiento de nivel se requiere tambin para lograr que el voltaje de salida de CD en reposo sea cero. La Ri de esta etapa debe ser alta para prevenir que cargue al paso precedente y reduzca su ganancia de voltaje. Adems, es deseable que su resistencia de salida sea baja para manejar en forma eficiente la etapa de salida. La configuracin colector comn cumplimenta adecuadamente con todos estos requisitos. Si la salida se toma de su emisor, el desplazamiento (VO - Vi) = -VBE que puede incrementarse si se introduce un divisor resistivo en la rama del emisor, como se muestra en la figura 30.

Figura 30. Desplazadores de nivel.

La desventaja de este arreglo es que la seal sufre una atenuacin de R 2/(R1 + R2). Esta se elimina al reemplazar a R2 por una fuente de corriente como se muestra en el segundo esquema, en el que se logra un desplazamiento de voltaje de: (VO - Vi) = -(VBE + IOR1) sin atenuacin de la seal. El ltimo esquema con diodo Zener introduce un desplazamiento de voltaje de (VO - Vi) = -(VBE + VZ) en el cual la atenuacin es despreciable si rZ << R2. 4.11 ETAPA DE SALIDA. La etapa de salida de un AO debe ser capaz de suministrar la corriente de carga externa y poseer una resistencia de salida baja. Esta etapa debe tambin entregar un voltaje de salida grande, idealmente con valores pico a pico de (VCC + VEE). Como tiene que manejar seales de gran amplitud, es la etapa donde mas no linealidad aparece lo que introduce distorsin. Es muy importante garantizar la estabilidad del punto de operacin por tener una disipacin de potencia elevada. La configuracin ms utilizada como etapa de salida es la seguidor emisor complementaria mostrada en la figura 31, con ganancia de voltaje cercana a uno.
23

Figura 31. Etapa de salida clase B. Si la seal de entrada Vi se hace positiva, el transistor NPN (Q1) suministra corriente a RL mientras que el transistor PNP (Q2) se mantiene cortado. Alternativamente, si Vi se hace negativo, Q1 se corta y Q2 conduce extrayendo corriente de RL por lo que IL decrece. Para seales de entrada sinusoidales, Q1 maneja a la carga durante los semiciclos positivos y Q2 durante los negativos. Este circuito presenta la deficiencia de que el voltaje de salida se mantiene en cero hasta que VBE > V = 0.5V. Este fenmeno se conoce como distorsin de cruce y puede observarse de la caracterstica transferencial. La distorsin de cruce puede ser virtualmente eliminada si se aplica entre las dos bases un voltaje de polarizacin de 2V para que por los transistores de salida circule en reposo una pequea corriente (Clase A-B). Para lograr esto normalmente se intercalan entre las dos bases a dos diodos en serie polarizados en directa como muestra la figura 32. Anlisis esttico: Para VO = 0, IC1 = IC2 VBEA + VBEB = VBE1 + VEB2 VBE = VTln(IC/IS) VTln(IO/ISA) + VTln(IO/ISB) = VTln(IC1/IS1) + VTln(IC1/IS2) IC1 = IC2 = IO[(IS1IS2)/(ISAISB)]1/2 En la caracterstica transferencial de este circuito se observa que se elimina la distorsin de cruce y tambin se aprecia que para Vi = 0, Vo 0. Como Vi proviene de un desplazador de nivel, se logra que Vo = 0 sin seal de entrada haciendo Vi -VBE2.

24

Figura 32. Etapa de salida clase A-B. Otra variante de etapa de salida que elimina la distorsin de cruce es la que sustituye a los dos diodos por una fuente de voltaje conocida como multiplicador de VBE que se muestra en la figura 33. Para la seal se comporta como un cortocircuito, pues la realimentacin negativa introducida por R 3 baja considerablemente su resistencia interna. Desde el punto de vista de polarizacin, el voltaje de salida de esta fuente se disea para aproximadamente 1.1 V. Si la corriente de base es mucho menor que la que circula por R3 y por R4, se cumple que: VBB = (VBE/R4)(R3 + R4) = VBE(1 + R3/R4)

Figura 33. Multiplicador de VBE. La mayora de las etapas de salida de los AO tienen proteccin contra cortocircuitos accidentales, como se muestra en la figura 34. Los transistores de proteccin Q5 y Q6 en operacin normal estn cortados. Solo se activa uno de ellos, cuando a travs del resistor R que el transistor muestrea, circula una corriente que provoque una cada de 0.5 V. Cuando conducen los transistores de proteccin, se le extrae corriente de las bases de los transistores de salida, limitando la corriente de salida al valor mximo de (0.7V/R) 10 mA.

25

AV3 Ri3

-[gm3(RollRo3llRi2)/(1 + gm3RE3) hie3 + (1 + hfe3)RE3

Anlisis esttico con Vo = 0 e IC1 = IC2: VBE4(1 + R3/R4) = VBE1 + VBE2 VT (1 + R3/R4) ln IC4/IS4 = VT ln IC12/IS1IS2 (IC4/IS4)(1 + R3/R4) = IC12/IS1IS2 IC1 = IC2 = [IS1IS2(IC4/IS4)(1 + R3/R4)]1/2

Figura 34. Etapa de salida con proteccin contra cortocircuitos.

26

EJERCICIOS

MONOGRAFIA

AMPLIFICADORES EN CASCADA

ANLISIS LINEAL DE AMPLIFICADORES MULTIETAPAS CON BJT A LAS MEDIAS. Ejercicio No. 1 En el amplificador de la figura 1, calcule: a) AI = IL / Ib, AV = Vo / Vi y Ri = Vi / Ii b) AIS = IL / IS, AVS = Vo / VS y Ro. Datos: hFE1 = 280, VBE1 = 0.7V, hFE2 = 300, VBE2 = 0.75V, VCE sat = 0.1V, rb = 0.35K, VT = 25mV, hfe1 = 310; hoe1 = 19.5 A/V; hfe2 = 330; hoe2 = 30 A/V. Respuestas: a) AI = 5621, AV = 6939.5 y Ri = 5.6K. b) AIS = 387.6, AVS = 6460.9 y Ro = 1.1K. Ejercicio No. 2 Repita el problema anterior si RE2 se divide en dos resistores: RE21 = 0.3K y RE22 = 2.1K, donde esta ltima tiene en paralelo a CE2 = 470 F. Respuestas: a) AI = 518.9, AV = 640.6 y Ri = 5.6K. b) AIS = 35.8, AVS = 596.5 y Ro = 1.1K. Ejercicio No. 3 En el amplificador de la figura 2, calcule: a) AIS = Io / IS, AVS = Vo / VS y Ri= Vi / Ii b) Ro2 y Ro1. Datos: hfe1 = 200; hie1 = 8K; hoe1 = 10 A/V; hfe2 = 300; hie2 = 4K; hoe2 = 20 A/V. Respuestas: a) AIS = -7.7, AVS = -128.6 y Ri = 5.5K. b) Ro2 = 31.9 y Ro1 = 5.6K. Ejercicio No. 4 En el amplificador de la figura 3, calcule: a) AIS = IL / IS, AVS = Vo / VS Ri= Vi / Ii y Ro. Datos: hfe1 = 300; ICQ1 = 1 mA; hfe2 = 350; ICQ2 = 3 mA; hoe1 = hoe2 = 10 S; rb = 0.1K y VT = 25 mV Respuestas: a) AIS = 7412.7, AVS = 1242.1 y Ri = 9.1K y Ro = 2.2K. Ejercicio No. 5 En el amplificador de la figura 4, si vs = 10 mV (rms) calcule PL e Ii. Datos: hfe1 = 220; ICQ1 = 0.7 mA; hfe2 = 280; ICQ2 = 1.4 mA; hoe1 = hoe2 = 10 S; rb = 0 y VT = 25 mV Respuestas: PL = 94.2 W e Ii = 0.65A.

ANLISIS LINEAL DE AMPLIFICADORES MULTIETAPAS BIFET A FRECUENCIAS MEDIAS. Ejercicio No. 1 En el amplificador de la figura 1, calcule: a) AVS = Vo / VS, AIS = IL / IS Ri= Vi / Ii y Ro. b) los valores de IL , PL e Ii si vS = 10 mV (rms). Datos: MOSFET : Kp = 1 mA/V2; VT = - 4 V; rd = 20K. Bipolar: hFE = 200; VBE = 0,7 V; hfe = 220; hoe = 20 S; rb = 0; VCEsat = 0.1V; VT = 25 mV. Resp: a) AVS = -9.68, AIS = -96.8, Ri= 1M y Ro = 42.5. b) IL = 9.7A, PL = 0.94W e Ii = 9.1 nA. Ejercicio No. 2 En el amplificador de la figura 2, calcule: a) AVS = Vo / VS y Ro. b) El voltaje de salida si vS = 20 mV. Datos:. JFET : IDSS = 3 mA; VP = - 2 V; rd = 20K. Bip: hFE = 280; VEB = 0,6 V; hfe = 300; hoe = 5 A/V; rb = 0; VECsat = 0.1V: VT = 26 mV Resp: a) AVS = -5.13 y Ro = 24.2. b) Vo = 102.6 mV. Ejercicio No. 3 Repita el problema anterior si RF se divide en dos resistores: RF1 = 0.1K y RF2 = 1.2K que se mantiene en paralelo con CF. Resp: a) AVS = -4.57 y Ro = 29.6. b) Vo = 91.4 mV Ejercicio No. 4 En el circuito de la figura 3, calcule: a) La corriente por RL si vS = 10 mV. b) Ro2 y Ro1. Datos:. JFET : IDSS = 2 mA; VP = - 2 V; rd = 20K; IDQ = 0.76 mA. Bip: ICQ = 2 mA; hfe = 450; hoe = 10 A/V; rb = 0; VT = 25 mV Resp: a) IL = 26.9 A. b) Ro1 = 10.6K y Ro2 = 2.7K

29

ANLISIS ESTTICO Y DINMICO DEL AMPLIFICADOR DIFERENCIAL. Ejercicio No. 1 En el amplificador diferencial de la figura 1, calcule: a) el punto de operacin de cada transistor en reposo V1 = V2 = 0. b) Las ganancias de voltaje de modo diferencial (ADM) y de modo comn (ACM), la resistencia de entrada RiDM y la relacin de rechazo de modo comn RRMC. c) El valor de Vo1 y de Vo si V1 = 500 mV y V2 = 496 mV. Datos: hFE = hfe = 300, VBE = VD = 0.7V, VA = 100V, VCE sat = 0.1V, VT = 26 mV, rb = 0. Resp: a) ICQ1 = ICQ2 = 1.05 mA, VCEQ1 = VCEQ2 = 6.7V, VCEQ3 = 5.9V b) ADM = -347.3, RiDM = 14.86K, ACM = -8.5x10-4, RRMC = 112,2 dB, c) Vo1 = -695 mV, Vo = -1.39V.
Figura 1

Ejercicio No. 2 En los amplificadores diferenciales de las figuras 2 y 3, calcule: a) el punto de operacin de cada transistor en reposo (V1 = V2 = 0). b) Las ganancias de voltaje de modo diferencial (ADM) y de modo comn (ACM), la resistencia de entrada RiDM y la relacin de rechazo de modo comn RRMC. c) El valor de Vo1 y de Vo si V1 = 500 mV y V2 = 480 mV. Datos: hFE = hfe = 100, VBE = 0.7V, VA = 100V, VCE sat = 0.1V, VT = 26 mV, rb = 0. Resp: Figura 2: a) ICQ1 = ICQ2 = 18 uA, VCEQ1 = VCEQ2 = 15.25V, b) ADM = -17.25 , RiDM = 290K, ACM = -1.2x10-4, RRMC = 103 dB, c) Vo1 = -172.56 mV, Vo = -345 mV. Resp: Figura 3: a) ICQ1 = ICQ2 = 1 mA, VCEQ1 = VCEQ2 = 4.7V, VCEQ3 = 7.3V, b) ADM = -192.3, RiDM = 5.2K, ACM = -1.38x10-3, RRMC = 102.86 dB, c) Vo1 = -1.92V, Vo = -3.85V.

30

Figura 2

Figura 3

Ejercicio No. 3 En los amplificadores diferenciales de las figuras 4 y 5, calcule: a) el punto de operacin de cada transistor en reposo. b) Las ganancias de voltaje totales de modo diferencial (ADM ) y de modo comn (ACM), la resistencia de entrada RiDM, la resistencia de salida (Ro) y la relacin de rechazo de modo comn RRMC. c) El valor de Vo si VS1 = 500 mV y Vs2 = 496 mV. Datos: hFEN = hfeN = 100, hFEP = hfeP = 50, VBEN = VEBP = 0.7V, VAN = 50V, VAP = 120V, VCesat = 0.1V, VT = 26 mV, rb = 0. Respuesta: Figura 4: a) ICQ1 = ICQ2 = 50 uA, ICQ3 = 0.1 mA, ICQ4 = 1 mA, ICQ5 = 2 mA VCEQ1 = 9.2V, VCEQ2 = 10.7V, VCEQ3 = 8V, VECQ5 = 9.2V, b) ADM = 233, RiDM = 124.2K, ACM = -3.77x10-3, RRMC = 95.82 dB, c) Vo = 464.12 mV. Respuesta: Figura 5: a) ICQ1= ICQ2=56.5uA, ICQ4=1 mA, ICQ3=113 uA, ICQ5 =0.2 mA VECQ1 = 14.6V, VECQ2 = 15.7V, VECQ3 = 14.2V, VCEQ5 = 29.6V, b) ADM = -40.9, RiDM = 46K, ACM = -4.65x10-4, RRMC = 227.7 dB, c) Vo = -82 mV.

Figura 4

Figura 5

31

BIBLIOGRAFIA

MONOGRAFIA

AMPLIFICADORES EN CASCADA

Microelectronics. Millman and Halkias

a. Lastres, A. Torres y A. Nagy