Sunteți pe pagina 1din 10

Lucrarea 2

Imaginea osciloscoapelor Modelarea muxului 8:1 Cuplarea semisumatoarelor

Imaginea osciloscoapelor. Dupa ce realizam inlocuirea modelelor, vom simula pe rand cu fiecare din modele, si vom compara rezultatele obtinute. Graficul realizat cu ajutorul Mux-ului realizat de noi:

Graficul realizat cu ajutorul Mux-ului din platforma:

Din cele doua grafice, observam ca modelul realizat de noi, este realizat corect si functioneaza la parametrii normali. Etapa 7. Realizarea hartii Mux-ului. Cu ajutorul semnalelor obtinute din graficele de la etapa anterioara, vom realiza harta Muxului: x1 x 2 / x3 x 4 00 01 11 10 00 1 1 1 0 01 0 0 1 1 11 0 0 1 0 10 1 0 1 0

S1 S 2 / S 0 D 00 01 11 10

00 I0 I2 I4 I6

01 I0 I2 I4 I6

11 I1 I3 I7 I5

10 I1 I3 I7 I5

In a doua parte a lucrarii se studiaza sumatoarele binare. Sumatoarele binare sunt dispozitive digitale utilizate in implementarea operatiilor algebrice adunari, scaderi,etc. Schema de principiu a unui astfel de sumator este urmatoarea:

Sumatorul de un bit ( semisumator ). Modelul acestui sumator este:

Folosind rezultatele simularii modelului reprezentam variatia in timp a semnalelor de intrare ( Ai,Bi i Ti-1) i de ieire (Ti i Si ) din semisumator, iar cu ajutorul acestora se deduce tabela de adevar a semisumatorului.

Tabela de adevar al sumatorului de un bit: Ti-1 0 0 0 0 1 1 1 1 Ai 0 0 1 1 0 0 1 1 Bi 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ti 0 0 0 1 0 1 1 1

Modelarea muxului 8:1 Prima parte a acestei lucrari este dedicata studiului multiplexorului MUX 8:1. Organizarea multiplexorului fi aranjat pe trei nivele : nivelul de iesire ocupat de logigrama SAU, nivelul intermediar populat cu logigrame SI iar nivelul de intrare este cel pe care se plaseaza logigramele NU care genereaza perechi bivalente ale intrarilor de comanda (selectie, strobare) S2, S1 i S0. Circuitul este prevazut si cu alte doua categorii de intrari, ambele cu acces pe nivelul intermediar octetul Data7, Data6, Data5, Data4, Data3, Data2, Data1, Data0 si o intrare de selecie E. Etapa 1. Introducem in Simulink urmatoarele blocuri: - 12 blocuri de intrare de comanda, care le vom aseza in partea de sus a montajului astfel: primul grup de 3 intrari de comanda S2, S1 si S0, apoi un grup de 8 blocuri I0-I8 si ultimul grup, format dintr-o singura intrare de selectie nE. - 8 operatori logici NOT - 8 operatori logici AND, cu cate 5 intrari - Un operator logic OR cu 8 intrari. Fiecare intrare a acestui operator va fi conectata la cate o iesire a unui operator logic AND - 2 blocuri de iesire pe care le vom nota cu Y, respectiv W.

Etapa 2. Realizam conexiunile intre blocuri, conform schemei din indrumarul de laborator.

Etapa 3. Redenumim fiecare bloc.

Etapa 4. Coloram fiecare bloc, pentru o vizualizare mai buna a schemei de montaj a Mux- ului.

Etapa 5. Crearea logigramei Mux-ului. Selectam tot montajul dupa care folosim optiunea de editare Create subsystem si vom sterge toate intrarile, respectiv iesire, astfel incat sa obtinem doar blocul final a subsystemului.

Etapa 6. Verificarea Mux-ului. Pentru a verifica daca modelul nostru este realizat corect si functioneaza normal, vom inlocui in fisierul functie4.mdl modelul de acolo, cu modelul nostru.

Cuplarea semisumatoarelor. Sumatorul de patru biti. Figura urmatoare prezinta monatrea in cascada a 4 semisumatoare in vederea obtinerii sumatorului de 4 biti.

Montarea in cascada a acestor sumatoare permite alcatuirea a alte doua tipuri de subansamble sumatorul de semioctet si sumatorul de semioctet cu anticiparea transportului. Aceste doua subansamble realizeaza functii similare, insa montarea in cascada nu este recomandata utilizarii in aplicatiile care au nevoie de viteza de

calcul ridicata, datorita intarzierilor cauzate de propagarea transporturilor. Sumatorul cu anticiparea transportului inlatura acest avantaj.

Model al sumatorului cu anticiparea transportului.