ANALISIS Y DISEO DE CIRCUITOS COMBINACIONALES

Ing. Julio Gonzalez Prado

SUMADORES

Ing. Julio Gonzalez Prado

SUMADORES
CONSIDEREMOS UNA SUMA BINARIA: 1 1 0 12 +

1 0 0 12

Ing. Julio Gonzalez Prado

SUMADOR MEDIO
Es un circuito combinacional que permite realizar la operacin de suma de 2 bits. X Y C S 0 0 0 0 S = XY + XY= 0 1 0 1 =XY 1 0 0 1 C=XY 1 1 1 0

Ing. Julio Gonzalez Prado

DIAGRAMA CIRCUITAL
X S

Y C

Ing. Julio Gonzalez Prado

REPRESENTACION

X SUMADOR MEDIO Y

Ing. Julio Gonzalez Prado

SUMADOR COMPLETO
Es un circuito combinacional que permite realizar la operacin suma de dos bits mas el arrastre (carry)

X Y Z

SUMADOR COMPLETO (FULL ADDER)

S C

Ing. Julio Gonzalez Prado

(X + Y ) + Z
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

C
0 0 0 1 0 1 1 1

S
0 1 1 0 1 0 0 1

Ing. Julio Gonzalez Prado

Deduciendo las funciones S y C de la tabla de verdad tenemos:

S = XYZ + XYZ +XYZ + XYZ S = Z(XY+ XY) + Z(XY+XY) S = Z (XY) + Z(XY) = Z(XY) + Z(XY) = Z (X Y) C = XYZ + XYZ + XYZ +XYZ = C = Z (XY+XY) + XY (Z +Z) = C = Z (X Y) + XY

Ing. Julio Gonzalez Prado

DIAGRAMA CIRCUITAL

X S Y

C Z

Ing. Julio Gonzalez Prado

SUMADOR PARALELO BINARIO

Es una funcin que produce una suma aritmtica de dos nmeros binarios de n bits que pueden implementarse en base a sumadores completos

Ing. Julio Gonzalez Prado

SUMADOR PARALELO DE 4 BITS

B4 A4 B3 A3 B2 A2 B1 A1

C5

C4 FA4 FA3

C3

C2 FA2 FA1 C1

S4

S3

S2
Ing. Julio Gonzalez Prado

S1

SUMADOR PARALELO EN IC
74LS83
A4 A3 A2 A1 B4 B3 B2 B1

s4 s3 s2 s1

Cin Cout
Ing. Julio Gonzalez Prado

COMPARADORES

Ing. Julio Gonzalez Prado

COMPARADORES
La funcin principal de un comparador

consiste en comparar las magnitudes de dos cantidades binarias para determinar su relacin. En su forma mas sencilla un circuito comparador determina si dos nmeros son iguales.

Ing. Julio Gonzalez Prado

 Como comparadores bsicos se tienen las

compuertas OR EXCLUSIVO y NOR EXCLUSIVO a b 0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 1

Ing. Julio Gonzalez Prado

EJEMPLO : COMPARADOR DE DOS NUMEROS DE 2 BITS

Sean los nmeros A = a1 a0

B = b1 b0 Donde: a1,b1: MSB a0,b0: LSB

Ing. Julio Gonzalez Prado

EJEMPLO : COMPARADOR DE DOS NUMEROS DE 2 BITS

a1

b1 A=B a0

b0

Ing. Julio Gonzalez Prado

CIRCUITOS INTEGRADOS COMPARADORES

Es un comparador de tipos MSI TTL Compara dos nmeros de 4 bits cada uno (A

, B) y tiene adems 3 entradas en cascada: IA>B IA=B IA<B Las cuales permiten utilizar comparadores en cascada para la comparacin de cualquier numero binario de mas de 4 bits

Ing. Julio Gonzalez Prado

74 LS 85 Comparador de dos nmeros de 4 bits

74LS85
A3 A2 A1 A0 B3 B2 B1 B0 IA<B IA=B IA>B A<B A=B A>B

Ing. Julio Gonzalez Prado

Comparador de dos nmeros de 8 bits

Consideremos dos nmeros binarios de 8

bits cada uno de la siguiente forma: A: A7A6A5A4 A3A2A1A0 B: B7B6B5B4 B3B2B1B0 Donde los dgitos A7 hasta A4 y B7 hasta B4 son los bits Mas Significativos y los dgitos restantes son los Menos Significativos.

Ing. Julio Gonzalez Prado

Comparador de dos nmeros de 8 bits

Para que el 74LS85 realice la comparacin

de los datos, las entradas en cascada deben tener los siguientes valores: (IA>B) = (IA<B) = 0 (IA=B) = 1 En cualquier otro caso, los valores de las salidas (A>B, A=B, A<B) son iguales a los valores de entrada (IA>B, IA=B, IA<B).

Ing. Julio Gonzalez Prado

COMPARADOR DE DOS NUMEROS DE 8 BITS

A7 A6 A5 74LS85 A4
A3 A2 A1 A0 B3 B2 B1 B0 IA<B IA=B IA>B A<B A=B A>B

A3 5V A2 A1 A0

74LS85
A3 A2 A1 A0 B3 B2 B1 B0 IA<B IA=B IA>B

A<B
A<B A=B A>B

B7 B6 B5 B4

B3 B2

A=B A>B

B1 B0

Ing. Julio Gonzalez Prado

CODIFICADORES

Ing. Julio Gonzalez Prado

CODIFICADORES
Un codificador tiene 2n lineas de entrada

solo una de las cuales se activa en el momento dado y produce un codigo de salida de n bits, segn la entrada que se active.

Ing. Julio Gonzalez Prado

CODIFICADOR DE OCTAL A BINARIO ( 8 a 3)

A7 0 0 0 0 0 0 0 1 ENTRADAS A6 A5 A4 A3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 A2 0 0 1 0 0 0 0 0 A1 0 1 0 0 0 0 0 0 A0 1 0 0 0 0 0 0 0 SALIDAS Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Ing. Julio Gonzalez Prado

 Como solo debe activarse una de las

entradas, cuando esto no ocurre, existe una salida de ERROR que indica esta situacin y debe tomarse en cuenta para disear una lgica de salida que no permita leer las salidas de cdigo.

Ing. Julio Gonzalez Prado

CODIFICADOR 8 A 3 CON ERROR

Ing. Julio Gonzalez Prado

CODIFICADOR DE PRIORIDAD
Son codificadores que incluyen la lgica

necesaria para asegurar que cuando dos o mas entradas sean activadas el mismo tiempo, el cdigo de salida corresponda al de la entrada que tiene asociada el mayor de los nmeros.

Ing. Julio Gonzalez Prado

Por ejemplo:
Si en el codificador estn activados A3 y A5

el cdigo de salida es 101 ( 5 ). Si se activan simultneamente A6, A2 y A0, el cdigo de salida es 110 ( 6 ). Los codificadores de prioridad de Octal a binario son: 74148, 74LS148, 74HC148

Ing. Julio Gonzalez Prado

CODIFICADOR DE PRIORIDAD 8A3

A7 0 0 0 0 0 0 0 1 ENTRADAS A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 1 0 0 0 0 0 1 X 0 0 0 0 1 X X 0 0 0 1 X X X 0 0 1 X X X X 0 1 X X X X X 1 X X X X X X X X X X X X X SALIDAS Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Ing. Julio Gonzalez Prado

Codificador de Prioridad de Octal a Binario 74148

74148
EI I7 I6 I5 I4 I3 I2 I1 I0 GS A2 A1 A0

EO

Ing. Julio Gonzalez Prado

CODIFICADOR DE PRIORIDAD DECIMAL A BCD ( 74 XX 147)

Tiene 9 lneas ACTIVADAS EN BAJO que

corresponden a los dgitos 1 a 9 y producen como salida el cdigo BCD NEGADO, correspondiente a la entrada activa de mayor numero. La primera lnea muestra todas las entradas inactivas, dando como salida 1111 que es el negado de 0000 en BCD.

Ing. Julio Gonzalez Prado

CODIFICADOR DE PRIORIDAD OCTAL A BCD 74147

74147
I9 I8 I7 I6 I5 I4 I3 I2 I1 A3 A2 A1 A0

Ing. Julio Gonzalez Prado

9 8 7 6 5 4 3 2 1

3 2 1 0

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 x 1 1 1 1 1 1 0 x x 1 1 1 1 1 0 x x x 1 1 1 1 0 x x x x

1 1 1 1 1 1

1 1 1 1 0 0

1 1 1 0 0 1 0 0 1 1 1 0

Ing. Julio Gonzalez Prado

9 8 7 6 5 4 3 2 1

3 2 1 0

1 1 1 0

x 1 1 0 x x 1 0 x x x 0 x x x x

x x x x

x x x x

x x x x

x x x x

1 1 0 0

0 0 1 1

0 0 1 1

1 0 1 0

x: trminos irrelevantes

Ing. Julio Gonzalez Prado

DECODIFICADORES

Ing. Julio Gonzalez Prado

DECODIFICADORES
Son circuitos combinacionales que convierten la informacin binaria de n lineas de entrada a un maximo de 2n lineas de salida. Si la informacin decodificada de n bits tiene combinaciones no usadas, la salida del decodificador tendra m salidas (donde m < 2n). Estos decodificadores se llaman decodificadores de n a m
Ing. Julio Gonzalez Prado

DECODIFICADOR DE 3 A 8 ENTRADAS SALIDAS X Y Z D0 D1 D2 D3 D4 D5 D6 D7

0 0 0 0
1

1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0

0 0 1 0 0 0 0 0

0 0 0 1 0 0 0 0

0 0 0 0 1 0 0 0

0 0 0 0 0 1 0 0

0 0 0 0 0 0 1 0

0 0 0 0 0 0 0 1

Ing. Julio Gonzalez Prado

Decodificador de 2 a 4 con entrada activadora (enable)

A B

DECODER 2A4

D0 D1 D2 D3

Ing. Julio Gonzalez Prado

TABLA DE VERDAD E A B D0 D1 D2 D3
0 1 1 1 1 X 0 0 1 1 X 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1

Ing. Julio Gonzalez Prado

DECODIFICADOR CON HABILITACION 74LS138

74LS138
A2 A1 A0 E3 E2 E1 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

Ing. Julio Gonzalez Prado

Implementacin de un Decodificador 4 a 16 usando el 74 LS138

Q15 Q14 Q13 Q12 74LS138 Q11 A2
A2 A1 A0 E3 E2 E1 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

Q10 Q9 Q8

A1

A0 Q7 A3 74LS138 Q6
A2 A1 A0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

5V
E3 E2 E1

Q5

Q4 Q3 Q2 Q1 Q0

Ing. Julio Gonzalez Prado

DECODIFICADOR BCD A DECIMAL 74LS 42

74LS42
9 8 7 6 5 4 3 2 1 0
Ing. Julio Gonzalez Prado

A3 A2 A1 A0

DECODIFICADOR BCD A DECIMAL CON SALIDAS OPEN COLECTOR 7445

7445
Q9 Q8 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

A3 A2 A1 A0

Ing. Julio Gonzalez Prado

CONFIGURACION DE CIRCUITOS CON DECODIFICADORES

Un decodificador produce 2n trminos mnimos de n variables de entrada. Como cualquier funcion booleana puede expresarse en suma de terminos minimos, se puede usar un decodificador para generar terminos minimos y una compuerta OR externa para dar la suma de todas las salidas de la funcion.

Ing. Julio Gonzalez Prado

De esta manera cualquier circuito combinacional con n entradas y m salidas puede configurarse con un decodificador de linea de n a 2n y m compuertas OR. El mtodo requiere que la funcin se exprese en SUMA DE TERMINOS MINIMOS. Este mtodo proporciona un circuito que genera la TABLA DE VERDAD de la funcin, no un circuito reducido.
Ing. Julio Gonzalez Prado

Ejemplo: Implementar con decodificador un sumador completo. S(x,y,z) = (1,2,4,7) C(x,y,z) = (3,5,6,7)

Ing. Julio Gonzalez Prado

DEMULTIPLEXOR
Es un circuito que recibe informacin por una sola lnea de entrada y transmite esta informacin a una de las 2n lneas posibles de salida. La seleccin de la lnea de salida se controla por las combinaciones de los bits de n lineas de seleccion.

Ing. Julio Gonzalez Prado

DEMULTIPLEXOR DE 1 A 4

D0 E DEMUX 1A4 D1 D2 D3 A B
Ing. Julio Gonzalez Prado

MULTIPLEXORES

Ing. Julio Gonzalez Prado

MULTIPLEXORES
Un multiplexor es un circuito combinacional que selecciona informacin binaria de una de varias lneas de entrada para dirigirla a una sola lnea de salida. La seleccin de la lnea de entrada es controlada por un conjunto de lineas de seleccin. Normalmente hay 2n lineas de entrada y n lineas de seleccin, cuyas combinaciones determinan la entrada que se va a seleccionar.
Ing. Julio Gonzalez Prado

DIAGRAMA DE BLOQUES

I0 I1 I2 I3 MUX 4A1 Y

S1

S0

Ing. Julio Gonzalez Prado

TABLA DE FUNCION
S1 0 0 1 1 S0 0 1 0 1 Y I0 I1 I2 I3

Ing. Julio Gonzalez Prado

Los multiplexores tienen una entrada de habilitacin para controlar la operacin de la unidad. Cuando la entrada de habilitacin esta en un estado binario dado, las salidas se inhabilitan y cuando esta en el estado complementado el circuito funciona adecuadamente. A esta entrada se le denomina strobe, enable o habilitador.
Ing. Julio Gonzalez Prado

MULTIPLEXOR DE 8 ENTRADAS 74LS151

74LS151
I7 I6 I5 I4 I3 I2 I1 I0 E S2 S1 S0 Y YN

Ing. Julio Gonzalez Prado

MULTIPLEXOR CUADRUPLE DE 2 A 1 74LS 157

74LS157
S I1a I0a I1b I0b I1c I0c I1d I0d E Ya Yb Yc Yd

Ing. Julio Gonzalez Prado

APLICACIN: CONVERTIDOR PARALELO A SERIE

CK1 X7 X6 X5 X4 X3 X2 X1 X8 74LS293
MR1 MR2 CP0 CP1 Q3 Q2 Q1 Q0

74LS273 74LS151
MR CP D7 D6 D5 D4 D3 D2 D1 D0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 I7 I6 I5 I4 I3 I2 I1 I0 E S2 S1 S0 Y YN

Xi

CK2
Ing. Julio Gonzalez Prado

IMPLEMENTACION DE FUNCIONES BOOLEANAS CON MULTIPLEXOR

Al igual que los decodificadores, se pueden usar multiplexores para implementar circuitos que generen la tabla de verdad de una funcin booleana.

Ing. Julio Gonzalez Prado

El mtodo a usar es el siguiente:

1).- Expresar la funcin como suma de trminos mnimos de n variables. 2).- Se toman (n-1) variables y se ubican en las entradas de seleccin del mux. 3).- Se implementa la TABLA DE CONFIGURACION que relaciona las entradas de datos y la variable no considerada en el paso anterior. En la tabla de configuracin se ubican los trminos mnimos de acuerdo a la variable escogida.

Ing. Julio Gonzalez Prado

4).- Se marca en la tabla de configuracin los trminos mnimos que son 1 en la tabla de verdad de la funcion. 5).- Se escoge de acuerdo a esto, los contenidos de las entradas del mux: Si no hay elemento marcado en una columna, considerar 0 Si estn marcados todos los elementos de la columna, considerar 1 Considerar negada o no negada la entrada de acuerdo al valor de la variable marcada

EJEMPLO: Implementar con MUXs F(A,B,C) = (1,3,5,6).

Considerando A como variable de datos. Como se tienen 3 variables (n=3),

escogemos (n-1) = 2 como variables de control. Esto corresponde a un Mux de 4 a 1. Escogemos By C como variables de control (S1 y S0 respectivamente).

Ing. Julio Gonzalez Prado

TABLA DE CONFIGURACION
I0
Variable de Datos

I1 1 5

I2 2 6

I3 3 7

Entradas de Mux Trminos mnimos

0 4

Ing. Julio Gonzalez Prado

I0
Variable de Datos

I1
1 1

I2 2 6

I3 3 7

0 4

Ing. Julio Gonzalez Prado

I0
Variable de Datos

I1
1 1

I2 2 6

I3 3 7

0 4

Ing. Julio Gonzalez Prado

I0
Variable de Datos

I1
1 1

I2 2 6

I3 3 7

0 4

Ing. Julio Gonzalez Prado

Ubicacin de los mnimos de la funcin en la tabla de configuracin

I0 A 0 4 I1 1 5 I2 2 6 I3 3 3 7

Ing. Julio Gonzalez Prado

Ubicacin de la entrada I0 en la tabla de configuracin

I0 A 0 4 0 I1 1 5 I2 2 6 I3 3 3 7

Ing. Julio Gonzalez Prado

Ubicacin de la entrada I1en la tabla de configuracin

I0 A 0 4 0 I1 1 5 1 I2 2 6 I3 3 3 7

Ing. Julio Gonzalez Prado

Ubicacin de la entrada I2 en la tabla de configuracin

I0 A 0 4 0 I1 1 5 1 I2 2 6 A I3 3 3 7

Ing. Julio Gonzalez Prado

Ubicacin de la entrada I3 en la tabla de configuracin

I0 A 0 4 0 I1 1 5 1 I2 2 6 A I3 3 3 7 A

Ing. Julio Gonzalez Prado

DIAGRAMA CIRCUITAL

0 1 A A B C

I0 I1 I2 I3 S1 S0 F

Ing. Julio Gonzalez Prado

Comparacin entre el mtodo del multiplexor y el decodificador

El mtodo del decodificador requiere una compuerta OR por cada funcin de salida y solo un decodificador para generar varias funciones. El mtodo del multiplexor usa unidades de menor tamao, pero requiere un multiplexor por cada funcin de salida.

Ing. Julio Gonzalez Prado

CONCLUSION:
Para combinaciones de pocas funciones es conveniente usar el mtodo del multiplexor. Para combinaciones de muchas funciones es mas conveniente usar el mtodo del decodificador.

Ing. Julio Gonzalez Prado