Aula 02

Dissipao de Potncia

Os sistemas digitais so implementados um nmero elevado de
portas lgicas. Em virtude do espao ocupado na placa de circuito
impresso (PCB) e de consideraes econmicas, desejvel
implementar o sistema com o menor nmero de CI (Circuito integrado)
ou modernamente, utilizando-se de CPLD (dispositivos de lgicas
programvel). Portanto, deve-se agregar um maior nmero de portas
lgicas em uma nica pastilha de silcio. Atualmente, podem-se fabricar
mais de 100.000 portas (tambm chamados gate) o que considerado
uma integrao em larga escala (VLSI, do ingls, very large scale
integration). A figura A.2.1 mostra uma foto de chip para termos uma
idia da alta capacidade de integrao dos sistemas VLSI.


















Figura A2.1 Chip VLSI


Para manter a dissipao de potncia na pastilha dentro de limites
aceitveis (impostos por questes trmica), a dissipao de potncia por
porta deve ser mantida no mnimo. Por essa razo, uma medida de
desempenho muito importante para um inversor lgico a quantidade
de potncia que ele dissipa.

O inversor da figura A.2.2 a) obviamente no dissipa potncia
quando v
I
baixo e a chave esta aberta. No outro estado, porm, a
potncia dissipada aproximadamente V
2
DD
/R e pode ser significativa.
Esta dissipao de potncia ocorre mesmo que o inversor no esteja
chaveando (mudando de estado) e, portanto, conhecida como
dissipao de potncia esttica.





Figura A.2.2 a) Um inversor utilizando uma chave. b) circuito
equivalente quando v
I
baixo. c) circuito equivalente quando v
I
alto.
O inversor da figura A.2.3 no apresenta dissipao de potncia
esttica e, assim, possui uma vantagem significativa. Infelizmente outro
componente de dissipao de potncia aparece com uma capacitncia
existe entre o n de sada do inversor e o terra. Este sempre o caso
real, trs motivos:

Os dispositivos que implementam as chaves possuem
capacitncias internas;
Os fios que interconectam a sada do circuito inversor a
outros circuitos possuem capacitncias associadas e;
As prprias entradas dos outros circuitos possuem
capacitncias internas.




Figura A.2.3a) Um inversor mais elaborado com duas chaves. b)
circuito equivalente quando v
I
baixo. c) circuito equivalente quando v
I

alto.
Assim, quando o inversor chaveia de um estado para outro,
correntes precisam fluir atravs das chaves para carregar e descarregar
as capacitncias de carga. Essas correntes do origem dissipao de
potncias nas chaves, chamada dissipao de potncia dinmica. Mas
adiante quando estudarmos o inversor CMOS mostraremos que um
inversor chaveado a uma freqncia de f Hz gera uma dissipao de
potncia dinmica dada por


P
dinmica
= f C V
2
DD
(A.2.1)


Onde C a capacitncia entre o n de sada e o terra e V
DD
a tenso de
alimentao. Essa expresso aplica-se aproximadamente a todos os
circuitos inversores.



















Produto atraso-potncia

Uma figura de mrito ou uma medida da qualidade da tecnologia
de fabricao do circuito corresponde ao produto atraso-potncia (DP
delay-power product), que dado por


DP = P
D
T
P
(A.2.2)


O produto atraso-potncia tende a ser constante para uma
particular tecnologia de fabricao de circuitos digitais e pode ser
utilizado para comparar diferentes tecnologias. Obviamente, quanto
menor o valor de DP, melhor a tecnologia do ponto de vista de maior
velocidade e menor consumo de potncia.

A figura A.2.4 mostra um grfico de P
D
em funo de T
P
para a
maioria das tecnologias.














Figura A.2.4 Grfico da dissipao de potncia dinmica versus tempo
de propagao para a maioria das tecnologias.
P
D
T
P
Hiprbole
O produto atraso-potncia tem a unidade de joules e
efetivamente uma medida da energia dissipada por ciclo de operao.
Portanto, para uma do tipo CMOS, por exemplo, em que a maior parte
da dissipao dinmica, podemos tomar DP como simplesmente CV
2
.


Exerccio: Considere que um inversor da figura A.2.3 alimentado
por uma tenso de 10 V e tenha uma capacitncia de carga de 15 pF.
Obtenha a dissipao de potncia dinmica que resulta quando o
inversor chaveado em uma freqncia de 2 MHz.


Fan-in Fan-out

O Fan-in de uma porta o nmero de entrada que ela
possui. Logo, uma porta OR de quarto entrada tem um fan-in
igual 4.

O Fan-out o nmero mximo de porta similares que uma
porta pode acionar ou alimentar enquanto permanece dentro de
suas especificaes.











Famlia CMOS, NMOS e BiCMOS

Antes de apresentarmos esta famlia vamos fazer uma
breva reviso do transistor de efeito de campo MOS.

Reviso do transistor MOSFET

Estrutura do dispositivo.

O transistor MOSFET tipo enriquecimento o tipo de
transistor de efeito de campo mais utilizado

A figura A.2.5 mostra a estrutura fsica do MOSFET tipo
enriquecimento canal N. O transistor fabricado sobre um
substrato do tipo P. Duas regies fortemente dopadas do tipo N,
indicadas na figura como fonte e dreno n
+
, so difundida no
substrato. Uma camada fina de dixido de silcio(SiO
2
) de
espesssura t
OX
(da ordem de 2-50 nm) crescido sobre a
superfcie do substrato, cobrindo a rea entre as regies da
fonte e do dreno. Um metal depositado por cima da camada
de xido para formar o eletrodo de porta do transistor. So
feitos contatos de metal para as regies da fonte, do dreno e do
substrato, esse ltimo tambm conhecido como corpo.

Agora fica claro que o nome do dispositivo(MOSFET:
transistor de efeito de campo metal-xido-semicondutor)
origina-se da sua estrutura fsica.

Observe que o substrato forma uma juno pn com as
regies de fonte e de dreno. Na operao normal, essas junes
so mantidas reversamente polarizada o tempo todo.
Como o dreno ter uma tenso positiva em relao a fonte,
as duas junes podem estar efetivamente em corte
simplesmente conectando-se o terminal o substrato ao terminal
da fonte. Portanto, aqui, o substrato ser considerado como no
tendo efeito sob a operao do transistor e o MOSFET ser
tratado como um dispositivo de trs terminais.


a)









b)

Figura A.2.5 a) A estrutura fsica do NMOS tipo
enriquecimento a) vista em perspectiva b) seco transversa
Finalmente, observe que o MOSFET um dispositivo
simtrico; portanto, sua fonte e seu dreno podem ser trocados
sem alteraes no caractersticas do dispositivo.


Operao fsica do dispositivo.

Considere a situao representada na figura A.2.6. sem
nenhuma tenso aplicada, a dois diodos face a face em srie
entre a fonte e dreno. Um diodo formado pela juno pn entre
a regio n
+
do dreno e o substrato p e o outro constitudo pela
juno pn entre o substrato p e a regio n
+
da fonte. Esses
diodos impedem a passagem de corrente entre a fonte e o dreno
quando for aplicada uma tenso v
DS
.

Quando uma tenso positiva de porta v
GS
for aplicada ao
dispositivo as lacunas livres em um primeiro instante sero
repelidas da regio do substrato sob a porta. Alem disso a
tenso positiva de porta atrair eltrons para esta mesma regio.
Quando for acumulado um nmero suficiente de eltrons
prximo superfcie do substrato sob a porta, uma regio n
criada, conectando as regies de fonte e dreno. Agora se uma
tenso for aplicada entre o dreno e a fonte, uma corrente
circular por essa regio n induzida chamada de canal.
Correspondentemente, o MOSFET chamado de MOSFET
canal n ou, de forma alternativa, um transistor NMOS.

O valor v
GS
para qual h formao do canal chamda de
tenso de limiar (threshold voltage) e representado por V
T
.



O transistor NMOS com tenso aplicada positiva porta



O transistor NMOS com v
GS
> V
T
e com um pequeno v
DS







Caracterstica i
D
- v
DS
do MOSFET quando v
DS
pequeno.

( )
(

\
|
=
2 '
2
1
DS DS Tn GS
n
n DS
v v V v
L
W
k i

para v
DS
0

( )
DS Tn GS
n
n DS
v V v
L
W
k i
|

\
|

'






Operao para maiores v
DS



( )
2
'
2
1
Tn GS
n
n DS
V v
L
W
k i
|

\
|
=




A corrente de dreno i
D
quando v
GS
> V
T





Aumentar v
DS
aps v
GS
- V
T
tem pequeno efeito no sobre a
forma do canal

A corrente para regio triodo.

( )
(

=
2 '
2
1
DS DS T GS n D
v v V v
L
W
k i




A corrente para regio de saturao


( ) [ ]
2
'
T GS n D
V v
L
W
k i =







Smbolos para MOSFET










Um MOSFET tipo enriquecimento canal n
















Caracterstica i
D
v
GS
do MOSFET



T DS GS T GS DS
V v v V v v + = ento


( ) ( )
2
'
2
'
2
1
2
1
DS
n
n Tn GS
n
n DS
v
L
W
k V v
L
W
k i
|

\
|
=
|

\
|
=