Cours Numerique

ETML
ELECTRONIQUE NUMERIQUE
Cours destin aux Automaticiens
Yves Darbellay
Bibliographie Electronique Automobile de lAMAD. Circuits numriques Ronald J.Tocci Techniques numriques srie Schaum
00 TITRENUM_04/ 10 JUILLET 2006
ETML
1. INTRODUCTION
1.1 Reprsentation des grandeurs
Introduction :
Nombreux sont les systmes qui utilisent des grandeurs en entre, les traitent et dlivrent en sortie des commandes ou des informations pour l'utilisateur. Les grandeurs peuvent tre reprsentes de deux faons :
Reprsentation analogique Reprsentation numrique
1.1.1 La reprsentation analogique La plupart des capteurs transforment une grandeur physique (temprature, pression...) en grandeur lectrique. De mme, le microphone transforme la pression acoustique en grandeur lectrique proportionnelle. Caractristique des grandeurs analogiques : Elles peuvent prendre toutes les valeurs en variant graduellement entre deux limites, par exemple une automobile peut avoir une vitesse variant entre 0 et 220 km/h. 1.1.2 La reprsentation numrique La grandeur mise sous forme numrique n'est plus proportionnelle la grandeur d'entre. Elle s'exprime par symboles ou codes (chiffres) par exemple: le tachymtre (se prononce "takimetre") d'une automobile, s'il est numrique, indique une valeur par pas de 1 km/h : la progression est discontinue; s'il est analogique ( aiguille), la progression est continue. La reprsentation numrique est donc DISCONTINUE.
1.2 Les systmes numriques

Les dispositifs travaillant avec des valeurs discontinues sont dits systmes numriques (calculatrices, ordinateurs, voltmtre numrique, machines-outils commande numrique). Ils sont programmables, rapides, capables de garder des donnes en mmoire. Ce sont ces systmes que nous allons tudier dans le prsent cours, les systmes analogiques sont traits dans le cours ELECTRONIQUE ANALOGIQUE.
01 INTRONUM_04/ 10 JUILLET 2006
Page 1
ETML
2. SYSTEMES DE NUMERATION
2.1 Introduction
Systmes de numration :
Le nombre de symboles utiliss caractrise le numro de la base. Celui que nous connaissons le mieux est le systme dcimal mais nous allons aussi dfinir les systmes binaire, octal, hexadcimal.
2.2 Le systme dcimal ou base 10

Comporte 10 symboles : 0, 1, 2, 3, 4, 5, 6, 7, 8 et 9. Pour le distinguer d'un autre systme, on peut prciser la base d'un nombre en plaant cette dernire en indice la fin du nombre. Exemple : 1981 peut scrire 1981 10 Ce nombre se dcompose ainsi :
milliers 10 3 1 Remarque : 10 0 = 1
centaines 10 2 9
dizaines 10 1 8
units 10 0 1
1981 10 = 1 10 3 + 9 10 2 + 8 10 1 + 1 10 0 Autre exemple : 27,46 dizaines 10 1 2 units 10 0 7 diximes 10 -1 4 centimes 10 -2 6
27,46 10 = 2 10 1 + 7 10 0 + 4 10 -1 + 6 10 -2
2.3 Le systme binaire naturel

Les systmes lectriques et lectroniques sont caractriss par deux tats :

interrupteur : ouvert ou ferm transistor : bloqu ou satur
De cette constatation est ne l'ide d'utiliser le systme base 2 ou systme binaire. La base 2 n'utilise que deux symboles : 0 et 1.
02 NUMERAT_04/ 10 JUILLET 2006
Page 1
ETML
L'quivalence avec les circuits lectriques se fera ainsi :
Systme de numration :
0= interrupteur ouvert aucun courant ne peut circuler, la lampe est teinte correspond au transistor bloqu. 1 = interrupteur ferm le courant peut circuler, la lampe est allume correspond au transistor satur.
Si l'on crit : 10110 2
Que signifie cela ?
10110 2 = 1 2 4 + 0 2 3 + 1 2 2 + 1 2 1 + 0 2 0 = 22 10 Complter la liste des 16 premiers nombres binaires
Equivalent Dcimal
23 8
22 4 0 0 0 ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... .....
21 2 0 0 1 ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... .....
20 1 0 1 0 ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... .....
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 0 0 ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... .....
Page 2
02 NUMERAT_04 / 10 JUILLET 2006
ETML
Voici un mot de 8 bits 27 1 MSB LSB = bit de poids le plus faible ( droite) MSB = bit de poids le plus fort ( gauche) LSB = Least significant bit MSB = Most significant bit Le poids des bits dpend de leur rang dans l'criture : 3me depuis la droite : 22 = 4 : poids de 4 6me depuis la droite : 25 = 32 : poids de 32 etc... 2.3.1 La conversion dcimal binaire Nous utiliserons la mthode des divisions successives. 26 0 25 1 24 1 23 0
Dfinissons maintenant ce qu'est un bit, mot que nous utiliserons frquemment de BINARY DIGIT c'est l'unit lmentaire d'information logique. Il peut valoir 1 ou 0.
22 0
21 1
20 1 LSB
Principe : on divise le nombre dcimal par la base 2, puis le quotient obtenu de nouveau par 2 jusqu' ce qu'il devienne NUL. Les restes successifs lus de BAS EN HAUT reprsentent le nombre binaire. Exemple : Transformer 88 10 en binaire 88 44 22 11 5 2 1 : : : : : : : 2 2 2 2 2 2 2 = = = = = = = 44 22 11 5 2 1 0 Reste Reste Reste Reste Reste Reste Reste 0 0 0 1 1 0 1 LSB
MSB
Alors 88 10 = 1011000 2 Important :

Ne pas oublier la dernire ligne pour avoir le quotient 0. Ne pas oublier de lire de BAS en HAUT.
Page 3
ETML
Pour la conversion de la partie fractionnaire il est possible dutiliser la mthode des produits successifs. Principe: Le nombre dcimal fractionnaire est multipli par 2. La partie entire de ce produit reprsente le premier bit aprs la virgule. La partie fractionnaire de ce premier produit est son tour multiplie par 2. La partie entire de ce produit reprsente le deuxime bit aprs la virgule. Lopration de conversion continue de la mme manire jusqu ce que le produit obtenu soit gal 1.0. Exemple: 0.84375 10 convertir en binaire. 0.84375 2 0.6875 0.375 0.75 0.5 0.84375 10 2 2 2 2 = 1.6875 = 1.375 = 0.75 = 1.5 = 1.0 = 0, 1 1 0 1 1 2
2.3.2 Conversion binaire dcimal Il suffit de faire la somme de tous les poids des bits 1. Les poids des bits 0 ne sont pas pris. Exemple : soit 10110010 2 transformer en dcimal. Dcomposons 27 128 1 128 26 64 0 25 32 1 + 32 24 16 1 + 16 23 8 0 22 4 0 21 2 1 +2 = 178 10 20 1 0
Exemple : soit 0.101 2 convertir en dcimal. Dcomposons 2 -1 0.5 1 0.5 2 -2 0.25 0 2 -3 0.125 1 + 0.125 = 0.625 10
Cas trs utilis : 210 = 102410 = "kilo" binaire
Page 4
ETML
2.4 Le systme octal
Etant donn le peu d'emploi de ce systme, nous le citons pour information. Le systme octal utilise 8 symboles numriques, les chiffres 0 7. C'est donc la base 8. Par exemple : 651 8 = = 6 82 + 5 81 384 + 40 + 1 80 + 1 = 425 10
Son avantage rside dans sa facilit de conversion en binaire : Chaque chiffre octal est directement quivalent 3 bits soit 6 110 donc 5 101 18 001
651 8 = 110101001 2
Inversement, l'quivalent octal d'un nombre binaire s'obtient en sparant ses chiffres en tranches de 3, en partant de la droite, et en crivant l'quivalent octal de chacune de ces tranches. Exemple : 1011101 2 en octal 001 1 011 3 101 2 5 d'o 1011101 2 = 135 8
Page 5
ETML
2.5 Le systme hexadcimal
Il est trs employ, surtout en informatique. C'est un systme numrique ayant pour base 16. On l'utilise pour l'criture condense de nombres binaires. Le seul inconvnient est l'utilisation de nouveaux symboles pour les chiffres suprieurs 9. Les 16 symboles sont les suivants :

Dix chiffres de 0 9. Six lettres majuscules de A F
Les symboles hexadcimaux A F correspondent aux valeurs dcimales 10 15. Un caractre hexadcimal reprsente un mot binaire de 4 bits. Cette criture est de loin plus pratique qu'une suite de 1 et de 0.
Exemple :
01101011 2 = 6B 16 11111111 2 = FF 16
2.5.1 Conversion hexadcimal dcimal Exemples : 356 16 = 3 16 2 + 5 16 1 + 6 16 0 = 768 + 80 +6 = 2 16 2 +10 16 1 + 15 16 0 = 512 + 160 + 15 + 15 16 0 + 15
= 854 10
2 AF 16
= 687 10 + 12 16 -1 + 0.75 = 2623.75 10
A3F.C 16 = 10 16 2 +3 16 1 = 2560 + 48
2.5.2 Conversion dcimal hexadcimal Comme en binaire on procdait par divisions successives par deux, on va ici oprer par des divisions successives par 16 en conservant les mmes principes. Exemple : 423 : 16 26 : 16 1 : 16 Convertir 423 10 en hexadcimal = = = 26 reste 1 reste 0 reste 7 10 1 LSB MSB
423 10 = 1A7 16 Pour la partie fractionnaire, on procde par produits successifs par 16. Exemple: 0.2265625 0.625 0.2265625 10 Convertir 0.2265625 10 en hexadcimal 16 = 3.625 16 = 10.0 = 0.3A 16
Page 6
ETML
2.5.3 Conversion hexadcimal binaire Cette conversion est trs simple.
Chaque symbole hexadcimal est remplac par son quivalent binaire de 4 bits. Exemple : 9F3 16 convertir en binaire 9 F 1001 1111 3 0011
9F3 16 = 100111110011 2 Exemple : AC1.3B 16 convertir en binaire A 1010 C 1100 1 0001 . . 3 B 0011 1011
AC1.3B 16 = 101011000001 . 0011 1011 2 2.5.4 Conversion binaire hexadcimal C'est l'inverse de la prcdente, donc avec autant de simplicit, on divise le nombre binaire par tranches de 4 chiffres depuis la droite, puis on substitue chaque groupe son quivalent hexadcimal. Exemple : 110110100111 2 convertir en hexadcimal 1101 D 1010 A 0111 7
Donc 110110100111 2 = DA7 16 Exemple : 10011010101.10001 2 convertir en hexadcimal 100 4 1101 D 0101 5 . . 1000 8 1 8
Donc 10011010101.10001 2 = 4D5 . 88 16
Page 7
ETML
Base 10 dcimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 Base 2 binaire 0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111 10000 10001 10010 10011 10100 10101 10110 10111 11000 11001 11010 11011 11100 11101 11110 11111 100000
2.5.5 Table d'quivalence dcimal - binaire - hexadcimal Base 16 hexadcimal 0 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 20
Page 8
ETML
2.6 Exercices
2.6.1 Convertir les binaires suivants en dcimal e) 101010 2 a) 001100 2 b) 000011 c) 011100
2 2
i) 11110001111 2 j) 11100.011 2 k) 110011.10011 2 l) 1010101010.1 2
f) 111111 2 g) 100001
2
d) 111100 2
h) 111000 2
2.6.2 Convertir les dcimaux suivants en binaire d) 145 10 a) 64 10 b) 100 10 c) 111 10 e) 255 10 f) 500 10
g) 34.75 10 h) 25.25 10 i) 27.1875 10
2.6.3 Convertir les octaux suivants en dcimal c) 1057 8 a) 42 8 b) 376 8 d) 11.11 8
e) 37.123 8 f) 45.765 8
2.6.4 Convertir les octaux suivants en binaire c) 16.3 8 a) 3 8 b) 72 8 d) 20.1 8
e) 37.6 8 f) 11.4 8
2.6.5 Convertir les binaire suivants en octal c) 111.001 2 a) 011 2 b) 111000 2 d) 1011.011 2
e) 110110.11011 2 f) 11000.1001 2
2.6.6 Convertir les hexadcimaux suivants en dcimal c) D3.E 16 a) C 16 b) 67E 16 d) 1111.1 16
e) 888.8 16 f) EBA.C 16
2.6.7 Convertir les dcimaux suivants en hexadcimal e) 80 10 a) 8 10 b) 10 10 c) 14 10 d) 16 10 f) 2560 10 g) 3000 10 h) 62500 10
i) 204.125 10 j) 255.875 10 k) 631.25 10 l) 10000.00390625 10
Page 9
ETML
2.6.8 Convertir les hexadcimaux suivants en binaire d) A64 16 a) B 16 b) E 16 c) 1C 16 e) 1F.C 16 f) 239.4 16
g) AB.F 16 h) 123.8 16 i) 2AB.C4 16
2.6.9 Convertir les binaire suivants en hexadcimal c) 110101.011001 2 a) 1001.1111 2 b) 10000001.1101 2 d) 10000.1 2
e) 10100111.111011 2 f) 1000000.0000111 2
Page 10
ETML
3. LES CODES BINAIRES
3.1 Introduction
Les codes binaires :
L'action de faire correspondre des nombres, des lettres ou des mots un groupe spcial de symboles s'appelle CODAGE et le groupe de symboles s'appelle un CODE. En fait, le binaire est dj un codage par rapport au dcimal. Nous allons examiner quelques codes que nous utiliserons plus tard.
3.2 Le code BCD

BCD est la contraction de Binary Coded Decimal se traduisant par dcimal cod binaire. L'homme tant habitu au systme dcimal, il a t ncessaire de crer un code permettant de conserver les avantages du systme dcimal sans sacrifier la simplicit de conversion directe en binaire. Le BCD n'utilise que les 10 premires combinaisons. Pour chaque chiffre dcimal, nous avons besoin de 4 bits. Attention : Ne pas confondre le BCD avec le binaire naturel. Exemple : 347 10 convertir en BCD 3 0011 4 0100 710 mais 34710 101011011 2
0111BCD
347 10= 0011 0100 0111 en BCD et 101011011 en binaire 3.2.1 Table des codes BCD Equivalent dcimal 0 1 2 3 4 5 6 7 8 9 8 0 0 0 0 0 0 0 0 1 1 BCD 4 0 0 0 0 1 1 1 1 0 0 2 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1
03 CODAGE_04/ 10 JUILLET 2006
Page 1
ETML
3.3 Le code major de 3 (excdent 3) ou EXCESS-3 ou XS-3

Apparent au code BCD, on a parfois recours au code XS-3 en raison de la simplification qu'il apporte certains calculs arithmtiques : On a ajout 3 chaque terme BCD, ce qui donne un effet miroir complmentaire entre 4 et 5. 3.3.1 Table du code XS3 Dcimal 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 1 1 1 1 1 XS 3 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0
3.4 Le code de Gray ou binaire rflchi

C'est un code distance minimale car on passe d'une ligne la suivante en ne changeant qu'un seul bit. On ne peut affecter aucun poids aux bits dans les groupes cods : ce code est non pondr. 3.4.1 Table des codes Gray de 0 15 Dcimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Gray 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Page 2
03 CODAGE_04 / 10 JUILLET 2006
ETML
3.4.2 Conversion binaire Gray Le bit de gauche du code Gray est le mme que le bit de gauche du nombre binaire.

Ajouter le MSB du nombre binaire son voisin immdiat et reporter la somme en ngligeant une retenue ventuelle sur la ligne infrieure correspondante au code Gray. Continuer laddition des bits leur voisin de droite et reporter les sommes ainsi obtenues jusqu atteindre le LSB. Le nombre en code Gray comportera toujours le mme nombre de bits que le binaire original.
Exemple : soit convertir le binaire 10110 1 0 + 1 0 1 + 1 1 1 + 0 1 0 + 1
1 1
Nombre binaire
Code Gray
3.4.3 Conversion Gray binaire Le bit de gauche du nombre binaire est le mme que le bit de gauche du code Gray.

Ajouter le MSB du nombre binaire obtenu au voisin de droite immdiat du code Gray. Continuer les additions jusqu atteindre le LSB.
Exemple : soit convertir le code Gray 1001 1 0 + 1 1 0 + 1 1 1 + 0
1 1
Code Gray
Binaire
3.5 Le code ASCII

ASCII est la contraction de American Standard Code for Information Interchange. C'est un code alphanumrique utilis dans les mini-ordinateurs et micro-ordinateurs. Il permet de coder : 26 lettres minuscules

26 lettres majuscules 10 chiffres environ 25 caractres spciaux et signes
Chaque code comporte 7 bits. Le code ASCII est employ dans la transmission d'informations alphanumriques entre un ordinateur et des dispositifs d'entre/sortie externes (clavier, imprimante, cran, etc..)
03 CODAGE_04/ 10 JUILLET 2006
Page 3
ETML
3.5.1 Table ASCII (liste partielle) Caractre A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 blanc . ( + $ * ) / , = ASCII 7 lments 100 0001 100 0010 100 0011 100 0100 100 0101 100 0110 10 0 0111 100 1000 100 1001 100 1010 100 1011 100 1100 100 1101 100 1110 100 1111 101 0000 101 0001 101 0010 101 0011 101 0100 101 0101 101 0110 101 0111 101 1000 101 1001 101 1010 011 0000 011 0001 011 0010 011 0011 011 0100 011 0101 011 0110 011 0111 011 1000 011 1001 010 0000 010 1110 010 1000 010 1011 010 0100 0101010 010 1001 010 1101 010 1111 010 1100 011 1101
Hexadcimal 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F 50 51 52 53 54 55 56 57 58 59 5A 30 31 32 33 34 35 36 37 38 39 20 2E 28 2B 24 2A 29 2D 2F 2C 3D
Page 4
ETML
3.6 Exercices
3.6.1 Convertir les BCD suivants en dcimal a) 00010111 c) 010101000011 b) 10000110 d) 00110010.10010100
LES CODES BINAIRES :
e) 0001000000000000.0101 f) 1010
3.6.2 Convertir les dcimaux suivants en BCD a) 6 c) 99.9 b) 13 d) 872.8
e) 145.6 f) 21.001
3.6.3 Convertir les dcimaux suivants en XS3 a) 9 c) 37 b) 18 d) 42
e) 650 f) 689
3.6.4 Convertir les BCD suivants en XS3 a) 0001 c) 01100000 b) 0111 d) 00101001
e) 10000100 f) 00111100
3.6.5 Convertir les XS3 suivants en dcimal a) 0011 c) 11001011 b) 01100100 d) 10011010
e) 10000101 f) 00010000
3.6.6 Convertir les binaires suivants en code Gray a) 1010 c) 10001 b) 10000 d) 10010
e) 10011 f) 11100
3.6.7 Convertir les codages Gray suivants en binaire a) 0100 c) 10101 b) 11111 d) 110011
e) 11100 f) 101010
3.6.8 Codage ASCII Donner la liste des codages ASCII correspondants lmission par un clavier du message:
PAY(ER) F.10.0
Page 5
ETML
Systmes logiques combinatoires :
4. SYSTEMES LOGIQUES COMBINATOIRES

4.1 Les fonctions logiques de base
Pour tudier les systmes logiques, il est ncessaire de possder:
Un outil mathmatique, c'est l'algbre de Boole. Dans cet ensemble de lois mathmatiques, il n'y a que deux constantes que nous dsignerons par 0 et 1. Ces symboles 0 et 1 reprsentent deux ETATS et non deux chiffres. On utilise aussi H pour high (haut) et L pour low (bas). Un outil physique pour matrialiser les fonctions de base utilises, ce sont les circuits logiques.
Les variables sont des grandeurs qui ne peuvent prendre que deux tats (0 ou 1). Comme en algbre ordinaire, on symbolise ces variables par des lettres, par exemple :

variables d'entre : A, B, C, D, X, Y, etc... variables de sortie : F S L M Fonction Sortie Lampe Moteur, etc...
Une expression boolenne est une association de variables lies par des signes d'oprations Exemple: S = A B + C Lire S gale A et B ou C car en algbre de Boole = ET, + = OU (sera expliqu plus loin) Lorsque l'tat des sorties d'un systme logique ne dpend uniquement que de l'tat des entres et non du pass du systme, on parle de LOGIQUE COMBINATOIRE, dans le cas contraire, on parle de LOGIQUE SEQUENTIELLE.
4.2 La table de vrit (en abrg TdV)

Elle permet de connatre systmatiquement les tats que peut prendre une fonction logique pour TOUTES les combinaisons des variables. Pour n variables, nous aurons 2n combinaisons diffrentes. Exemples:

Pour 1 variable, la TdV aura 21 = Pour 2 variables, la TdV aura 22 = Pour 3 variables, la TdV aura 23 =
2 lignes 4 lignes 8 lignes
Pour 4 variables, la TdV aura 24 = 16 lignes
La partie gauche de la table de vrit contient TOUTES les combinaisons des variables (entres). La partie droite contient la valeur prise par l'expression pour chaque combinaison (sortie).
04 COMBIN_04/ 10 JUILLET 2006
Page 1
ETML
Exemple: TdV trois variables C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 S 1 1 0 1 0 0 0 1
Pour la ralisation de la TdV, on remarque que la variable A (poids faible) change chaque ligne, la variable B change toutes les deux lignes, C toutes les quatre lignes, etc...
Conseil: dans la partie gauche, toujours placer la variable de plus faible poids le plus droite, puis placer les autres variables vers la gauche dans l'ordre croissant des poids. Cette disposition vitera des ennuis par la suite.
Variables tat de d'entre la sortie
4.3 Les oprateurs logiques de base

Dfinissons tout d'abord le BLOC LOGIQUE: C'est un symbole qui exprime une relation d'opration entre les entres et les sorties sans reprsenter un circuit physique. Nous utiliserons les symboles de la norme US-MIL ainsi que les symboles de la norme CEI (commission lectrotechnique internationale). La prfrence sera donne cette dernire norme, beaucoup plus prcise ds que la complexit des circuits augmente. La norme CEI est incluse dans les logiciels DAO pour circuits lectroniques tels ORCAD, P-CAD, etc... 4.3.1 La fonction Inversion aussi appele fonction NON (NO) (INV) (inversion) On l'exprime en plaant une barre au-dessus du symbole inverser. Exemple: A qu'on lit "A barre" ou aussi "Non A". Variable non surmonte d'une barre Variable surmonte d'une barre forme vraie forme inverse ou complmente
Attention: Toute entre d'un circuit logique non raccorde (entre en l'air) se met dans l'tat "1" et est sensible aux parasites (effet d'antenne). On prendra donc garde de ne jamais laisser une entre inutilise en lair, mme si la porte nest pas utilise.
Page 2
04 COMBIN_04 / 10 JUILLET 2006
ETML
4.3.1.1 Symboles de l'inversion NORME MIL
NORME CEI
A 1 1 A A A A 1 1 A A A A
Remarque: En norme CEI, la pointe du triangle sur la ligne indique la direction de propagation de l'information. 4.3.1.2 TdV de l'inverseur A 0 1
S= A ..... .....
4.3.1.3 Formes dondes correspondantes

1 A S 0 1 0
Page 3
ETML
4.3.1.4 Exemple de circuit intgr pour linverseur 74LS04 Ce numro peut tre dcompos en trois parties.

74 LS 04
Numro de la srie TTL (Transistor Transistor Logic). Indication de la technologie utilise: Schottky faible consommation. Numro indiquant le contenu de lIC: 6 inverseurs avec le brochage suivant.
VCC
14 13 12 11 10 9 8
GND
La patte 7 doit tre relie au GND (Ground, terre, 0 V). La patte 14 doit tre relie au VCC, soit +5 V pour la srie 74. Les six inverseurs contenus dans un IC 74LS04 ne fonctionnent que si lIC est correctement aliment en 5 V entre les pattes 7 et 14. Prendre garde la numrotation des inverseurs. 4.3.2 La fonction ET (AND) Cette opration est appele multiplication ou produit logique. On l'exprime par un point (qui se lit ET), par des parenthses ou par des variables qui se suivent, comme en algbre: ABC (A + B) C ou encore : A B C 4.3.2.1 Symboles logiques dune porte ET MIL
A S=AB B B A & S=AB
AB + CD
CEI
Page 4
ETML
4.3.2.2 TdV de la porte ET B 0 0 1 1
A 0 1 0 1
S=AB ..... ..... ..... .....

1 A 0 1 B 0 S 1 0
4.3.2.4 Exemple de circuit intgr pour la porte ET 74LS08 Ce numro est dcompos de la mme manire que le 74LS04.
08
Numro indiquant le contenu de lIC: 4 portes ET avec le brochage suivant.

VCC
14 B4 13 A4 12 S4 11 B3 10 A3 9 S3 8
1 A1
2 B1
3 S1
4 A2
5 B2
6 S2
GND
Prendre garde la numrotation des portes. 4.3.3 La fonction OU (OR) Cette opration est appele addition ou somme logique. Pour l'indiquer, on utilise le signe + (se lit "ou"). A+B ou encore A B
Page 5
ETML
4.3.3.1 Symboles logiques dune porte OU MIL
A S=A+B B

CEI
A B
S=A+B
4.3.3.2 TdV de la porte OU B 0 0 1 1 A 0 1 0 1 S=A+B ..... ..... ..... .....

1 A 0 1 B 0 S 1 0
4.3.3.4 Exemple de circuit intgr pour la porte OU 74LS32 Ce numro est dcompos de la mme manire que le 74LS04.
32
Numro indiquant le contenu de lIC: 4 portes OU avec le brochage suivant.

VCC
14 B4 13 A4 12 S4 11 B3 10 A3 9 S3 8
1 A1
2 B1
3 S1
4 A2
5 B2
6 S2
GND
Prendre garde la numrotation des portes.
Page 6
ETML
4.3.4 La fonction NON-ET (NAND) C'est l'association de la porte ET avec un inverseur. Le rsultat de la fonction ET est invers en sortie.
A B
4.3.4.1 Symboles logiques dune porte NON-ET
MIL
A B S=AB A B
CEI
&
S=AB
ou
&
S=AB
4.3.4.2 TdV de la porte NON-ET
B 0 0 1 1
A 0 1 0 1
S=AB
..... ..... ..... .....

1 A 0 1 B 0 S 1 0
Page 7
ETML
4.3.4.4 Exemple de circuit intgr pour la porte NON-ET 74LS00
Ce numro est dcompos de la mme manire que le 74LS04.
00
Numro indiquant le contenu de lIC: 4 portes NON-ET avec le brochage suivant.

VCC
14 B4 13 A4 12 S4 11 B3 10 A3 9 S3 8
1 A1
2 B1
3 S1
4 A2
5 B2
6 S2
GND

4.3.5 La fonction NON-OU ou NI (NOR) C'est l'association de la porte OU avec un inverseur. Le rsultat de la fonction OU est invers en sortie. A+ B 4.3.5.1 Symboles logiques dune porte NON-OU
MIL
A B S=A+B A B
1
CEI
S=A+B A
ou
S=A+B
4.3.5.2 TdV de la porte NON-OU
B 0 0 1 1
A 0 1 0 1
A+B
..... ..... ..... .....
Page 8
ETML
1 A 0 1 B 0 S 1 0
4.3.5.4 Exemple de circuit intgr pour la porte NON-OU 74LS02
02
Numro indiquant le contenu de lIC: 4 portes OU avec le brochage suivant.

VCC
14 S4 13 B4 12 A4 11 S3 10 B3 9 A3 8
1 S1
2 A1
3 B1
4 S2
5 A2
6 B2
GND

4.3.6 La fonction OU EXCLUSIF (XOR) La porte OU EXCLUSIF a un niveau haut sa sortie lorsquil y a un nombre impair de 1 aux entres.
Pour une porte OU EXCLUSIF deux entres, la sortie est haute si une entre ou lautre est 1, mais pas les deux la fois.
AB+AB=AB
4.3.6.1 Symboles logiques dune porte OU EXCLUSIF
MIL
A B S=AB A
CEI
=1 B S=AB
Page 9
ETML
4.3.6.2 TdV de la porte OU EXCLUSIF
B 0 0 1 1
A 0 1 0 1
AB ..... ..... ..... .....

1 A 0 1 B 0 S 1 0
4.3.6.4 Exemple de circuit intgr pour la porte OU EXCLUSIF 74LS86
86 Numro indiquant le contenu de lIC: 4 portes OU EXCLUSIF avec le brochage suivant.

VCC
14 B4 13 A4 12 S4 11 B3 10 A3 9 S3 8
1 A1
2 B1
3 S1
4 A2
5 B2
6 S2
GND
Page 10
ETML
4.3.7 La fonction NON-OU EXCLUSIF ou NI EXCLUSIF (XNOR) La porte NON-OU EXCLUSIF a un fonctionnement exactement oppos celui du circuit OU EXCLUSIF.
AB+A B= AB
4.3.7.1 Symboles logiques dune porte NON-OU EXCLUSIF
MIL
A B S=AB A =1 B
CEI
A =1 S=AB
ou
4.3.7.2 TdV de la porte NON-OU EXCLUSIF
B 0 0 1 1
A 0 1 0 1
AB
..... ..... ..... .....

1 A 0 1 B 0 S 1 0
Page 11
ETML
4.3.7.4 Exemple de circuit intgr pour la porte NON-OU EXCLUSIF 74LS266
266 Numro indiquant le contenu de lIC: 4 portes NON-OU EXCLUSIF avec le brochage suivant.
VCC
14 B4 13 A4 12 S4 11 Y3 10 B3 9 A3 8
1 A1
2 B1
3 S1
4 S2
5 A2
6 B2
GND
4.4 Oprations boolennes

OU 0 + 0 = ..... 0 + 1 = ..... 1 + 0 = ..... 1 + 1 = ..... ET 0 0 = ..... 0 1 = ..... 1 0 = ..... 1 1 = ..... NON
0 = .....
1 = .....
Page 12
ETML
4.5 Mise sous forme algbrique des circuits logiques

Tout circuit logique, quelle que soit sa complexit, peut tre dcrit au moyen des oprations boolennes.
4.5.1 Exemple de mise sous forme algbrique
A B C D
.............
&
.............
&
1
.............
.............
.............
&
.............
4.6 valuation des sorties des circuits logiques

Quand on connat lexpression boolenne de la sortie dun circuit, il est possible de trouver le niveau logique correspondant nimporte lesquelles des valeurs se trouvant aux entres du circuit.
4.6.1 Exemple dvaluation Dterminons le niveau logique de la sortie du schma du paragraphe 4.5.1.
A=1 B=0 C=0 D=1
Page 13
ETML
4.7 Dtermination dun niveau de sortie daprs un diagramme

Le niveau dune sortie pour des entres donnes se dtermine galement directement daprs le diagramme du circuit, sans quil soit ncessaire de recourir lexpression boolenne. Cette mthode est particulirement indique lors de dpannage de circuits logiques.
4.7.1 Exemple Dterminons ltat de la sortie S, si les quatre entres sont 0.
A B
&
.....
.....
C D
.....
S = .....
=1 .....
4.8 Construction de circuits partir dexpressions boolennes

Il est possible de tracer directement un diagramme logique partir dune expression boolenne.
4.8.1 Exemple
Tracer le circuit qui matrialise lexpression
S = AC + B C + A BC
Page 14
ETML
4.9 Thormes de Boole
1. x 0 = ..... 2. x 1 = ..... 3. x x =..... 4. x x = ..... 5. x + 0 = ..... 6. x + 1 = ..... 7. x + x = ..... 8. x + x = ..... 9. x + y = y + x 10. x y = y x 11. x + ( y + z ) = ( x + y ) + z = x + y + z 12. x ( y z ) = ( x y ) z = x y z 13.x ( y + z ) = x y + x z
14.( w + x ) ( y + z ) = w y + w z + x y + x z 15.x + x y = x 16.x + yz = (x + y) (x + z) 17.x + x y = x + y
4.10 Thormes de De Morgan

Les thormes du mathmaticien De Morgan se rvlent dune grande utilit pour simplifier des expressions comprenant des sommes ou des produits de variables complments.

(X + Y) = X Y (X Y) = X + Y
4.10.1 Exemple dutilisation des thormes de De Morgan
Simplifier lexpression z = (A + C) (B + D)
Page 15
ETML
Simplifier lexpression z = (A + (B C))
Simplifier lexpression z = (A + BC) (D + EF)
4.10.4 Consquences des thormes de De Morgan Le premier thorme
(X + Y) = X Y
peut se traduire schmatiquement
X Y
X+Y
X Y
&
XY = X + Y
La fonction NOR peut donc tre reprsente de deux manires.
Page 16
ETML
Le deuxime thorme
(X Y) = X + Y
peut se traduire schmatiquement
X Y
&
XY
X Y
X + Y = XY
La fonction NAND peut donc tre reprsente de deux manires.
4.11 Universalit de la porte NAND

Toute expression logique est ralisable en ne recourant qu des portes NAND.
&
&
&
& & &
Page 17
ETML
1
De mme toute expression logique est ralisable en ne recourant qu des portes NOR.
1 1 1
4.12 Simplification des circuits logiques

4.12.1 Forme canonique Cest la forme sous laquelle nous allons exprimer les quations simplifier. Voici quelques exemples:

ABC + ABC AC + BC + AB + D A B + CD + A D + EF + G H
Il est noter, que dans la forme canonique, le signe de complmentation (barre) ne peut pas surmonter plus dune variable dun terme. On ne peut pas avoir par exemple:

BCD ACD
4.12.2 Simplification algbrique Ces simplifications sont faites en utilisant les thormes de De Morgan et de Boole.
Page 18
ETML
4.12.2.1 Exemple Simplifier le circuit suivant:
C B A
1 & 1 1 & 1 x
&
Page 19
ETML
4.12.2.2 Exemple
Simplifier lexpression
z = ABC + ABC + A BC
4.12.2.3 Exemple
z = (A + B)(A + B + D)D
Page 20
ETML
4.12.2.4 Exemple
z = A C (A B D ) + A BC D + A BC
4.13 Conception de circuits logiques combinatoires

Cette conception peut se faire de la manire suivante: 1. Construire la table de vrit selon la donne du problme. 2. Ecrire lexpression Boolenne relative la Tdv. 3. Simplifier lquation. 4. Simulation 5. Raliser le schma de lquation simplifie. 6. Mise en service et dpannage.
4.13.1 Construction de la Tdv Il sagit de traduire une donne de problme ou un cahier des charges dun client en une Tdv. On prendra donc soin danalyser toutes les possibilits des variables dentres. Cest certainement le point le plus important de la conception. Une Tdv ne peut tre correcte que si les donnes sont parfaitement comprises. 4.13.2 Ecriture de lexpression Boolenne Cette criture peut se faire sous deux formes:
1. Somme de produits. 2. Produit de sommes.
Page 21
ETML
4.13.2.1 Somme de produits ou forme minterme Toutes les lignes de la Tdv comportant un 1 la sortie sont additionnes logiquement pour donner lexpression Boolenne.
C 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
Y 0 1 0 0 0 0 0 1 ABC
ABC
y = ABC + A B C
4.13.2.2 Produit de sommes ou forme maxterme Toutes les lignes de la Tdv comportant un 0 la sortie sont multiplies logiquement. Pour ces lignes, toutes les variables dentre sont inverses et additionnes logiquement.
C 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
Y 0 1 1 1 1 0 1 1
A+B+C
A+B+C
y = (A + B +C) ( A + B + C )
Pour cet exemple, lexpression sous la forme minterme est plus longue et donc moins avantageuse. Chaque cas doit tre analys afin de choisir la meilleure forme.
Page 22
ETML
4.13.3 Simplification de lquation Cette simplification peut se faire de manire algbrique, en utilisant les thormes de Boole et de De Morgan.
Lquation y = ABC + ABC + ABC + ABC peut par exemple tre simplifie de la manire suivante: Le terme A B C comporte deux variables communes avec chacun des autres termes. Lalgbre de Boole nous autorise ajouter deux autres termes A B C et de mettre en facteur: y = ABC + ABC + ABC + ABC + ABC + ABC y = BC(A + A) + AC(B + B) + AB(C + C) y=BC+AC+AB y = C (B + A) + A B Le chapitre suivant nous montrera une autre mthode pour la simplification de ces quations.
4.13.4 Schma de lquation simplifie Il sagit de convertir lquation obtenue en un schma ralisable. Par exemple pour lquation obtenue au chapitre 4.13.3 :
y=BC+AC+AB Le schma comporte 3 portes ET 2 entres et une porte OU 3 entres.

C B A &
&
&
Page 23
ETML
Dans la srie TTL, les portes NON-ET sont les plus rpandues. Pour cette raison nous allons transformer le schma obtenu ci-dessus de manire nutiliser que des portes NAND. Nous utiliserons le thorme de De Morgan pour cette transformation:
C B A &
&
&
Les 3 AND 2 entres sont transformes en NAND en ajoutant un cercle aux sorties. Pour rtablir lgalit logique, il faut ajouter un cercle dinversion aux entres de la porte OR. La porte OR ayant ces entres inverses nest autre quune des reprsentations dune porte NAND deux entres. Sur le schma dfinitif, on laissera de prfrence cette reprsentation qui illustre bien la forme originelle dune somme de produit.
4.13.5 Mise en service et dpannage Il ne reste plus qu raliser le cblage pratique, pour ce faire on indique sur le schma les numros des bornes de chaques portes utilises:
A
D1a 1 2 D1b 4 5 D1c 9 10 D2a 6 13 1 2
&
&
y
12
&
8
D1d 12 D1 = 74LS00 D2 = 74LS10 Alimentation D1 D2: VCC pin 14 GND pin 7 13
D2b 11 3 4 5
&
D2c 6 9 10 11
Page 24
ETML
4.14 Tables de Karnaugh
Lalgbre de Boole est la base de la simplification de tous les circuits logiques. Une des mthodes de simplification les plus simples mettre en oeuvre est la mthode des tables ou diagrammes de Karnaugh. Cest une mthode de simplification graphique fonde sur lapplication de lalgbre de Boole. Elle comporte les tapes suivantes: 1. Dduire un minterme de la Tdv. 2. Reporter les " 1 " sur la table de Karnaugh. 3. Faire des boucles de groupes adjacents de 2, 4, 8, 2X " 1 " sur la table de Karnaugh. 4. Eliminer la ou les variables qui apparaissent avec leur complment lintrieur dune boucle et garder les variables restantes. 5. Additionner logiquement les groupes qui restent pour former le minterme simplifi.
4.14.1 Exemple pour deux entres
B 0 0 1 1
A 0 1 0 1
S 0 1 1 1
B A A
Page 25
ETML
4.14.2 Exemple pour trois entres
C 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
S 0 1 1 1 0 1 0 1
C C AB AB AB A AB C
Ou
Page 26
ETML
4.14.3 Exemple pour quatre entres
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
S 0 1 0 1 0 1 1 1 0 1 0 1 0 1 0 1
C CD AB AB AB A AB CD CD CD
Ou
Page 27
ETML
4.14.4 Quelques bouclages particuliers
C
B A 1 A 1 D
S = ............................ S = ............................
1 1 1 A 1 B 1 A 1 D
S = ............................
1 D
S = ............................
4.14.5 Etats indtermins Si dans une Tdv, une ligne correspond un cas indtermin, la sortie peut prendre la valeur " 0 " ou " 1 ". On utilisera dans les tables de Karnaugh un " X " ou " " qui pourra tre pris soit pour un " 1 " soit pour un " 0 ".
Par exemple si A est le fin-de-course droite de la table dune fraiseuse et B le fin-de-course gauche, toutes les lignes de la Tdv o A = B = 1 auront leur sortie un tat indtermin.
4.14.6 Tables de Karnaugh maxtermes 1. Dduire un maxterme de la Tdv (Attention la forme inverse).
2. Reporter les " 1 " sur la table de Karnaugh maxtermes. 3. Faire des boucles de groupes adjacents de 2, 4, 8, 2X " 1 " sur la table de Karnaugh. 4. Eliminer la ou les variables qui apparaissent avec leur complment lintrieur dune boucle et garder les variables restantes. 5. Multiplier logiquement les groupes qui restent pour former le maxterme simplifi.
Page 28
ETML
4.14.6.1 Exemple
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
S 0 0 0 1 1 1 1 1 0 1 0 1 1 1 1 1
C+D C+D C+D C+D A+B A+B A+B A A+B
Ou
Page 29
ETML
4.15 Exercices
4.15.1 Exercice sur la fonction AND
4.15.1.1 Complter le diagramme des temps Y1 4.15.1.2 Complter le diagramme des temps Y2 si lentre A est court-circuite la masse. 4.15.1.3 Complter le diagramme des temps Y3 si lentre A est court-circuite au VCC.
A & B Y
Y1
Y2
Y3
Page 30
ETML
4.15.2 Exercice sur la fonction OR
4.15.2.1 Complter le diagramme des temps Y1 4.15.2.2 Complter le diagramme des temps Y2 si lentre A est court-circuite la masse. 4.15.2.3 Complter le diagramme des temps Y3 si lentre A est court-circuite au VCC.
A >=1 B Y
Y1
Y2
Y3
Page 31
ETML
4.15.3 Exercice sur la fonction NAND
4.15.3.1 Complter le diagramme des temps Y1 4.15.3.2 Complter le diagramme des temps Y2 si lentre A est court-circuite la masse. 4.15.3.3 Complter le diagramme des temps Y3 si lentre A est court-circuite au VCC. 4.15.3.4 Complter le diagramme des temps Y4 si A et C sont court-circuites au VCC. 4.15.3.5 Complter le diagramme des temps Y5 si A et C sont court-circuites au GND.
A & B Y
Y1
Y2
Y3
Y4
Y5
Page 32
ETML
4.15.4 Exercice sur la fonction NOR
4.15.4.1 Complter le diagramme des temps Y1 4.15.4.2 Complter le diagramme des temps Y2 si lentre A est court-circuite la masse. 4.15.4.3 Complter le diagramme des temps Y3 si lentre A est court-circuite au VCC. 4.15.4.4 Complter le diagramme des temps Y4 si A et C sont court-circuites au VCC. 4.15.4.5 Complter le diagramme des temps Y5 si A et C sont court-circuites au GND.
A >=1 B Y
Y1
Y2
Y3
Y4
Y5
Page 33
ETML
4.15.5.1 Complter le diagramme des temps
4.15.5 Exercice sur les fonctions XOR et XNOR
A B
=1 S
4.15.5.2 Remplir la Tdv et trouver lapplication propose.
Nombre binaire
{ {
A1 A0
=1
& Y B1
Nombre binaire
=1
B0
A1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
A0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
B0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Y ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... .......
Page 34
ETML
D2 D1 D0

=1 =1 P
D2 0 0 0 0 1 1 1 1
D1 0 0 1 1 0 0 1 1
D0 0 1 0 1 0 1 0 1
P ....... ....... ....... ....... ....... ....... ....... .......
4.15.5.4 Complter le diagramme des temps
A B
=1 S
Page 35
ETML
P D2 D1 D0 =1
=1 =1 E
P 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
D2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
D1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
D0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
E ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... ....... .......
Page 36
ETML
4.15.6.1 Donner lquation du circuit
1 A >=1
4.15.6 Exercices de mise sous forme algbrique
1 B
& Y
4.15.6.2 Donner lquation du circuit

A B C D
&
&
>=1 Y
&
4.15.7 Exercices dvaluation des sorties ses circuits logiques A partir de lquation trouve dans lexercice 4.15.6.2 valuer la sortie du circuit si
A = 1, B = 0, C = 1 et D = 1.
Page 37
ETML
4.15.8 Exercices de dtermination dun niveau de sortie daprs un diagramme Dterminer le niveau de la sortie du circuit suivant si A = 0, B = 0, C = 1, D = 1.
A B C D
>=1
>=1
& Y
>=1
4.15.9 Exercices de construction de circuits partir dexpressions boolennes Construire les circuits
a) Y = AB(C + D)
b) Y = (A + B + CDE) + BCD
Page 38
ETML
4.15.10.1 Simplifier les expressions
4.15.10 Exercices de simplification algbrique
a) Y = (M + N)(M + P)( N + P) b) Y = ABC + ABC + BCD c) Y = ABC d) Y = A + BC e) Y = ABCD f) Y = A(B + C)D g) Y = (M + N)(M + N) h) Y = ABCD
4.15.11 Exercices de transformation de circuit en portes NAND et NOR 4.15.11.1 Construire les circuits puis les transformer en utilisant que des portes NAND a) X = BC + AC + AB
b) Y = A + BCD c) Z = P + QR d) S = AB + AB e) P = A B + AB f) Q = AB + AB g) U = AB + C + DE h) V = A + BC + D
4.15.11.2 Construire les circuits puis les transformer en utilisant que des portes NOR a) X = (A + B)(C + D)
b) Y = (A + B)C(D + E) c) Z = A(B + C)D
Page 39
ETML
4.15.12 Exercices de simplification par Karnaugh 4.15.12.1 Simplifier les expressions en utilisant les diagrammes de Karnaugh
a) X = ABC + ABC + ABC + ABC + ABC b) Y = (C + D) + ACD + ABC + ABCD + ACD c) Z = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
4.15.12.2 Donner les quations simplifies par Karnaugh relatives aux Tdv a) Table mintermes
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
X 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1
Page 40
ETML
b) Table mintermes D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Y 1 0 0 0 1 1 0 0 1 0 0 0 1 1 0 0
Z 1 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0
Page 41
ETML
c) Table maxtermes D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Y 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1
Z 1 0 1 1 1 0 1 1 0 1 1 0 1 0 1 0
Page 42
ETML
4.15.13 Exercices de conception a) Concevoir un circuit logique dont la sortie est au niveau haut seulement quand au moins deux des trois entres A, B et C sont au niveau bas.
b) Un nombre binaire de 4 bits est not A3A2A1A0 o A3, A2, A1 et A0 reprsentent chacun des bits, A0 tant le LSB. Concevoir un circuit logique qui donne une sortie haute quand le nombre binaire est suprieur 0010 et infrieur 1000. c) Trois cellules photolectriques sont claires par trois rayons lumineux (Une par rayon). Elles sont ltat haut lorsquelles sont claires et ltat bas dans le noir. Ces rayons clignotent de manire squentielle. Concevoir un circuit logique qui produit un signal haut quand les trois rayons sont allums ou teints en mme temps. d) Quatre grandes cuves dans une usine de fabrication de produits chimiques contiennent diffrents liquides chauffs. Des capteurs de niveau servent dceler le dpassement dun niveau prtabli dans les cuves A et B. Des capteurs thermomtriques surveillent la temprature des cuves C et D pour quelles ne descendent pas sous une valeur de consigne. Supposer que les capteurs de niveau sont " 0 " quand le niveau est correct et " 1 " quand il est trop haut. Supposer que les capteurs thermomtriques sont " 0 " quand la temprature est acceptable et " 1 " quand elle est trop basse. Concevoir un circuit logique qui sonne lalarme quand se produisent en mme temps un niveau trop haut dans A ou B et une temprature trop basse dans C ou D. e) Ce schma illustre un circuit dalarme dune automobile qui dtecte diverses situations non souhaitables. Les trois contacts donnent respectivement ltat de la porte du conducteur, de lallumage et des phares. Concevoir un circuit logique ayant ces trois contacts comme entres et comme sortie une alarme un si:

Les phares sont allums et lallumage est coup. La porte est ouverte et le contact dallumage est mis.
+5 V
Ouvert Ferm
Porte
+5 V Alarme Allumage
ON OFF
Circuit Logique
+5 V Phares
ON OFF
Page 43
ETML
4.15.14 Exercices de conception: Un encodeur priorit.
Un encodeur est utilis avec un microprocesseur. Il comporte 3 entres et 2 sorties. Les entres sont INT1, INT2, INT3 ; elles sont appeles signaux dinterruption et sont utilises pour grer un vnement spcial (une alarme par exemple). Les deux sorties sont C0 et C1, elles indiquent la valeur de linterruption 1. Par exemple si INT1 est "1" et tous les autres "0" alors C1=0 et C0=1. Si plusieurs signaux dinterruption sont "1" les sorties indiquent la valeur du signal qui a la plus grande priorit. Lordre des priorits est INT3 puis INT2 et enfin INT1.
Page 44
ETML
5. LES BASCULES
Les bascules :
Faisant suite notre tude de la logique combinatoire, nous abordons maintenant la logique SEQUENTIELLE.
5.1 La logique squentielle

Souvenons-nous qu'en logique combinatoire, nous avions la situation suivante :
A chaque tat des variables d'entre correspond un seul tat des variables de sortie et inversement.
La situation est diffrente avec les circuits squentiels :
A un tat des variables d'entre peut correspondre plusieurs tats diffrents des variables de sortie parce que le circuit se souvient de ses tats prcdents. Les circuits squentiels complexes sont constitus de circuits squentiels lmentaires et de circuits combinatoires. Parmi les principaux, citons :

Les fonctions mmoires Les fonctions de comptage
La fonction mmoire lmentaire est ralise par les BASCULES.
Sorties mmorises
Entres Entres Logique combinatoire Sorties Logique Mmoire combinatoire Sorties mmorises
Schma-bloc d'un circuit combinatoire
Schma-bloc d'un circuit squentiel
5.2 Les bascules

Les bascules, aussi appeles "flip-flop" sont les lments de base des systmes squentiels. Elles sont capables de MEMORISER une information logique donne sous forme d'IMPULSION. Une bascule a deux sorties dont l'une est l'inverse de l'autre. Elles se notent Q et Q .

Q est appele sortie normale
Q est appele sortie inverse

On dit que la bascule est "1" (niveau HAUT) si Q = 1 et Q = 0 On dit que la bascule est "0" (niveau BAS) si Q = 0 et Q = 1 La bascule comprend une ou plusieurs entres. Ces dernires dterminent le passage en sortie d'un tat un autre (basculement).
05 BASCULE_04/ 10 JUILLET 2006
Page 1
ETML

Les bascules :
Lorsqu'une impulsion modifie l'tat de la sortie, la sortie reste dans cet tat aprs l'impulsion : c'est la mmoire de la bascule. La bascule n'a que deux tats de sortie :

Q = 0 et Q = 1 Q = 1 et Q = 0 Les tats Q =1 et Q =1 ou Q = 0 et Q = 0 ne peuvent exister dans un fonctionnement normal.
Q Entres Q
Sortie normale
Sortie inverse
5.3 La bascule RS
R signifie RESET ou Remise Zro (RAZ) S signifie SET ou Remise un (RAU)
5.3.1 Schmas portes NAND
&
& R
5.3.2 Symbole gnral

S
Page 2
05 BASCULE_04 / 10 JUILLET 2006
ETML
5.3.3 TdV
Les bascules :
R
0 0 1 1
Q ..... ..... ..... .....
Q
..... ..... ..... .....
0 1 0 1
5.3.4 Fonctionnement
On a au dpart S = 1 et R = 1 Q = 0, Q = 1
Si on donne une impulsion S = 0, le systme bascule et Q = 1, Q = 0, cet tat reste mmoris aprs l'impulsion de commande.
Une nouvelle impulsion 0 sur S ne changera rien.
Une impulsion 0 sur R fait basculer les sorties et Q = 0, Q = 1. Une nouvelle impulsion 0 sur R ne change rien. Si on applique simultanment 0 sur S et R , les sorties Q et Q sont un mais ne mmorisent pas cet tat instable; la premire impulsion qui disparat laisse la priorit l'autre. Si elles disparaissent en mme temps, c'est le hasard et le temps de commutation des composants qui vont dterminer Q et Q . R = S = 0 est INTERDIT.
5.3.5 Application : l'interrupteur sans rebondissement
& &
Q Q
Ce systme donne en sortie une commutation franche. De plus, avec les deux sorties Q et Q , on dispose d'une sortie qui recopie la position de l'interrupteur et d'une sortie qui recopie l'inverse de la position de l'interrupteur.
Page 3
ETML
Les bascules :
5.3.6 Diagramme des temps ou chronogramme Il permet de connatre tout instant l'tat des sorties en fonction des tats d'entres
S
0
R
0 1
Q
0 1
Q
0
5.3.7 Le signal d'horloge Les bascules que nous venons d'tudier sont dites asynchrones, c'est--dire :
Les sorties peuvent changer d'tat tout moment quand une ou plusieurs entres changent et sans aucune autre dpendance.
Dans un systme synchrone, un signal supplmentaire appel signal d'horloge (en anglais CLOCK ou CLOCK PULSE) et not CLK va imposer le moment exact ou la sortie change d'tat. Le signal d'horloge est une suite d'impulsions carres ou rectangulaires
1 0
Page 4
ETML

Les bascules :
Le moment o la sortie change d'tat s'appelle TRANSITION La transition peut se faire pendant que le signal d'horloge est gal 1 mais le plus souvent :
Quand le signal d'horloge passe de 0 1, on parle alors de front montant (positive edge) Quand le signal d'horloge passe de 1 0, on parle alors de front descendant (negative edge)
Nous trouverons sur les schmas les symboles suivants sur l'entre d'horloge :
LATCH
C1
Le signal de sortie peut changer d'tat en fonction des modifications des signaux d'entre pendant que l'impulsion d'horloge vaut 1. On parlera alors de bascule transparente (LATCH). Mme situation que prcdemment mais pendant que l'impulsion d'horloge vaut 0.
LATCH C1
CLK
La bascule est active seulement pendant le front montant de l'horloge (POSITIVE EDGE TRIGGERED) (Entre dynamique)
C1
CLK C1
La bascule est active seulement pendant le front descendant de l'horloge (NEGATIVE EDGE TRIGGERED) (Entre dynamique)
Il est noter que la majorit des systmes numriques existants sont synchrones. On parlera alors de systmes SEQUENTIELS par opposition aux systmes combinatoires dj tudis.
Page 5
ETML
5.4 La bascule RS synchronise
5.4.1 Schma portes NAND
Les bascules :
& &
LATCH
& &
5.4.2 Fonctionnement La sortie ne peut changer d'tat que si on a une impulsion S = 1 ou R = 1 pendant
que LATCH = 1. S = R = 1 interdit pendant que LATCH = 1.

5.4.3 Symboles gnraux
S LATCH R
1S C1 1R
S CLK
1S C1 1R
Correspond au schma ci-dessus.
Transition pour front positif d'horloge.
S LATCH R
1S C1 1R
S CLK
1S C1 1R
Bascule transparente pour LATCH = 0
Transition pour front ngatif d'horloge.
Page 6
ETML
5.5 La bascule D
5.5.1 Schma portes NAND
D & &
Les bascules :
LATCH
& & 1
La version reprsente ci-dessus est une bascule D transparente (D LATCH).

5.5.2 Symboles gnraux
D LATCH
1D C1
D CLK
1D C1
Bascule D transparente. (D LATCH)

5.5.3 TdV de la bascule D
Bascule D avec transition sur front positif
D 0 1
Q ..... .....
Q
..... .....
L'entre est recopie la sortie Q en synchronisation avec l'horloge

5.5.4 Fonctionnement de la bascule D Le fonctionnement est identique la bascule RS synchronise mais dans ce cas, il n'y a pas le dsavantage de l'tat interdit R = S = 1. Cette bascule est couramment utilise dans les compteurs et les registres dcalage ou pour saisir des donnes passagres.
Une impulsion sur CLK mmorise sur Q l'information se trouvant sur D.
Page 7
ETML
5.6 La bascule JK
5.6.1 Symboles de la bascule JK
J LATCH K 1J C1 1K
Q
Les bascules :
J CLK K
1J C1 1K
Bascule JK transparente
Bascule JK dclenche par front descendant
5.6.2 Equation de la bascule JK La sortie de cette bascule peut tre obtenue en utilisant l'quation suivant.
Q + = JQ + KQ
Nous dsignons par Q l'tat de la sortie avant la transition et par Q+ l'tat de la sortie aprs la transition. Nous pouvons remplir la TdV de la JK en utilisant cette quation.
5.6.3 TdV de la bascule JK
J 1) 2) 3) 4) Nous constatons :

K 0 1 0 1
Q+ ..... ..... ..... .....
0 0 1 1
Ligne 1): Il n'y a pas de changement, la sortie reste stable Ligne 2) et 3): La sortie Q aprs transition copie l'tat de J Ligne 4): chaque transition, Q est invers, la bascule fonctionne en diviseur par 2. Dans ce mode, on parle de bascule bistable.
Page 8
ETML
Les bascules :
5.6.4 Universalit de la bascule JK La bascule JK peut tre considre comme la bascule universelle. Les entres J et K remplissent les mmes fonctions que les entres R et S de la bascule RS, la mise de J et K "1" ne pose par contre aucun problme.
Le schma suivant nous montre le cblage de la bascule JK fonctionnant comme une bascule D.
D CLK Q C1 1K
Q
1J
Le schma ci-dessous nous montre l'utilisation de la bascule JK en bascule bistable.

VCC CLK 1J C1 1K
Q
Q T
Q
5.6.5 La remise 0 et la remise 1 (CLEAR et PRESET) Certaines bascules sont quipes d'entres pour la remise 0 ou 1 ou les deux. Ces entres sont asynchrones. Elles sont alors prioritaires sur les autres entres dont l'horloge et agissent immdiatement.
J CLK K CLR 1J C1 1K R
Q
PRE CLK D CLR
S C1 1D R
Bascule JK avec clear
Bascule D avec clear et Preset
Page 9
ETML
5.7 Exercices
5.7.1 Exercice sur la bascule RS
S
Les bascules :
Dessiner le chronogramme des sorties Q et Q .

R
5.7.1.1
1
S
0 1
R
0 1 Q 0 1
Q
0
5.7.1.2
1
S
0 1
R
0 1 Q 0 1
Q
0
Page 10
ETML
5.7.2 Exercice sur la bascule RS synchronise
S
Les bascules :
1S C1 1R
Q

LATCH R
5.7.2.1
1 S 0 1 R 0 1 LATCH 0 1 Q 0 1
Q
0
5.7.2.2
1 S 0 1 R 0 1 LATCH 0 1 Q 0 1
Q
0
Page 11
ETML
S CLK R
Les bascules :
1S C1 1R
Q
5.7.2.3
1 S 0 1 R 0 1 CLK 0 1 Q 0 1
Q
0
5.7.2.4
1 S 0 1 R 0 1 CLK 0 1 Q 0 1
Q
0
Page 12
ETML
S CLK R
Les bascules :
1S C1 1R
Q
5.7.2.5
1 S 0 1 R 0 1 CLK 0 1 Q 0 1
Q
0
5.7.2.6
1 S 0 1 R 0 1 CLK 0 1 Q 0 1
Q
0
Page 13
ETML
Les bascules :
5.7.3 Exercice sur la bascule D
D CLK
1D C1
5.7.3.1
1 D 0 1 CLK 0 1 Q 0 1
Q
0
5.7.3.2
1 D 0 1 CLK
0 1 Q 0 1
Q
0
Page 14
ETML
5.7.4 Exercice sur la bascule D transparente
D LATCH
Les bascules :
1D C1
5.7.4.1
1
D
0 1
LATCH
0 1
Q
0 1
Q
0
5.7.4.2
1 D 0 1 LATCH 0 1 Q 0 1
Q
0
Page 15
ETML
D CLK
Les bascules :
1D C1
Q
5.7.5.1
1 D 0 1 CLK 0 1 Q 0 1
Q
0
5.7.5.2
1 D 0 1 CLK 0 1 Q 0 1
Q
0
Page 16
ETML
D CLK
Les bascules :
1D C1
5.7.6.1
1 D 0 1 CLK 0 1 Q 0 1
Q
0
5.7.6.2
1 D 0 1 CLK 0 1 Q 0 1
Q
0
Page 17
ETML
5.7.7 Exercice sur la bascule JK Dessiner le chronogramme de la sortie Q.
J CLK K
Les bascules :
5
Q
1J C1 1K
5.7.7.1
1 J 0 1 K 0 1 CLK 0 1 Q 0
5.7.7.2
1 J 0 1 K 0 1 CLK 0 1 Q 0
Page 18
ETML
5.7.8 Exercice sur la bascule JK avec CLR et PRE Dessiner le chronogramme de la sortie Q.
PRE J CLK K CLR
Les bascules :
Q
S 1J C1 1K R
5.7.8.1
1 PRE 0 1 CLR 0 1 J 0 1 K 0 1 CLK 0 1 Q 0
5.7.8.2
1 PRE 0 1 CLR 0 1 J 0 1 K 0 1 CLK 0 1 Q 0
Page 19
ETML
5.7.9 Application des bascules: discriminateur de sens
Noir = 1 Blanc = 0
Les bascules :
Capteur S1 Capteur S2
Diagramme temporel pour une rotation droite

1 S1 0 1 S2 0
Diagramme temporel pour une rotation gauche

1 S1 0 1 S2 0
Raliser un montage dons la sortie est 1 pour une rotation droite et 0 pour une rotation gauche. (Ce montage peut tre ralis en utilisant une seule bascule tudie au chapitre 5.
Page 20
ETML
6. LES COMPTEURS
6.1 Introduction
Les compteurs :
Les compteurs sont des circuits lectroniques numriques importants. Ce sont des circuits logiques squentiels et sont construits en utilisant des bascules. Les caractristiques principales des compteurs numriques sont les suivantes:

Capacit maximum de comptage Comptage direct ou dcomptage Fonctionnement synchrone ou asynchrone Fonctionnement permanent ou arrt automatique
6.2 Compteur propagation

Les compteurs numriques ne comptent quen binaire ou en code binaire. Par exemple un compteur 0 15 en dcimal a la squence suivante en binaire: 0000-0001-0010-0011-0100-0101-0110-0111-1000-1001-1010-1011-1100-1101-1110-11110000- ... Un tel compteur est appel modulo 16. Le modulo dun compteur est sa capacit, on utilise parfois labrviation mod (Un compteur mod 16). 6.2.1 Schma dun compteur modulo 16 bascules JK
1 1J CLK 1 C1 1K
Q
QA
1 1J C1 1 1K
QB
1 1J C1
QC
1 1J C1
QD
1K
Q
1K
Q
6.2.2 Chronogramme
CLK QA QB QC QD
06 COMPTEUR_04/ 10 JUILLET 2006
Page 1
ETML
Les compteurs :
6.2.3 Fonctionnement Les quatre bascules JK sont montes en mode .......................... et leurs sorties sont appliques aux entres d'horloge du flip-flop suivant. Le dclenchement des bascules se propage dans le compteur, pour cette raison on parle de compteur propagation. Il s'coule un certain temps entre le front descendant de l'horloge et le dclenchement des flipflops suivants, c'est donc un type de compteur asynchrone, dans la mesure o toutes les bascules ne dclenchent pas exactement en accord avec les impulsions d'horloge. Notons encore, que chaque cellule divise la frquence de son entre par deux. 6.2.4 Exercice sur le compteur asynchrone Complter le chronogramme et donner la squence du compteur ci-dessous.
1 1J CLK 1 C1 1K
Q
QA
1 1J C1 1 1K
QB
1 1J C1
QC
1 1J C1
QD
1K
Q
1K
Q
CLK
QA QB QC QD
6.2.5 Exercice sur le compteur asynchrone Complter le chronogramme et donner la squence du compteur ci-dessous.
1 1J CLK 1
&
QA 1
QB
1 1J C1
QC
1 1J C1
QD
1J C1
Q
C1 1K CLR
1
1K CLR
1K CLR
1K CLR
Page 2
06 COMPTEUR_04 / 10 JUILLET 2006
ETML
CLK QA QB QC QD
Les compteurs :
6.3 Compteurs parallles

Comme il a t mentionn, l'inconvnient prsent par le compteur propagation asynchrone est le dlai qui existe au cours des basculements successifs. Ce dlai peut tre supprim en montant les flip-flops de manire ce que toutes les entres d'horloge soient relies entre elles et au signal d'horloge. De cette manire le fonctionnement de ce type de compteur est synchrone. 6.3.1 Schma dun compteur modulo ........... bascules JK
QA J C1 Q J C1 K Q
QB
& J C1 K Q
QC
CLK
6.3.2 Chronogramme
CLK
QA QB QC
Page 3
ETML
6.4 Conception de compteurs synchrones
Les compteurs :
La conception de compteurs synchrones peut tre faite en utilisant des bascules JK. L'exemple suivant illustre une mthode de recherche du circuit partir d'un cycle donn. 6.4.1 Cycle du compteur La premire tape consiste poser le cycle que l'on dsire obtenir, par exemple:
6.4.2 Tdv du compteur A partir de l'quation du flip-flop JK, il est possible de trouver les tats de J et de K en fonction de Q et Q+ (tat futur).
Q + = J Q + KQ
Q 0 0 1 1 Q+ 0 1 0 1 J ..... ..... ..... ..... K ..... ..... ..... .....
De ce tableau, il est maintenant possible de remplir la Tdv du compteur:
QC 0 0 1 1
QB 0 1 0 1
QA 1 1 1 1
QC+ 0 1 1 0
QB+ 1 0 1 0
QA+ 1 1 1 1
JC ..... ..... ..... .....
KC ..... ..... ..... .....
JB ..... ..... ..... .....
KB ..... ..... ..... .....
JA ..... ..... ..... .....
KA ..... ..... ..... .....
Toutes les autres lignes sont des tats indtermins. Il est maintenant possible de trouver aprs simplification les quations des entres J et K des bascules JK.
Page 4
ETML
6.4.3 Simplification des entres J et K Pour lexemple ci-dessus, nous trouvons: JA = .......... KA = .......... JB = .......... KB = .......... JC = .......... KC = ..........
Les compteurs :
6.4.4 Schma logique du compteur 1 - 3 - 5 - 7
6.4.5 Contrle des tats indtermins Il reste maintenant une dernire tape dans la conception de notre compteur, consistant vrifier les tats indtermins. Cette tape est importante, le compteur pouvant sengager dans une boucle indsirable, ne rpondant pas au cahier des charges. Pour notre exemple nous pourrions avoir un cycle " parasite " 2 - 4 -2 - ... Nous allons remplir la Tdv complte de notre compteur: QC 0 0 0 0 1 1 1 1 QB 0 0 1 1 0 0 1 1 QA QC+ QB+ QA+ 0 1 0 1 0 1 0 1 ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... JC ..... ..... ..... ..... ..... ..... ..... ..... KC ..... ..... ..... ..... ..... ..... ..... ..... JB ..... ..... ..... ..... ..... ..... ..... ..... KB ..... ..... ..... ..... ..... ..... ..... ..... JA ..... ..... ..... ..... ..... ..... ..... ..... KA ..... ..... ..... ..... ..... ..... ..... .....
Page 5
ETML
Marche suivre: a) Remplir J et K selon les quations trouves ( 6.4.3 ) b) Remplir Q+ en utilisant lquation de la JK ( 6.4.2 )
Les compteurs :
c) Extraire le cycle complet du compteur, par exemple sous la forme utilise dans 6.4.1.:
Cette solution n'est pas unique et nous allons supposer que les quations trouves sont: JA = 0 KA = 0 JB = 1 KB = 1 JC = QB KC = QB
6.4.6 Schma logique du compteur 1 - 3 - 5 - 7
Page 6
ETML
6.4.7 Contrle des tats indtermins QC 0 0 0 0 1 1 1 1 QB 0 0 1 1 0 0 1 1 QA QC+ QB+ QA+ 0 1 0 1 0 1 0 1 ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... ..... JC ..... ..... ..... ..... ..... ..... ..... ..... KC ..... ..... ..... ..... ..... ..... ..... ..... JB ..... ..... ..... ..... ..... ..... ..... ..... KB ..... ..... ..... ..... ..... ..... ..... .....
Les compteurs :
JA ..... ..... ..... ..... ..... ..... ..... .....
KA ..... ..... ..... ..... ..... ..... ..... .....
Cycle complet du compteur:
Page 7
ETML
Les compteurs :
6.4.8 Exercice sur les compteurs parallles utilisant des bascules JK Raliser un compteur dont le cycle est 1 - 2 - 3 - 1 - ... si S = 0 et le cycle 1 - 3 - 2 - 1 - ... si S = 1. (S est une entre donnant le sens du compteur) 6.4.9 Exercice sur les compteurs parallles utilisant des bascules D Raliser un compteur dont le cycle est 1 - 2 - 3 - 1 ...
Page 8
ETML
7. Logique programmable
7.1 Introduction
Logique programmable :
Circuits Logiques Programmables = Programmable Logic Devices = PLD L'apparition de circuits logiques programmables a considrablement boulevers la conception des systmes numriques lectroniques. Grce cette technique, il est maintenant possible de rsoudre un problme numrique avec un minimum de circuits intgrs et un maximum de flexibilit. La personnalisation d'une application est maintenant possible sans pour autant redvelopper la partie matrielle, donc moindre frais. Historiquement, les premiers circuits logiques programmables ont t au dbut des annes 60, les matrices diodes avec leurs fusibles. L'utilisation de PLDs s'est de plus en plus rpandue ces dix dernires annes et aujourd'hui (2006) il est rare de ne pas rencontrer de tel circuit sur un nouveau dveloppement numrique. Afin de bien pouvoir comparer les diffrentes techniques, nous allons rsoudre le mme problme en utilisant tout d'abord les circuits numriques traditionnels puis en utilisant un PLD. La mme approche sera faite pour un systme combinatoire et pour un systme squentiel.
7.2
Concept de base1
Un circuit de logique programmable (PLD) est un circuit intgr qui peut tre programm afin d'excuter des fonctions logiques spcifiques. La plupart des PLDs sont constitus de deux rseaux de portes logiques, un rseau AND suivi d'un rseau OR. Les quations des fonctions programmes sont crites sous la forme minterme ou somme de produits. (Voir cours d'lectronique numrique - Systmes logiques combinatoires).
Extrait d'Electronique Industrielle Fernand Domin ETML
07 PLD_04/ 10 JUILLET 2006
Page 1
ETML
7.3 Convention de notation1
Logique programmable:
La structure des PLDs tant trs diffrente de celle des portes TTL ordinaires, de nouvelles notations logiques ont t dveloppes. Exemple: S = A B C
A B C
A B C
S = ABC
X X X
S = ABC
Reprsentation standard
Reprsentation pour PLD
La porte AND est appele une ligne de
produits.
Les lignes verticales sont les entres du
PLD.
Les "X" reprsentent des fusibles. Les fusibles relient les entres du PLD
aux entres de la porte AND Lors de la programmation d'un PLD un fusible indsirable est ouvert et le "X" disparat. Exemple: S = A B
Fusible program (Ouvert) A B C X X
S = AB
Fusible non-programm (Intact)
Extrait d' Electronique Industrielle Fernand Domin ETML

07 PLD_04 / 10 JUILLET 2006
Page 2
ETML
7.4 Les diffrents types de PLDs
Nous pouvons citer trois types de base de PLDs: 7.4.1
PROM: Programmable Read Only Memories.2
Ce sont des PLDs en lecture seule, qui peuvent servir stocker des programmes fixes ou tre utilises pour des applications logiques. Dans ce cas, le rseau AND est fixe et le rseau OR est programmable.
B Fusible OR
AB AB AB AB
Hard AND
F1
F2
F3
F4
Sur cet exemple les sorties ont pour quations: F1 = ........................................................................................................... F2 = ........................................................................................................... F3 = ........................................................................................................... F4 = ...........................................................................................................
Extrait de Programmable Logic Devices Databook and Design Guide National Semiconductor
07 PLD_04/ 10 JUILLET 2006
Page 3
ETML
7.4.2
PLA: Programmable Logic Array.3
Les deux rseaux AND et OR sont programmable.
B Fusible OR
A AB B AB
Fusible AND
F1
F2
F3
F4
07 PLD_04 / 10 JUILLET 2006
Page 4
ETML
7.4.3
PAL: Programmable Array Logic.4
Le rseau AND est programmable et le rseau OR est fixe.
B Hard OR
AB
A B AB AB
Fusible AND F1 F2 F3 F4
07 PLD_04/ 10 JUILLET 2006
Page 5
ETML
7.5 Explication de la marche suivre
7.5.1 Exemple Pour illustrer les procdures suivre pour la programmation d'un PLD, prenons un exemple simple. Ralisons un circuit deux entres et quatre sorties dont les quations sont:
F1 = A
F2 = AB F3 = A + B F4 = AB + AB
7.5.2 Choix du PLD Il faut maintenant choisir un PLD permettant de raliser notre problme. Il faut donc qu'il ait au moins 2 entres et 4 sorties. Prenons par exemple de notre stock un PAL de la marque AMD:5
PAL CE 16 V 8 H - 25
Type de la famille Technologie: CMOS Eletrically Erasable Nombre d'entres Type des sorties V = Versatile (Bidirectionnelles) Nombre de flip-flops Puissance H = Half Power (90 mA) Vitesse -25 = 25 ns tPD
Ce PLD comporte donc 16 entres dont 8 peuvent tre utilises en sortie ou entre-sortie.
Voir PAL Device Data Book and Design Guide AMD

07 PLD_04 / 10 JUILLET 2006
Page 6
ETML
7.5.3 Compilation Il s'agit maintenant de dterminer les fusibles "griller". Ce travail pourrait tre fait la main mais serrait considrable. C'est pourquoi il existe plusieurs programmes capables de gnrer une liste de fusibles "griller" partir de:

Equations boolennes Table de vrit Graphes d'tat Logigrammes VHDL ...
Au terme de cette compilation, un fichier contenant les informations ncessaires la programmation du PLD est gnr. Il peut tre de type "JEDEC" et portant l'extension .JED. 7.5.4 Programmation Il s'agit maintenant d'utiliser le fichier contenant les fusibles griller pour programmer notre PLD. Cette opration peut tre faite sur un programmeur universel, command par un logiciel. Il faudra alors choisir le bon type du PLD, charger le fichier "JEDEC" et programmer le PLD. 7.5.5 Applications La conception d'un circuit lectronique numrique combinatoire ou squentiel ne se fait aujourd'hui qu' l'aide de logique programmable. Le prix du dveloppement et du hardware, l'conomie de volume ainsi que la facilit de mise en application sont les principaux avantages de cette technique. De mme une conception particulire peut tre trs simplement modifie pour un autre client, et cela uniquement par une nouvelle programmation et sans aucune modification du hardware.
07 PLD_04/ 10 JUILLET 2006
Page 7
ETML
8. LE CIRCUIT INTEGRE 555
Le circuit intgr 555 :
Appel MINUTERIE ou TIMER, ce circuit intgr est trs polyvalent. Ses deux fonctionnements de base sont:

Multivibrateur monostable Multivibrateur astable
Lorigine du nom " 555 " vient du diviseur interne de tension, constitu de trois rsistances de 5 k. Ce diviseur permet de dfinir deux seuils, 1/3 VCC et 2/3 VCC.
8.1 Brochage
Masse / Ground - 1 Enclenchement / Trigger - 2 Sortie / Output - 3 Rinitialisation / Reset - 4 8 - Vcc 7 - Dcharge / Discharge 6 - Seuil / Threshold 5 - Tension de commande Control Voltage
La tension d'alimentation Vcc peut tre comprise entre 4,5 et 18 V
8.2 Schma bloc

VCC
VCC 5k Control voltage Treshold 5k + Trigger 5k < 1/3 VCC Reset Discharge R Preset Q Output S + Q > 2/3 VCC
GND
08 555_04/ 10 JUILLET 2006
Page 1
ETML
8.4.2 Fonctionnement Au repos borne 3 =0V bornes 6 et 7 = 0 V borne 2 = VCC
Ds que l'on envoie une impulsion < 1/3 Vcc sur 2, la sortie 3 passe 1. Le condensateur C se charge travers R car le transistor Q est bloqu. Au moment o UC atteint 2/3 Vcc, la sortie 3 revient 0, le transistor Q conduit et le condensateur est dcharg, on se retrouve l'tat de repos. La dure d'impulsion se calcule par
t = 1,1 R C avec t en [s] R en [] C en [F] Remarque: Dans tous les cas, la dure de l'impulsion Trigger sur borne 2 devra tre plus courte que l'impulsion de sortie. 8.4.3 Diagramme des temps. (pour Vcc = 5 V)
Trigger (2) VCC
1/3 VCC Output (3) VCC t
Threshold (6) Discharche (7) 2/3 VCC
08 555_04/ 10 JUILLET 2006
Page 3
ETML
8.3 Description des bornes du circuit

1 - GND = masse. Cette patte doit tre relie la masse de lalimentation. 2 - TRIGGER = enclenchement. Cette entre sert lenclenchement du circuit, elle provoque un tat de sortie haut. Le niveau de repos de lentre TRIGGER doit tre haut. Lenclenchement a lieu si la tension descend au-dessous de 1/3 VCC (1/2 Vref si une tension est applique la broche 5). La dure de la temporisation ne peut tre infrieure la dure de limpulsion denclenchement. 3 - OUTPUT = sortie. Cette sortie peut dlivrer ou absorber un courant de 200 mA. 4 - RESET = remise zro. Cette entre permet de remettre zro la sortie et provoque la mise en conduction du transistor de dcharge, ce qui revient mettre la broche 7 la masse. Si cette entre RESET nest pas utilise, on la connectera au VCC afin dviter des remises zro intempestives du 555 par des parasites. 5 - CONTROL VOLTAGE = tension de rfrence. Cette entre permet de modifier les seuils 1/3 VCC et 2/3 VCC. Les seuils deviennent Vref et Vref. Si cette entre nest pas utilise, on placera un condensateur entre cette broche et la masse (10 nF). Il aura pour effet de stabiliser la tension interne de rfrence. 6 - THRESHOLD = seuil. Entre du comparateur 2/3 VCC. Lorsque la tension de cette entre dpasse 2/3 VCC (Vref si une tension est applique la broche 5) la sortie est remise zro et la broche 7 est mise la masse. 7 - DISCHARGE = dcharge. En fin de temporisation ou aprs une impulsion de RESET, la sortie passe ltat bas et un transistor interne NPN, metteur la masse, devient conducteur. Cette broche 7 est utilise pour la dcharge du condensateur externe de temporisation. 8 - + VCC = Alimentation du circuit entre + 4,5 et 18 V.
8.4 Le fonctionnement en monostable

Lapplication du 555 en monostable (ou temporisateur) est lorigine de la conception du circuit. Elle permet des temporisations dune dure de 1 s 1 h. 8.4.1 Schma
VCC R C 6 7
8 3
555
2 1 5 10nF
Page 2
08 555_04 / 10 JUILLET 2006
ETML
8.4.4 Exemple dapplication comme monostable Le 555 peut dtecter, sil est branch comme sur cet exemple, une impulsion manquante dans un train dimpulsions de frquence fixe et connue. La sortie est ltat haut tant que la tension de la capacit ne dpasse pas les 2/3 VCC. Chaque impulsion dentre dcharge le condensateur et enclenche la temporisation (t = 1.1 R C). Il suffit quune impulsion soit absente du train pour que le condensateur se charge et que la sortie passe momentanment ltat bas, annonant ainsi lerreur. Une erreur se produira galement si la frquence devient trop basse. On peut ainsi dtecter par exemple une vitesse de rotation dun moteur trop lente.
VCC R 6 7 Entre C 2 1
8 3
555
5 10nF
Trigger (2) VCC
1/3 VCC Output (3) VCC t
Threshold (6) Discharche (7) 2/3 VCC
Sur cet exemple, si R = 1 k et C = 100 nF et que le train dimpulsions soit gnr par un capteur donnant 1000 impulsions par tour, quel doit tre la vitesse minimum du moteur pour que le circuit ne donne pas derreur?
Page 4
08 555_04 / 10 JUILLET 2006
ETML
8.5 Le fonctionnement en astable

8.5.1 Schma
VCC RA
4 7 8 3
RB
6 2
555
5 1
8.5.2 Fonctionnement Ds qu'il est mis sous tension, ce systme gnre des signaux rectangulaires. Supposons la sortie 3 au niveau 1 donc le transistor Q1 est bloqu. Le condensateur se charge travers RA + RB.

Quand UC atteint 2/3 VCC, la sortie 3 passe 0 V, le transistor Q1 est conducteur. Le condensateur se dcharge travers RB Quand UC descend en dessous de 1/3 VCC, la bascule RS est remise 0 par l'entre 2 et la sortie repasse 1. C se recharge travers RA + RB et le cycle recommence
Remarque: le condensateur se charge travers RA + RB mais se dcharge seulement travers RB. Donc, pour une priode, la sortie restera plus longtemps 1 qu' 0. On produit un signal rectangulaire.
08 555_04/ 10 JUILLET 2006
Page 5
ETML
Nous appellerons le temps o la sortie est gale 1 "tch" pour temps de charge et le temps o la sortie est gale 0 "tdech" pour temps de dcharge. Ainsi on obtient:
tch = 0,7 (RA + RB) C tdech = 0,7 RB C et la priode ce qui donne la frquence avec t en [s] C en [F] R en [] T en [s] f en [Hz] Attention: la frquence maximum laquelle le 555 peut fonctionner en astable est 200 kHz T = tch + tdech = 0,7 (RA + 2 RB) C
f =
1 143 . = T ( R A + 2 RB ) C
Nous pouvons exprimer le rapport cyclique ou le facteur de forme du signal de sortie par:
D=
ou
D=
t ch 100 T
RA + RB 100 RA + 2RB
avec D en [%] tch et T en [s] RA et RB en []
Page 6
08 555_04 / 10 JUILLET 2006
ETML
9 LES MMOIRES
9.1 Terminologie des mmoires
Bit :
Les Mmoires :
Binary digit, cest lunit logique ; il peut prendre la valeur 1 ou 0.
Cellule mmoire : Cellule lectrique qui stocke un seul bit. Exemple : bascule, condensateur , point aimantable sur bande ou disque magntique. Mot mmoire : Groupe de bits correspondant une instruction ou une donne. Par exemple un registre form de 8 bascules peut tre considr comme un mot mmoire de 8 bits. La longueur des mots schelonne habituellement de 4 128 bits selon le type de microprocesseur. Mot de 8 bits. Cest la longueur de mot la plus usuelle. Quantit de bits que la mmoire peut mmoriser. Exemple1 : une mmoire de 4 Mbytes mmorise 4 106 8 = 32 106 bits. Exemple2 : une mmoire de 4096 mots de 14 bits mmorise 57344 bits. Nombre permettant de localiser physiquement un mot en mmoire. Adresse Contenu de la mmoire 0 0 Mot 0 0 1 Mot 1 1 0 Mot 2 1 1 Mot 3 etc... etc... Dure pour faire une opration de lecture, ce temps est dsign pat tACC.
Octet ( byte ) : Capacit :
Adresse :
Temps daccs :
9.2 Fonctionnement dune mmoire lectronique:

Les mmoires sont des circuits intgrs de forte densit dintgration capables de stocker de linformation sous forme binaire. Elles sont ralises en technologie bipolaire ou CMOS (voir les 16.3 16.7) . Il y a, en ce qui concerne leur organisation, deux grandes familles : les mmoires accs parallle ou sriel. Dans les mmoires srielles il existe plusieurs protocoles de communication, les plus rpandus tant I2C-Bus, SPI-Bus, Microwire-Bus.
Vcc
Vcc Bus de Donnes
Bus dAdresses
CS R/W
Gnd Mmoire parallle
09 MEMOIRES_04/ 10 JUILLET 2006
OE
Clk Serial Data&Adr In/Out Chip Enable

Gnd Mmoire srielle (I2C-Bus)
Page 1
ETML
Avantages Mmoire parallle Grande capacit. Trs rapide. Encombrement ; ncessite beaucoup de signaux de commande
Les Mmoires :
Inconvnients
Mmoire srielle Encombrement trs rduit ; ncessite peu de signaux de commande ; bonne immunit aux parasites Trs lente
9.2.1
Architecture des mmoires

OE
Registre 0 Registre 4
Slection de Range
A0 A1
Decodeur 1:4
Range 0
CS
Bus de donnes
Range 1
Registre 1
Range 2 Range 3
Registre 5
Tampon de sortie
D7 D6 D5 D4 D3 D2 D1 D0
Slection de Colonne
A2 A3
Decodeur 1:4
Colonne 0 Colonne 1 Colonne 2 Colonne 3
Cette architecture est prsente aussi bien dans une mmoire parallle que dans le cur dune mmoire srielle. 9.2.2 Signaux de commande des mmoires parallles
/CS
Adresse
/OE
R/W
Donnes
tCSA
/CS
Adresse
/OE
R/W
tCW
Dout
Donnes
Din
Cycle de lecture
Cycle dcriture
Page 2
ETML
Les Mmoires :
9.2.3 Signaux de commande des mmoires srielles ( protocole I2C-Bus) SCL = Serial clock SCL
SDA
Start
MSB
R/W
ACK Stop
SDA = Serial Data In/Out
R/W = 0 : Ecriture
R/W = 1 : Lecture
Cycle de lecture ou dcriture
9.3 Mmoires vives : RAM

RAM = Random Access Memory , c--d. mmoire accs alatoire. Cette appelation qui parat dsute aujourdhui rappelle que les RAM furent les premires mmoires accs alatoire contrairement aux bandes magntiques par exemple qui ont un accs purement squentiel. Les RAM sont des mmoires vives dans lesquelles on peut lire ou crire des donnes.Elles servent au stockage temporaire dinformations numriques. Leur conteneu peut changer continuellement mesure de lexcution du programme. Elles doivent donc tre rapides pour ne pas ralentir le fonctionnement de lordinateur. Ce sont des mmoires dites volatiles car elles perdent leur contenu aussitt que lon coupe leur tension dalimentation. Il arrive assez frquement que lon utilise une pile ou une batterie pour viter de perdre leur contenu la mise hors tension. Cest le cas par exemple pour la mmoire de lhorloge interne des ordinateurs personnels. On rencontre deux grandes familles de RAM : les RAM statiques appeles SRAM et les RAM dynamiques appeles DRAM. 9.3.1 SRAM Les SRAM sont des mmoires qui conservent leur information indfiniment aussi longtemps quelles sont alimentes. Elles peuvent tre fabriques en technologie bipolaire ou MOS, quoique la majorit se trouve en technologie MOS. Les bipolaires sont plus rapides mais consomment plus et sont de moins grande capacit surfaces de silicium gales. Dans le cadre de ce cours nous tudierons les RAM en technologie NMOS et CMOS
Dans cette technologie Q1 Q6 sont des transistors NMOS ( tous les transistors sont des MOS canal-N). On a donc Q3 et Q4 monts en rsistances ce qui entrane une consommation en courant relativement importante.
Page 3
ETML
Ligne de mot Vcc
Les Mmoires :
Q3 Q5
Ligne de Donne D
Q4 Q6
SRAM en technologie NMOS

Ligne de Donne /D
Q1
Gnd
Q2
Les oprations de lecture et criture se font en ouvrant Q5 et Q6 par la ligne de mot (Word Line). Lors de lcriture on vient forcer la gate de Q2 travers Q5 respectivement celle de Q1 travers Q6. Lutilisation de la technologie CMOS (Complementary MOS) permet de supprimer le principal dfaut de cette cellule SRAM, savoir sa consommation en courant. Les tensions sont stables aussi longtemps que lalimentation est prsente.
Montage amlior :
Ligne de mot Vcc
Q3 P Q5
Ligne de Donne D
Q4 Q6
SRAM en technologie CMOS

Ligne de Donne /D
Q1
N N
Q2
Gnd
Dans cette technologie Q1 et Q2 sont des transistors NMOS ; Q3 et Q4 sont des PMOS. Q1 et Q4 conduisent alors que Q2 et Q3 sont bloqus ou inversment. On na donc aucune consommation de courant statique. CMOS = Complementary Metal Oxyde Semiconducteur , on utilise donc la fois des transistors MOS canal-N et des MOS canal-P.
Les SRAM sont les mmoires les plus rapides que lon trouve sue le march.
Page 4
ETML
Les Mmoires :
9.3.2 DRAM Les mmoires vives dynamiques (dynamic RAM) sont fabriques en technologie MOS ; elles ont une grande capacit, une faible consommation et une assez grande vitesse ( mais plus lentes que les SRAM). Contrairement aux SRAM qui conservent leurs donnes dans des bascules, les DRAM stockent les informations binaires ( 0 ou 1) dans des condensateurs MOS trs petits ( quelques pF). Ces minuscules condensateurs se dchargent dans le temps et ncessitent dtre priodiquement rechargs. On parle alors du rafrachissement des DRAM. Cette opration est ncessaire toutes les 5 50 ms selon le type ( le plus long tant le mieux). Ceci est un dsavantage, car il faudra une circuiterie supplmentaire par rapport la SRAM . Pour les DRAM de petite capacit (< 64kbytes), le contrleur de mmoire dynamique, qui renferme llectronique de rafrachissement, se trouve intgre sur la mme puce; de lextrieur ces RAM dynamiques sutilisent comme des RAM statiques. Pour les DRAM de grande capacit, le contrleur de mmoire dynamique sera externe, rendant ces mmoires un peu plus difficiles mettre en uvre. Lavantage des DRAM provient de la simplicit de la structure de leurs cellules. Les DRAM occupent environ 4 fois moins de surface que les DRAM ( donc 4 fois moins chres capacit gales ou 4 fois plus de capacit surface gale). Paralllement elles consomment 2 6 fois moins que les SRAM capacits gales. Ces mmoires se retrouvent partout o lon a besoin de grande capacit de stockage et de faible consommation. Une cellule DRAM est est constitue de deux lments : un transistor MOS et un condensateur.
Ligne de mot
S1
Q1
S2
Cd
VREF=VDD/2
S4
Donne Out
Donne In
S3
Ligne de Donne
Cs
criture : S1 & S2 ferms
Reprsentation symbolique dune DRAM
sont
Lecture : S2 & S3 & S4 ferms
Sur la figure ci-contre, on a une mmoire DRAM de 4bits.
Ligne de Donne In/Out
Y0
VP =VDD/2
Y1
+
VP =VDD/2
Cycle de lecture du bit 0 : 1.Ligne de mot 0 (Vdd+Vt) M0 & M1 conduisent 2.On ferme les switches A0 & A1 : Rgneration de tous les bits sur la ligne de mot 0 VS=0V si la valeur binaire tait 0 VS=Vdd si la valeur binaire tait 1 3.On ouvre les switches A0 & A1 Les datas de M0 & M1 ont t rgnrs 4.On ferme le switch Y0 Bit 0 disponible sur ligne de donne 5.On ouvre switch Y0 6.Ligne de mot 0 0 V M0 & M1 sont bloqus
A0
Ligne de mot 0
A1
M1
Cs
Matrice de Cellules
M0
Cs
Ligne de mot 1
M2
M3
Cs
Cs
Page 5
ETML
Les Mmoires :
Cycle dcriture du bit 0 : Ligne de mot 0 (Vdd+Vt) M0 & M1 conduisent 2.On ferme les switches A0 & A1 : Rgneration de tous les bits sur la ligne de mot 0 VS=0V si la valeur binaire tait 0 VS=Vdd si la valeur binaire tait 1 3. On ferme le switch Y0 on va crire le bit 0 la valeur dsire 4. Ligne de mot 0 0 V M0 & M1 bloqus
9.3.3
Tableau dutilisation des RAM RAM statiques : SRAM RAM dynamiques : DRAM Mmoires principale de travail des ordinateurs personnels, des stations de travail, des terminaux informatiques, des serveurs.
Oscilloscopes mmoires numriques Analyseurs logiques Instruments dacquisitions de donnes Mmoires de cartes video
9.3.4 Tableau dutilisation des RAM dans les ordinateurs Technologie de RAM
Static RAM (SRAM) DRAM FPM (Fast Page Mode) DRAM EDO (Extended Data Out) DRAM EDRAM (Enhanced DRAM) NVRAM (Nonvolatile RAM) Enhanced Synchronous DRAM (ESDRAM) Direct Rambus DRAM (DRDRAM) RAMDAC VRAM (Video RAM)
Application dans les ordinateurs

Mmoire cache Mmoire principale, mmoire vido bon march Mmoire principale, mmoire vido bon march Mmoire principale, mmoire vido bon march Mmoire cache
Temps daccs Nb. de Caractristiques ports

Rapide Lente Lente 20% plus rapide que FPM DRAM 15 ns pour SRAM 35 ns pour DRAM Rapide 1 1 1 1 RAM charge en permanence ; plus chre que la DRAM Constamant recharge Type de RAM trs rpandu Lectures simultanes (une peut commencer alors que la prcdente se termine. Trs courament utilise. Contient 256 bytes de DRAM dans une SRAM plus grande RAM alimente par batterie
Mmoires de tlphones, configuration de modems Mmoire principale
Rapide (>100MHz)
--
Mmoire principale
Carte vido Mmoire vido trs chre
800MHz (quipe dun bus de 16 bits) Rapide 2 fois plus rapide que DRAM
--
1 2
Double port : une nouvelle image peut tre stocke en RAM pendant que la prcdente est envoye lcran
Page 6
ETML
9.4 Mmoire mortes : ROM (Read Only Memory)
Les Mmoires :
Il sagit de mmoires semi-conducteurs qui gardent en permanence des donnes ou dont les donnes sont trs rarement modifies. En utilisation normale, les donnes inscrites dans une mmoire morte sont inaltrables, elles peuvent seulement tre lues (read only). Dans certains types de mmoires mortes les donnes sont introduites durant le procd de fabrication (MROM : Masquable ROM). Dans le cas dautres mmoires mortes, les donnes peuvent tre introduites lectriquement. On donne le nom de programmation ou de grillage au processus dintroduction des donnes dans une mmoire morte. Certaines mmoires mortes ne peuvent jamais avoir dautres donnes que celles qui ont t programmes ; dautres peuvent tre effaces et reprogrammes aussi souvent quon le dsire. Les mmoires mortes sont destines stocker des donnes et des informations qui ne doivent pas changer durant le fonctionnement dun systme. La principale utilisation est le stockage des programmes dans les micro-ordinateurs. Toutes les mmoires mortes sont rmanentes, cest--dire quelles gardent leurs donnes lorsquelles ne sont plus sous tension. Lorsquon accde en lecture une mmoire morte, il existe un temps daccs (ou retard), entre le moment o on applique une adresse aux entres de la mmoire et le moment o il apparat une donne sur les sorties. Ce temps daccs est une mesure de la vitesse de fonctionnement de la mmoire morte.
9.5
Mmoires PROM (Programmable ROM)

Les fabricants ont dvelopp des ROM programmables laide de liaisons fusibles. La structure liaisons fusibles dune PROM est constitue de cellules mmoires dont les connexions sont ouvertes ou fermes pour reprsenter un 1 ou un 0. Chacune de ces connexions est un petit fil fusible mis l par le fabricant. Lutilisateur peut choisir de griller nimporte laquelle de ces liaisons fusibles pour enregistrer en mmoire les donnes voulues. On fait donc fondre les petites connexions en appliquant au dispositif une tension bien prcise qui produit lintensit ncessaire pour faire fondre la petite connexion qui souvre alors comme lorsquun fusible grille. Ds que le filament est fondu, il est impossible de revenir en arrire. Afin de programmer les PROM, il existe des programmateurs dans lesquels il est possible de charger le code partir dun ordinateur par exemple, et ensuite le programmateur se charge de faire griller les liaisons.
Figure 11-11 TOCCI p.633
Page 7
ETML
9.6 Mmoire EPROM ( EPROM : Erasable PROM )
Les Mmoires :
Une EPROM peut tre programme par un utilisateur, mais il est possible de leffacer et de la reprogrammer aussi souvent quon le dsire. La programmation dune EPROM fait intervenir des niveaux de tension spciaux (10 25V) sur des entres prcise de la puce pendant une dure dtermine (50 ns). Pour faire revenir la mmoire dans son tat initial, on expose la fentre transparente du circuit intgr une lumire ultra violette (UV). Cette action remet toutes les cellules 1. Il sera donc nouveau possible de la programmer. La programmation peut durer quelques minutes et leffacement demande une exposition aux UV de 15 30 minutes.
9.7
Mmoire EEPROM ( E2PROM : Electrically Erasable PROM )

Une EEPROM est une EPROM qui a la facult de pouvoir tre efface lectriquement. Avantage de lEEPROM par rapport lEPROM : Effaable lectriquement directement sur le circuit (tension de 21V produite partir du 5V). Reprogrammation de mots individuellement. Effaage rapide (10 ms contre 30 minutes !) Programmation rapide (impulsion de 10 ms contre 50 ms)
9.8
Applications des mmoires mortes

Les diffrentes mmoires mortes (ROM, PROM, EPROM, EEPROM) se trouvent dans diverse applications : Stockage de programme pour micro-ordinateur : microprogramme, firmware, BIOS. Mmoire damorage pour micro-ordinateur : petit programme stock en ROM qui charge le systme dexploitation en RAM partir dun disque. Tables de donnes : tables trigonomtriques ou tables de conversion de codes. Donnes qui ne changent jamais au cours de lapplication. Gnrateur de caractres. Gnrateur de fonctions : permet de gnrer des formes dondes partir de valeurs pralablement stockes et dun convertisseur digital-analogique.
A noter que les microcontroleurs actuels contiennent presque toujours une partie de mmoire EEPROM directement sur la mme puce de silicium, ainsi que de la RAM.
Page 8
ETML
Mmoire FLASH
Les Mmoires :
Les mmoires FLASH rassemblent les avantages des mmoires ROM, des RAM ainsi que des disques durs.
Basse consommation
ROM
RAM FLASH
Non volatile
HDD
Rinscriptible
9.8.1 Technologie Les mmoires Flash existent en diffrents types darchitecture. Selon cette architecture, elles sont accessibles de manire squentielle ou alatoire, elles ncessitent une tension de programmation plus leve que la tension dutilisation, elles sont plus ou moins rapides. Le but de ce qui suit est de comprendre le principe de fonctionnement dune cellule seule.
Gate de contrle Gate flottante Nud daccumulation Drain n p n
Source
Substrat
Vpp
p
Ground
La programmation de la cellule consiste piger des lectrons dans la gate flottante en appliquant une tension positive sur la gate flottante et 0V sur le substrat (injection dlectrons par le ple ngatif).
Programmation
Ground
p
Leffacement de la cellule consiste liminer les lectrons dans la gate flottante en appliquant une tension positive sur le substrat
Vpp
Page 9
Effacement
ETML
Les Mmoires :
et 0V sur la gate flottante (extraction dlectrons par le ple ngatif).
9.9
Equipement de stockage grosse capacit

CD-ROM ( 760 MBytes, Disques durs ( jusqu 15 Gbytes), disquettes (jusqu 100 Mbytes)
9.10 Pour mmoire !

On peut citer la bande magntique, les mmoires torres
Page 10

Cours Numerique

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Cours Numerique

Încărcat de

Drepturi de autor:

Formate disponibile

ETML

00 TITRENUM_04/ 10 JUILLET 2006

Reprsentation analogique Reprsentation numrique

1.2 Les systmes numriques

01 INTRONUM_04/ 10 JUILLET 2006

2.2 Le systme dcimal ou base 10

1981 10 = 1 10 3 + 9 10 2 + 8 10 1 + 1 10 0 Autre exemple : 27,46 dizaines 10 1 2 units 10 0 7 diximes 10 -1 4 centimes 10 -2 6

2.3 Le systme binaire naturel

interrupteur : ouvert ou ferm transistor : bloqu ou satur

02 NUMERAT_04/ 10 JUILLET 2006

Si l'on crit : 10110 2

Que signifie cela ?

10110 2 = 1 2 4 + 0 2 3 + 1 2 2 + 1 2 1 + 0 2 0 = 22 10 Complter la liste des 16 premiers nombres binaires

02 NUMERAT_04 / 10 JUILLET 2006

Alors 88 10 = 1011000 2 Important :

02 NUMERAT_04/ 10 JUILLET 2006

Cas trs utilis : 210 = 102410 = "kilo" binaire

02 NUMERAT_04 / 10 JUILLET 2006

02 NUMERAT_04/ 10 JUILLET 2006

Dix chiffres de 0 9. Six lettres majuscules de A F

= 687 10 + 12 16 -1 + 0.75 = 2623.75 10

02 NUMERAT_04 / 10 JUILLET 2006

Donc 10011010101.10001 2 = 4D5 . 88 16

02 NUMERAT_04/ 10 JUILLET 2006

2.5.5 Table d'quivalence dcimal - binaire - hexadcimal Base 16 hexadcimal 0 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 20

02 NUMERAT_04 / 10 JUILLET 2006

i) 11110001111 2 j) 11100.011 2 k) 110011.10011 2 l) 1010101010.1 2

g) 34.75 10 h) 25.25 10 i) 27.1875 10

2.6.3 Convertir les octaux suivants en dcimal c) 1057 8 a) 42 8 b) 376 8 d) 11.11 8

2.6.4 Convertir les octaux suivants en binaire c) 16.3 8 a) 3 8 b) 72 8 d) 20.1 8

2.6.6 Convertir les hexadcimaux suivants en dcimal c) D3.E 16 a) C 16 b) 67E 16 d) 1111.1 16

2.6.7 Convertir les dcimaux suivants en hexadcimal e) 80 10 a) 8 10 b) 10 10 c) 14 10 d) 16 10 f) 2560 10 g) 3000 10 h) 62500 10

i) 204.125 10 j) 255.875 10 k) 631.25 10 l) 10000.00390625 10

02 NUMERAT_04/ 10 JUILLET 2006

g) AB.F 16 h) 123.8 16 i) 2AB.C4 16

02 NUMERAT_04 / 10 JUILLET 2006

Les codes binaires :

3.2 Le code BCD

03 CODAGE_04/ 10 JUILLET 2006

Les codes binaires :

3.3 Le code major de 3 (excdent 3) ou EXCESS-3 ou XS-3

3.4 Le code de Gray ou binaire rflchi

03 CODAGE_04 / 10 JUILLET 2006

Les codes binaires :

Exemple : soit convertir le binaire 10110 1 0 + 1 0 1 + 1 1 1 + 0 1 0 + 1

Exemple : soit convertir le code Gray 1001 1 0 + 1 1 0 + 1 1 1 + 0

3.5 Le code ASCII

26 lettres majuscules 10 chiffres environ 25 caractres spciaux et signes

03 CODAGE_04/ 10 JUILLET 2006

Les codes binaires :

03 CODAGE_04 / 10 JUILLET 2006

LES CODES BINAIRES :

3.6.2 Convertir les dcimaux suivants en BCD a) 6 c) 99.9 b) 13 d) 872.8

3.6.3 Convertir les dcimaux suivants en XS3 a) 9 c) 37 b) 18 d) 42

03 CODAGE_04 / 10 JUILLET 2006

Systmes logiques combinatoires :

4. SYSTEMES LOGIQUES COMBINATOIRES

4.2 La table de vrit (en abrg TdV)

2 lignes 4 lignes 8 lignes

Pour 4 variables, la TdV aura 24 = 16 lignes

04 COMBIN_04/ 10 JUILLET 2006

Systmes logiques combinatoires :

Variables tat de d'entre la sortie