PRACTICA # 1

bsalvatierra@est.ups.edu.ec

TEMA: COMPUERTAS LGICAS OBJETIVOS:

a) Explicar cmo se identifican los pines de un integrado. b) Explicar cmo se utiliza el catlogo de los circuitos integrados. c) Niveles lgicos d) Usar un cuadro explicativo con las caractersticas bsicas de los integrados TTL y CMOS. e) Explicar que precauciones se deben tener para el manejo de integrados CMOS. f) Verificar el funcionamiento de las siguientes compuertas lgicas: OR, AND, NOR, NAND, XOR, XNOR, NOT.

NUMERACIN DE LOS OTROS PINES Todos los otros pines se numeran en relacin con el pin 1. Los otros pines se numeran en sentido inverso a las agujas del reloj desde el pin 1, cuando el circuito se sostiene de forma tal que las marcas identificadoras pueden verse desde arriba. UTILIZACIN DE LOS CATLOGOS DE LOS C.I Los catlogos se utilizan para saber cmo es la conexin interna de los circuitos, y ver la alimentacin requerida para su perfecto funcionamiento, esto es conociendo el nmero de serie de los CI. Adems podemos ver sus caractersticas elctricas, caractersticas de switching, y algo muy importante podemos ver las condiciones de operacin recomendadas. NIVELES LGICOS TTL: Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). CMOS: Los niveles lgicos vienen definidos a su vez por el rango de tensin comprendida aproximadamente entre los OV y 1/3Vcc para el estado L (bajo) y los 2/3Vcc y Vcc para el estado H (alto). CARACTERSTICAS DE INTEGRADOS TTL Y CMOS LOS

MARCO TERICO
Los circuitos integrados, tambin llamados chips, comprenden miles, incluso millones de componentes elctricos, tales como transistores, resistores y condensadores, en una nica pieza de silicio, completamente sellada dentro de un contenedor. El contenedor esta hecho de plstico u otro material y posee pines especiales de conexin que permiten que el circuito integrado que se encuentra en el interior se conecta al circuito electrnico. ORDEN DE LOS PINES El orden de los pines es idntico en todos los circuitos integrados. En cada caso, debe identificarse el pin 1.

A continuacin se muestra las caractersticas de los CI TTL Y CMOS TTL La tensin de alimentacin es de +5 Vcc, con Vmin= 4.75 V y Vmx=5.25 V Por encima del voltaje mximo el circuito integrado se puede daar y por debajo del voltaje mnimo el circuito integrado no funcionara adecuadamente. Su realizacin es con transistores bipolares multiemisores. Con la seal de entrada en nivel bajo (LOW=0), la entrada de la

compuerta entrega corriente a la fuente de seal de aproximadamente 10 mA. Con la seal de entrada en nivel alto (HIGH=1), la entrada de la compuerta pide a la fuente de la seal de entrada una corriente aproximadamente del orden de los uA. La entrada no conectada acta como una seal de nivel alto (HIGH). La carga mayor ocurre cuando la seal de entrada es de nivel bajo (LOW). En este momento el transistor de salida tiene que aguantar la mayor corriente. Generalmente los transistores de esta serie aguantan hasta 100 mA. Entonces solo se pueden conectar 10 entradas en paralelo (FAN IN=10). CMOS Admite una gama de tensin de alimentacin que se halla comprendida entre los 3V y los 15V o ms no obstante, se recomienda utilizar un mximo de 12 V para evitar un deterioro prematuro. Su consumo de potencia es alrededor de 10 veces menor que el obtenido por los TTL. La capacidad de carga en la salida de una puerta es de unas 400 frente a las 10 que admite la TTL. Rechaza al ruido. Velocidad de transmisin muy baja, en casos extremos puede alcanzar 50 Mhz, frente a los 250 Mhz de la serie TTL. Alta impedancia de entrada. Reducida resistencia de canal. Susceptibilidad a la carga esttica.

PRECAUCIONES EN EL MANEJO DE CMOS

Son especialmente susceptibles a daos por carga electrosttica. Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequea carga electrosttica que circule por estas altas impedancias puede dar origen a voltajes peligrosos. Los CMOS estn protegidos contra dao por carga esttica mediante la inclusin en sus entradas de diodos zner de proteccin. Diseados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para provocar dao. Hay tres problemas principales relacionados con la tecnologa CMOS: Sensibilidad a las cargas estticas. LATCH-UP: Consiste en la existencia de un tiristor parsito en la estructura CMOS que se dispara cuando la salida supera la alimentacin.

Resistencia a la radiacin: El comportamiento de la estructura CMOS es sumamente sensible a la existencia de cargas atrapadas en el xido.

LISTA DE MATERIALES.
1 compuerta lgica AND 1 compuerta lgica NAND 1 compuerta lgica OR 1 compuerta lgica NOT 1 compuerta lgica NOR 1 compuerta lgica XNOR 1 compuerta lgica XOR

LISTA DE HERRAMIENTAS.
1 corta frio. 1 pinza.

LISTA DE EQUIPOS.
1 fuentes de voltaje. 1 multmetro.

DESARROLLO
COMPUERTA NOT

COMPUERTA NAND

COMPUERTA AND

COMPUERTA XOR

COMPUERTA OR

COMPUERTA XNOR

COMPUERTA NOR

 ANALISIS
COMPUERTA OR A 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 TABLA B 0 1 0 1 0 1 0 1 Q 0 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 0 0 0 1 1 0 1 1 1 0 A 0.32 0.32 4.85 4.85 0.32 0.32 4.85 4.85 0.32 4.85 0.32 0.32 4.86 4.85 0.32 0.32 4.85 4.85 0.32 0.32 4.85 4.85 0.32 0.32 4.85 4.85 V. MEDIDOS B 0.33 4.85 0.32 4.86 0.33 4.85 0.32 4.86 Q 0.18 4.12 4.12 4.12 0.18 4.12 4.12 4.12 4.12 0.17 4.12 0.18 0.17 0.18 4.12 4.12 4.11 0.18 0.18 4.12 4.12 0.17 4.12 0.18 0.18 4.12

AND

NOT NOR

NAND

XOR

XNOR

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0.32 4.85 0.31 4.85 0.33 4.85 0.32 4.85 0.33 4.85 0.32 4.86 0.33 4.85 0.32 4.86

Anexos PRESUPUESTO
CANTIDAD 1 1 1 1 1 1 1 7 13 8 MATERIAL Compuerta lgica AND Compuerta lgica NAND Compuerta lgica OR Compuerta lgica NOR Compuerta lgica NOT Compuerta lgica XOR Compuerta lgica XNOR Resistencia de 220 Resistencias de 1.5 k Diodos led VALOR UNIDAD $0.55 $0.45 $0.55 $0.45 $0.45 $0.55 $1.00 $0.03 $0.03 $0.10 VALOR TOTAL $0.55 $0.45 $0.55 $0.45 $0.45 $0.55 $1.00 $0.21 $0.39 $0.80

TOTAL $5.49

CONCLUSIONES Y RECOMENDACONES
De acuerdo a la prctica realizada se obtuvo una visin ms clara sobre el comportamiento de cada una de las compuertas y su aplicacin. Comprobamos que los circuitos integrados que utilizamos para la prctica cumplen con los parmetros de voltaje que se da en la tabla de la introduccin terica al experimentar en qu momento deja de ser uno y pasa a ser cero. Verificar que en ciertos valores los circuitos integrados dejan de funcionar correctamente y comienza a dar resultados errneos. Los valores medidos en la prctica no son exactamente los mismo que los simulados debido a que la resistencia de entrada consume voltajes por lo tanto vara las mediciones.

CONCLUSIONS AND RECOMMENDATIONS

"According to the carried out practice a clearer vision was obtained on the behavior of each one of the floodgates and its application. We check that the integrated circuits that we use for the practice they fulfill the voltage parameters that it is given in the chart from the theoretical introduction when experiencing in what moment he/she stops to be one and it becomes zero. "To verify that in certain values the integrated circuits stop to work correctly and he/she begins to give erroneous results. The values measured in the practice are not exactly the same one that the feigned ones because the entrance resistance consumes voltages therefore it varies the mensurations.

BIBLIOGRAFA

TOCCI, Ronald. Sistemas Digitales: Principio y Aplicaciones. Ed. Prentice Hall. 5 ed. HAZEN, Mark. Experiencing electricity and Electronics. Ed. Saunders College. 7a ed.

ELECTRONICA DIGITAL I

LABORATORIO

Alumno: Bryan Salvatierra Cneppa

Docente: Ing. Ren vila

Especialidad:

Ing. Elctrica

2011-2011