Electrnica Digital

INFORME ESPECIALIDAD: ELECTRONICA SEMESTRE: IV TURNO: DIURNO PROFESOR: PUCUHUAYLAS FELIX ALUMNO: JORGE LUIS PACHECO MENDAOZA

01/01/2012

DEDICO ESTO AL PROFESOR YA QUE A SUS ENSEANSAS EH SALIDO CADA VEZ MAS ADELANTE GRACIAS POR TRATAR DE QUE SEAMOS CADA VEZ MEJORES

INTRODUCCION
La electrnica digital es una parte de la electrnica que se encarga de sistemas electrnicos en los cuales la informacin est codificada en dos nicos estados. A dichos estados se les puede llamar "verdadero" o "falso", o ms comnmente 1 y 0, refirindose a que en un circuito electrnico digital hay dos niveles de tensin.

Electrnicamente se les asigna a cada uno un voltaje o rango de voltaje determinado, a los que se les denomina niveles lgicos, tpicos en toda seal digital. Por lo regular los valores de voltaje en circuitos electrnicos pueden vara entre 1.5, 3, 5, 9 y 18 voltios dependiendo de la aplicacin, as por ejemplo, en una radio de transistores convencional las tensiones de voltaje son por lo regular de 5 y 12 voltios al igual que en los discos duros IDE de computadora.

Se diferencia de la electrnica analgica en que, para la electrnica digital un valor de voltaje codifica uno de estos dos estados, mientras que para la electrnica analgica hay una infinidad de estados de informacin que codificar segn el valor del voltaje.

Esta particularidad permite que, usando lgebra Booleana (lgica binaria) y el sistema de numeracin binario, se puedan realizar complejas operaciones lgicas o aritmticas (clculos) sobre las seales de entrada, muy costosas de hacer empleando mtodos analgicos.

LABORATORIO N 1

LABORATORIO N 2

LABORATORIO N 3

I.

CONOCIMIENTOS PREVIOS

1. Qu es un mapa de karnaugh? Un mapa de Karnaugh (tambin conocido como tabla de Karnaugh o diagrama de Veitch, abreviado como Mapa-K o Mapa-KV) es un diagrama utilizado para la simplificacin de funciones algebraicas 2. Qu es un reloj asncrono? son suyas seales de salida solo dependen de las 2 entradas sin embargo es necesaria para utilizar una sincronizacin de los datos de entrada 3. Para que el sincronismo? Para la precisin de los datos usados La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables sncronos activados por nivel estn los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D. 4. Cmo funcionan las entradas asncronas en un flip-flop? Las entradas de control asncronas prevalecen sobre las sncronas. Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS.

II. a) Disee un ckto con el 74221 que genere el periodo de temporizacin de 3.25s b) Dibuje el ckto correspondiente teniendo en cuenta el valor el valor de C y R de acuerdo a su conveniencia. Tome los valores comerciales y construya el q mas se le acerque al valor pedido.

C) El ckto es redisparable? Si lo es ya que es biestable III. a) Disee un ckto con el 74123 que genere el periodo de temporizacin de 100ms b) Dibuje el ckto correspondiente teniendo en cuenta el valor el valor de C y R de acuerdo a su conveniencia. Tome los valores comerciales y construya el q mas se le acerque al valor pedido.

Gua para desarrollar

1. Flip-flop RS: del ckto

Cambiando las entradas Ry S completa la tabla:

S 0 0 1 1 1 0 0 0 1

R 0 1 0 1 0 0 1 0 1

Q1 0 0 1 x 1 0 0 0 x

Q` 0 1 0 X 0 0 1 0 x

- Explicar que sucede cuando S=1 y R= 1 con las salidas Q y Q` , y si se cumple con este

caso en la definida de flip-flop. El set y reset estn ambos enviando una pulsacin lo cual noche determina es preferible evitar ese caso. - Luego implemente del ckto anterior

Colocar el ckto en un nivel alto y comprobar y comprobar si se cumple con la tabla anterior. Clk=1 Llena la tabla: S R Q Q`

1 0 0 0 1

0 0 1 0 1

1 0 0 0 x

0 0 1 0 x

10

Qu pasa si el Clk= 0? Si el Clk este en 0 es que no hay ningn pulsacin que haiga entrado por lo tanto no cumple su funcin. Ahora usa las entradas S y R con interruptores (SW) , solo que la entrada del Clk en un logic switch y debe generar un valor determinado. Llene la tabla de verdad. Nota: Primero debo inicializar con S=0 y R=1 mientras en Clk le da el pulso completo Q(t) es el estado de la salida. Q antes del pulso de Clk Q(t+1) es el estado Q despus del pulso Clk

Q`

0 1 0 1

1 0 0 0

1 0 1 0

0 1 0 1

11

Qu sucede con las salidas Q y Q` cuando el CLK en nivel bajo? Se encontraran ambos en 1 lgico ya que el clock funciona en el flanco de bajada

Qu pasa con las salidas Q y Q` cuando a CLK se le da un pulso de entrada (pasa de 0 a 1 y a 0)? Se quedaran solo en un estado o bien en 0 o 1 ya q la informacin es sincronizada y solo se queda la informacin con la cual se trabajara

Cul es la funcin principal del CLK? A la funcin del CLK es de recibir una pulsacin para q con eso se sincronice enviando la informacin hacia las salidas.

2. FLIP-FLOP J-K El experimento constara de 2 partes: obtencin de la tabla de verdad del FF-JK y la verificacin de las entradas asncronas preset y clear.

12

1. FLIP-FLOP D Implemente el ckto de la figura revise en el manual ECG los datos del 7474, dibuje el diagrama.

Coloque preset y clear a 1 para desactivarlos. El clock (cp) se activa con el plano de subida, esto quiere decir que cuando el cp pase de 0 a 1 recin se producir la funcin lgica correspondiente. Usando logic Smith en la entrada D, determine la tabla de verdad.

13

Coloque la entrada de preset a 0 y clear a 1 (preset activo) y observe Q. Ahora opera las entradas sncronas y el cp. Qu sucede con Q?

Q se encuentra en 1 lgico en caso del ckto el led enciende

Coloque preset a 1 y clear a 0 (clear activo) y observe Q. Ahora opere las entradas sncronas y el cp. Qu sucede con Q? Q se encontrara en 0 lgico por lo tanto el led no encender ya q eso es debido a que la informacin se encuentra en (clear)

Coloque preset a 0 y clear a 0 y observe Q opere las entradas sncronas y el cp. Qu observa? En este caso se encontrara en 0 lgico ya q no hay data que se encuentra en 0 entonces el led no encender

Compare las tablas de verdad y diga que FF rene la mayor cantidad de funciones y que le sugiere ello:

D 1 0

Q(T) 0 1

Q(T+1) Q(T) 0

CLEAR EN CERO

CLEAR EN 0

14

15

16