23

Arhitectura microprocesoarelor

OBIECTIVELE unitii de nvare nr. 3

Principalele obiective ale Unitii de nvare nr. 3 sunt: Familiarizarea cu microprocesoare pe 16 bii de uz general, de tip CISC Tipuri de registre Organizarea memoriei microcalculatorului

3. DEZVOLTAREA FUNCIONAL A MICROPROCESORULUI PE 16 BITI DE UZ GENERAL, CISC

3.1. Organizarea funcional a unui microprocesor 16UG tipic
1) 2) 3) 4) Noile atribute ale acestui tip de microprocesor: mai multe procesoare care lucreaza n paralel, cu funcii distincte; coada fluxului de instruciuni versatilitatea funciilor registrelor: registre multifuncionale: registre dedicate registre multifuncionale a. funcii implicite b. funcii alternative 5) unitate de calcul al adreselor 6) structurarea logic a memoriei

24
Arhitectura microprocesoarelor

Fig3.1 Arhitectura microprocesorului de tip CISC

Unitatea de Execuie - prelucreaza operanzii; - conine registrele generale i ALU; - accept informaiile aferente instruciunilor deja aduse de ctre UIM; - primete operanzii de la UIM; - trimite rezultatele la UIM; - conine unitatea de control al microprocesorului. Unitatea de Interfa cu Magistrala - furnizeaz (calculeaz) adrese pentru instruciuni i date; - aduce instruciuni din memoria de program i le stocheaz ntr-o memorie special de tip RAM numit coada fluxului de instruciuni; - ntrerupe umplerea cozii de instruciuni cnd se impune aducerea operanzilor sau trimiterea rezultatelor; - realizeaz structurarea logic a memoriei (de pild: organizarea segmentat a memoriei).

3.2. Structura registrelor

25
Arhitectura microprocesoarelor

3.2.1. Microprocesoare Intel n Mod Real Exist patru grupuri de registre pe 16 bii (Fig. 3.2). - Primul grup are rol de registre generale, acestea pot fi accesate i pe jumti; - Al doilea grup sunt registre fizice pe 16 bii atribuite de arhitectur, nu pot fi accesate i pe jumti; - Grupul al treilea de registre sunt dedicate, registrul de fanioane (F) poate fi accesat i pe bit; - Al patrulea grup sunt atribuite de arhitectur, permit crearea unor subdiviziuni logice numite segmente.

Fig3.2 Registre generale

n cazul n care se dorete folosirea registrelor pe 32 de bii (Fig. 3.3), denumirea lor va fi precedat de litera E (de la "extended").

26
Arhitectura microprocesoarelor

Fig3.3 Registre generale extinse

Caracteristicile rezultatului unei operaii sunt semnalate ntr-un registru special denumit registrul de stare (Fanioane).

Fig3.4 Registrul de stare (Fanioane)

3.2.2. Microprocesoarele Motorola Reprezentarea celor patru grupe de registre pe 32 de bii, ale microprocesoarele Motorala (Fig.3.5): I. registre de date; II. registre de adrese; III. registre dedicate; IV. registre dedicate.

27
Arhitectura microprocesoarelor

Fig3.5 Harta memoriei a microprocesoarele Motorola

Concluzii ale microprocesoarele CISC

1. au un set de registre limitat care ndeplinesc funcii diverse; 2. dimensiunea registrelor este dat de dimensiunea operanzilor uzuali de lucru sau a adreselor; 3. au cteva registre dedicate i mai multe multifuncionale; 4. la microprocesoarele INTEL sunt registre utilizate pentru segmentarea memoriei iar la Motorola sunt registre utilizate pentru realizarea a dou nivele de protecie.

3.3. Organizarea memoriei microcalculatorului

- dimensiunea hrii memoriei - formatul memoriei - conveniile de stocare n memorie a datelor care ocup mai mult de o locaie - structurarea logic a memoriei 3.3.1. Microprocesoarele Intel n Modul Real Pentru a modulariza blocurile de memorie folosite de diverse task-uri i pentru a nu se specifica pe tot parcursul unui program o adresa logic de 32 de bii, arhitectura procesoarelor Intel folosete procedeul segmentrii. Spaiul de memorie este mprit n blocuri de maxim 64 KB n Modul Real (respectiv 1020 =1Mo sau 4 Go n Modul Protejat), blocuri numite segmente. Aceasta permite ca n Modul Real specificarea unei adrese de memorie s se fac prin numai 16 bii, considerai ca fiind poziia locaiei respective de memorie fa de baza segmentului n care se afl. Aceti 16 bii formeaz adresa efectiv sau deplasamentul (offset). -adresa fizic: AF adresa logic: AL adr32, compus din: adresa segment: AS adr16

28
Arhitectura microprocesoarelor

adresa efectiv: AE adr16 AS este adresa de segment iar AE este adresa efectiv, indicnd poziia n interiorul unui segment, adic deplasamentul fa de baza segmentului. Adresa segment nu coincide cu adresa bazei segmentului, aceasta este obinut prin deplasarea cu 4 bii spre stnga a adresei de segment. n cele mai multe cazuri se specific numai adresa efectiv, dar sunt cazuri speciale n care se folosete adresa fizic, prin specificarea i a adresei de segment (Fig. 3.6). AFbazei segmentului = AS 0000 AF = AS 0000 + AE AF = AS 0H + AE

Fig3.6 Operaiile necesare pentru obinerea adresei fizice

Adresa fizic se obine din dou adrese logice (baz si offset), ceea ce face necesar o operaie suplimentar de adunare pe 16 bii i implicit o unitate aritmetic destinat calculului adresei. AS = (CS) | (SS) | (DS) | (ES) [ | (FS) | (GS)] AE = (SP) | (BP) | (SI) |(DI) | (IP) | (BX) | adr AS impune: - numrul de segmente realizabile simultan; - tipurile de segmente; - contribuie la stabilirea poziiei absolute a segmentelor; - poziia relativ a segmentelor.

29
Arhitectura microprocesoarelor

AE impune: - dimensiunea segmentelor

Tabelul 3.1. Modul de calcul a adresei fizice implicite i modificate utiliznd registre implicite i redirecionate

Destinaia Program stiva primar stiva alternativ

AF implicit (CS) 0H + (IP) (SS) 0H + (SP) (SS) 0H + (BP)

AF modificat NU NU (CS) 0H + (BP) (DS) 0H + (BP) (ES) 0H + (BP) (CS) 0H + AE (SS) 0H + AE (ES) 0H + AE

Date

(DS) 0H + AE

n care: AE = (BX) | (SI) | (DI) | adr Redefinirea utilizrii unui segment: - redirecionare - suprapunere 3.3.2. Microprocesoarele Motorola M680xx Adresa fizic este reprezentat pe 24 bii: AF adr24 AF AE = (PC) | (Ai)i=0..6 | (USP) | (SSP) | (Di)i=0..7 | adr24 Organizare liniar a memoriei Organizare segmentat a memoriei Memorie organizat liniar - atribut de arhitectur - timp de acces - ocuparea hrii memoriei - modularizare

Concluzii la modul de organizare a memoriei

1. microprocesoarele CISC (de la generaia a treia) folosesc adresele fizice pentru a permite accesul la o memorie ct mai mare; 2. organizarea memoriei este un atribut de arhitectura pentru microprocesoarele bazate pe arhitectura Von-Newman; 3. formatul memoriei este impus de microprocesor i poate fi octetul, cuvntul sau dublul cuvnt;

30
Arhitectura microprocesoarelor

4. organizarea memoriei, la microprocesoarele CISC din generaia a treia, este liniar (adresa fizic - atribut de arhitectur) sau segmentat (adresa logic - atribut de arhitectur);

Subiecte pentru verificarea cunotinelor

1. Indicatorul de stiv primar pentru un procesor compatibil Intel x86 este:
b) c) d) e) BP; SP; PF; IP.

2. Acumulatorul implicit pe 32 de bii pentru microprocesorul Intel 8086 este:

a) b) c) d) AX; AL; DX DX. AX;

3. Pentru un procesor compatibil Intel x86, registrul SI folosete: a) pentru localizarea informaiilor in stiva hardware; b) pentru stocarea adreselor efective a elementelor irului destinaie; c) pentru localizarea instruciunii curente; d) pentru stocarea adreselor efective ale elementelor irului surs. 4. Se tie c microprocesoarele Intel x86 funcionnd n modul real pot forma n memorie segmente cu utilizri implicite. Anumite segmente i pot schimba utilizarea implicit folosind un prefix de redirecionare. n aceste condiii, ce tipuri de informaii poate conine segmentul format cu adresa segment n registrul CS ? 5. Se tie c microprocesoarele Intel x86 funcionnd n modul real pot forma n memorie segmente cu utilizri implicite. Anumite segmente i pot schimba utilizarea implicit folosind un prefix de redirecionare. n aceste condiii, ce tipuri de informaii poate conine segmentul format cu adresa segment n registrul SS ? 6. Se tie c microprocesoarele Intel x86 funcionnd n modul real pot forma n memorie segmente cu utilizri implicite. Anumite segmente i pot schimba utilizarea implicit folosind un prefix de redirecionare. n aceste condiii, ce tipuri de informaii poate conine segmentul format cu adresa segment n registrul ES ? 7. Comparaie ntre organizarea liniar i organizarea segmentat a memoriei. Exemple.