Controle Retificadores PWM Borgonovo

DEIVIS BORGONOVO
ANLISE MODELAGEM E CONTROLE DE RETIFICADORES PWM TRIFSICOS
FLORIANPOLIS 2005
ii
UNIVERSIDADE FEDERAL DE SANTA CATARINA UFSC CENTRO TECNOLGICO CTC DEPARTAMENTO DE ENGENHARIA ELTRICA PROGRAMA DE PS-GRADUAO EM ENGENHARIA ELTRICA PPGEEL INSTITUTO DE ELETRNICA DE POTNCIA INEP
Tese submetida Universidade Federal de Santa Catarina como parte dos requisitos para a obteno do grau de Doutor em Engenharia Eltrica (Dr. Eng.)
DEIVIS BORGONOVO
Florianpolis, Junho de 2005.
iii

Deivis Borgonovo
Esta Tese foi julgada adequada para obteno do ttulo de Doutor em Engenharia Eltrica (Dr. Eng.), rea de Concentrao em Eletrnica de Potncia e Acionamento Eltrico, e aprovada em sua forma final pelo Programa de PsGraduao em Engenharia Eltrica da Universidade Federal de Santa Catarina.
______________________________________ Prof. Ivo Barbi, Orientador, Dr. Ing.
______________________________________ Prof. Alexandre Trofino Neto, Dr. Coordenador do Curso de Ps-Graduao em Engenharia Eltrica
Banca Examinadora:
______________________________________ Eng. Peter Montovanelli Barbosa, Ph.D.
______________________________________
Prof. Cludio Manoel da Cunha Duarte, Dr.
______________________________________
Prof. Arnaldo Jos Perin, Dr. Ing.
______________________________________
Prof. Denizar Cruz Martinz, Dr.
iv
A Deus. minha famlia.
A imaginao mais importante que o conhecimento Albert Einstein
vi
AGRADECIMENTOS
A Deus, por ter permitido minha existncia. minha famlia pelo apoio e incentivo. Ao professor Ivo Barbi, pela orientao, pela amizade e pelas experincias e conhecimentos transmitidos. Ao professor Arnaldo J. Perin, pela amizade, pelos conhecimentos transmitidos, tendo sido meu orientador durante a graduao. A todos os professores do Instituto de Eletrnica de Potncia da Universidade Federal de Santa Catarina: nio Valmor Kassick, Alexandre Ferrari de Souza, Joo Carlos dos Santos Fagundes, Denizar Cruz Martins e Hari Bruno Mohr, pelos ensinamentos transmitidos durante minha passagem pelo INEP. Aos membros da banca examinadora na Defesa pblica da Tese de Doutorado: Eng. Peter Montovanelli Barbosa, Prof. Cludio Manoel da Cunha Duarte, Prof. Arnaldo Jos Perin e Prof. Denizar Cruz Martinz, que em muito contriburam neste trabalho. Tambm aos membros da banca examinadora do Exame de Qualificao: Prof. Ivan Eidt Colling, Prof. Cludio Manoel Duarte, Prof. Hari Bruno Mohr e Prof. Arnaldo Jos Perin. Aos tcnicos e funcionrios do INEP, pelo auxlio sempre que necessrio. Aos amigos e colegas que em muito contriburam para que esta passagem fosse inesquecvel, em especial aos amigos e colegas de sala Yales, Jos Augusto, Rbson e Luis Srgio. A todos os integrantes do INEP, desta e de outras pocas, que ajudaram a construir um reconhecido centro de referncia em Eletrnica de Potncia.
vii
A todos que, de uma forma ou de outra, direta ou indiretamente, contriburam para a realizao deste trabalho. Ao povo brasileiro que, atravs do CNPQ, por meio de bolsa, ajudou a viabilizar economicamente a realizao deste trabalho.
viii
Resumo da Tese apresentada UFSC como parte dos requisitos necessrios para a obteno do grau de Doutor em Engenharia Eltrica.
ANLISE MODELAGEM E CONTROLE DE RETIFICADORES PWM TRIFSICOS DEIVIS BORGONOVO

junho/2005 Orientador: Ivo Barbi, Dr. Ing. rea de Concentrao: Eletrnica de Potncia e Acionamento Eltrico. Palavras-chave: Eletrnica de potncia, retificadores trifsicos, fator de potncia, taxa de distoro harmnica. Nmero de Pginas: 255.
RESUMO: Este trabalho apresenta uma anlise, proposio de novos modelos, e estratgias de controle das correntes de entrada, sem a utilizao de referncias de corrente artificiais, para os retificadores pwm com fator de potncia unitrio. Inicialmente analisado o boost pfc monofsico, com o objetivo de chegar ao foco principal, que est voltado para os retificadores pwm trifsicos. So analisadas trs topologias conhecidas na literatura, com caractersticas bem distintas, objetivando a maior generalidade possvel da anlise. So exploradas as caractersticas fsicas destes conversores, como a possibilidade de processar energia reativa com topologias unidirecionais e estratgias de controle para o balano de tenso nas topologias trs-nveis Apresenta-se tambm a modulao vetorial, associada estratgia de controle proposta, para os retificadores trifsicos, inclusive para os unidirecionais.
ix
Abstract of Thesis presented to UFSC as a partial fulfillment of the requirements for the degree of Doctor in Electrical Engineering.
ANALISYS MODELING AND CONTROL OF THREEPHASE PWM RECTIFIERS DEIVIS BORGONOVO

June/2005 Advisor: Ivo Barbi, Dr. Ing. Area of Concentration: Power Electronics and Electrical Drives. Keywords: Power Electronics, three-phase rectifiers, modeling, control, power factor, harmonic distortion ratio Number of pages: 255.
ABSTRACT: This thesis presents, for pwm ac-dc converters, analysis, new modeling and control strategies for the input currents, without artificial references, using only a proportional controller. Initially the single-phase pfc boost is analyzed, but with the focus directed to the three-phase pwm rectifiers. Three known topologies, with distinct characteristics, are studied, to assure a more general analysis. The physical characteristics of the converters are explored, showing some particular characteristics, like the possibility to get reactive power from unidirectional topologies. It is presented yet control strategies for output voltage balance on the three-level converters. Finally it will be presented the space vector modulation, associated to the proposed control strategy, for the input currents, applied to the three-phase rectifiers, also for the unidirectional rectifiers and for the active filters.
SUMRIO
RESUMO............................................................................................................... vii ABSTRACT .......................................................................................................... viii SUMRIO................................................................................................................x SIMBOLOGIA........................................................................................................ xv CONTEXTUALIZAO ....................................................................................... xvii
CAPTULO 1
INTRODUO GERAL
1.1 - INTRODUO ............................................................................................................. 1 1.2 - FATORES DE DESEMPENHO PARA SISTEMAS MONOFSICOS .......................... 4
1.2.1 - FATOR DE POTNCIA............................................................................................................ 4 1.2.2 - FATOR DE ONDULAO DE POTNCIA .............................................................................. 16 1.2.3 - COMPARAES .................................................................................................................. 18
1.3 - FATORES DE DESEMPENHO EM SISTEMAS TRIFSICOS.................................. 22

1.3.1 - TAXA DE DISTORO HARMNICA ................................................................................... 22 1.3.2 - FATOR DE POTNCIA.......................................................................................................... 22 1.3.3 - FATOR DE ONDULAO DE POTNCIA .............................................................................. 24
1.4 - CONVERSORES CA-CC - RETIFICADORES ........................................................... 27

1.4.1 - RETIFICADORES CONVENCIONAIS ..................................................................................... 27 1.4.2 - RETIFICADORES PASSIVOS ................................................................................................. 30 1.4.3 - RETIFICADORES TRIFSICOS ATIVOS ................................................................................ 37
1.5 - CONCLUSES ........................................................................................................... 43
xi
CAPTULO 2
RETIFICADOR PWM MONOFSICO
2.1 - INTRODUO ........................................................................................................... 45 2.2 - ESTRUTURA E PRINCPIO DE OPERAO........................................................... 45 2.3 - CONTROLE DA CORRENTE DE ENTRADA ............................................................ 46
2.3.1 - LIMITES PARA A TENSO DE SADA ................................................................................... 58 2.3.2 - OUTROS LIMITES FSICOS NO CONTROLE DA CORRENTE .................................................. 59 2.3.3 - EVITANDO A DEFORMAO DA CORRENTE NA PASSAGEM POR ZERO ............................. 63
2.4 - ONDULAO NA TENSO DE SADA..................................................................... 66 2.5 - CONTROLE DA TENSO DE SADA ........................................................................ 70 2.6 - CONCLUSES ........................................................................................................... 72
CAPTULO 3
RETIFICADORES PWM TRIFSICOS SEM NEUTRO
3.1 - INTRODUO ........................................................................................................... 73 3.2 - ESTRUTURAS E PRINCPIO DE OPERAO......................................................... 74
3.2.1 - ESTADOS TOPOLGICOS CONVERSOR A ........................................................................... 76 3.2.2 - ESTADOS TOPOLGICOS CONVERSOR B............................................................................ 79 3.2.3 - ESTADOS TOPOLGICOS CONVERSOR C............................................................................ 83
3.3 - CONTROLE DAS CORRENTES DE ENTRADA ........................................................ 86

3.3.1 - OBTENO DO MODELO DINMICO .................................................................................. 88 3.3.2 - TRANSFORMAO 0 E TRANSFORMAO DE PARK ...................................................... 90 3.3.3 - TRANSFORMAO -Y ...................................................................................................... 92
3.4 - CONTROLE CLSSICO ............................................................................................. 94

3.4.1 - CONTROLE DO CONVERSOR A ........................................................................................... 97
xii
3.4.2 - CONTROLE DO CONVERSOR B ........................................................................................... 98 3.4.3 - CONTROLE DO CONVERSOR C ........................................................................................... 99
3.5 - LIMITES PARA A TENSO DE SADA.................................................................... 102

3.5.1 - LIMITES PARA A TENSO DE SADA PARA O CONVERSOR A ........................................... 103 3.5.2 - LIMITES PARA A TENSO DE SADA PARA O CONVERSOR B ........................................... 104 3.5.3 - LIMITES PARA A TENSO DE SADA PARA O CONVERSOR C ........................................... 104
3.6 - LIMITES FSICOS PARA O CONTROLE DAS CORRENTES................................. 106

3.6.1 - LIMITES FSICOS NO CONTROLE DAS CORRENTES DO CONVERSOR A ............................ 106 3.6.2 - LIMITES FSICOS NO CONTROLE DAS CORRENTES DO CONVERSOR B............................. 107 3.6.3 - LIMITES FSICOS NO CONTROLE DAS CORRENTES DO CONVERSOR C............................. 111
3.7 - CONVERSORES UNIDIRECIONAIS PROCESSANDO POTNCIA REATIVA ..... 114 3.8 - ONDULAO NA TENSO DE SADA................................................................... 123 3.9 - CONTROLE DA TENSO TOTAL DE SADA ......................................................... 124 3.10 - CONTROLE DO BALANO DE TENSO PARA O 3-NVEIS.............................. 130
3.10.1 - AO DIRETA SOBRE AS RAZES CCLICAS ................................................................. 131 3.10.2 - LIMITES PARA O CONTROLE DO BALANO DE TENSO................................................. 136 3.10.3 - CONTROLE INDIRETO DO BALANO DE TENSO ........................................................... 138
3.11 - CONCLUSES ....................................................................................................... 141
CAPTULO 4
AUTOCONTROLE DE RETIFICADORES PWM
4.1 - INTRODUO ......................................................................................................... 143 4.2 - AUTOCONTROLE DO BOOST PFC MONOFSICO............................................. 143
4.2.1 - CONTROLE DA CORRENTE DE ENTRADA ......................................................................... 143 4.2.2 - CONTROLE DA TENSO DE SADA ................................................................................... 151 4.2.3 -ESPECIFICAO E PROJETO DO CONTROLADOR DE TENSO ........................................... 153
xiii
4.2.4 -RESULTADOS DE SIMULAO........................................................................................... 155 4.2.5 - RESULTADOS EXPERIMENTAIS ........................................................................................ 156
4.3 - AUTOCONTROLE PARA RETIFICADORES PWM TRIFSICOS ......................... 158

4.3.1 - TCNICA DE AUTOCONTROLE APLICADA AO CONVERSOR A.......................................... 159 4.3.2 - TCNICA DE AUTOCONTROLE APLICADA AO CONVERSOR B.......................................... 165 4.3.3 - TCNICA DE AUTOCONTROLE APLICADA AO CONVERSOR C.......................................... 165 4.3.4 - CONTROLE DA TENSO TOTAL DE SADA ....................................................................... 169 4.3.5 - CONTROLE DO BALANO DE TENSO ............................................................................. 170 4.3.6 - ESPECIFICAO E PROJETO DO CONTROLADOR DE TENSO ........................................... 173 4.3.7 - RESULTADOS DE SIMULAO PARA O CONVERSOR B .................................................... 175 4.3.8 - RESULTADOS DE SIMULAO PARA O CONVERSOR C .................................................... 178
4.4 - CONCLUSES ......................................................................................................... 183
CAPTULO 5
AUTOCONTROLE ASSOCIADO MODULAO VETORIAL PARA RETIFICADORES PWM TRIFSICOS
5.1 - INTRODUO ......................................................................................................... 185 5.2 - PRINCPIOS DA REPRESENTAO VETORIAL EM SISTEMAS TRIFSICOS .. 186
5.2.1 - SISTEMAS TRIFSICOS EM ESTRELA COM NEUTRO ......................................................... 186 5.2.2 - SISTEMAS TRIFSICOS EM ESTRELA SEM NEUTRO .......................................................... 188
5.3 - AUTOCONTROLE E MODULAO VETORIAL PARA O CONVERSOR A ......... 192

5.3.1 - ANALISE DO CONVERSOR E VETORES DISPONVEIS ..................................................... 192 5.3.2 - IMPLEMENTAO DO VETOR TENSO EQUIVALENTE ..................................................... 197 5.3.3 - APLICAO DO AUTOCONTROLE ..................................................................................... 201
5.4 - AUTOCONTROLE E MODULAO VETORIAL PARA O CONVERSOR B ......... 207

5.4.1 - ANALISE DO CONVERSOR E VETORES DISPONVEIS ..................................................... 207
xiv
5.4.2 - IMPLEMENTAO DO VETOR TENSO EQUIVALENTE ..................................................... 217 5.4.3 - APLICAO DO AUTOCONTROLE ..................................................................................... 221
5.5 - AUTOCONTROLE E MODULAO VETORIAL PARA O CONVERSOR C ......... 225

5.5.1 - ANALISE DO CONVERSOR E VETORES DISPONVEIS ..................................................... 225 5.5.2 - IMPLEMENTAO DO VETOR TENSO EQUIVALENTE ..................................................... 233 5.5.3 - MALHA DE CONTROLE DO BALANO DE TENSO ........................................................... 241 5.5.4 - APLICAO DO AUTOCONTROLE ..................................................................................... 244
5.6 - CONCLUSES ......................................................................................................... 249
CONCLUSO GERAL ........................................................................................... 251 REFERNCIAS BIBLIOGRFICAS ...................................................................... 253
xv
SIMBOLOGIA
1. Smbolos adotados nos equacionamentos.
Smbolo V Significado Tenso alternada Freqncia angular Instante de tempo Razo cclica Tenso contnua Indutncia Derivada em funo do tempo V H Unidade V rad/s s
w
t D E L
dt
Ganho de realimentao da corrente Resistncia Capacitncia Impedncia Potncia aparente trifsica Corrente Potncia ativa Freqncia Variao de uma grandeza em torno de um valor Vetor tenso Vetor corrente Perodo, Intervalo. ngulo de defasagem Varivel complexa (aplicando Laplace) Rendimento % s F VA A W Hz R C
Z(S) S I P f
V
I
T
2. Acrnimos e abreviaturas.
Smbolo CA CC FP FOP FTMF Significado Corrente Alternada Corrente Contnua Fator de Potncia Fator de Ondulao de Potncia Funo de Transferncia em Malha Fechada
xvi
FTLA OFF ON PWM TDH / THD Y
Funo de Transferncia em Lao aberto Interruptor Aberto Interruptor Fechado Modulao por largura de pulso (Pulse Width Modulation) Taxa de distoro harmnica (Total Harmonic Distotion) Conexo em Y ou estrela Conexo em delta ou tringulo
3. Smbolos de unidades de grandezas fsicas.

Smbolo A db f F H s V VA W Rad/s Significado Ampre Decibel Freqncia Faraday Henry Graus eltricos Segundos Volt VoltAmpere Watt Radiano por segundo Ohm
4. Smbolos para referenciar elementos de circuitos.

Smbolo C D L R S V E Significado Capacitor Diodo Indutor Resistncia Interruptor Fonte de tenso alternada Valor contnuo de tenso
xvii
CONTEXTUALIZAO
Nos ltimos anos tem-se observado um crescente aumento no consumo de energia nos diversos segmentos do mercado eltrico mundial, em sua maioria pelo grande aumento das chamadas cargas eletrnicas, ou ainda cargas no-lineares, como por exemplo: televisores, vdeos, computadores, fontes de alimentao para centrais de telecomunicaes, reatores eletrnicos de iluminao, entre muitos outros. Geralmente os componentes eletrnicos presentes nestes equipamentos exigem tenso contnua, de forma que a alimentao feita mediante um processo de converso da tenso alternada disponvel na rede comercial, em tenso contnua, denominado retificao. A utilizao de retificadores trifsicos se faz necessria quando se processa nveis elevados de potncia, com o objetivo de garantir o equilbrio de potncia entre as fases. Nos denominados retificadores convencionais, que utilizam apenas diodos e/ou tiristores, observa-se elevada taxa de distoro harmnica nas correntes de entrada, levando a um baixo fator de potncia e causando diversos problemas ao sistema eltrico. Diante disso, muitos pases j dispem de normas rgidas para regular estas cargas. Alm disso, a interferncia eletromagntica causada pelas harmnicas de corrente pode comprometer o funcionamento de cargas sensveis, como centrais de telecomunicaes. Surgiram ento os retificadores PWM, monofsicos e trifsicos, baseados no conversor boost CC-CC, cujo princpio controlar as correntes sobre os indutores de entrada e consequentemente as correntes drenadas da rede. Alm disso, controlando as correntes, controla-se tambm o fluxo de energia, possibilitando regular a tenso de sada, geralmente filtrada por um banco de capacitores. O foco deste trabalho est direcionado ao estudo dos retificadores PWM trifsicos sem neutro, analisando as caractersticas das topologias e buscando estratgias para controlar as variveis de interesse: correntes de entrada e tenses de sada. Ainda so muito utilizadas tcnicas empricas para controlar as correntes de entrada, nos retificadores PWM trifsicos sem neutro, geralmente baseados na estratgia utilizada classicamente para controlar o conversor boost pfc monofsico. Mesmo para o boost pfc monofsico podem ser propostas estratgias de controle mais simples e robustas, inclusive com efetiva melhora na dinmica e consequentemente na qualidade da corrente drenada da rede.
xviii
Questiona-se ainda a interpretao de alguns fatores de desempenho utilizados para avaliar a corrente drenada por uma determinada carga, como o fator de potncia e a taxa de distoro harmnica. Restam dvidas sobre qual o melhor formato para estas correntes: perfeitamente senoidais, ou seguindo o formato da tenso da rede, mesmo quando distorcida, tal qual cargas resistivas. Todavia, o foco principal do trabalho est voltado para o estudo dos retificadores PWM trifsicos sem neutro, tratando no somente dos modelos adotados e das estratgias de controle utilizadas, mas analisando tambm as topologias encontradas na literatura e seus limites fsicos de operao. comum, por exemplo, a utilizao de controladores de corrente independentes para cada fase, tratando o conversor como a associao de trs monofsicos independentes. Entretanto, pela ausncia de neutro, a soma das 3 correntes de linha deve ser nula, de forma que no possvel controlar independentemente cada uma delas. Apesar desta tcnica apresentar bons resultados prticos, ela no interpretada corretamente, podendo trazer alguns efeitos indesejveis, como a deformao das correntes na passagem por zero. Ainda, dependendo da topologia do conversor, utilizamse adaptaes empricas, como controlar diretamente as correntes ou apenas o mdulo delas. Ser visto que a deformao da corrente na passagem por zero, para o boost PFC monofsico, fisicamente inevitvel ao utilizar a tenso como referncia para a corrente. Pela natureza do conversor, necessrio um defasamento, que deve ser otimizado, j que tambm limitado pela natureza fsica do conversor. J para os retificadores PWM trifsicos sem neutro, no se observa esta limitao, mas depende da estratgia de controle aplicada, pois possvel a troca de energia entre as fases. Devido caracterstica da curva de potncia instantnea, para os retificadores monofsicos, tem-se uma inevitvel ondulao na tenso de sada, com frequncia igual a duas vezes da rede de alimentao CA, refletindo exatamente a ondulao na curva de potncia instantnea, para tenso e corrente de entrada senoidais e em fase. Assim, a malha de tenso deve ser suficientemente lenta, para evitar deformaes na corrente de entrada. J para os trifsicos este problema no se observa, de forma que pode-se utilizar uma malha de tenso com resposta dinmica mais rpida, sem deformar as correntes de entrada. Para os retificadores PWM unidirecionais trifsicos sem neutro, h uma certa folga nos limites fsicos de controle das correntes, o que no se observa nos monofsicos, podendo-se processar potncia reativa entre as fases. Tambm chama a
xix
ateno para a possvel existncia de conversores otimizados, tal qual o monofsico, que no permitam processamento de energia reativa, mas por outro lado possibilitam um melhor aproveitamento do conversor. Outro ponto de interesse est no estudo do controle do balano de tenso na sada dos retificadores 3 nveis. Utiliza-se atualmente uma estratgia emprica, onde um sinal de controle adicionado s referncias retificadas de corrente. Entretanto, devido no compreenso desta estratgia, comum o ajuste manual deste controlador, o que pode levar o sistema instabilidade.
Captulo 1 Introduo Geral
CAPTULO 1
1 - INTRODUO GERAL
1.1 - INTRODUO
Durante muito tempo, a grande maioria das cargas ligadas rede eltrica comercial apresentava comportamento linear, de forma que a corrente drenada por elas possua apenas componente senoidal na mesma freqncia da tenso. Alm disso, haviam muitas cargas com caractersticas indutivas, onde a corrente total drenada era tipicamente senoidal e atrasada em relao tenso. O formato senoidal da corrente era to natural, que tal caracterstica era ignorada. Nessas condies, o conceito de fator de potncia confundia-se com fator de deslocamento, onde a corrente senoidal, defasada em relao tenso, podia ser dividida em duas parcelas, a primeira em fase com a tenso, originando a chamada potncia ativa; e a segunda em quadratura, ou seja, atrasada 90o em relao tenso, dando origem potncia reativa, assim denominada pois a potncia mdia gerada por ela, em um perodo de rede, apresentava valor nulo. Tinha-se ento o conhecido tringulo de potncias. Corrigia-se o fator de potncia com a adio de capacitores, pois estes drenam correntes adiantadas 90o em relao tenso, ou seja, em oposio de fase com as correntes em quadratura, devendo ter a mesma amplitude com o objetivo de se anularem, restando apenas as componentes em fase. Este panorama permaneceu at as dcadas de 1930 e 1940, onde apesar da extensiva utilizao de vlvulas e outros dispositivos no-lineares, as cargas no-lineares ainda no representavam um problema. Mas o quadro comearia a mudar quando em dezembro de 1939 William Schockley observou pela primeira vez o funcionamento de um semicondutor, e principalmente a partir da inveno do transistor, cuja data oficial 23 de dezembro de 1947, nos laboratrios Bell. Estava inaugurada a era da Eletrnica! Em 1957 a General Electric anunciou a inveno do tiristor, inicialmente denominado SCR (Silicon Controlled Rectifier), para diferenci-lo do diodo normal (Silicon Rectifier), dando origem Eletrnica de Potncia atual. Atualmente a Eletrnica de Potncia lida com o processamento da energia eltrica, suprindo cargas das mais variadas naturezas, abrangendo praticamente todas as reas, desde o setor industrial comercial e domstico, at o aeroespacial e o militar.
Com a rpida disseminao dos equipamentos eletrnicos nos ltimos anos, houve um grande crescimento das chamadas cargas no-lineares. Estas cargas geralmente necessitam da energia eltrica disponvel em tenso/corrente contnua, como por exemplo equipamentos eletrnicos, acionamento de mquinas eltricas a partir de inversores, dentre outros. Para isso, fez-se necessria a converso da tenso alternada disponibilizada pela rede, em contnua, dando origem aos chamados conversores CA-CC, ou simplesmente retificadores. Entretanto, os primeiros retificadores, aqui denominados retificadores
convencionais, utilizavam apenas diodos ou tiristores, apresentando geralmente um grande banco de capacitores na sada, com o objetivo de filtrar a tenso. Estes retificadores drenam da rede correntes pulsadas, no mais apresentando formato senoidal. Obviamente estas cargas no so mais lineares, j que as correntes por elas drenadas apresentam componentes em diversas frequncias, mltiplas da frequncia fundamental da tenso da rede, denominadas componentes harmnicas. Os retificadores convencionais no so as nicas cargas no-lineares ligadas rede, mas representam a principal parcela. No Brasil, a parcela de cargas no-lineares ainda menos significativa do que nos pases desenvolvidos, mas j representa um grave problema para o sistema eltrico, havendo uma notvel tendncia de crescimento de cargas desta natureza, na medida em que aumenta o nmero de equipamentos eletrnicos, representando uma parcela cada vez mais significativa da carga total ligada rede. Estas componentes harmnicas de corrente drenadas da rede, do origem a uma srie de problemas para todo o sistema, desde a gerao e transmisso, at os sistemas de distribuio, as instalaes e as prprias cargas, tais como: Baixo fator de potncia; Distoro nas tenses da rede, devido circulao das componentes harmnicas de corrente atravs das impedncia de linha, tipicamente indutivas, podendo comprometer o funcionamento de outros equipamentos conectados mesma rede; Desperdcio de energia, com o aumento das perdas nos elementos da rede de transmisso e distribuio, alm de ser necessrio sobredimension-los; As componentes harmnicas causam ainda diversos problemas aos geradores, aumentando perdas e desperdiando energia, causando aquecimento e reduzindo sua vida til;
Interferncia eletromagntica em equipamentos sensveis, como em sistemas de telecomunicaes, podendo comprometer seu funcionamento; Esta interferncia pode introduzir ainda erros em equipamentos de medio e proteo; Circulao de componentes harmnicas pelo neutro, em sistemas trifsicos, havendo necessidade de sobredimension-lo; Consequente elevao de potencial do neutro dos sistemas trifsicos, causando problemas de proteo; Desperdcio de energia e aquecimento em transformadores, devido ao efeito pelicular, histerese e correntes parasitas;
Em virtude dos problemas citados, muitos pases elaboraram uma rigorosa regulamentao, com o intuito de limitar os nveis das componentes harmnicas injetadas na rede. Em 1975, a CENELEC (Comission Europan pour la Normalisacion Elctrique) apresentou a norma europia EN50006, que foi substituda em 1982 pela IEC-555 (International Electrotechnical Commission), revisada em 1991. Atualmente os principais padres so o europeu, determinado pela IEC-61000-3-4 [2], e o americano, definido pela IEEE-519 [3], ainda mais rgidos, no somente em relao ao nvel da TDH (Taxa de Distoro Harmnica) e de cada componente harmnica individualmente, mas tambm da interferncia eletromagntica. No entanto, tambm ser apresentado neste trabalho, que a injeo de componentes harmnicas nem sempre ser prejudicial, j que possvel injetar componentes harmnicas em oposio de fase com as injetadas por outras cargas nolineares. Pode-se citar como exemplo o filtro ativo paralelo apresentado em [4], que gera uma corrente deformada, mas que somada corrente de outra carga no-linear especfica, faz com que a corrente resultante apresente menor contedo harmnico do que a drenada originalmente pela carga. Para avaliar o comportamento das cargas, surgem alguns fatores de desempenho, como o fator de potncia. Alguns destes fatores sero apresentados a seguir, com sua aplicao para sistemas monofsicos e trifsicos.
1.2 - FATORES DE DESEMPENHO PARA SISTEMAS MONOFSICOS

Para avaliar o comportamento das cargas e o efeito provocado por elas sobre a rede, so utilizados alguns fatores de desempenho. O mais conhecido o fator de potncia, cuja definio apresentada a seguir. 1.2.1 - Fator de Potncia Define-se fator de potncia (FP) como a razo entre a potncia mdia em um perodo de rede, denominada potncia ativa, e o produto entre a tenso eficaz e a corrente eficaz na carga, denominada potncia aparente:
FP =
Onde:
P S
(Eq.1.1)
P = Pmed
1 = P(t ) dt T0
(Eq.1.2)
1 P = [V (t ) I (t )] dt T0
(Eq.1.3)
S = Vef I ef
1 V (t ) 2 dt T 0
T
(Eq.1.4)
Vef =
I ef =
1 I (t ) 2 dt T 0
(Eq.1.5)
Tem-se ainda a potncia reativa, como resultado da relao abaixo:
S 2 = P2 + Q2
Q = S 2 P2
(Eq.1.6)
A (Eq.1.6) representa a potncia reativa, processada na freqncia da rede, quando no h distoro harmnica na tenso e na corrente, ou a composio das potncias reativas nas diversas freqncias mltiplas a da rede, quando houver distoro (componentes harmnicas) na tenso e/ou na corrente. Deve-se observar ainda que o fator de potncia pode se referir a qualquer elemento de um circuito, onde se possa observar tenso e corrente (dipolo). Pode se referir a uma fonte de tenso ou corrente, ou a uma carga.
A - Fator de potncia para tenso e corrente senoidais Para uma rede monofsica, com tenso de alimentao perfeitamente senoidal, tomada como referncia, tem-se:
V (t ) = VP sen( t )
(Eq.1.7)
Para uma carga linear, a forma de onda da corrente drenada tambm ser senoidal e na mesma frequncia da tenso, com um possvel defasamento entre tenso e corrente, podendo ser representada por:
I (t ) = I P sen( t + )
(Eq.1.8)
Logo, a potncia instantnea, definida como produto entre tenso e corrente, dada por:
P(t ) = V (t ) I (t )
P (t ) = VP I P sen( t ) sen( t + )
(Eq.1.9) (Eq.1.10)
Ento, a potncia mdia, conforme apresentado na (Eq.1.3), dada por:
P = VP I P
Logo:
1 2
sen( t ) sen( t + ) dt
0
(Eq.1.11)
P=
VP I P cos( ) 2
(Eq.1.12)
A tenso eficaz definida na (Eq.1.5) como:
1 Vef = V (t ) 2 dt T 0
Ento, substituindo a (Eq.1.7):
(Eq.1.13)
Vef = V P
1 sen( t ) 2 dt 2 0
(Eq.1.14)
Vef =
VP 2
(Eq.1.15)
Da mesma forma, a corrente eficaz dada por:
I ef
1 = IP sen( t + ) 2 dt 2 0
(Eq.1.16)
I ef =
IP 2
(Eq.1.17)
Tem-se, ento, a potncia aparente dada por:
S = Vef I ef S= VP I P 2
(Eq.1.18)
(Eq.1.19)
Substituindo a (Eq.1.12) e a (Eq.1.19), na definio de fator de potncia apresentada na (Eq.1.1) obtm-se:
VP I P cos( ) P 2 FP = = VP I P S 2 FP = cos( )
(Eq.1.20)
(Eq.1.21)
A expresso da (Eq.1.21) define o fator de potncia apenas para tenso e corrente perfeitamente senoidais e de mesma frequncia. Na verdade, a expresso da (Eq.1.21) determina o chamado fator de deslocamento, medindo o defasamento entre as componentes fundamentais de tenso e corrente. B - Fator de Potncia para tenso senoidal e corrente distorcida Supe-se novamente que a carga alimentada por uma fonte de tenso monofsica perfeitamente senoidal, dada por:
V (t ) = VP sen( t )
Logo, a tenso eficaz dada por:
(Eq.1.22)
1 Vef = V P sen( t ) 2 dt 2 0
(Eq.1.23)
Vef =
VP 2
(Eq.1.24)
Supe-se que a corrente drenada pela carga seja peridica, com perodo igual ao perodo da tenso. Desta forma esta corrente pode ser representada genericamente, em srie de Fourier, por:
I (t ) = I n (t ) = I P _ n sen(n t + n )
n =1 n =1
(Eq.1.25)
Onde:
I n (t ) = I P _ n sen(n t + n )
O valor eficaz da corrente definido por:
(Eq.1.26)
1 I ef = I (t ) 2 dt = T 0
Ento:
1 2
I P _ n sen(n t + n ) dt n =1
(Eq.1.27)
2 I P _ n sen(n t + n ) dt + 0 n =1 (Eq.1.28) I ef = 2 1 + I P _ n sen(n t + n ) I P _ i sen(i t + i ) dt 2 n =1 i =1 0 in

1 2
Na segunda integral da (Eq.1.28), tem-se o produto de senides de frequncias diferentes, de forma que o resultado da integral nulo, restando apenas a primeira integral:
I ef =
1 2 IP _ n 2 n =1
(Eq.1.29)
Retirando a componente fundamental da somatria:
I ef =
1 2 2 IP _ 1 + IP _ n 2 n=2
(Eq.1.30)
Normalizando em funo da componente fundamental da corrente:
I ef =
IP _1
IP _ n 1+ 2 n=2 I P _ 1
(Eq.1.31)
Define-se a taxa da distoro harmnica da corrente (TDHI), por:
IP _ n TDH I = I n=2 P _ 1
(Eq.1.32)
Substituindo a (Eq.1.32) na (Eq.1.31):
I ef =
Se:
I P _1 2
1 + (TDH I )
(Eq.1.33)
I n (t ) = I P _ n sen(n t + n )
Ento:
(Eq.1.34)
I ef _ n =
IP_n 2
(Eq.1.35)
Substituindo a (Eq.1.35) na (Eq.1.32) e na (Eq.1.33):
I ef = I ef _ 1 1 + (TDH I )
Assim:
I ef _ n e TDH I = I n = 2 ef _ 1
(Eq.1.36)
S = Vef I ef
S=
VP
2
I P _1
2
1 + (TDH I )
(Eq.1.37)
S=
VP I P _ 1 2
1 + (TDH I )
(Eq.1.38)
A potncia mdia, ou potncia ativa, definida por:
1 1 P = P(t ) dt = [V (t ) I (t )] dt T 0 T 0
Substituindo a (Eq.1.22) e a (Eq.1.25) na (Eq.1.39):
(Eq.1.39)
P=
1 2
[VP sen( t )] I P _ n sen(n t + n ) dt

0 n =1
(Eq.1.40)
Retirando-se a componente fundamental da corrente para fora da somatria, e lembrando da propriedade distributiva das integrais, obtm-se a soma de duas integrais:
2 [VP sen( t )] I P _ 1 sen( t + 1 ) dt + 1 0 P= 2 2 + [V sen( t )] I P _ n sen(n t + n ) dt P n =1 0
(Eq.1.41)
Novamente, na segunda integral tem-se o produto de senides de frequncias diferentes, onde o resultado da integral nulo, restando apenas o resultado da primeira integral. Sabidamente componentes de diferentes frequncias de tenso e corrente no geram potncia ativa. Obtm-se ento:
P=
Da (Eq.1.1) tem-se:
VP I P _ 1 cos(1 ) 2
(Eq.1.42)
FP =
P S
(Eq.1.43)
Logo, substituindo os resultados obtidos na (Eq.1.38) e na (Eq.1.42):
VP I P _ 1 cos(1 ) FP = VP I P _ 1 2 FP = 2 1 + (TDH I )
2
(Eq.1.44)
cos( 1 ) 1 + (TDH I )
2
(Eq.1.45)
A expresso apresentada na (Eq.1.45) determina o fator de potncia para elementos de circuitos submetidos a tenses perfeitamente senoidais e quaisquer correntes peridicas, com perodo igual ao perodo da tenso. Deve-se lembrar ainda que 1 representa o defasamento entre a tenso (senoidal) e a componente fundamental da corrente (tambm senoidal e na mesma freqncia da tenso). Nota-se que se a corrente no for distorcida, a expresso da (Eq.1.45) reduz-se apresentada na (Eq.1.21). Analisando o espectro da tenso e da corrente, sabendo que somente componentes de mesma freqncia geram potncia ativa, como a tenso apresenta componente apenas em uma freqncia, somente a componente fundamental da corrente, na mesma freqncia da tenso, gera toda a potncia ativa, enquanto que as componentes harmnicas no geram potncia ativa, mas apenas reativa.
10
C - Fator de Potncia para Tenso e Corrente Distorcidas Ser apresentada a deduo de fator de potncia para tenso e corrente distorcidas, mas com mesma freqncia, sendo representadas genericamente por srie de Fourier. Define-se a tenso de alimentao por:
V (t ) = Vn (t ) = VP _ n sen(n t + n )
n =1 n =1
(Eq.1.46)
Desta forma, o valor eficaz da tenso dado por:
1 Vef = V (t ) 2 dt = T 0 1 2
2
1 VP _ n sen(n t + n ) dt 2 0 n =1
(Eq.1.47)
2 VP _ n sen(n t + n ) dt + 0 n =1 Vef = 2 1 + VP _ n sen(n t + n ) VP _ i sen(i t + i ) dt 2 0 n =1 i =1 in

Como o resultado da segunda integral nulo, obtm-se:
V2 V VP _ 1 1 2 P_n P_n VP _ n = 1 + 2 = Vef _ 1 1 + V 2 n =1 2 n=2 P _ 1 n =2 VP _ 1
(Eq.1.48)
Vef =
(Eq.1.49)
Onde Vef_1 corresponde ao valor eficaz da componente fundamental da tenso de alimentao. Define-se ento a taxa da distoro harmnica da tenso por:
VP _ n TDH V = n=2 VP _ 1
Vn _ ef V n = 2 1 _ ef
(Eq.1.50)
Assim, substituindo a (Eq.1.50) na (Eq.1.49), tem-se:

2 Vef = V1 _ ef 1 + T .D.H .V
(Eq.1.51)
Da mesma forma, a corrente pode ser definida, de forma genrica, por:
I (t ) = I n (t ) = I P _ n sen(n t + n )
n =1 n =1
(Eq.1.52)
Calculando o valor eficaz da corrente:
11
I ef
Ento:
1 = I (t ) 2 dt = T 0
1 I P _ n sen(n t + n ) dt 2 0 n =1
(Eq.1.53)
2 I P _ n sen(n t + n ) dt + 0 n =1 I ef = 2 1 + I P _ n sen(n t + n ) I P _ i sen(i t + i ) dt 2 0 n =1 i =1 in 1 2

Novamente o resultado da segunda integral nulo, de forma que:
I2 I I P _1 1 2 P_n ef _ n IP_n = 1 + 2 = I ef _ 1 1 + I 2 n =1 2 n=2 I P _ 1 n = 2 ef _ 1
(Eq.1.54)
I ef =
(Eq.1.55)
Onde Ief_n corresponde ao valor eficaz da n-sima componente da corrente de I(t). A taxa de distoro harmnica dada por:
IP_n TDH I = n=2 I P _ 1
I ef _ n I n = 2 ef _ 1
(Eq.1.56)
Logo:
I ef = I1 _ ef 1 + TDH .2 I
(Eq.1.57)
Assim, da (Eq.1.51) e da (Eq.1.57), tem-se a potncia aparente dada por:

2 S = V1 _ ef I1 _ ef 1 + TDH .V 1 + TDH .2 I
(Eq.1.58)
A potncia mdia, ou potncia ativa, dada por:
P=
1 1 P (t ) dt = [V (t ) I (t )] dt T 0 T 0
(Eq.1.59)
Substituindo a (Eq.1.46) e a (Eq.1.52):
P=
1 2
VP _ n sen(n t + n ) I P _ n sen(n t + n ) dt n =1 n =1
(Eq.1.60)
12
Retirando da somatria a componente fundamental da tenso e da corrente, valendo-se da propriedade distributiva das integrais, pode-se representar a integral original pela soma de duas integrais:
2 VP _ n sen(n t + n ) I P _ n sen(n t + n dt + 0 n =1 1 P= 2 (Eq.1.61) 2 + VP _ n sen(n t + n ) I P _ i sen(i t + i ) dt 0 n =1 i =1 in

O resultado da segunda integral nulo, j que somente componentes de mesma frequncia geram potncia ativa, ou seja, potncia com valor mdio diferente de zero. O produto das componentes de tenso e corrente de frequncias diferentes no geram potncia ativa, mas apenas reativa. Desta forma, a (Eq.1.61) resume-se a:
P=
n =1
VP _ n I P _ n 2
sen(n t + n ) sen(n t + n ) dt
0
(Eq.1.62)
Resolvendo a integral:
P=
n =1
VP _ n I P _ n 2
cos( n n )
(Eq.1.63)
Define-se o defasamento entre as componentes de cada frequncia de tenso e corrente por:
n = n n
Obtendo-se ento:
(Eq.1.64)
P = Vn _ ef I n _ ef cos( n )
n =1
(Eq.1.65)
Observa-se que as componentes harmnicas de tenso e corrente geram potncia ativa, ou seja, pode haver potncia ativa processada em diversas frequncias, no somente na fundamental. Nos casos anteriores, havia potncia ativa processada apenas na frequncia fundamental, quando apenas uma das formas de onda (no caso a corrente) era distorcida. Pode-se ainda normalizar a expresso da (Eq.1.65) para potncia ativa, em funo das componentes fundamentais de tenso e corrente:
13
P = V1 _ ef I 1 _ ef
V I cos( n ) 1 + n _ ef n _ ef cos(1 ) n =2 V I 1 _ ef cos(1 ) 1 _ ef
(Eq.1.66)
Introduz-se aqui a taxa de distoro harmnica da potncia, que representa a parcela da potncia ativa processada nas frequncias harmnicas:
T .D.H . P =
n=2
Vn _ ef I n _ ef cos( n ) V1 _ ef I 1 _ ef cos(1 )
(Eq.1.67)
Desta forma, substituindo a (Eq.1.67) na (Eq.1.66), obtm-se:
P = V1 _ ef I 1 _ ef cos(1 ) (1 + TDH P )
(Eq.1.68)
Pela definio de fator de potncia (FP) apresentada na (Eq.1.1), substituindo as expresses obtidas na (Eq.1.58) e na (Eq.1.68):
FP =
[V
[V
1 _ ef
I 1 _ ef cos(1 ) (1 + TDH P )
2 V
]
2 I
1 _ ef
I 1 _ ef 1 + TDH 1 + TDH (1 + TDH P )

2 1 + TDH I2 1 + TDH V
(Eq.1.69)
F .P. = cos( )
(Eq.1.70)
D - Interpretao do Fator de Potncia A TDHP contribui para o aumento do fator de potncia. Por outro lado, pode-se provar que:
[1 + TDH ] [1 + TDH ] [1 + TDH ]

2 2 P 2 I 2 V
Logo:
(1 + TDH P )
2 1 + TDH I2 1 + TDH V
(Eq.1.71)
Ou seja, mesmo com deslocamento nulo entre as componentes fundamentais de tenso e corrente, no possvel obter fator de potncia maior que a unidade. Por outro lado, quando a corrente se apresenta como imagem da tenso, observa-se que:
TDH I = TDHV
[1 + TDH ] = [1 + TDH ] [1 + TDH ]

2 2 P 2 I 2 V
(Eq.1.72)
Ou seja, o conceito de fator de potncia se refere parcela da carga que pode ser representada por uma resistncia pura, como se prova a seguir:
14
Quando uma resistncia pura submetida a uma tenso qualquer, a corrente ser uma imagem da tenso, a menos de um ganho k:
I (t ) = k V (t )
A potncia ativa, ou potncia mdia, ser dada por:
(Eq.1.73)
1 P = [V (t ) I (t )] dt T0 k P = V (t ) 2 dt T 0
Os valores eficazes de tenso e corrente so dados por:
T
(Eq.1.74)
(Eq.1.75)
Vef =
1 V (t ) 2 dt T 0
T
(Eq.1.76)
I ef =
1 1 2 2 [I (t )] dt = [k V (t )] dt T 0 T 0 1 2 =k [V (t )] dt T 0
T
(Eq.1.77)
I ef
(Eq.1.78)
Substituindo a (eq.1.76) e a (Eq.1.78) na (Eq.1.4):

T 1 T 1 2 V (t ) dt k V (t ) 2 dt S= T 0 T 0
(Eq.1.79)
k S = V (t ) 2 dt T 0
Ento, substituindo a (Eq.1.75) e a (Eq.1.80) na (Eq.1.1) obtm-se:
(Eq.1.80)
k T 2 V (t ) dt T 0 =1 FP = T k 2 V (t ) dt T 0
(Eq.1.81)
Ou seja, para qualquer forma de onda de tenso e corrente, onde uma imagem da outra (resistor puro equivalente), tem-se fator de potncia unitrio. Ento, o fator de
15
potncia determina a parcela da carga que pode ser representada por um resistor puro, que ser responsvel pela totalidade da potncia ativa processada. Para uma tenso distorcida, a corrente drenada pela carga deve ser igualmente distorcida, com o mesmo formato, para que se tenha fator de potncia unitrio. Ou seja, quando se tem tenso e corrente distorcidas, a (Eq.1.21) e (Eq.1.45) deixam de ser vlidas, devendo-se utilizar a (Eq.1.70). Mesmo com taxa de distoro harmnica da corrente diferente de zero, tem-se fator de potncia unitrio. Por exemplo, na Fig.1.1 tem-se tenso e corrente em uma carga com fator de potncia unitrio, mesmo com taxa de distoro harmnica da corrente de 60%.
V (t )
I (t )
Fig.1.1: Forma de onda de tenso e corrente (componente fundamental em azul), para uma carga com TDHI=60%, mas com fator de potncia unitrio.
Ento, pela definio de fator de potncia apresentada, uma carga qualquer pode ser dividida em duas parcelas, a primeira representada por um resistor, que absorve uma corrente como imagem da tenso, responsvel por toda a potncia ativa processada; e uma segunda parcela, complementar, representada por uma fonte de corrente, de forma que a potncia mdia absorvida por ela sempre ser nula. O circuito equivalente apresentado na Fig.1.2:
Fig.1.2: Carga qualquer representada por uma carga equivalente.
16
1.2.2 - Fator de Ondulao de Potncia possvel obter fator de potncia unitrio, mesmo com elevada taxa de distoro harmnica na tenso e na corrente, de forma que pode no ser desejvel fator de potncia unitrio em algumas aplicaes. Podem ser definidos outros fatores de desempenho para melhor avaliar o comportamento de determinadas cargas, ou de um sistema eltrico como um todo. O fator de ondulao de potncia (FOP), definido na (Eq.1.84) como a relao entre a potncia mdia para um perodo de rede, tambm denominada potncia ativa, e a potncia de pico, ou seja, a potncia instantnea mxima, definida pelo produto instantneo de tenso e corrente.
P (t ) = V (t ) I (t )
P = Pmed
1 = T
[V (t ) I (t )] dt
0
(Eq.1.82)
PPICO = max[P(t )] = max[V (t ) I (t )] FOP = Pmed PPICO
(Eq.1.83) (Eq.1.84)
O FOP ser sempre menor ou igual a 1. Quando a potncia instantnea for constante, ou seja, sem ondulao, ter-se- FOP=1. Apesar desta definio ser semelhante ao fator de demanda, difere no perodo em que se avalia a potncia mdia, alm da potncia instantnea. Por exemplo, para uma fonte de tenso monofsica, perfeitamente senoidal, alimentando uma carga puramente resistiva, tem-se fator de potncia unitrio e taxa de distoro harmnica de tenso e corrente nulas, mas o fator de ondulao de potncia igual a 0,5. A seguir so apresentados alguns exemplos: Exemplo 1: Tenso e corrente senoidais FP=1; TDHI=0; TDHV=0; FOP=0,5
Fig.1.3: Tenso e corrente senoidais.
Fig.1.4: Potncia instantnea.
17
Exemplo 2: Tenso e corrente distorcidas FP=1; TDHI=60%; TDHV=60%; FOP=0,327
Fig.1.5: Tenso e corrente distorcidas.
Exemplo 3: Tenso e corrente quadradas FP=1; TDHI=50%; TDHV=50%; FOP=1
Fig.1.7: Tenso e corrente quadradas.
Exemplo 4: Tenso senoidal e corrente pulsada FP=0,388; TDHI=238%; TDHV=0%; FOP=0,058
Fig.1.9: Tenso senoidal e corrente pulsada.
18
1.2.3 - Comparaes Uma fonte de tenso com componentes em n freqncias, pode ser representada pela associao srie de n fontes de tenso senoidais, cada uma representando uma componente da original. Da mesma forma, uma carga representada por uma fonte de corrente com componentes em m freqncias pode ser representada pela associao em paralelo de m fontes de corrente senoidais, cada uma representando uma componente da original. A Fig.1.11 apresenta o circuito equivalente para n=m=3.
Fig.1.11: Circuito equivalente para m=n=3.
Para as formas de onda apresentadas na Fig.1.1, com fator de potncia unitrio, tem-se uma fonte de tenso representada pela soma de 3 parcelas de tenso em diferentes freqncias. A carga equivalente pode ser representada por trs fontes de corrente em paralelo, cada uma com freqncia igual e amplitude proporcional s tenses da fonte de alimentao. Tem-se portanto fator de potncia unitrio, j que as trs fontes de corrente podem ser substitudas por um resistor. No entanto, analisando por sobreposio, observa-se que apesar de se ter fator de potncia unitrio, cada componente de corrente circula pelas trs fontes de tenso, gerando potncia ativa quando circula pela fonte de mesma freqncia, mas gerando potncia reativa quando circula pelas outras duas fontes, que apresentam freqncias diferentes. Mesmo assim, pela definio apresentada, a potncia reativa total nula. Quando se dispe de um sistema com tenso distorcida, pode-se questionar se mais desejvel uma corrente igualmente distorcida, mas com fator de potncia unitrio; ou uma corrente perfeitamente senoidal, mas com fator de potncia menor. Ou ainda, uma corrente distorcida e com forma de onda diferente da tenso. Pode-se citar como exemplo um filtro ativo paralelo, que apesar de apresentar baixo fator de potncia e elevada taxa de distoro da corrente, quando analisado individualmente, se for associado de forma conveniente s cargas j existentes, pode ser benfico para o sistema eltrico. Ou seja, a melhor corrente que uma carga pode drenar, para a rede, depende tambm das outras cargas.
19
O objetivo demonstrar que o comportamento de uma carga no pode ser analisado individualmente, mas sim sua influncia no sistema como um todo. Alm disso, alguns fatores de desempenho utilizados para avaliar as cargas, como fator de potncia ou taxa de distoro harmnica da corrente, podem no ser suficientes para uma boa avaliao, apresentando muitas vezes resultados imprecisos ou at mesmo invertidos. Pode-se supor, por exemplo, um conjunto de cargas, alimentado por uma fonte de tenso perfeitamente senoidal, drenando uma corrente pulsada, conforme mostrado na Tab.1.1. Se uma nova carga precisa ser colocada em paralelo com a existente, surge a questo: qual a melhor forma de onda de corrente que deve ser drenada pela nova carga? So apresentadas a seguir 4 situaes distintas, para comparao dos resultados, da Tab.1.2 Tab.1.5.
Tab.1.1: Corrente drenada pela carga j existente.
Corrente na carga j existente.
FP = 0,564 TDHI = 146% 3H 5H 7H 9H 11H 13H 0,93 180o 0,79 0o 0,62 180o 0,43 0o 0,25 180o 0,10 0o
Tab.1.2: Carga 1. Corrente na carga adicionada Corrente total
Carga original FP = 0,564 TDHI = 146% 3H 0,93 180o 5H 0,79 0o 7H 0,62 180o 9H 0,43 0o 11H 0,25 180o 13H 0,10 0o
Carga adicionada FP = 1 TDHI = 0% 3H 0 5H 0 7H 0 9H 0 11H 0 13H 0 Tab.1.3: Carga 2.
Carga total equivalente FP = 0,980 TDHI = 20,43% 3H 0,93 180o 5H 0,79 0o 7H 0,62 180o 9H 0,43 0o 11H 0,25 180o 13H 0,10 0o
20
Corrente na carga adicionada
Corrente total
Carga adicionada FP = 0,999 TDHI = 2% 3H 0,08 0o 5H 0,07 180o 7H 0,05 0o 9H 0,03 180o 11H 0,02 0o 13H 0,01 180o Tab.1.4: Carga 3.
Carga total equivalente FP = 0,982 TDHI = 19% 3H 0,85 180o 5H 0,72 0o 7H 0,57 180o 9H 0,40 0o 11H 0,23 180o 13H 0,09 0o
Corrente na carga adicionada
Corrente total
Carga adicionada FP = 0,997 TDHI = 7% 3H 0,26 0o 5H 0,22 180o 7H 0,17 0o 9H 0,12 180o 11H 0,07 0o 13H 0,02 180o
Carga total equivalente FP = 0,988 TDHI = 15% 3H 0,66 180o 5H 0,57 0o 7H 0,44 180o 9H 0,31 0o 11H 0,18 180o 13H 0,08 0o
21
Tab.1.5: Carga 4. Corrente na carga adicionada Corrente total
Carga adicionada FP = 0,962 TDHI = 28% 3H 0,93 0o 5H 0,79 180o 7H 0,62 0o 9H 0,43 180o 11H 0,25 0o 13H 0,10 180o
Carga total equivalente FP = 1 TDHI = 0% 3H 0 5H 0 7H 0 9H 0 11H 0 13H 0
Dentre as opes apresentadas, observa-se que a carga 4, apresentada na Tab.1.5 a mais benfica para o sistema como um todo, apesar de apresentar, individualmente, a maior taxa de distoro harmnica e o menor fator de potncia. Por outro lado, a carga 1, apresentada na Tab.1.2, foi a pior opo para o sistema, apesar de apresentar corrente perfeitamente senoidal, com fator de potncia unitrio e taxa de distoro harmnica da corrente nula. No se pode afirmar, de maneira geral, que a distoro na corrente seja melhor para o sistema, no entanto desejvel que a nova carga drene componentes harmnicas em oposio de fase com as componentes drenadas pelas cargas j existentes, e com amplitude de cada harmnica limitada nas respectivas amplitudes da carga existente. Trata-se do princpio de operao dos filtros ativos paralelos. Esta caracterstica faz com que as componentes harmnicas circulem localmente. Usualmente, os filtros ativos paralelo so projetados para corrigir cargas especficas, bem conhecidas, mas no processam potncia ativa. Mas possvel que um retificador pwm, alm de processar potncia ativa, compense as harmnicas injetadas na rede por outras cargas no-lineares. Na rede comercial de energia eltrica, observa-se uma distoro caracterstica na tenso, proveniente da circulao de componentes harmnicas de corrente sobre as impedncias do sistema, como linhas de transmisso, transformadores, etc. Da mesma forma como nos exemplos apresentados, devido s cargas nolineares existentes, que drenam correntes com elevado contedo harmnico, novas
22
cargas, com correntes distorcidas, podem ser mais benficas para o sistema, reduzindo a circulao total de harmnicas de corrente e reduzindo a distoro da tenso disponibilizada nas extremidades das linhas de transmisso. Na prtica, sabe-se que as cargas no-lineares mais abundantes, os retificadores a diodo, drenam correntes pulsadas, com elevada amplitude prximo ao pico da tenso. Pela caracterstica indutiva da impedncia equivalente do sistema, tem-se uma tenso tipicamente achatada. Como foi apresentado, cargas que drenam correntes senoidais, com afundamento nos picos, como nos exemplos apresentados na Tab.1.4 e na Tab.1.5, so mais benficas. Mesmo cargas com correntes achatadas, seguindo o formato da tenso, podem ser mais benficas que correntes perfeitamente senoidais.
1.3 - FATORES DE DESEMPENHO EM SISTEMAS TRIFSICOS

Alguns fatores de desempenho referem-se exclusivamente a sistemas monofsicos. Sua interpretao algumas vezes estendida para sistemas trifsicos, mas no se deve perder de vista esta limitao. 1.3.1 - Taxa de Distoro Harmnica A taxa de distoro harmnica pode referir-se apenas a uma corrente ou tenso, portanto somente a uma das fases. Ao se avaliar, por exemplo, uma carga trifsica, citando determinada taxa de distoro harmnica para as correntes, supe-se que todas apresentam a mesma distoro. 1.3.2 - Fator de Potncia O fator de potncia um conceito monofsico, de forma que s pode se referir a uma das fases. Embora, por definio, a potncia instantnea ou a potncia mdia (ativa) total do sistema possa ser dada pela soma das potncias em cada uma das fases, o mesmo no vlido para a potncia aparente. Existe na literatura uma anlise denominada teoria de potncia ativa e reativa instantnea [35], proposta pela primeira vez por Akagi et Al. (1983), aplicada a sistemas trifsicos, que na verdade trata-se de uma ferramenta bastante til para o controle das correntes de linha, aplicada principalmente em filtros ativos. Entretanto, esta teoria no coincide com a definio original de fator de potncia. Nesta anlise, as potncias instantneas so divididas em duas parcelas, a potncia ativa aquela que efetivamente transferida para a carga, enquanto que a potncia
23
denominada reativa refere-se quela trocada entre as fases. Por exemplo, esta anlise prev ondulao na potncia ativa instantnea, enquanto que na definio original, a potncia ativa corresponde potncia mdia, para um determinado perodo. Trata-se tambm de uma ferramenta de anlise bastante til, mas difere do conceito original de fator de potncia. Embora, no limite, com tenses e correntes senoidais, coincide tambm com o conceito clssico de fator de potncia. Alm disso, como o fator de potncia o resultado da diviso do valor mdio do produto tenso x corrente, pela multiplicao dos valores eficazes de tenso e corrente, necessrio ao menos um perodo de rede para calcular o fator de potncia. Por definio, consiste na operao do resultado de integrais. Pela definio apresentada na (Eq.1.4), a potncia aparente definida simplesmente como o produto entre tenso e corrente eficaz sobre um certo elemento de circuito. De maneira geral, a potncia aparente de um sistema qualquer no dada simplesmente pela soma das potncias aparentes, embora em casos particulares possa coincidir. Apesar de ser um conceito monofsico, referindo-se apenas a um elemento de circuito (uma carga monofsica por exemplo), na prtica costuma-se atribuir fator de potncia a sistemas trifsicos, definindo a potncia aparente total como a soma das potncias aparentes em cada uma das fases. Este procedimento, na verdade, calcula a mdia ponderada (em funo da potncia ativa) dos fatores de potncia em cada uma das fases. Sabe-se que:
FP1 =
P1 S1
FP2 =
P2 S2
FP3 =
P3 S3
(Eq.1.85)
Costuma-se definir o fator de potncia de um sistema trifsico por:
FP =
P1 + P2 + P3 S1 + S 2 + S 3
(Eq.1.86)
Assim, a (Eq.1.86) pode ser escrita como:
FP =
P1 + P2 + P3 P S3 P S1 P S2 (Eq.1.87) = 1 + 2 + 3 S1 + S 2 + S 3 S1 S 1 + S 2 + S 3 S 2 S 1 + S 2 + S 3 S 3 S 1 + S 2 + S 3
FP =
P1 + P2 + P3 S3 S1 S2 (Eq.1.88) = FP1 + FP2 + FP3 S1 + S 2 + S 3 S1 + S 2 + S 3 S1 + S 2 + S 3 S1 + S 2 + S 3

Entretanto, a potncia aparente total no pode ser calculada simplesmente pela
soma das potncias aparentes em cada uma das fases, j que um conceito vlido para um determinado elemento de circuito, relacionando a tenso e a corrente sobre ele.
24
Desta forma, o fator de potncia calculado pela (Eq.1.86) representa uma mdia ponderada dos fatores de potncia em cada uma das fases, em funo da soma escalar das potncias aparentes, como se observa na (Eq.1.88). A potncia aparente pode ser interpretada como uma grandeza vetorial, no se podendo simplesmente somar seu mdulo. Apenas para sistemas com fator de potncia elevado, onde a potncia aparente aproximadamente igual potncia ativa, a (Eq.1.86) pode ser utilizada para calcular uma mdia ponderada do fator de potncia nas trs fases. 1.3.3 - Fator de Ondulao de Potncia Para o fator de ondulao de potncia, possvel uma avaliao que abranja sistemas trifsicos, observando a definio apresentada na (Eq.1.84), a potncia instantnea total dada pela soma das potncias instantneas em cada fase. A potncia mdia dada pela integral da potncia instantnea, lembrando que a integral da soma igual soma das integrais, tem-se que a potncia mdia, ou ativa, do sistema, dada pela soma das potncias mdias em cada uma das fases. possvel ento calcular o FOP para o sistema como um todo.
P (t ) = P1 (t ) + P2 (t ) + P3 (t )
P = Pmed
(Eq.1.89)
1 1 = P (t ) dt = [P1 (t ) + P2 (t ) + P3 (t )] dt T 0 T 0
T T T
(Eq.1.90)
1 1 1 P = P1 (t ) dt + P2 (t ) dt + P3 (t ) dt T 0 T 0 T 0
(Eq.1.91)
P = P1 + P2 + P3 PPICO = max[P1 (t ) + P2 (t ) + P3 (t )]
(Eq.1.92) (Eq.1.93)
FOP =
PPICO P
(Eq.1.94)
Deve-se observar que o FOP de cada uma das fases diferente do FOP total do sistema. Por exemplo, um sistema monofsico alimentando uma carga resistiva, apresenta FOP=2, como se observa nas Fig.1.3 e Fig.1.4. J para um sistema trifsico alimentando uma carga resistiva trifsica balanceada, tem-se FOP=1, pois ao se somar
25
as curvas de potncia de cada uma das fases, obtm-se uma curva de potncia instantnea constante, ou seja, sem ondulao, como ilustram as figuras a seguir.
V1 I1 V2 I2 V3 I3
Fig.1.12: Tenso e corrente nas trs fases de um sistema trifsico alimentando uma carga resistiva balanceada.
P1 P2 P3 P1 + P2 + P3
Fig.1.13: Potncia instantnea em cada uma das fases
Fig.1.14: Potncia instantnea total do sistema trifsico..
Para tenses e correntes perfeitamente senoidais e balanceadas, tem-se:
V1 (t ) = V P sen( t ) V2 (t ) = VP sen( t 120) V (t ) = V sen( t + 120) P 3 V1 (t ) + V2 (t ) + V3 (t ) = 0
I 1 (t ) = I P sen( t ) I 2 (t ) = I P sen( t 120) I (t ) = I sen( t + 120) P 3 I 1 (t ) + I 2 (t ) + I 3 (t ) = 0
(Eq.1.95)
P1 (t ) = V P I P [sen( t )]2 P2 (t ) = VP I P [sen( t 120)]2 2 P3 (t ) = VP I P [sen( t + 120)] P (t ) = P1 (t ) + P2 (t ) + P3 (t )

2 1 1 P (t ) = VP I P cos(2 t ) 1 2 2 2 1 1 P2 (t ) = VP I P cos(2 t 120) 2 2 2 1 1 P3 (t ) = VP I P cos(2 t + 120) 2 2
(Eq.1.96)
(Eq.1.97)
26
P (t ) =
3 1 VP I P [cos(2 t ) + cos(2 t 120) + cos(2 t + 120)] 2 2

Mas:
(Eq.1.98)
cos(2 t ) + cos(2 t 120) + cos(2 t + 120) = 0

Ento:
(Eq.1.99)
P (t ) =
3 VP I P = cte. 2
(Eq.1.100)
Observa-se que as curvas de potncia instantnea em cada uma das fases apresentam um nvel mdio, correspondente potncia ativa, acrescida de uma componente senoidal com frequncia igual ao dobro da frequncia da rede. No captulo 2, quando ser apresentado o Boost monofsico utilizado na correo de fator de potncia (Boost PFC monofsico), ser observado que inevitvel uma ondulao na tenso de sada com frequncia igual ao dobro da frequncia da rede, exatamente por esta caracterstica na curva de potncia instantnea. Esta ondulao pode ser atenuada, com o aumento da capacitncia na sada, de forma que este capacitor absorve ondulao de potncia, absorvendo energia da rede nos pontos de mxima potncia e fornecendo esta energia acumulada para a carga, nos intervalos de mnima potncia. J para sistemas trifsicos, alimentando cargas balanceadas, drenando da rede correntes senoidais e em fase com as tenses, observa-se que a curva de potncia instantnea idntica a de um sistema em corrente contnua (CC), ou seja, sem ondulao. Por isso o FOP importante para avaliar um sistema trifsico, explicitando o balano de potncia entre as fases. Tambm por esta caracterstica, como ser apresentado mais adiante, nos retificadores PWM trifsicos, idealmente, no h ondulao na tenso na sada, pois como a potncia instantnea constante, a corrente injetada na carga tambm ser constante, exceto pelas componentes de alta frequncia (comutao).
27
1.4 - CONVERSORES CA-CC - RETIFICADORES

Denomina-se retificador o equipamento capaz de converter tenso/corrente alternada (CA) em tenso/corrente contnua (CC). Retificadores controlados so assim caracterizados quando h um controle da tenso mdia de sada. Os primeiros retificadores, ainda utilizavam vlvulas, e as estruturas em meia ponte ou de ponto mdio eram as mais empregadas, pois as vlvulas com um s ctodo e vrios nodos facilitavam a implementao. Atualmente, os retificadores empregam semicondutores de potncia, onde as topologias mais utilizadas so as de ponte completa, otimizando o aproveitamento do transformador de entrada. Os retificadores podem processar variados nveis de potncia, desde uma frao de watt, at centenas de megawatts (como em linhas de transmisso em CC). Alm disso, para potncias elevadas (acima de 2kW ou 3 kW), so utilizados retificadores trifsicos, com o objetivo de equilibrar a potncia drenada de cada fase. Para evitar os problemas j citados, com relao distoro harmnica das correntes drenadas pelos retificadores convencionais, surgem algumas topologias de retificadores com reduzida taxa de distoro das correntes drenadas, que podem ser divididos em dois grandes grupos: passivos e ativos. A seguir, sero apresentados alguns exemplos de retificadores convencionais, passivos (no-controlados) e ativos
(controlados). O objetivo deste trabalho estudar os retificadores trifsicos ativos, se utilizando de anlises para os monofsicos, estendendo por analogia alguns resultados, para facilitar o estudo dos trifsicos. 1.4.1 - Retificadores Convencionais A Fig.1.15 apresenta a estrutura do retificador monofsico de onda completa em ponte, com filtro capacitivo na sada. Apesar do foco deste trabalho estar voltado para os retificadores trifsicos, imprescindvel a apresentao desta estrutura, responsvel pela maior quantidade de cargas no-lineares ligadas rede comercial, j que a maior parte dos equipamentos eletrnicos consome baixa potncia, sendo desta forma monofsicos. Deve-se observar que as indutncias de entrada representam as impedncias de linha, indutncias de disperso dos transformadores, dentre outras. A Fig.1.16 apresenta as formas de onda caractersticas de tenso e corrente.
28
Fig.1.15: Retificador monofsico em ponte.

V (t ) I (t )
Fig.1.16: Formas de onda de tenso e corrente para o retificador monofsico em ponte.
A seguir, apresentada na Fig.1.17 uma das estruturas mais empregadas industrialmente, o retificador trifsico de onda completa, tambm conhecido como Ponte de Graetz. A estrutura apresentada tambm utiliza filtro capacitivo na sada. Deve-se observar que as indutncias LL so as indutncias de linha (acrescidas das indutncias de disperso dos transformadores e de outras possveis indutncias parasitas).
LL LL
D1
D2
D3
CO LL D4 D5 D6
RO
Fig.1.17: Ponte de Graetz.
Esta estrutura, assim como sua verso monofsica, apresenta como principal vantagens: robustez, baixo peso, volume e custo, alm da simplicidade. No entanto,
29
apresenta uma desvantagem muito grande no que diz respeito corrente de entrada, que apresenta uma taxa de distoro harmnica muito elevada e baixo fator de potncia. A Fig.1.18 apresenta as formas de onda de tenso e corrente na fase 1.
Fig.1.18: Tenso e corrente de entrada para a ponte de Graetz.
Com os parmetros simulados, obteve-se para a estrutura monofsica uma taxa de distoro harmnica da corrente de 190%, enquanto que para o trifsico foi de 125%. A distoro da corrente est diretamente ligada aos valores das indutncias de entrada, que determinam limites para as derivadas de corrente. Ainda, o fator de potncia para o monofsico foi de 0,47, enquanto que para o trifsico, para cada fase, o fator de potncia foi de 0,62 (simetria entre as fases). Alm disso, como se sabe, estas estruturas so as principais responsveis pela deformao nas tenses disponveis na rede comercial. Para ilustrar este efeito, foi efetuada uma simulao, onde um gerador trifsico alimenta, atravs de uma linha de transmisso, um conjunto de cargas no-lineares, compostas de retificadores convencionais. O diagrama unifilar apresentado na Fig.1.19:
C1
C2
Fig.1.19: Diagrama unifilar, onde um gerador trifsico alimenta um conjunto de cargas no-lineares, atravs de uma linha de transmisso.
Para o diagrama unifilar da Fig.1.19, a barra 1 apresenta tenses perfeitamente senoidais; a linha de transmisso foi modelada como uma indutncia pura; a carga C1 composta por trs retificadores convencionais monofsicos, com filtro capacitivo, conforme apresentado na Fig.1.15; a carga C2 representa um retificador trifsico convencional, conforme apresentado na Fig.1.17.
30
Foram escolhidos retificadores convencionais para representar as cargas C1 e C2, por serem as principais cargas no-lineares alimentadas pela rede comercial no Brasil atualmente. Apesar do sistema eltrico no alimentar somente cargas dessa natureza, seu efeito sobre a tenso terminal se sobrepe ao das demais cargas.
V (t ) I (t )
Fig.1.20: Corrente total na linha de transmisso e tenso na barra 2.
Observa-se que, devido natureza indutiva do modelo utilizado para modelar a linha de transmisso, que na verdade reproduz bem o modelo real, observam-se as maiores deformaes na tenso nos pontos em que ocorrem as maiores derivadas de corrente, e no necessariamente nos picos de corrente. Analisando a Fig.1.16, nota-se que os retificadores monofsicos so responsveis pelas maiores deformaes na tenso prximo ao seu pico, enquanto que os trifsicos deformam prximo a 60o e 120o. Essa observao feita de maneira geral, pois o formato das correntes tambm depende da dimenso dos capacitores de sada e das indutncias de linha. 1.4.2 - Retificadores Passivos Como o trabalho est focado no estudo dos retificadores trifsicos, no sero apresentadas topologias de retificadores passivos (no controlados) monofsicos. Sero apresentadas algumas topologias de retificadores trifsicos passivos, ou seja, que no apresentam interruptores comandados. Como se encontra na literatura uma grande quantidade de topologias para retificadores passivos trifsicos, sero apresentadas algumas das topologias consideradas de maior relevncia, as mais utilizadas e, reconhecidamente, de melhor desempenho. Nas estruturas que sero apresentadas, para melhorar o formato da corrente drenada da rede, so utilizados elementos passivos, como indutores, capacitores e transformadores associados com ligaes convenientes.
31
A - Ponte trifsica de diodos com filtro capacitivo na sada e filtro indutivo na entrada Esta topologia consiste simplesmente em adicionar indutncias na entrada dos retificadores convencionais, aumentando a indutncia equivalente e controlando a derivada das correntes. A qualidade das correntes obtidas varia com a dimenso das indutncias adicionadas. A Fig.1.21 apresenta a ponte trifsica de diodos, com filtro capacitivo na sada e filtro indutivo na entrada:
L1 L2 L3
D1
D2
D3
CO D4 D5 D6
RO
Fig.1.21: Ponte trifsica de diodos com filtro capacitivo na sada e filtro indutivo na entrada.
Este circuito tambm apresenta como vantagem a robustez e a simplicidade. Alm disso, em relao ponte de Graetz, pode apresentar uma significativa reduo na taxa de distoro harmnica das correntes de entrada e um conseqente aumento do fator de potncia. Deve-se no entanto ficar atento para o fato de que um aumento das indutncias de filtro diminui a taxa de distoro harmnica, mas aumenta o defasamento da componente fundamental da corrente (enquanto ainda estiver em conduo
descontnua), aumentando o fator de deslocamento, o que pode reduzir o fator de potncia. As desvantagens desta estrutura dizem respeito novamente corrente de entrada, que apesar de apresentar uma melhora em relao ponte de Graetz, ainda apresenta taxa de distoro harmnica elevada e baixo fator de potncia. Alm disso, se comparada ponte Graetz, esta estrutura apresenta um aumento no custo, peso e volume, devido aos indutores de entrada. A tenso de sada depende da carga, podendo-se no entanto controlar a tenso de sada substituindo os diodos por tiristores, todavia, assim como para a ponte de
32
Graetz, esta soluo distorce ainda mais a corrente de entrada. A Fig.1.22 mostra as formas de onda de tenso e corrente na entrada do conversor, para a fase 1.
V (t ) I (t )
Fig.1.22: Tenso e corrente de entrada na fase 1.
Para os parmetros simulados, foram obtidos: TDHI = 30%; cos( ) = 0,96 e FP=0,92.
B - Ponte trifsica de diodos, com filtro LC na sada O princpio desta estrutura est na adio de um indutor de filtragem em srie com a carga e o capacitor de sada, como mostra a Fig.1.23.
LO LL LL CO LL D4 D5 D6 RO D1 D2 D3
Fig.1.23: Ponte trifsica de diodos, com filtro LC de sada.
Esta topologia apresenta uma menor taxa de distoro harmnica e melhor fator de potncia, em relao estrutura apresentada no item anterior, podendo inclusive utilizar um capacitor de sada menor, alm de ser uma topologia simples e bastante robusta. Apresenta como desvantagem o volume, peso e custo do indutor de filtragem, j que opera em baixa frequncia e com componente CC de corrente.
33
A Fig.1.24 mostra as formas de onda de tenso e corrente de entrada caractersticas, na fase 1.
Fig.1.24: Tenso e corrente de entrada na fase 1.
Para os parmetros simulados, foram obtidos: TDHI = 30%; cos( ) = 0,999 e FP=0,96. Como se pode observar na Fig.1.21, apesar da melhora na taxa de distoro harmnica das correntes e no fator de potncia, ainda se tem uma elevada distoro nas correntes.
C Retificador passivo LC
A Fig.1.25 apresenta a topologia do retificador passivo LC trifsico. Deve-se observar que a ponte retificadora e o filtro LC no operam de forma independente, mas interagem entre si, formando uma estrutura nica. No pode ser interpretado como um retificador com um filtro na entrada, pois as estruturas no operam de maneira independente.
L1 L2 C1 L3 C3 C2
D1
D3
D5
D2
D4
D6
Fig.1.25: Retificador passivo LC trifsico.
34
Fig.1.26: Tenso e corrente em uma das fases.
Projetando-se de forma conveniente conforme apresentado em [7], pode-se garantir o formato quase senoidal das correntes de entrada, com defasamento nulo. Neste exemplo tem-se TDHI = 4,4% e FP=0,999. Este conversor apresenta grande robustez, simplicidade e facilidade de implementao, com correntes de excelente qualidade. No entanto, devido dimenso dos elementos passivos, esta estrutura recomendada para aplicaes especficas, como sistemas onde a frequncia da rede CA mais elevada (sistemas embarcados, por exemplo), o que reduz o volume dos elementos passivos. Alm disso, recomenda-se para aplicaes com reduzidas variaes de carga, o que causa defasamento entre correntes e tenses de entrada.
D Retificadores de Mltiplos Pulsos

Nos retificadores trifsicos sem neutro, onde a carga tem caracterstica indutiva, ou seja, corrente com reduzida ondulao, as correntes de entrada so compostas, alm da componente fundamental, pelas harmnicas de ordem 6.n+1 (n=1,2,3...), so os conversores de 6 pulsos. Podem ser obtidos atravs da conexo direta do retificador rede trifsica, ou de forma isolada, geralmente atravs de transformador na conexo -Y. As correntes apresentam defasamento nulo em relao s tenses, com uma taxa de distoro harmnica de 30%, e um fator de potncia de 0,96.
35
V (t ) I (t )
Fig.1.27: Tenso e corrente em uma das fases para o retificador de 6 pulsos.
Para reduzir o contedo harmnico das correntes, deve-se aumentar o nmero de pulsos. Os conversores de 12 pulsos so obtidos a partir de dois conjuntos de 6 pulsos, defasados de 30o entre si. Restam apenas as componentes harmnicas de ordem 12.n+1 (n=1,2,3...). Pode ser implementado, por exemplo, atravs de uma conexo -Y, que defasa em 30o, devendo-se alterar a relao de transformao em conexo -Y. Pode-se implementar os conversores de 12 pulsos atravs de diversas conexes, conforme apresentado em [5], como -diferencial, Y-diferencial, /Z-Z ou /P-P (polgono). A Fig.1.26 mostra um exemplo de conexo Y-diferencial de 12 pulsos e a Fig.1.27 apresenta as formas de onda de tenso e corrente para uma das fases.
3 vezes para ajustar as
amplitudes. Desta forma, liga-se uma das pontes diretamente na rede e outra atravs da
Fig.1.28: Conexo Y-diferencial de 12 pulsos.
36
V (t ) I (t )
Fig.1.29: Tenso e corrente em uma das fases para o retificador Y-diferencial de 12 pulsos.
Obteve-se TDHI=14,3%, com deslocamento nulo e FP=0,990. possvel reduzir ainda a distoro das correntes adicionando-se indutores na entrada, devendo-se levar em conta, no entanto, o defasamento causado por eles, que pode reduzir o fator de potncia. Para reduzir ainda mais o contedo harmnico das correntes, pode-se utilizar conversores com maior nmero de pulsos (sempre mltiplos de 6), desta forma um conversor de p pulsos apresenta correntes com harmnicas de ordem p.n+1 (n=1,2,3...). Alm disso, com o objetivo de reduzir o peso e o volume dos elementos magnticos e tornar as aplicaes dos conversores de mltiplos pulsos mais atrativas, surgem conversores com princpio similar, porm no isolados. Um destes conversores o LIT (Line Interphase Transformer) com topologias de 12 e 18 pulsos [6].
37
1.4.3 - Retificadores Trifsicos Ativos Nos retificadores ativos, tambm conhecidos como retificadores PWM, controlase ativamente as correntes de entrada, atravs de semicondutores de potncia comandados (que sero denominados interruptores, por no operarem na regio linear, encontram-se bloqueados ou conduzindo com mnima queda de tenso). Geralmente baseiam-se no princpio operacional do conversor Boost, onde atravs da imposio de tenso sobre os indutores de entrada, controla-se a corrente de linha. Os retificadores trifsicos passivos, no apresentam caractersticas
suficientemente boas para serem utilizados em aplicaes regulamentadas por normas rgidas, como em fontes de alimentao para sistemas de telecomunicaes, alm de no ser possvel a regulao da tenso de sada. Nestes casos se faz necessria a utilizao de retificadores PWM. Em sistemas monofsicos, quando se deseja fator de potncia prximo da unidade, com baixa taxa de distoro harmnica na corrente de entrada, dispe-se de uma estrutura j consagrada, o Boost PFC monofsico, operando em conduo contnua, que apresentado e estudado no captulo 2. J no caso trifsico, no h uma topologia to difundida, de forma que algumas so mais recomendadas para certas aplicaes. Por exemplo, existem retificadores PWM trifsicos unidirecionais e bidirecionais, com vantagens e desvantagens para ambos. Por exemplo, se por um lado os bidirecionais permitem operao nos quatro quadrantes, com fluxo de energia nos 2 sentidos, tem-se maior robustez nos unidirecionais, onde por exemplo no h risco de curto de brao, de forma que no necessrio implementar o tempo morto para comandar os interruptores. Existem ainda retificadores 2 e 3 nveis, onde os 3 nveis so recomendados para aplicaes com elevada tenso no barramento de sada, pois se pode reduzir a tenso nos interruptores metade (dependendo da estrutura). Por outro lado, nos conversores 3 nveis surge a necessidade de controlar o balano de tenso no barramento de sada. Uma anlise mais detalhada ser apresentada no captulo 3, de forma genrica, comparando a similaridade no princpio de controle das correntes de entrada de todas as topologias. Sero propostas novas estratgias de controle, alm de um estudo dos limites fsicos de operao de alguns conversores. Ser tambm apresentado um estudo do controle do balano das tenses de sada para os conversores 3 nveis.
38
As topologias do tipo BUCK no sero apresentadas, pois no possuem grande interesse prtico, pois necessitam de indutores de baixa freqncia na sada e de filtros de entrada volumosos. Sero estudadas apenas topologias baseadas no conversor Boost, apresentando algumas caractersticas em comum. Por exemplo, no Boost CC-CC a tenso de sada deve ser maior que a tenso de entrada, de forma que, nos retificadores trifsicos PWM baseados no Boost, a tenso de sada deve ser maior que a tenso de pico de linha da rede CA. Como este trabalho dedica-se ao estudo dos retificadores trifsicos sem neutro e unidirecionais, so apresentadas a seguir algumas das principais topologias encontradas na literatura.
Topologias 2 Nveis
A Fig.1.30 apresenta a estrutura mais conhecida para conversores CA-CC trifsicos, o retificador Boost trifsico bidirecional. Como dito anteriormente, apresenta bidirecionalidade no fluxo de potncia. Entretanto, apresenta algumas desvantagens em relao aos unidirecionais, como o risco de curto-circuito do barramento CC. Ento para aplicaes onde no se faz necessria a bidirecionalidade esta topologia descartada.
S1 D1 S2 D2 S3 D3 + - Vo
S4 D4
S5 D5
S6 D6
Lb La + Va + Vb
Lc + Vc -
Fig.1.30: Retificador Boost 2 nveis bidirecional.
A Fig.1.31 apresenta outra topologia de retificador trifsico dois nveis, onde o comando dos interruptores bastante simples, podendo-se comandar os interruptores concomitantemente. Porm, devido diferena de potencial, necessria a utilizao de circuitos de comando isolados. Alm disso, ao utilizar interruptores do tipo MOSFET, pode-se utilizar seus diodos intrnsecos.
39
D1
D2
D3
S1a S1b
D1a D1b
S2a S2b
D2a
D2b
S3a S3b
D3a
D3b
+ Vo -
D4a D4b D4 D5
D5a
D5b D6
D6a
D6b
La + Va -
Lb + Vb -
Lc + Vc -
Fig.1.31: Retificador Boost trifsico 2 nveis unidirecional.
A Fig.1.32 apresenta outra topologia de retificador trifsico 2 nveis unidirecional, derivada da topologia apresentada em [8], onde os indutores de entrada esto conectados em uma posio alternativa. Apesar de apresentar o dobro do nmero de indutores em relao topologia apresentada na Fig.1.31, cada indutor necessita da metade da indutncia para garantir a mesma ondulao de corrente, j que durante a operao do conversor eles se posicionam em srie.
D1 La1
D1a D1b D1c D2a
D2 Lb3
D2b D3a
D3 Lc5
D3b
+ S3 Vo -
S1
D1d D2c D2d
S2
D3c D3d
La2 D4
Lb4 D5
Lc6 D6
Va
-
Vb
-
Vc
Fig.1.32: Retificador Boost trifsico 2 nveis unidirecional, com 6 indutores de entrada.
A Fig.1.33 apresenta outra topologia de retificador trifsico 2 nveis unidirecional, apresenta em [9], com a vantagem de utilizar apenas 3 interruptores, onde alm do reduzido nmero de componentes, apresenta grande simplicidade de implementao dos circuitos de controle e comando. Sua topologia sugere uma evoluo do Boost PFC monofsico, assim como os demais, mas com menores redundncias.
40
D1
D2
D3
D1a
D1b
D2a
D2b
D3a
D3b
+ Vo -
S1
D1c D1d
S2
D2c D2d
S3
D3c D3d
D4
D5
D6
La + Va
Lb + Vb -
Lc + Vc -
Fig.1.33: Retificador Boost trifsico 2 nveis unidirecional, com 3 interruptores.
Topologias 3 Nveis
As topologias trs nveis apresentam dois barramentos CC na sada, ou seja, dois bancos de capacitores. Atravs de uma estratgia de controle conveniente deve-se garantir o balano de tenso nos dois bancos de capacitores, ou seja, garantir uma diviso equitativa da tenso, onde cada barramento apresente a metade da tenso total de sada. Garantido este balano nas tenses de sada, a tenso aplicada sobre os interruptores corresponde a metade da tenso total do barramento CC, tornando estas topologias atrativas para aplicaes com tenso de sada elevada. Observa-se aqui a importncia do controle do balano de tenso nos barramentos CC, pois um desequilbrio de tenso se reflete em um aumento na tenso sobre os interruptores. A tenso nos interruptores ser igual tenso mxima em um dos barramentos CC. O retificador PWM com grampeamento do ponto neutro apresentado na Fig.1.34 [10] apresenta bidirecionalidade no fluxo de energia. Esta topologia, alm da complexidade e alto custo, apresenta as mesmas desvantagens do 2 nveis bidirecional apresentado na Fig.1.30, como risco de curto-circuito do barramento CC.
41
S1
D1
S2
D2
S3
D3 + Vo/2 -
S1a
D1a
D1b
S2a
D2a
D2b
S3a
D3a
D3b
D1c
D1d
D2c
D2d
D3c
D3d
S1b S4 D4
S2b S5 D5
S3b S6 D6
+ Vo/2 -
La + Va -
Lb + Vb -
Lc + Vc -
Fig.1.34: Retificador Boost 3 nveis bidirecional.
Ao se retirar os interruptores S1, S2, S3, S4, S5 e S6, da topologia apresentada na Fig.1.34, obtm-se uma topologia unidirecional, apresentada na Fig.1.35. Os interruptores de cada brao podem ser comandados com o mesmo sinal, devendo-se, no entanto, dispor de circuitos de comando isolados. Tambm, se forem utilizados MOSFET, pode-se fazer uso de seus diodos intrnsecos. Esta topologia mais simples que a apresentada na Fig.1.34, unidirecional e sem a possibilidade de curto de brao.
D1 D2 D3 Vo/2 S1a
D1a D1b
+ -
S2a
D2a
D2b
S3a
D3a
D3b
S1b D4
D1c
D1d
S2b D5
D2c
D2d
S3b D6
D3c
D3d
+ Vo/2 -
La
+
Lb
+
Lc
+
Va
-
Vb
-
Vc
-
Fig.1.35: Retificador Boost 3 nveis unidirecional.
A topologia apresentada na Fig.1.36 [11] apresenta um nmero de diodos menor que a topologia apresentada na Fig.1.35, mas seu funcionamento similar, onde os sinais de comando tambm so os mesmos para cada fase.
42
D1 Va + La
D2
D3
D1a
D1b
+ Vo/2 S1a
D2a
S1b
D2b
Vb
Lb S2a
D3a
S2b
D3b
Vc
Lc Vo/2 S3a D4 D5 D6 S3b
+ -
Fig.1.36: Retificador Boost 3 nveis unidirecional.
A Fig.1.37 apresenta outra topologia de retificador trifsico 3 nveis unidirecional, que utiliza apenas 3 interruptores, de forma que, alm do reduzido nmero de componentes, apresenta grande simplicidade de implementao dos circuitos de controle e comando.
D1 D2 D3 Vo/2 D1a D1b D2a D2b D3a D3b
S1
D1c D1d
S2
D2c D2d
S3
D3c D3d
+ Vo/2 D4 D5 D6 -
La + Va -
Lb + Vb -
Lc + Vc -
Fig.1.37: Retificador Boost 3 nveis unidirecional, com 3 interruptores.
Todavia, a partir de uma comparao entre topologias apresentadas em [7], observou-se que as estruturas apresentadas na Fig.1.35 e Fig.1.36 apresentam perdas menores nos semicondutores. Todas as topologias apresentadas de retificadores trifsicos PWM, 2 e 3 nveis, apresentam em comum o formato senoidal das correntes de entrada. Apesar de apresentarem ondulao de alta frequncia, proveniente da comutao dos interruptores, pode-se filtr-las facilmente, utilizando filtros de reduzida dimenso, pelo fato da frequncia de comutao ser geralmente elevada. A Fig.1.38 apresenta a forma de onda caracterstica para as correntes de entrada de um retificador PWM trifsico.
43
Fig.1.38: Correntes de entrada, para retificadores PWM trifsicos.
Alm disso, nos retificadores trifsicos sem neutro, h uma redundncia no controle das correntes, j que pela ausncia do neutro a soma das correntes deve ser nula, ou seja, no h componente de sequncia zero. Esta caracterstica se reflete num acoplamento das funes de transferncia para as malhas de corrente, fato que ser visto com mais detalhes no captulo 3.
1.5 - CONCLUSES
Foi apresentada uma reviso do conceito de fator de potncia e de taxas de distoro harmnica, mostrando ainda as simplificaes que comumente so adotadas na prtica. Foram vistos tambm outros fatores utilizados para medir o desempenho de uma carga. O fator de potncia, por exemplo, no avalia uma carga trifsica, mas apenas uma das fases. Geralmente se utiliza uma mdia entre as fases para avaliar uma carga trifsica. Alm disso, em um sistema trifsico equilibrado, com tenses e correntes senoidais, observa-se um fluxo de energia similar ao de um sistema com tenso e corrente contnua (CC). Tambm foram apresentados os retificadores convencionais, com os principais problemas causados ao sistema eltrico como um todo. Para contornar estes problemas, dispe-se de retificadores trifsicos passivos e ativos, com elevado fator de potncia. Comparando-se os dois grupos verificam-se vantagens e desvantagens para os dois lados, de forma que a opo por um ou outro depende de cada aplicao.
44
Os retificadores passivos propiciam melhora na qualidade das correntes, comparados aos convencionais, com elevada robustez e simplicidade, alm do baixo custo, se comparado aos retificadores PWM. Alm disso podem operar praticamente em qualquer faixa de potncia. Por outro lado, apresentam elevado peso e volume, no h regulao da tenso de sada, alm da dificuldade de se adequarem a normas rgidas. Com os retificadores controlados, empregando modulao PWM, so obtidas correntes de melhor qualidade, se adequando mais facilmente a normas rgidas, tem-se tambm regulao da tenso de sada, alm de baixo peso e volume. No entanto apresentam maior custo e complexidade, alm das limitaes tecnolgicas dos semicondutores limitarem a faixa de potncia de sua aplicao. Foram apresentados retificadores PWM trifsicos 2 e 3 nveis, onde nos 3 nveis tem-se a tenso sobre os interruptores igual metade da tenso de sada, facilitando sua utilizao em aplicaes que exigem maior tenso de sada, podendo processar maior potncia. Por outro lado, se faz necessrio o controle do balano de tenso nos bancos de capacitores de sada, para garantir esta limitao de tenso sobre os interruptores. O objetivo deste trabalho o estudo dos retificadores PWM trifsicos unidirecionais sem neutro, avaliando modelagem e estratgias de controle da tenso de sada e das correntes de entrada, bem como estratgias de controle do balano de tenso nos retificadores 3 nveis, sem deformar as correntes de entrada e sem perturbar a malha de controle da tenso total de sada. Sero tambm estudadas algumas caractersticas fsicas dos conversores, como os limites fsicos de operao.
Captulo 2 Retificador PWM Monofsico
45
CAPTULO 2
2 - RETIFICADOR PWM MONOFSICO
2.1 - INTRODUO
Antes de iniciar a anlise dos retificadores PWM trifsicos, ser estudada a topologia do retificador PWM monofsico, baseada no conversor Boost CC-CC operando em conduo contnua, conhecida como boost PFC monofsico [21]. As estruturas trifsicas so, de certa forma, uma evoluo desta topologia monofsica, sendo baseadas no conversor boost, onde se controla a corrente sobre os indutores de entrada e consequentemente as correntes de linha. Apesar deste trabalho estar focado nos retificadores PWM trifsicos unidirecionais, o estudo do boost PFC monofsico apresentado com objetivo de estender alguns resultados para os trifsicos.
2.2 - ESTRUTURA E PRINCPIO DE OPERAO

A Fig.2.1 apresenta a topologia do boost PFC monofsico, com o indutor boost posicionado antes da ponte de diodos. Apesar de, na prtica, o indutor geralmente estar posicionado aps a ponte de diodos, esta variao topolgica em nada altera sua anlise, tendo sido escolhida de forma conveniente, com o objetivo de facilitar a visualizao e a extenso da anlise para os conversores trifsicos.
Fig.2.1: Boost PFC monofsico.
Na Fig.2.2 so apresentadas as 4 etapas de operao do boost PFC monofsico, definidas pela combinao dos 2 estados possveis do interruptor, com os 2 sentidos possveis para a corrente de entrada. Observa-se que com o interruptor fechado (condunzindo), a tenso V2(t) nula. A energia fornecida pela fonte de alimentao V1(t) armazenada no indutor boost, fazendo com que a corrente cresa em mdulo, no havendo transferncia de energia para a carga.
46
Quando o interruptor aberto (bloqueado), a tenso V2(t) tem sua polaridade definida pelo sentido da corrente de entrada, com mdulo igual tenso de sada VO, que deve ter amplitude maior que o pico da tenso de entrada V1(t). Desta forma, inverte-se a polaridade da tenso sobre o indutor boost, fazendo com que sua corrente decresa em mdulo. Nesta etapa h transferncia de energia da fonte de entrada V1(t), bem como de parte da energia armazenada no indutor boost, para a carga.
Etapas de operao para IL(t)>0

1a Etapa
L
+ V1 (t ) + I L (t ) V2 (t ) + VO
Etapas de operao para IL(t)<0

3a Etapa
L
+ V1 (t ) + I L (t ) V2 (t ) + VO
2a Etapa
L
+ V1 (t ) + I L (t ) V2 (t ) + VO
4a Etapa
L
+ V1 (t ) + I L (t ) V2 (t ) + VO
Fig.2.2: Etapas de operao para o conversor Boost PFC monofsico.
2.3 - CONTROLE DA CORRENTE DE ENTRADA

Como se pode observar, controla-se a corrente de entrada impondo-se a tenso sobre o indutor boost. Para isso a tenso de sada VO deve ter amplitude maior que a tenso de entrada V1(t), para que seja possvel inverter a polaridade da tenso sobre o indutor boost. Na anlise do controle da corrente de entrada, considera-se a tenso de sada constante. Pode-se representar este conversor de uma forma interessante, facilitando a visualizao da algumas caractersticas, como mostra a Fig.2.3, onde o conversor representado por dois sistemas separados e interligados por uma impedncia de linha, que idealmente corresponde ao prprio indutor boost.
+ V1 (t )
I1 (t )
+ V2 (t )
Fig.2.3: Representao do sistema equivalente para o Boost PFC monofsico.
47
Sabe-se que a energia total de sistemas isolados permanece constante no tempo:
E (t ) = E (t ) = ... E (t ) = cte.
o 1 n
(Eq.2.1)
Logo:
P(t ) =
Ento:
dE (t ) dt
(Eq.2.2)
P(t ) = P(t ) = ... P(t ) = 0

0 1 n
(Eq.2.3)
Neste caso, tem-se:
P (t ) + PZ (t ) + P2 (t ) = 0 1
(Eq.2.4)
O fluxo de energia entre os blocos 1 e 2, no sistema apresentado na Fig.2.3 controlado pela corrente I1(t). Mas esta corrente definida pela diferena de tenso entre os dois sistemas, aplicada sobre a impedncia Z. Se a impedncia equivalente Z for uma indutncia pura, tem-se a corrente resultante definida pela integral da tenso sobre ela. Assim, de acordo com a Fig.2.3, o sistema 1 representa o barramento CA da rede de alimentao, enquanto que o sistema 2 corresponde clula de comutao, como se pode observar na Fig.2.4. A tenso de sada VO considerada constante.
L
+ V1 (t ) + V 2 (t )
D1
D2
DB SB + VO
D3
D4
Fig.2.4: Boost PFC monofsico representado em blocos para um sistema equivalente.
Pode-se substituir ento o sistema 2 por uma fonte de tenso controlada, como mostra a Fig.2.5.
+ V1 (t )
L I L (t )
+ + V (t ) 2
Fig.2.5: Circuito equivalente para o Boost PFC monofsico.
48
Sabe-se que a relao entre a tenso e a corrente sobre o indutor definida por:
I L (t ) = I L (0) +
1 V L (t ) dt L 0
(Eq.2.5)
Ento, analisando circuito equivalente da Fig.2.5, tem-se:
I L (t ) = I L (0) +
1 1 V1 (t ) dt V2 (t ) dt L 0 L 0
(Eq.2.6)
Associando-se as duas fontes de tenso em srie, obtm-se uma nica fonte de tenso controlada equivalente, que a prpria tenso imposta sobre o indutor, como mostra a Fig.2.6.
I L (t ) VL (t ) VL (t )
Fig.2.6: Circuito equivalente para o boost PFC monofsico.
Supe-se que a tenso V1(t), que corresponde tenso da rede de alimentao CA, seja uma senide perfeita. Deseja-se ainda fator de potncia unitrio, ou seja, a transferncia de energia deve ocorrer como se o sistema 2 fosse uma resistncia, de forma que a corrente I1(t) seja uma imagem da tenso da entrada, variando apenas sua amplitude de acordo com a potncia consumida pela carga. Como a tenso V1(t) conhecida, impe-se V2(t) e consequentemente VL(t), de forma conveniente, para obter a corrente desejada na indutncia de entrada, que corresponde corrente drenada da rede. A partir do circuito equivalente apresentado na Fig.2.5, observa-se que a tenso sobre o indutor dada por:
VL (t ) = V1 (t ) V2 (t )
Supondo V1(t) perfeitamente senoidal:
(Eq.2.7)
V1 (t ) = VP sen( t )
(Eq.2.8)
Deseja-se impor I1(t) como uma imagem da tenso de entrada V1(t), logo:
I1 (t ) = I P sen( t )
(Eq.2.9)
49
A relao tenso/corrente para um indutor linear definida por:
VL (t ) = L
dI1 (t ) dt
(Eq.2.10)
Logo, para uma corrente senoidal sobre um indutor necessria uma tenso cossenoidal, como ilustra a Fig.2.7:
VL(t)
d L dt
I L(t)
Fig.2.7: Representao grfica da (Eq.2.10), supondo uma corrente senoidal.
Logo a tenso resultante que se deve impor sobre o indutor, que definida pela diferena entre V1(t) e V2(t), dada pela (Eq.2.11):
V L (t ) = L I P
d [sen( t )] = L I P cos( t ) dt
(Eq.2.11)
Assim a fonte controlada de tenso V2(t) deve ser tal que, sua composio com V1(t) gere a tenso resultante VL(t) desejada:
V2 (t ) = V1 (t ) VL (t )
(Eq.2.12)
Ou seja, a tenso V2(t) deve ser composta pela soma de duas parcelas, uma correspondente tenso de entrada V1(t), anulando sua influncia, e outra parcela que ir definir exatamente a tenso resultante sobre o indutor, como mostra a (Eq.2.13) e a Fig.2.8 (no considerando as componentes de alta freqncia presentes em V2(t)).
V2 (t ) = V P sen( t ) L I P cos( t )
(Eq.2.13)
V2 (t )
V1 (t )
V L (t )
Fig.2.8: Representao grfica da (Eq.2.12), supondo tenso e corrente de entrada senoidais.
Na prtica, a parcela cossenoidal muito menor que a parcela senoidal. Alis esta diferena necessria, como ser mostrado mais adiante, para garantir o bom funcionamento do conversor, devido aos limites fsicos de operao da estrutura.
50
A amplitude da parcela cossenoidal determina o fluxo de energia entre os dois sistemas, que corresponde energia processada pelo conversor. Supondo fator de potncia unitrio, a potncia mdia de entrada pode ser definida como:
PIN =
VP I P 2
(Eq.2.14)
Considerando um rendimento total para o conversor, tem-se a potncia mdia na entrada do conversor dada por:
PIN =
PO
(Eq.2.15)
Onde PO representa a potncia mdia de sada. Substituindo (Eq.2.15) em (Eq.2.14), obtm-se a corrente de pico de entrada, em funo da tenso de pico de entrada, do rendimento total do conversor e da potncia mdia na sada:
IP =
2 PO VP
(Eq.2.16)
Finalmente, substituindo (Eq.2.16) em (Eq.2.13), obtm-se a expresso da tenso V2(t):
V2 (t ) = V P sen( t )
4 f R PO L cos( t ) VP
(Eq.2.17)
Como j foi dito, a parcela senoidal da (Eq.2.17) anula o efeito da tenso de entrada enquanto a parcela cossenoidal determina a corrente e consequentemente a energia processada. Para melhor visualizar o princpio de controle da corrente, pode-se utilizar a representao fasorial das tenses e da corrente de entrada, como se observa nas Fig.2.9 at Fig.2.12.
51
V1
V1 V2_ COS
V2 _ SEN
V2
Fig.2.9: Representao fasorial de V1(t).
Fig.2.10: Representao fasorial de V2(t), suas parcelas senoidal e cossenoidal.
VL = V1 V2
I L = 1 VL L
Fig.2.11: Representao fasorial de VL(t), que igual a V1(t) V2(t).
Fig.2.12: Representao fasorial da corrente IL(t), resultado da integral da tenso VL(t).
Como foi visto, a polaridade de V2(t) no pode ser controlada, sendo determinada naturalmente pelo sentido da corrente IL(t). J a amplitude de V2(t) determinada pela posio do interruptor. Empregando a modulao PWM para comandar o interruptor, define-se D(t), conhecida como razo cclica (Duty Cycle) como a parcela do perodo de comutao em que o interruptor permanece fechado (conduzindo), variando de 0% a 100% (0 a 1). Como a soma do tempo em que o interruptor permanece fechado (conduzindo), com o tempo em que permanece aberto (bloqueado), corresponde ao perodo de comutao total (100%), a parcela do perodo de comutao em que o interruptor permanece aberto dada por [1-D(t)]. D(t) a varivel de controle da corrente, sobre a qual aplica-se a modulao PWM, gerando os sinais de comando para o interruptor. Ao sinal da razo cclica aplica-se a modulao PWM para gerar os pulsos utilizados para comandar o interruptor, dando origem tenso V2(t). Embora a modulao aplicada sobre D(t) gere um sinal com 2 nveis, a tenso resultante V2(t) apresenta 3 nveis, j que sua polaridade dada pelo sentido da corrente de entrada. Observa-se que a clula de comutao opera como um amplificador, gerando V2(t) como uma imagem complementar dos pulsos de comando do interruptor, mas com maior amplitude, definida pela amplitude da tenso de sada.
52
O fato da polaridade da tenso V2(t) ser determinada pelo sentido da corrente de entrada, determina a unidirecionalidade no fluxo de energia, como ser mostrado mais adiante. A aplicao da modulao PWM sobre o sinal modulante D(t), d origem a um sinal modulado que repete o espectro do sinal modulante, com amplitude multiplicada pela tenso de sada VO, acrescendo componentes harmnicas do sinal modulador, (frequncia de comutao). Por exemplo, a Fig.2.13 apresenta a forma de onda de um sinal modulante senoidal, enquanto a Fig.2.14 apresenta seu espectro (domnio da frequncia). Aplicando a modulao PWM sobre o sinal modulante, obtm-se o sinal modulado apresentado na Fig.2.15, cujo espectro mostrado na Fig.2.16.
Amplitude
fR
Fig.2.13: Sinal modulante no do tempo.
Fig.2.14: Espectro do sinal modulante.
Amplitude
fR
fS
2 fS
3 fS
4 fS
Fig.2.15: Sinal modulado.
Fig.2.16: Espectro do sinal modulado.
Como se pode observar na Fig.2.16, uma parte do espectro do sinal modulado provm do sinal modulante, definido por D(t) e pela tenso de sada, enquanto as componentes de alta frequncia (comutao) so praticamente independentes do sinal modulante, dependendo apenas da frequncia de comutao, e tem sua amplitude determinada pela amplitude dos pulsos, definida tambm pela tenso de sada. Adota-se um modelo idealizado para o indutor boost, onde a relao corrente/tenso definida simplesmente por uma integral, de maneira que se pode controlar a corrente atravs da imposio da tenso sobre o indutor.
53
I L (t ) = I L (t 0) +
1 V L (t ) dt L t 0
(Eq.2.18)
Observa-se um comportamento caracterstico de filtro passa-baixas de primeira ordem. Desta forma, considerando uma frequncia de comutao suficientemente elevada, pode-se desprezar o efeito das componentes de alta freqncia da tenso imposta sobre o indutor, pois sero naturalmente atenuadas, o que simplifica a anlise. Considera-se que o sinal modulado uma imagem do sinal modulante (complementar), com variao apenas da amplitude, determinada exatamente pela tenso de sada VO, como mostra a (Eq.2.19):
V2 (t ) = [1 D(t )] VO
(Eq.2.19)
Apesar da modulao PWM sobre D(t) dar origem a um sinal modulado do tipo 2 nveis, a tenso resultante V2(t) (Fig.2.4) apresenta 3 nveis, j que sua polaridade depende do sentido da corrente de entrada. Pode-se ento definir uma funo que determina o sinal da corrente IL(t):
+ 1, se I L (t ) > 0 S (t ) = 1, se I L (t ) < 0
S (t ) =
I L (t ) I L (t )
(Eq.2.20)
Em funo do sentido da corrente, define-se uma razo cclica efetiva:

DE (t ) = S (t ) [1 D(t )]
(Eq.2.21)
Assim, desprezando as componentes de alta frequncia (comutao), tem-se a tenso V2(t), em funo do sinal modulante fictcio DE(t), dada por:
V2 (t ) = DE (t ) VO
(Eq.2.22)
Por exemplo, para o conversor boost PFC monofsico operando com fator de potncia unitrio, considerando uma potncia de sada suficientemente baixa, para que se possa desprezar a parcela cossenoidal de V2(t), tem-se a razo cclica ideal, cuja forma de onda mostrada na Fig.2.17. Na Fig.2.18 mostrada a razo cclica complementar [1-D(t)], na Fig.2.19 o sinal da corrente de entrada S(t) e na Fig.2.20 a razo cclica efetiva DE(t).
54
Fig.2.17: Forma de onda da razo cclica D(t).
Fig.2.18: Forma de onda da razo cclica complementar D`(t).
Fig.2.19: Sinal da corrente de entrada S(t).
Fig.2.20: Forma de onda da razo cclica efetiva DE(t).
Ainda, para a tenso V2(t), como o espectro da soma de dois sinais igual soma dos espectros destes, pode-se dividir o sinal modulado em duas parcelas, uma referente parcela do sinal modulante, e outra soma dos componentes nas demais frequncias.
Amplitude
fR
Fig.2.21: Componente na frequncia do sinal modulante, no sinal modulado.
Fig.2.22: Espectro da componente na frequncia fR do sinal modulado.
Amplitude
fS
2 fS
3 fS
4 fS
Fig.2.23: Sinal modulado subtraindo a componente na frequncia do modulante.
Fig.2.24: Espectro da soma das componentes de alta frequncia do sinal modulado.
55
Para recuperar o sinal modulante, basta pass-lo por um filtro passa-baixas, funo exercida na prtica pelo indutor boost. As componentes de alta frequncia da tenso V2(t), mostradas na Fig.2.23 e Fig.2.24, do origem ondulao na corrente resultante. No modelo estabelecido, no ser levado em conta o efeito das componentes de alta frequncia. A corrente dada, em funo das tenses, a partir das Fig.2.4 e Fig.2.5, por:
I L (t ) =
1 [V1 (t ) V2 (t )] dt L 0
(Eq.2.23)
Aplicando a transformada de Laplace, obtm-se:
I L ( s) =
1 [V1 ( s ) V2 ( s )] sL
(Eq.2.24)
Considera-se um modelo para pequenos sinais, onde supe-se que V2(t) compreende duas parcelas, uma anulando V1(t) e outra resultante sobre o indutor:
V2 (t ) = V1 (t ) + v 2 (t )
Logo:
V2 ( s ) = V1 ( s ) + v 2 ( s )
(Eq.2.25)
I L (s) =
1 v2 (s) sL
I L ( s) 1 = v2 (s) sL
(Eq.2.26)
Se for considerada uma resistncia r em srie com o indutor tem-se simplesmente:

I L (s) = v2 (s) r L s +1 r 1
(Eq.2.27)
Como a resistncia equivalente r, que representa a soma das resistncias no caminho da corrente, apresenta valor bastante reduzido, este sistema tem um plo muito prximo da origem, sua resposta no domnio da frequncia apresentada na Fig.2.25. Alm disso, como j foi apresentado, a tenso resultante sobre o indutor a composio da tenso de entrada com a tenso de barramento. Ento, para se ter fator de potncia unitrio, a componente senoidal da tenso de barramento anula a tenso senoidal de alimentao, resultando sobre o indutor apenas a parcela cossenoidal da tenso de barramento. Como a resposta deste sistema apresenta fase de 90o, a componente na frequncia da rede fR ir apresentar defasamento nulo. A Fig.2.26 mostra a sobreposio do espectro do sinal modulado com a resposta na frequncia do filtro
56
passa-baixas, bem como a representao fasorial das componentes da tenso de barramento e de alimentao, na frequncia fR.
Amplitude
Amplitude
V1
fR
fS
2 fS
3 fS
4 fS
V2 _ COS =VL V2 _ SEN
Fig.2.25: Resposta na frequncia do sistema mostrado na Eq.2.27.
Fig.2.26: Sobreposio da resposta na frequncia do sistema com seu sinal de entrada.
Na Fig.2.26 pode-se observar o efeito da filtragem no espectro do sinal filtrado, enquanto a Fig.2.27 apresenta o sinal filtrado no tempo. Nota-se que a componente na frequncia fR apresenta fase 0o, ou seja, est em fase com a tenso da rede de alimentao.
Amplitude
0
Fig.2.27: Sinal resultante da filtragem, correspondente corrente de entrada do Boost PFC monofsico.
fR
fS
2 fS
3 fS
4 fS
Fig.2.28: Espectro do sinal filtrado.
Da (Eq.2.22) tem-se:
V2 (t ) = DE (t ) VO
V 2 ( s ) = D E ( s ) VO
(Eq.2.28)
Ou, no modelo da pequenos sinais, para um ponto de operao:
v 2 ( s ) = d E ( s ) VO
Substituindo (Eq.2.29) em (Eq.2.27):
(Eq.2.29)
i L ( s) = d E ( s ) VO
r L s +1 r
i L ( s) = d E (s)
VO
L s +1 r
(Eq.2.30)
57
Aplicando o modelo de pequenos sinais (Eq.2.21), obtm-se:
d E (t ) = S (t ) [ d (t )]
Mas:
(Eq.2.31)
+ 1, se I L (t ) > 0 S (t ) = 1, se I L (t ) < 0
Logo:
(Eq.2.32)
d (t ), se I L (t ) > 0 d (t ) = E + d E (t ), se I L (t ) < 0
Substituindo a (Eq.2.33) na (Eq.2.30) obtm-se:
(Eq.2.33)
iL (s) = d ( s) +
r , se I (t ) > 0 L L s +1 r VO r , se I (t ) < 0 L L s +1 r
VO
(Eq.2.34)
Devido mudana de sinal, na funo de transferncia, com a mudana de sentido da corrente, como mostra a (Eq.2.34), controla-se o mdulo da corrente, ao invs da prpria corrente. Controlar somente o mdulo da corrente no seria suficiente para control-la efetivamente. Entretanto, para a aplicao na correo de fator de potncia, deseja-se que a corrente apresente o mesmo sinal da tenso de alimentao, o que fisicamente imposto pela estrutura do conversor, como ser mostrado mais adiante, bastando controlar o mdulo da corrente. Ao se controlar o mdulo da corrente, tem-se:
+ i ( s ), se I L (t ) > 0 iL ( s ) = L iL ( s ), se I L (t ) < 0
(Eq.2.35)
Logo, substituindo (Eq.2.35) em (Eq.2.34):

iL (s) d (t ) = r L s +1 r VO
(Eq.2.36)
Na prtica, o sinal negativo, implica na necessidade de operar com a razo cclica complementar, ou inverter os sinais na realimentao, como feito, por exemplo, no CI 3854.
58
2.3.1 - Limites para a Tenso de Sada Para garantir a controlabilidade da corrente de entrada, deve-se garantir que a tenso de sada esteja dentro de certos limites, pois, para controlar uma varivel de estado, no caso a corrente no indutor, deve ser possvel impor sua derivada, ou seja, a tenso sobre ele. Tem-se, da (Eq.2.17) e (Eq.2.22):
V2 (t ) = DE (t ) VO
V2 (t ) = VP sen( t )
Ou:
(Eq.2.37)
4 f R PO L cos( t ) VP
(Eq.2.38)
4 f R PO L sen( t ) V2 (t ) = VP 1 + VP2
Onde:
(Eq.2.39)
= tg 1
4 f R PO L VP2
(Eq.2.40)
Substituindo (Eq.2.39) em (Eq.2.37), tem-se:
4 f R PO L sen( t ) DE (t ) VO = V P 1 + VP2
(Eq.2.41)
Devido simetria de operao do conversor, pode-se analisar apenas o semiciclo positivo da rede para determinar os limites para a tenso de sada. Assim, para corrente de entrada positiva, tem-se da (Eq.2.20) e (Eq2.21):
DE (t ) = 1 D(t )
Ento:
D(t ) = 1 DE (t )
(Eq.2.42)
4 f R PO L V sen( t ) D(t ) = 1 P 1 + VO VP2
(Eq.2.43)
Como a razo cclica D(t) representa a parcela do perodo de comutao em que o interruptor permanece fechado (conduzindo), seus limites so definidos por:
59
0 D(t ) 1
(Eq.2.44)
4 f R PO L V sen( t ) 1 0 P 1+ VO VP2
(Eq.2.45)
Analisando o limite inferior da relao da (Eq.2.45), como VP e VO so positivos por definio, o mdulo do seno ser positivo, logo, necessrio que o ngulo seja menor ou igual a zero. Esta caracterstica vista com mais detalhes no item 2.3.2, onde se observa que inevitvel a deformao da corrente na passagem por zero, se no houver defasamento, pois se ( t ) no for negativo, necessita-se de razo cclica negativa. Para o limite superior da (Eq.2.46) tem-se:
4 f R PO L VP 1 1+ VO VP2
Assim:
(Eq.2.46)
4 f R PO L VO V P 1 + V P2
(Eq.2.47)
A partir da (Eq.2.47) observa-se que a tenso de sada deve ser maior que a tenso de pico da fonte de alimentao mais uma parcela referente potncia processada. Como esta parcela geralmente apresenta valor reduzido, comum estabelecer simplesmente que a tenso de sada do Boost PFC monofsico deve ser maior que a tenso de pico da rede de alimentao. 2.3.2 - Outros Limites Fsicos no Controle da Corrente Sero vistos com maiores detalhes outros limites fsicos no controle da corrente, determinados exatamente pelos limites da tenso V2(t) (ver Fig.2.4 e Fig.2.5). Inicialmente, da (Eq.2.20), (Eq.2.21) e (Eq.2.22), e observando as etapas de operao apresentadas na Fig.2.2, tem-se:
V2 (t ) 0, se I L (t ) > 0 V (t ) 0, se I (t ) < 0 L 2
Assim, a tenso sobre o indutor dada por:
(Eq.2.48)
60
VL (t ) = V1 (t ) V2 (t )
(Eq.2.49)
Para que se possa impor derivadas positivas e negativas na varivel controlada, ou seja, na corrente, necessrio poder inverter a polaridade da tenso aplicada sobre o indutor, ou seja:
V1 (t ) 0 , se V2 (t ) 0 V (t ) 0 , se V (t ) 0 2 1
Substituindo (Eq.2.49) em (Eq.2.51), obtm-se:
(Eq.2.50)
I L (t ) > 0, se V1 (t ) > 0 I (t ) < 0, se V (t ) < 0 1 L
(Eq.2.51)
Quando a tenso de entrada for positiva, s possvel impor corrente de entrada positiva e vice-versa, ou seja, o sistema naturalmente fora que a tenso e a corrente de entrada apresentem o mesmo sinal, de forma que a polaridade da tenso de entrada determine o sentido da corrente que pode ser fisicamente imposta, com exceo de transitrios, como a passagem por zero da corrente. Pode-se visualizar que, quando a corrente de entrada positiva, a tenso V2(t) necessariamente positiva, contribuindo com uma parcela negativa na derivada da corrente, desta forma, necessrio que V1(t) seja positiva, para contribuir com parcela positiva. Se V1(t) for negativa, a corrente decresce inevitavelmente, at inverter seu sentido, fazendo com que V2(t) inverta sua polaridade. Ainda, como no semiciclo positivo V2(t) apenas contribui com uma parcela negativa para VL(t), necessrio que a tenso de entrada V1(t) apresente valor maior que a VL(t) que se deseja impor. Por causa desta caracterstica, fisicamente impossvel evitar a deformao da corrente na passagem por zero, pois durante um certo intervalo de tempo, a tenso de entrada ainda no apresenta amplitude suficiente para impor a derivada necessria para garantir corrente senoidal. Alm disso, a derivada necessria mxima nesta regio. apresentado a seguir o clculo da durao mnima deste intervalo, que corresponde ao tempo que a corrente demora para atingir seu valor de referncia, supondo que o controlador de corrente mantenha o interruptor fechado durante todo este intervalo. Considera-se a tenso de alimentao perfeitamente senoidal, definida por:
V1 (t ) = VP sen( t )
(Eq.2.52)
Como se busca impor fator de potncia unitrio, a referncia para a corrente de entrada dada por:
61
I L _ REF (t ) = I P sen( t )
(Eq.2.53)
Se o interruptor permanece fechado e a corrente de entrada parte de zero, ento aplica-se sobre o indutor a prpria tenso de entrada, de forma que a corrente sobre ele dada por:
1 I L (t ) = V P sen( t ) d ( t ) L 0
(Eq.2.54)
Define-se t como o intervalo de tempo que a corrente demora para atingir sua referncia senoidal, ou seja, no instante t=t, tem-se:
I L (t ) = I L _ REF (t )
Substituindo (Eq.2.53) e (Eq.2.55) em (Eq.2.54):
(Eq.2.55)
1 V P sen( t ) d ( t ) = I P sen( t ) L 0
Resolvendo a integral:
(Eq.2.56)
VP [1 cos( t )] = I P sen( t ) L
Utilizando identidades trigonomtricas obtm-se:
(Eq.2.57)
t = 2 tg 1
VP L I P
(Eq.2.58)
Ou ainda, substituindo a (Eq.2.16) na (Eq.2.58):
t = 2 tg 1
VP2 2 PO L
(Eq.2.59)
Para uma frequncia fR da rede de alimentao:
t =
1 2 f R
VP2 2 tg 1 4 PO L f R
(Eq.2.60)
Por exemplo, para uma frequncia da rede de alimentao fR=60Hz, potncia mdia de sada PO=3kW, indutncia de entrada L=1mH rendimento total =90% e tenso de pico de entrada VP=180V, obtm-se um intervalo de deformao, que a corrente demora para atingir sua referncia, igual a: t =8,87o ou t =0,41ms.
62
Deve-se observar ainda que este clculo aproximado, determinando um intervalo mnimo de deformao, pois no leva em conta as impedncias dos diodos e do interruptor, considerando que toda a tenso de entrada aplicada sobre o indutor. A seguir, na Fig.2.29 e na Fig.2.30, so apresentados resultados de simulao, usando o software Pspice, tendo como parmetros os dados do exemplo anterior, onde se observa que o intervalo que a corrente demorou para atingir sua referncia, na passagem por zero, foi de 9,5o ou 0,44ms. Como era de se esperar, o intervalo foi ligeiramente superior ao calculado, devido ao efeito das resistncias dos diodos e do interruptor, bem como do atraso do controlador para manter o interruptor conduzindo.
Fig.2.29: Corrente de entrada para o boost PFC monofsico.
Fig.2.30: Detalhe na passagem por zero da corrente de entrada e de sua referncia.
Pode-se tambm visualizar este fenmeno analisando a forma de onda da razo cclica necessria para impor uma corrente de entrada senoidal com determinada amplitude. Tem-se, para o semiciclo positivo:
4 f R PO L V sen( t ) D (t ) = 1 P 1 + VO VP2
(Eq.2.61)
= tg 1
4 f R PO L VP2
(Eq.2.62)
Devido simetria de operao do conversor, tem-se para o semiciclo negativo a mesma forma de onda, ou seja, D(t) regido pela mesma equao apresentada deslocada de . A Fig.2.31 mostra a forma de onda da razo cclica necessria para impor corrente perfeitamente senoidal para dois casos, o primeiro para potncia bastante elevada e o segundo para potncia praticamente nula.
63
p / PO 0
p / PO >> 0
Fig.2.31: Razo cclica ideal para potncia de sada muito elevada e para potncia praticamente nula.
Observa-se que, na passagem por zero da corrente, necessrio impor uma razo cclica maior que 1, que corresponde a razo cclica complementar negativa, ou seja, seria necessrio inverter a polaridade de V2(t). Como a razo cclica real, definida como ciclo de trabalho, por definio varia de 0 a 100%, na prtica observa-se que ela estar saturada em 1 durante este intervalo, permanecendo o interruptor fechado. A Fig.2.32 apresenta a forma de onda real da razo cclica, para o mesmo exemplo analisado. Observa-se que esta limitao fsica faz com que no seja possvel impor a razo cclica ideal, gerando a deformao da corrente na passagem por zero. A rea destacada mostra a diferena de energia necessria para fazer com que a corrente no indutor alcance sua referncia.
p / PO 0
p / PO >> 0
Fig.2.32: Razo cclica real para potncia de sada muito elevada e para potncia praticamente nula.
2.3.3 - Evitando a deformao da corrente na passagem por zero Assim, como visto, fisicamente inevitvel a deformao da corrente na passagem por zero, para tenso e corrente de entrada em fase. J que a tenso de entrada ainda no apresenta amplitude suficiente para impor a derivada necessria para a corrente.
64
Por outro lado, a polaridade da tenso gerada pelo conversor definida pelo sentido da corrente, de forma que a tenso gerada pelo conversor responsvel apenas pelo decrscimo, em mdulo, da corrente. Desta forma, a nica soluo para evitar a deformao da corrente na passagem por zero, consiste em fazer com que a tenso de entrada apresente amplitude suficiente, na passagem por zero da corrente. Como se deseja tenso e corrente senoidais, deve-se fazer com que a tenso esteja suficientemente adiantada em relao corrente, ou analogamente, fazer com que a corrente esteja suficientemente atrasada em relao tenso. Este defasamento pode ser facilmente calculado, a partir da derivada de corrente necessria na passagem por zero, o que define a amplitude mnima para a tenso:
I L (t ) = I P sen(t )
(Eq.2.63)
dI L (t ) = I P cos(t ) dt
dI L (t ) = IP dt t =0
(Eq.2.64)
(Eq.2.65)
Mas a mxima derivada possvel que pode ser imposta, que corresponde ao intervalo mximo com o interruptor fechado (conduzindo), dada por:
dI L (t ) V1 (t ) VP sen(t + ) = = dt L L
(Eq.2.66)
Onde corresponde ao atraso da corrente em relao tenso. Desta forma, igualando a (Eq.2.65) e a (Eq.2.66):
V sen( ) dI L (t ) = IP = P L dt t =0
Logo:
(Eq.2.67)
sen( ) =
L IP
VP
(Eq.2.68)
= sen 1
L IP VP
(Eq.2.69)
Mas, a potncia mdia de entrada pode ser calculada aproximadamente por:
65
PIN =
VP I P 2
(Eq.2.70)
Alm disso, como se tem fator de potncia aproximadamente unitrio, o retificador pode ser representado simplesmente por uma resistncia equivalente:
PIN =
VP2 2 REQ
REQ =
VP IP
(Eq.2.71)
Logo, substituindo a (Eq.2.71) na (Eq.2.69):
sen( ) =
L
R EQ
(Eq.2.72)
Ou seja, para evitar a deformao da corrente na passagem por zero, deve-se ter o defasamento entre tenso e corrente exatamente igual ao ngulo de carga equivalente, definido pela associao srie do indutor de entrada com a resistncia equivalente representada pelo conversor, como mostra a (Eq.2.72). Para ngulos de defasamento maiores ou menores do que o definido pela (Eq.2.72), ser inevitvel a deformao da corrente na passagem por zero. Alm disso, na freqncia da rede, a indutncia de entrada do conversor corresponde uma reatncia de valor bastante reduzido, levando a um defasamento tambm reduzido, de modo que no compromete o fator de potncia. Para ilustrar esta caracterstica, foi efetuada uma simulao, com as seguintes especificaes: VIN=220Vef(fase-neutro) FS= 50kHz Lin= 14mH FR=60Hz Iin= 5% PIN= 500W
REQ = 97 Desta forma, foi utilizada uma referncia de corrente atrasada 3,1o, para que no ocorra deformao da corrente na passagem por zero. A Fig.2.33 mostra a tenso e a corrente de entrada e a Fig.2.34 as mostra em detalhe, na passagem por zero.
5.0
-5.0
Fig.2.33: Tenso (/65) e corrente de entrada, com defasamento timo para evitar deformao da corrente na passagem por zero.
66
1A
0A
3,1o
-1A
Fig.2.34: Detalhe, na passagem por zero, para tenso e corrente de entrada, impondo defasamento timo para evitar a deformao da corrente na passagem por zero.
2.4 - ONDULAO NA TENSO DE SADA

Como visto no captulo 1, para o conversor boost PFC monofsico operando com fator de potncia unitrio, observa-se que a forma de onda da potncia instantnea drenada da rede no contnua, mas pulsada. Desprezando a energia acumulada nos demais elementos do circuito, a potncia instantnea drenada pela carga (incluindo o filtro capacitivo), apresenta a mesma forma de onda, havendo inevitavelmente ondulao de baixa frequncia na sada, onde a componente predominante apresenta frequncia igual a duas vezes a frequncia da rede de alimentao, alm da componente contnua.
L
+ V1 (t ) + V2 (t ) I L (t ) + VO
Fig.2.35: Conversor boost PFC monofsico.
Sabe-se que a energia em um sistema isolado permanece constante:
(t ) = cte.
Pn (t ) =
d [E n (t )] dt
P (t ) = 0
n
(Eq.2.73)
Onde Pn(t) representa a potncia instantnea em cada elemento do conversor. Supondo fator de potncia unitrio, com tenso e corrente perfeitamente senoidais e em fase, tem-se a potncia instantnea drenada da rede dada por:
67
PIN (t ) = VP I P sen 2 ( R t )
Ou ainda, sendo PIN a potncia mdia de entrada, pode-se escrever:
(Eq.2.74)
PIN (t ) = 2 PIN sen 2 ( R t )

Usando identidades trigonomtricas:
(Eq.2.75)
1 1 PIN (t ) = 2 PIN cos(2 R t ) 2 2
(Eq.2.76)
A potncia instantnea de entrada PIN(t) pode ser representada em funo da potncia mdia de entrada PIN por:
PIN (t ) = PIN PIN cos(2 R t )
(Eq.2.77)
A Fig.2.36 mostra a forma de onda da tenso de alimentao da corrente de entrada e da potncia instantnea correspondente drenada da rede. Na forma de onda da potncia instantnea, possvel observar uma parcela constante, correspondente potncia mdia, acrescida de uma parcela cossenoidal, com frequncia igual a duas vezes a frequncia da tenso da rede e com valor mdio nulo.
P(t )
V (t ) I (t )
0
Fig.2.36: Tenso de alimentao e corrente de entrada senoidais e potncia instantnea correspondente.
Como j foi mencionado, para simplificar a anlise, despreza-se a potncia instantnea no indutor boost, bem como nos diodos e no interruptor. Considera-se tambm que o filtro capacitivo suficientemente grande para absorver toda a ondulao de potncia, fazendo com que a carga apresente potncia instantnea praticamente constante. A energia armazenada no capacitor ideal dada por:
68
EC (t ) =
1 C VC2 (t ) 2
(Eq.2.78)
A potncia instantnea dada pela derivada da energia:
PCo (t ) =
d 1 2 2 C O VO (t ) dt dVO (t ) dt
(Eq.2.79)
PCo (t ) = CO VO (t )
(Eq.2.80)
Desta forma, o sistema pode ser representado por trs elementos, cuja soma das potncias instantneas deve ser igual a zero: a fonte de alimentao, o capacitor de sada CO e a carga resistiva equivalente, como mostra a (Eq.2.71):
PIN (t ) + PCo (t ) + PRe q (t ) = 0
(Eq.2.81)
Substituindo (Eq.2.77) e (Eq.2.80) na (Eq.2.81):
PIN [1 cos(2 R t )] = C O VO (t )
dVO (t ) VO (t ) + dt REq
(Eq.2.82)
Considerando a potncia mdia de entrada igual potncia mdia de sada:
PO [1 cos(2 R t )] = C O VO (t )
Representa-se a tenso de sada por:
dVO (t ) VO (t ) + dt REq
(Eq.2.83)
VO (t ) = VO + VO (t )
(Eq.2.84)
Onde VO corresponde ao valor de VO(t) em t = 0, 2 , 4 ,... com o sistema operando em regime permanente. Tem-se desta forma:
PO [1 cos(2 R t )] = C O [VO + VO (t )]
d [VO + VO (t )] [VO + VO (t )] (Eq.2.85) + dt REq
Considera-se ainda que a ondulao na tenso de sada seja suficientemente pequena, para que:
VO + VO (t ) VO
Ento, substituindo (Eq.2.74) em (Eq.2.75):
(Eq.2.86)
69
PO PO cos(2 R t ) = C O VO
d [VO (t )] VO + dt R Eq
(Eq.2.87)
Como a potncia mdia de sada concentra-se sobre a carga resistiva equivalente:
PO =
VO REq
d [VO (t )] dt
(Eq.2.88)
PO cos(2 R t ) = C O VO
(Eq.2.89)
VO (t ) =
t PO cos(2 R t ) dt C O VO 0
(Eq.2.90)
VO (t ) =
PO sen(2 R t ) 2 R C O VO
(Eq.2.91)
Substituindo (Eq.2.91) na (Eq.2.84):
VO (t ) = VO
PO sen(2 R t ) 2 R VO CO
(Eq.2.92)
Sabendo que o seno varia de 1 at 1, a variao de pico a pico igual a 2:
VO =
PO R VO CO
(Eq.2.93)
VO =
PO 2 f R VO C O
(Eq.2.94)
No foi considerada a ondulao de alta freqncia, proveniente da comutao. Todavia, esta ondulao desprezvel comparada de baixa freqncia. Esta ondulao com freqncia igual ao dobro da freqncia da rede de alimentao pode ser atenuada, aumentando o capacitor de sada. Entretanto, no possvel elimin-la sem deformar a corrente de entrada, pois o balano de energia do sistema e, conseqentemente, o balano das potncias instantneas, devem ser respeitados. A utilizao de uma malha de tenso rpida o suficiente para eliminar esta ondulao na tenso de sada, alteraria a curva de potncia instantnea drenada pela carga, deformando a corrente de entrada, de forma a respeitar o balano de potncias.
70
A Fig.2.37 mostra as formas de onda caractersticas para a tenso de alimentao e a tenso de sada do boost PFC monofsico:
VO (t )
Vo
VIN (t )
Fig.2.37: Formas de onda caractersticas para a tenso de alimentao e a tenso de sada do boost PFC monofsico.
2.5 - CONTROLE DA TENSO DE SADA

Foi visto anteriormente que a malha de tenso deve ser lenta, para evitar deformao na corrente de entrada. Na verdade, a malha de tenso vai gerar uma varivel de controle, que ser multiplicada por uma amostra da tenso de alimentao, de forma que gerar uma referncia senoidal para a corrente de entrada, em fase com a tenso. Em outras palavras, a malha de tenso controla a amplitude da corrente de entrada. Como visto anteriormente, com fator de potncia unitrio, a potncia mdia de entrada dada por:
PIN =
VP I P 2
(Eq.2.95)
A potncia mdia de sada dada por:
PO = VO I O
(Eq.2.96)
Onde VO representa a tenso mdia de sada e IO corresponde corrente mdia injetada na carga, como mostra a Fig.2.38:
71
IO L
+ V1 (t ) + I L (t ) V2 (t ) + VO
Fig.2. 38: Conversor boost PFC monofsico.
Considerando rendimento de 100%, tem-se PIN = PO, logo:
IO =
VP I P 2 VO
(Eq.2.97)
A carga ser representada por uma resistncia equivalente, de forma que:
R eq =
2 Vo Po
(Eq.2.98)
Assim, considerando a resistncia srie equivalente do capacitor de sada, temse uma impedncia de sada equivalente dada por:
Z eq
Vo2 (s RSE C o + 1) Po = C V 2 R P s o o 1 + SE 2 o + 1 Po Vo
(Eq.2.99)
Logo:
Vo2 (s RSE C o + 1) VO ( s ) Po = I O (s) C V 2 R P s o o 1 + SE 2 o + 1 Po Vo
(Eq.2.100)
Como foi visto, a malha de tenso deve apresentar uma dinmica suficientemente lenta, para no deformar a corrente de entrada. Desta forma considerase que a corrente injetada na carga IO(t) proporcional corrente de pico de entrada, considerada como varivel de controle da malha de tenso, definida como IP(t). A partir da (Eq.2.97), considera-se que a tenso de sada e a tenso de pico de entrada permanecem constantes, de forma que a corrente de sada IO(t) varia em funo da corrente de pico de entrada IP(t), supondo correntes perfeitamente senoidais e equilibradas:
I O ( s) =
VP I P ( s) 2 VO
(Eq.2.101)
Substituindo a (Eq.2.101) na (Eq.2.100), obtm-se a funo de transferncia da tenso de sada em funo da corrente de pico de entrada, mostrada na (Eq.2.102),
72
necessria para implementar a malha de tenso. A varivel de controle da malha de tenso multiplica uma amostra da tenso da rede, gerando as referncias de corrente.
VP VO (s RSE C o + 1) VO ( s ) 2 Po = I P ( s) C o Vo2 RSE Po +1 s 1 + Po Vo2
(Eq.2.102)
Como deve ser limitada a dinmica da malha de tenso, para no deformar a corrente de entrada, o zero da (Eq.2.102) geralmente no levado em conta, j que encontra-se em frequncias bem acima da frequncia de corte da funo de transferncia de lao aberto.
2.6 - CONCLUSES
Para o Boost pfc monofsico, efetua-se o controle da corrente sobre o indutor de entrada, impondo-se a tenso V2(t), que, desprezando as componentes de alta freqncia, apresenta uma parcela senoidal que anula o efeito da tenso de entrada, pois esto associadas em srie, e uma parcela cossenoidal, que corresponde tenso imposta efetivamente sobre o indutor boost, determinando a corrente de entrada. Na passagem por zero da corrente, durante um certo intervalo de tempo, fisicamente impossvel impor esta parcela cossenoidal em V2(t). Assim, durante este intervalo a corrente no consegue atingir sua referncia, sendo deformada. Como o sentido da corrente definido pela polaridade da tenso de entrada, s possvel controlar seu mdulo. Todavia, como se deseja fator de potncia unitrio, a tenso e a corrente de entrada devem estar em fase, de forma que o controle do mdulo da corrente suficiente. Na prtica, utiliza-se, na malha de corrente, o mdulo tanto da corrente amostrada quanto de sua referncia. Observa-se que para respeitar o balano de potncia do sistema, inevitvel a ondulao na tenso de sada, com frequncia igual ao dobro da frequncia da rede, pois esta a frequncia da ondulao na potncia instantnea drenada da rede, em um sistema monofsico operando com fator de potncia unitrio. Uma malha de tenso rpida o suficiente para eliminar a ondulao de tenso inevitavelmente deformaria a corrente de entrada. Assim, para atenu-la pode-se apenas aumentar o capacitor de sada, pois desta forma ele absorve esta ondulao na potncia instantnea fornecida carga. A amplitude da ondulao de tenso inversamente proporcional capacitncia do filtro de sada.
Captulo 3 Retificadores PWM Trifsicos sem Neutro
73
CAPTULO 3
3 - RETIFICADORES PWM TRIFSICOS SEM NEUTRO
3.1 - INTRODUO
Neste captulo busca-se um modelo genrico para os conversores CA-CC PWM trifsicos sem neutro, baseados no conversor Boost. Para ilustrar o modelo e os princpios de funcionamento, sero analisados 3 conversores, um bidirecional 2 nveis, um unidirecional 2 nveis e outro unidirecional 3 nveis. O objetivo inicial a obteno de um modelo para o lado CA, para controlar as correntes de entrada e em seguida do lado CC, para controlar a tenso total de sada. Busca-se tambm uma estratgia para controlar o balano de tenso nos retificadores 3nveis. O controle das variveis de estado dos conversores sem neutro no pode ser feito de forma independente, devendo-se tratar a modelagem e a estratgia de controle adotada globalmente para o conversor. A anlise estar focada na obteno dos modelos e estratgias de controle para os conversores, de forma que o projeto dos demais parmetros do conversor no ser apresentado. A partir dos modelos obtidos, ser apresentada a forma de controle das correntes e o princpio de atuao da estratgia de controle clssico, utilizando controladores de corrente supostamente independentes para cada uma das 3 fases.
74
3.2 - ESTRUTURAS E PRINCPIO DE OPERAO

Assim como para o conversor Boost PFC monofsico, tambm os conversores CA-CC PWM trifsicos sem neutro derivam do conversor Boost, de forma que so controladas as correntes sobre os indutores atravs da imposio da tenso sobre eles. No entanto, este controle no to direto quanto para o monofsico. No possvel impor, de forma independente, a tenso sobre cada um dos 3 indutores de entrada. Na verdade eles esto associados de tal forma, que s possvel impor a tenso sobre esta associao de indutores. Ser possvel controlar combinaes linearmente independentes das correntes, e no cada uma individualmente. Isto se reflete nas funes de transferncia, que sero acopladas. Para facilitar a obteno de um modelo visto pelo lado CA, considera-se que as tenses de sada sejam constantes, ou seja, considera-se no modelo fontes de tenso contnua, no lugar dos capacitores de sada em paralelo com as cargas. Para se obter os modelos que possibilitam o controle das variveis de interesse, necessrio analisar os estados topolgicos. Alguns dos conversores trifsicos sem neutro apresentam estados topolgicos que no dependem somente dos estados dos interruptores, mas tambm do sentido das correntes. Esta caracterstica traz algumas particularidades na estratgia de controle a ser adotada para cada topologia. Define tambm os limites fsicos de operao dos conversores, como unidirecionalidade ou bidirecionalidade no fluxo de energia. Devido a esta dependncia dos estados topolgicos, em relao ao sentido das correntes, a anlise da operao dos conversores pode ser dividida em setores, onde cada setor se caracteriza por uma combinao diferente dos sentidos das correntes. Os estados topolgicos sero apresentados para um determinado setor, mas os resultados sero generalizados, deixando claro em quais conversores os estados topolgicos dependem do sentido das correntes e de que maneira. Supondo correntes no nulas, existem 2 sentidos possveis, e como se dispe de 3 correntes, tem-se 2 3 = 8 combinaes, ou setores, possveis. Entretanto, a soma das trs correntes nula:
I 1 (t ) + I 2 (t ) + I 3 (t ) = 0
(Eq.3.1)
No possvel que as 3 correntes apresentem o mesmo sentido. Restam ento apenas 6 setores possveis, como mostra a Tab.3.1. Convenciona-se sinal positivo para
75
as correntes entrando no conversor e consequentemente negativo para as correntes saindo do conversor. Tab.3.1: Setores possveis de acordo com o sentido das correntes.
I1(t) + + + + -
I2(t) + + + + -
I3(t) + + + + -
Setor Impossvel Setor 1 Setor 2 Setor 3 Setor 4 Setor 5 Setor 6 Impossvel
A Fig.3.2 ilustra os setores para 3 correntes senoidais em um sistema trifsico equilibrado. Deve-se lembrar que esta diviso em setores genrica, vlida para quaisquer formatos de corrente em sistemas trifsicos sem neutro, desde que nenhuma das correntes seja nula.
I1(t)
I2(t)
I3(t)
Fig.3.1: Diviso em setores, de acordo com o sentido das correntes, para correntes senoidais.
Para apresentar os estados topolgicos dos conversores propostos escolheu-se o setor 2, onde a corrente na fase 1 positiva e as correntes nas fases 2 e 3 so negativas. E j que a soma das trs correntes nula, a maior corrente em mdulo tem sinal contrrio s outras duas e seu mdulo igual soma do mdulo das outras duas. A seguir so apresentadas trs topologias escolhidas para ilustrar a anlise. O objetivo obter um modelo genrico, enfatizando, por outro lado, as particularidades de cada conversor.
76
3.2.1 - Estados Topolgicos Conversor A A Fig.3.2 apresenta o primeiro conversor que ser utilizado para ilustrar a anlise, aqui denominado A, um conversor CA-CC PWM trifsico sem neutro 2 nveis bidirecional, que representa a estrutura mais simples de ser controlada, como ser demonstrado mais adiante.
S1 D1 S2 D2 S3 D3 + Vo -
S4 D4
S5 D5
S6 D6
Lb La + Va + Vb
Lc + Vc -
Fig.3.2: Conversor A, CA-CC PWM trifsico, sem neutro, 2 nveis e bidirecional.
Para a apresentao dos estados topolgicos do conversor A, considera-se o comando complementar dos interruptores de cada brao, ou seja, quando S1=ON tem-se S4=OFF e assim por diante. Tambm, para facilitar a anlise, representa-se a carga e o filtro capacitivo de sada por uma fonte de tenso contnua (CC). Os estados topolgicos so apresentados na Fig.3.3:
77
1o Estado Topolgico S1=ON S2=ON S3=ON
2o Estado Topolgico S1=ON S2=ON S3=OFF
+ VO
+ VO
I 1 (t )
L1
I 2 (t )
L2
I 3 (t )
L3
I 1 (t )
L1
I 2 (t )
L2
I 3 (t )
L3
V1 (t )
V 2 (t )
V3 (t )
V1 (t )
V 2 (t )
V3 (t )
3o Estado Topolgico S1=ON S2=OFF S3=ON
4o Estado Topolgico S1=ON S2=OFF S3=OFF
+ VO
+ VO
I 1 (t )
L1
I 2 (t )
L2
I 3 (t )
L3
I 1 (t )
L1
I 2 (t )
L2
I 3 (t )
L3
V1 (t )
V 2 (t )
V3 (t )
V1 (t )
V 2 (t )
V3 (t )
5o Estado Topolgico S1=OFF S2=ON S3=ON
6o Estado Topolgico S1=OFF S2=ON S3=OFF
+ VO
+ VO
I 1 (t )
L1
I 2 (t )
L2
I 3 (t )
L3
I 1 (t )
L1
I 2 (t )
L2
I 3 (t )
L3
V1 (t )
V 2 (t )
V3 (t )
V1 (t )
V 2 (t )
V3 (t )
7o Estado Topolgico S1=OFF S2=OFF S3=ON
8o Estado Topolgico S1=OFF S2=OFF S3=OFF

+ VO
+ VO
I 1 (t )
L1
I 2 (t )
L2
I 3 (t )
L3
I 1 (t )
L1
I 2 (t )
L2
I 3 (t )
L3
V1 (t )
V 2 (t )
V3 (t )
V1 (t )
V 2 (t )
V3 (t )
Fig.3.3: Estados topolgicos para o conversor A.
78
A seguir, na Fig.3.4, so apresentados os circuitos equivalentes para cada estado topolgico, onde se pode visualizar o efeito da mudana de estado de cada interruptor.
1o Estado Topolgico S1=ON S2=ON S3=ON 2o Estado Topolgico S1=ON S2=ON S3=OFF
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t ) VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t ) VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t ) VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t ) VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
Fig.3.4: Circuitos equivalentes para os estados topolgicos do conversor A, apresentados na Fig.3.3.
79
Para o conversor A, observa-se que os estados topolgicos dependem exclusivamente da posio dos interruptores, uma caracterstica muito importante, que define a bidirecionalidade do fluxo de energia, como ser visto mais adiante. 3.2.2 - Estados Topolgicos Conversor B A Fig.3.6 apresenta o segundo conversor utilizado para ilustrar a anlise [22], que ser denominado conversor B, um conversor CA-CC PWM trifsico sem neutro 2 nveis unidirecional.
D1
D2
D3
D1a
D1b
D2a
D2b
D3a
D3b
+ Vo -
S1
D1c D1d
S2
D2c D2d
S3
D3c D3d
D4
D5
D6
La + Va
Lb + Vb -
Lc + Vc -
Fig.3.5: Conversor B, CA-CC PWM trifsico, sem neutro, 2 nveis e unidirecional.
Os estados topolgicos so apresentados na Fig.3.7:
80
+ Vo -
+ Vo -
I1 (t )
L1 + -
I 2 (t )
L2 + -
I 3 (t )
L3 + -
I1 (t )
L1 + -
I 2 (t )
L2 + -
I 3 (t )
L3 + -
V1 (t )
V2 (t )
V3 (t )
V1 (t )
V2 (t )
V3 (t )
+ Vo -
+ Vo -
I 1 (t )
L1 + -
I 2 (t )
L2 + -
I 3 (t )
L3 + -
I 1 (t )
L1 + -
I 2 (t )
L2 + -
I 3 (t )
L3 + -
V1 (t )
V 2 (t )
V3 (t )
V1 (t )
V 2 (t )
V3 (t )
+ Vo -
+ Vo -
I 1 (t )
L1 + -
I 2 (t )
L2 + -
I 3 (t )
L3 + -
I 1 (t )
L1 + -
I 2 (t )
L2 + -
I 3 (t )
L3 + -
V1 (t )
V 2 (t )
V3 (t )
V1 (t )
V 2 (t )
V3 (t )
+ Vo -
+ Vo -
I 1 (t )
L1 + -
I 2 (t )
L2 + -
I 3 (t )
L3 + -
I 1 (t )
L1 + -
I 2 (t )
L2 + -
I 3 (t )
L3 + -
V1 (t )
V 2 (t )
V3 (t )
V1 (t )
V 2 (t )
V3 (t )
Fig.3.6: Estados topolgicos para o conversor B.
81
A seguir, a Fig.3.7 apresenta os circuitos equivalentes:

1o Estado Topolgico S1=ON S2=ON S3=ON 2o Estado Topolgico S1=ON S2=ON S3=OFF
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t ) VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t ) VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO
Fig.3.7: Circuitos equivalentes para os estados topolgicos do conversor B, apresentados na Fig.3.6.
Pode-se observar, pela Fig.3.7, que os estados topolgicos 4, 5, 6, 7 e 8 so redundantes. Isto ocorre exatamente quando o interruptor 1 aberto, que para o setor analisado representa a fase com a maior corrente em mdulo. Com S1 aberto, ao se comandar os interruptores S2 e S3, no se altera o estado topolgico. Ento, para evitar
82
estados topolgicos redundantes, que leva perda de controlabilidade das correntes, no se pode comandar a conduzir S2 ou S3 quando S1 estiver bloqueado. De maneira genrica, para todos os setores, quando o interruptor correspondente fase com maior corrente em mdulo estiver aberto, os outros dois tambm devero estar. Ao se aplicar o controle clssico a esta topologia, observa-se a necessidade de sincronizar as portadoras (ondas dente-de-serra) do modulador PWM em cada fase. Desta forma, o controle faz com que a razo cclica para a fase com a maior corrente (e maior referncia de corrente) apresente a maior razo cclica, respeitando esta condio para a controlabilidade das correntes. Respeitados estes limites, garante-se que o conversor B esteja operando numa regio linear, onde de acordo com os estados topolgicos e circuitos equivalentes apresentados respectivamente nas Fig.3.6 e Fig.3.7, para o setor analisado, pode-se represent-lo pelo circuito equivalente da Fig.3.8.
D2
V0 (t ) +
I O (t ) S3 L1
+ V1 (t )
D3
S2 L2
+ V2 (t )
L3
+ V3 (t )
Fig.3.8:Circuito equivalente do conversor B operando na regio linear
Alm disso, observa-se que a polaridade das fontes de tenso equivalentes, que representam o estado da clula de comutao, definida pelo sentido da corrente na respectiva fase, semelhante ao Boost PFC monofsico. Esta caracterstica, conforme ser mostrado mais adiante, caracteriza a unidirecionalidade no fluxo de energia.
83
3.2.3 - Estados Topolgicos Conversor C A Fig.3.9 apresenta o terceiro e ltimo conversor utilizado para ilustrar a anlise [21], aqui denominado conversor C, um conversor CA-CC PWM trifsico sem neutro 3 nveis unidirecional.
D1 Va + La Vo/2 S1a
D2a
D2
D3
D1a
D1b
+ S1b
D2b
Vb
Lb S2a
D3a
S2b
D3b
Vc
Lc Vo/2 S3a D4 D5 D6 S3b
+ -
Fig.3.9: Conversor C, CA-CC PWM trifsico, sem neutro, 3 nveis e unidirecional.
Para a apresentao dos estados topolgicos, considera-se que os interruptores de um mesmo brao so comandados ao mesmo tempo, compondo juntos um interruptor bidirecional. Os estados topolgicos so apresentados na Fig.3.10:
84

D1 D2 D3 S1 S2 S3 D4 D5 D6 + VO1 (t ) + VO 2 (t )







Fig.3.10: Estados topolgicos para o conversor C.
A partir dos estados topolgicos, so apresentados os circuitos equivalentes na Fig.3.11. Por enquanto, os filtros capacitavos de sada e as cargas so representados por duas fontes de tenso contnua. Alm disso, so apresentados os circuitos equivalentes vistos a partir da entrada, por isso, algumas vezes a mesma fonte de tenso (que representa o barramento de sada) aparece duas vezes no mesmo circuito.
85
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t ) VO 2
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t ) VO 2
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) VO 2 I 3 (t )
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO1
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO1
VO 2
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t ) I 3 (t )
VO1 VO 2
V1 (t ) V 2 (t ) V3 (t )
I 1 (t ) I 2 (t )
VO1
VO 2 I 3 (t )
Fig.3.11: Circuitos equivalentes para os estados topolgicos do conversor C, apresentados na Fig.3.10.
Observando-se os estados topolgicos e os circuitos equivalentes, a princpio, no h estados topolgicos redundantes. Observa-se que novamente a polaridade das fontes de tenso equivalentes, representando o estado da clula de comutao, determinada pelo sentido da corrente na respectiva fase, tal qual no boost pfc monofsico.
86
3.3 - CONTROLE DAS CORRENTES DE ENTRADA

Observando-se os estados topolgicos e os circuitos equivalentes, para os trs conversores apresentados, observa-se que, analogamente ao Boost PFC monofsico apresentado no captulo 2, o controle das correntes nos indutores baseado na imposio das tenses sobre eles. Para a anlise do modelo e estratgia de controle das correntes, considera-se ainda que as tenses de sada permanecem constantes, sendo representadas por fontes de tenso contnua. Alm disso, para o conversor C, considera-se que as tenses de sada esto perfeitamente equilibradas. Adicionalmente, considera-se que o efeito da modulao PWM idntico ao apresentado no captulo 2 para o Boost PFC monofsico, com os indutores operando como filtros passa-baixas de primeira ordem, de forma que sero desprezadas as componentes de alta frequncia. Esta considerao corresponde ao que usualmente denominado como valores mdios instantneos. Observando-se ainda os circuitos equivalentes, obtidos dos estados topolgicos dos 3 conversores apresentados, pode-se representar o modelo dos conversores, visto a partir do lado CA, por fontes de tenso controladas, conforme apresentado na Fig.3.12. Obviamente que a funo que determina o valor da tenso nas fontes controladas, em funo das razes cclicas dos interruptores, varia de acordo com a topologia do conversor.
V1 (t ) V 2 (t ) V3 (t ) L1 L2 L3
VN (t )
+ VS 1 (t ) + VS 2 (t ) + VS 3 (t ) +
Fig.3.12:Circuito equivalente visto a partir da entrada.
Como se observa na Fig.3.13, para o circuito equivalente visto pelos indutores, que representa o modelo necessrio para o controle das correntes sobre eles, pode-se associar em srie tanto as fontes de tenso de entrada, que representam a rede de alimentao, quanto as fontes de tenso controlada, obtendo-se o circuito equivalente da Fig.3.14:
87
V1 (t ) V 2 (t ) V3 (t )
L1
VS 1 (t ) + VS 2 (t ) + VS 3 (t ) + L2
L3
Fig.3.13: Associao das fontes de tenso da Fig.3.12.
L1 V12 (t ) V23 (t ) L2 L3
+ VS 12 (t ) + V (t ) S 23
Fig.3.14: Circuito equivalente visto a partir da entrada.
Analogamente ao Boost PFC monofsico, pode-se representar os conversores CA-CC PWM trifsicos na forma de dois sistemas, interligados por 3 impedncias, conforme apresentado na Fig.3.15, onde a transferncia de energia de um sistema para outro determinada pela corrente nas impedncias e consequentemente pela tenso imposta sobre elas. Idealmente, estas impedncias podem ser representadas simplesmente pelos indutores de entrada.
+ V (t ) 12
Z1 I 1 (t ) Z2 I 2 (t ) Z3 I 3 (t )
+ V (t) S12 + V (t) S23
+ V (t ) 23
Fig.3.15: Representao do sistema equivalente para os conversores CA-CC PWM trifsicos.
O circuito equivalente da Fig.3.15 pode representar qualquer um dos 3 conversores apresentados, vistos do lado CA, sem perda de generalidade. Ou seja, no importa a variao da tenso nas fontes controladas equivalentes da Fig.3.12, mas sim as tenses resultantes sobre os indutores, determinadas pelas
88
fontes de tenso controladas equivalentes da Fig.3.14. Como se pode observar, tem-se apenas duas fontes de tenso controladas para impor as tenses sobre os indutores e controlar suas correntes. Como j foi mencionado, s possvel controlar duas correntes, ou duas combinaes linearmente independentes das correntes, pois a soma das 3 correntes de linha nula por definio. Observa-se que a utilizao de apenas dois indutores seria suficiente para controlar as 3 correntes de entrada dos conversores, facilitando muito a modelagem, ao desacoplar as funes de transferncia, permitindo a utilizao de apenas duas malhas de corrente convencionais, idnticas s utilizadas no Boost PFC monofsico. Como o circuito da Fig.3.14 simtrico, no importa qual dos 3 indutores seja retirado. Retirando-se por exemplo L2, obtm-se o circuito equivalente da Fig.3.16:
L1
+ VS 12 (t )
L1
+ VS 12 (t ) + VS 23 (t )
L3
+ V (t ) S 23
L3
Fig.3.16: Circuito equivalente visto a partir do lado CA, retirando um dos indutores de entrada.
Observa-se que ao se retirar um dos indutores, obtm-se dois circuitos equivalentes idnticos, inclusive idnticos ao circuito equivalente obtido para o Boost PFC monofsico, apresentado no captulo 2. Por outro lado, a retirada de um indutor faz com que a respectiva fase tenha um aumento nas componentes da alta frequncia. Alm disso, embora na prtica a ao de controle seja executada por apenas duas fontes de tenso controladas, elas so resultado da associao de 3 fontes controladas, onde estas sim so determinadas pelo estado dos interruptores, ou seja, pelas razes cclicas com que os interruptores so comandados. Utilizando-se uma lgica conveniente para comandar os interruptores, possvel operar com apenas 2 indutores de entrada. 3.3.1 - Obteno do Modelo Dinmico As razes cclicas com que so comandados os interruptores determinam as tenses VS1(t), VS2(t), e VS3(t), desta forma buscar-se- um primeiro modelo das correntes em funo destas fontes de tenso controladas. Ento, a partir da Fig.3.12, tem-se:
89
V1 (t ) VL1 (t ) VS 1 (t ) = V2 (t ) VL 2 (t ) VS 2 (t ) = V3 (t ) VL 3 (t ) VS 3 (t ) I L1 (t ) + I L 2 (t ) + I L 3 (t ) = 0
Para facilitar a anlise, supe-se que:
(Eq.3.2) (Eq.3.3)
L1 = L2 = L3 = L
(Eq.3.4)
Alm disso, como no h neutro, pode-se desconsiderar o efeito de qualquer componente de sequncia zero nas fontes de tenso que representam a rede de alimentao, ou seja:
V1 (t ) + V2 (t ) + V3 (t ) = 0
Organizando (Eq.3.2), (Eq.3.3), (Eq.3.4) e (Eq.3.5), obtm-se:
(Eq.3.5)
2 VS 1 (t ) + VS 2 (t ) + VS 3 (t ) VL1 (t ) = V1 (t ) + 3 VS 1 (t ) 2 VS 2 (t ) + VS 3 (t ) VL 2 (t ) = V2 (t ) + 3 VS 1 (t ) + VS 2 (t ) 2 VS 3 (t ) V (t ) = V (t ) + 3 L3 3
Ou:
(Eq.3.6)
2 VS 1 (t ) + VS 2 (t ) + VS 3 (t ) dI1 (t ) L dt = V1 (t ) + 3 dI (t ) VS 1 (t ) 2 VS 2 (t ) + VS 3 (t ) 2 = V2 (t ) + L 3 dt dI 3 (t ) VS1 (t ) + VS 2 (t ) 2 VS 3 (t ) L = V3 (t ) + 3 dt
Representando vetorialmente:
(Eq.3.7)
1 VS 1 (t ) I 1 (t ) V1 (t ) 2 1 d = V (t ) + 1 1 2 1 V (t ) L I 2 (t ) 2 S2 3 dt I 3 (t ) V3 (t ) 1 1 2 VS 3 (t )
(Eq.3.8)
Considera-se ento um modelo de pequenos sinais, linearizando em torno de um ponto de operao, ou seja, desprezando o efeito das tenses de entrada. Nestas condies, aplicando a transformada de Laplace, obtm-se:
90
1 vS 1 ( s ) i1 ( s ) 2 1 i ( s ) = 1 1 2 1 v ( s ) 2 3 s L S2 i3 ( s ) 1 1 2 vS 3 ( s )
3.3.2 - Transformao 0 e Transformao de Park
(Eq.3.9)
Representando as 3 correntes na forma vetorial, ter-se-ia supostamente um vetor corrente pertencente ao IR3, podendo-se controlar independentemente as 3 correntes, o que ocorre quando h neutro. No entanto, ao retirar-se o neutro, insere-se uma restrio definida por I1(t)+I2(t)+I3(t)=0, que representa um plano dentro do espao original, ou seja, o novo sistema apresenta um vetor corrente que compreende a interseo deste plano com o espao original ( IR3). O novo vetor corrente pertence ao IR2, que equivale a um sistema bifsico com neutro. A matriz de transferncia obtida, apesar de ser 3x3, apresenta rank=2, como era de se esperar. A transformao 0, ou transformada de Clark [1], define uma nova base ortogonal sobre este plano, com mostra a Fig.3.17, representando vetores pontualmente. J a transformao de Park, tambm apresentada em [1], define a mesma base ortogonal sobre o novo plano, mas girando com velocidade conveniente, em relao referncia original, de forma que o sistema esteja esttico quando referido nova base.
Y1 Y
X1 X
Fig.3.17: Representao do espao vetorial das correntes em um conversor PWM trifsico sem neutro.
91
Pelo sistema de coordenadas original, para o controle das correntes de entrada do conversor, a matriz de transferncia acoplada e, apesar de ser 3x3, apresenta rank=2, enquanto que com o novo sistema de coordenadas tem-se uma matriz 2x2 (sem sequncia 0) com rank=2. A componente de sequncia zero pode ser desconsiderada, j que no h neutro. Sua projeo na representao da Fig.3.17 seria perpendicular ao plano das correntes. A transformao 0, para um vetor X qualquer dada por:
X 0 = A X 123
Onde:
(Eq.3.10)
A =
2 3
1 2 1 0
1 2 1 2 3 2
1 2 1 2 3 2
(Eq.3.11)
Como a transformao ortogonal, a matriz inversa, que opera a transformao inversa, igual transposta da matriz que opera a transformao [21]. Desta forma, a (Eq.3.9) pode ser escrita como:
I 123 = B V S 123
Onde:
(Eq.3.12)
I 123
i1 ( s ) = i2 ( s ) i3 ( s )
1 2 1 1 1 2 1 B= 3 s L 1 1 2
V S 123
vS 1 ( s ) = vS 2 ( s ) vS 3 ( s )
(Eq.3.13)
Ento, substituindo (Eq.3.10) em (Eq.3.12):
A I 0 = B A V S 0
Logo:
(Eq.3.14)
I 0 = A B A V S 0
(Eq.3.15)
92
Resolvendo a (Eq.3.15):
i0 ( s ) 0 v S 0 ( s) 0 0 1 3 v S ( s ) i ( s ) = 3 s L 0 3 i ( s ) 0 3 1 v S ( s )
(Eq.3.16)
Ou, como visivelmente no h influncia das componentes de sequncia zero:
3 i ( s ) 1 3 v S ( s ) i ( s ) = 3 s L 3 1 v S ( s )
(Eq.3.17)
Alm disso, pelo fato da componente de seqncia zero no influenciar no controle das correntes, por ela ser factvel para as fontes de tenso controladas, j que no h nenhuma restrio fsica neste sentido sobre elas, pode-se utilizar esta propriedade para controlar o balano de tenso na sada dos retificadores PWM trifsicos 3 nveis, como ser apresentado no captulo 5. 3.3.3 - Transformao -Y A transformao -Y, apesar de no gerar uma base ortogonal, tambm se encontra sobre o plano das correntes, com a componente de seqncia zero perpendicular. A vantagem de sua utilizao est no fato de se obter uma matriz de transferncia diagonal. Da (Eq.3.12), obtm-se:
I 123 = B V S 123
X 123 = T X Y 0
1 1 0 = 0 1 1 1 1 1
I Y 0 = D B D V SY 0
(Eq.3.18)
1 1 2 1 D = 1 1 1 3 1 2 1
(Eq.3.19)
De onde se obtm:
i12 ( s ) 1 0 0 v S12 ( s ) i ( s ) = 1 0 1 0 v ( s ) 23 s L S 23 i0 ( s ) 0 0 0 v S 0 ( s )
(Eq.3.20)
Como esperado, novamente no h influncia das componentes de seqncia zero, podendo-se reescrever a (Eq.3.20):
93
i12 ( s ) 1 1 0 vS 12 ( s ) i ( s ) = 23 s L 0 1 vS 23 ( s )
(Eq.3.21)
Como VS12(t) e VS23(t) so tenses reais, a (Eq.3.21) permite visualizar o princpio da ao de controle do conversor sobre as correntes de entrada, onde a tenso VS12(t), definida como VS1(t) VS2(t), controla diretamente a combinao I1(t) I2(t), e de forma anloga VS23(t) controla I2(t) I3(t). Observa-se que a mesma restrio fsica observada para as tenses de linha, aplica-se tambm para as correntes de linha, quando no h neutro, onde sua soma nula por definio. Esta caracterstica faz com que, representando-se estas grandezas vetorialmente no espao, encontrem-se sobre o mesmo plano. Como ser apresentado no captulo 5, para controlar o balano de tenso nos retificadores 3 nveis, pode-se alterar as tenses VS1(t), VS2(t) e VS3(t), e
consequentemente as razes cclicas, sem no entanto alterar VS12(t) e VS23(t), de forma que no h qualquer perturbao sobre as correntes. Haver, no entanto, limitao desta ao de controle sobre o balano de tenso, definida exatamente pela amplitude da tenso de sada. Na estratgia de controle clssica, em que so utilizados virtualmente 3 controladores de corrente independentes para cada uma das fases, de fato implementase indiretamente a transformao -Y, utilizando algumas vezes a componente de seqncia zero nas fontes de tenso controladas, para aumentar a faixa de operao do conversor, em relao tenso de sada. Entretanto, esta componente de seqncia zero apresenta valor mdio nulo, de maneira que no perturba o balano de tenso nos conversores 3 nveis, causando apenas uma ondulao de tenso, em cada barramento individualmente. Entretanto, esta ondulao se observa em oposio de fase para os dois barramentos, de maneira que no se reflete na tenso total de sada.
94
3.4 - CONTROLE CLSSICO

O modelo obtido para o conversor depende da estratgia de controle utilizada. Na estratgia de controle aqui denominada clssica, para os retificadores PWM trifsicos sem neutro, so implementados trs controladores de corrente, supostamente independentes, para cada uma das trs fases. A malha de tenso origina um sinal de controle, que multiplicado por uma amostra das tenses de entrada, gerando as referncias para as correntes. De maneira simplificada, a arquitetura dos controladores de corrente apresentada na Fig.3.18:
I 1 _ Re f (s ) + I 1 ( s) I 2 _ Re f ( s ) + I 2 ( s) I 3 _ Re f ( s ) + I 3 ( s)
C I (s)
VS 1 (s )
I 1 ( s)
C I (s)
VS 2 (s )
G (s)
I 2 ( s)
C I (s)
VS 3 (s )
I 3 ( s)
Fig.3.18: Representao simplificada da implementao das malhas de corrente na estratgia clssica de controle.
Como demonstrado, no possvel controlar as trs correntes de forma independente. Considera-se que os controladores de corrente CI(s) so idnticos, desta forma, as tenses controladas, que exercem a ao de controle, so dadas por:
VS 1 (s ) = C I ( s ) I 1 _ Re f (s ) I 1 (s ) VS 2 ( s ) = C I ( s ) I 2 _ Re f (s ) I 2 (s ) VS 3 ( s ) = C I ( s ) I3 _ Re f (s ) I3 (s )
[ [ [
] ]
(Eq.3.22)
Entretanto, as referncias de corrente so definidas como funo das tenses da rede de alimentao:
95
I 1 _ Re f (s ) = K V3 (s ) I 2 _ Re f ( s ) = K V2 (t ) I 3 _ Re f ( s ) = K V3 (t )
Supondo que as tenses sejam equilibradas, tem-se:
(Eq.3.23)
V1 (t ) + V2 (t ) + V3 (t ) = 0
Logo:
(Eq.3.24)
I 1 _ Re f (t ) + I 2 _ Re f (t ) + I3 _ Re f (t ) = 0
(Eq.3.25)
Mas, devido a ausncia do neutro, a soma das correntes de linha nula:
I 1 (t ) + I 2 (t ) + I3 (t ) = 0
Logo, substituindo (Eq.3.25) e (Eq.3.26) em (Eq.3.22), observa-se que:
(Eq.3.26)
VS 1 (s ) + VS 2 (s ) + VS 3 (s ) = 0
(Eq.3.27)
Ou seja, esta estratgia de controle faz com que idealmente seja nula a componente de sequncia zero das tenses controladas, que representam a ao de controle sobre as correntes. Rescrevendo-se (Eq.3.22) obtm-se:
VS 1 (s ) VS 2 ( s) = C I ( s) I 1 _ Re f (s ) I 1 (s ) C I ( s) I 2 _ Re f (s ) I 2 (s ) (Eq.3.28) V ( s) V ( s ) = C ( s ) I S3 I 2 _ Re f (s ) I 2 (s ) C I ( s ) I 3 _ Re f (s ) I 3 (s ) S2 VS 12 (s ) = C I ( s ) I 12 _ Re f (s ) I 12 (s ) V ( s) = C ( s) I I 23 _ Re f (s ) I 23 (s ) S 23
[ [
] ]
[ [
] ]
[ [
] ]
(Eq.3.29)
Representando-se (Eq.3.29) em diagrama de blocos, tem-se:
I 1 ( s) I 12 _ Re f (s ) + I 12 (s ) I 23 _ Re f (s )+ I 23 (s ) VS 2 (s ) C I (s ) VS 1 (s )
G (s) C I (s )
I 2 ( s)
I 3 ( s)
Fig.3.19: Representao em diagrama de blocos da implementao das malhas de corrente na estratgia clssica de controle.
96
Pode-se concluir que a estratgia de controle clssica na verdade implementa, de forma indireta, a transformao -Y. Conforme apresentado em (Eq.3.21), tem-se uma matriz de transferncia diagonal, ou seja, as funes de transferncia so desacopladas. Alm disso, como se observa em (Eq.3.21), a funo de transferncia utilizada para projetar o controlador CI(s) do tipo:
I (s) 1 = VS ( s ) s L
(Eq.3.30)
A funo que determina VS(s) varia para cada topologia, como apresentado mais adiante. Para garantir o bom funcionamento desta estratgia de controle, deve-se garantir que os controladores de corrente sejam idnticos. A possvel presena de componente de sequncia zero nas tenses de entrada, e consequentemente nas referncias de corrente, se refletir nas fontes de tenso controladas VS1(t), VS2(t) e VS3(t), mas no se refletir nas correntes, pois, pela ausncia de neutro, o circuito de sequncia zero est aberto. A Fig.3.20 ilustra a influncia da presena de uma componente de sequncia zero VSZ(t) nas tenses.
V1 (t ) V 2 (t ) V3 (t )
L1 L2 L3
VS 1 (t ) + VS 2 (t ) + VS 3 (t ) +
VSZ (t ) + VSZ (t ) + VSZ (t ) +
Fig.3.20: Representao da adio de componente de sequncia zero nas tenses controladas.
Como se observa na Fig.3.20, a linha pontilhada representa um curto-circuito virtual, de forma que pode-se representar o sistema pelo circuito equivalente da Fig.3.21:
L1 L2 L3
VS 1 (t ) + VS 2 (t ) + VS 3 (t ) + VSZ (t ) +
Fig.3.21: Representao da adio de componente de sequncia zero nas tenses controladas.
97
O circuito equivalente da Fig.3.21 permite visualizar claramente que uma componente de sequncia zero no apresenta nenhuma influncia sobre as correntes de um sistema trifsico sem neutro. As tenses controladas so definidas pelas razes cclicas D1(t), D2(t) e D3(t), com as quais so comandados os interruptores. Entretanto, deve-se lembrar das limitaes fsicas das razes cclicas (0% a 100%), alm da variao da funo que determina as tenses controladas em funo das razes cclicas, para cada topologia. Em funo da limitao das razes cclicas, a adio de componente de sequncia zero diretamente sobre elas pode levar o sistema a operar fora da regio linear, deformando as correntes e podendo levar o sistema instabilidade. 3.4.1 - Controle do Conversor A Para o conversor A, apresentado na Fig.3.2, observando seus estados topolgicos e circuitos equivalentes, mostrados respectivamente na Fig.3.3 e Fig.3.4, pode-se observar que, de acordo com o modelo da Fig.3.11, as tenses das fontes controladas, desprezando-se as componentes de alta frequncia modulao PWM, so definidas por: provenientes da
VS 1 (t ) = [1 D1 (t )] VO VS 2 (t ) = [1 D2 (t )] VO VS 3 (t ) = [1 D3 (t )] VO
(Eq.3.31)
D1(t) determina a porcentagem do perodo de comutao em que S1 fica aberto e S4 fechado, e de forma anloga D2(t) e D3(t). Para controlar este conversor utilizando a transformao -Y, basta implementar controladores idnticos para cada uma das 3 fases, onde a razo cclica para os interruptores de cada brao determinada pelo sinal de sada do controlador CI(s), onde o sinal de entrada a diferena entre a referncia e uma amostra da prpria corrente na respectiva fase. Tem-se ainda da (Eq.3.31):
VS 12 (t ) = D12 (t ) VO V (t ) = D (t ) V 23 O S 23
Substituindo (Eq.3.32) em (Eq.3.21) obtm-se:
(Eq.3.32)
i12 ( s ) VO 1 0 d S 12 ( s ) i ( s ) = 23 s L 0 1 d S 23 ( s )
(Eq.3.33)
Logo, a funo de transferncia para a qual se deve projetar o controlador CI(s) definida por:
98
v( s ) VO = d ( s) s L
(Eq.3.34)
Como se pode observar, trata-se da mesma funo de transferncia obtida para o conversor boost CC-CC ou para o boost PFC monofsico, apresentado no captulo 2. Entretanto para o conversor boost PFC monofsico, utiliza-se o mdulo das referncias de corrente, amostrando tambm o mdulo das correntes, enquanto que para o conversor A controla-se a prpria corrente. 3.4.2 - Controle do Conversor B Analisando o conversor B, apresentado na Fig.3.5 e observando seus estados topolgicos e circuitos equivalentes, apresentados respectivamente na Fig.3.6 e Fig.3.7, pode-se observar que, de acordo com o modelo da Fig.3.11, as tenses das fontes controladas, desprezando-se as componentes de alta frequncia da modulao PWM, so definidas por:
+ [1 D1 (t )] VO , se I1 (t ) > 0 VS 1 (t ) = [1 D (t )] V , se I (t ) < 0 1 O 1 + [1 D2 (t )] VO , se I 2 (t ) > 0 VS 2 (t ) = [1 D (t )] V , se I (t ) < 0 2 O 2 + [1 D3 (t )] VO , se I 3 (t ) > 0 VS 3 (t ) = [1 D3 (t )] VO , se I 3 (t ) < 0
(Eq.3.35)
Esta caracterstica tpica dos conversores unidirecionais, fazendo com que a polaridade da tenso controlada gerada pelo comando do interruptor correspondente seja determinada pelo sentido da corrente. Para implementar a transformao -Y no conversor B, assim como para o conversor A, utilizam-se controladores supostamente independentes para cada uma das fases, assim como para o boost pfc monofsico, utilizando o mdulo das referncias e das amostras de corrente, controlando efetivamente o mdulo das correntes. Conforme ser visto no estudo dos limites fsicos de operao deste conversor, o controle do mdulo das correntes suficiente. Desta forma a (Eq.3.35) pode ser rescrita como:
VS1 (t ) = [1 D1 (t )] VO VS 2 (t ) = [1 D2 (t )] VO VS 3 (t ) = [1 D3 (t )] VO
(Eq.3.36)
Este conversor apresenta uma caracterstica particular, onde o interruptor correspondente fase com maior corrente em mdulo, deve permanecer fechado para que os outros dois possam ser fechados. Se houver um sincronismo na modulao PWM
99
aplicada cada fase, basta que a razo cclica do interruptor correspondente maior corrente em mdulo apresente a maior razo cclica. Com a estratgia de controle clssica, esta condio atendida, evitando a operao nesta regio no-linear, pois quando a referida razo cclica for menor que as outras duas, a corrente correspondente tende a decrescer em mdulo, fazendo com que o controlador atue no sentido oposto. Tem-se ento:
i12 ( s ) VO 1 0 d S12 ( s ) = i23 ( s ) s L 0 1 d S 23 ( s )
(Eq.3.37)
Entretanto, utilizando a estratgia proposta, esta no-linearidade observada para o conversor B pode causar um achatamento das correntes no seu pico, ou seja, na regio em que esta corrente a maior em mdulo. Alm disso, responsvel por uma possvel deformao na passagem por zero das correntes, pois trata-se do instante em que ocorre mudana de setor, ou seja, outra corrente passa a ser a maior em mdulo, como se pode observar na Fig.3.1. No estudo dos limites fsicos de operao dos conversores, quando operando com fator de potncia unitrio, ser visto que a deformao na passagem por zero no inevitvel, como o para o Boost PFC monofsico, mas apenas uma desvantagem da estratgia de controle utilizada. De qualquer forma, a operao na regio de no-linearidade pode ser evitada, ou ao menos minimizada, se a dinmica dos compensadores for suficientemente rpida. Ento, pela (Eq.3.37), a funo de transferncia para a qual se deve projetar o controlador CI(s) dada por:
i( s) d ( s)
VO sL
(Eq.3.38)
Observa-se que o modelo obtido para o conversor B idntico ao obtido para o conversor A, alterando apenas a estratgia de controle. Controla-se agora o mdulo das correntes, devido funo que determina a tenso das fontes controladas, em funo das razes cclicas, de acordo com o modelo da Fig.3.11. 3.4.3 - Controle do Conversor C Para o conversor C, apresentado na Fig.3.9 e observando seus estados topolgicos e circuitos equivalentes, apresentados respectivamente na Fig.3.10 e Fig.3.11, pode-se observar que, de acordo com o modelo da Fig.3.12, as tenses das
100
fontes controladas, em funo das razes cclicas, desprezando-se as componentes de alta frequncia da modulao PWM, so definidas por:
VO + [1 D1 (t )] 2 , se I1 (t ) > 0 VS 1 (t ) = V [1 D1 (t )] O , se I1 (t ) < 0 2 VO + [1 D2 (t )] 2 , se I 2 (t ) > 0 VS 2 (t ) = V [1 D2 (t )] O , se I 2 (t ) < 0 2 VO + [1 D3 (t )] 2 , se I 3 (t ) > 0 VS 3 (t ) = V [1 D3 (t )] O , se I 3 (t ) < 0 2
(Eq.3.39)
Como j visto, esta funo caracterstica dos conversores unidirecionais, por limitar o sentido das correntes em funo das tenses de alimentao. Assim como para os conversores A e B, implementa-se a transformao -Y utilizando controladores supostamente independentes para cada uma das fases. Alm disso, como feito para o conversor B, utiliza-se o mdulo das referncias e das amostras de corrente, controlando efetivamente o mdulo das correntes. Assim, a (Eq.3.39) pode ser escrita como:
VO VS 1 (t ) = [1 D1 (t )] 2 VO VS 2 (t ) = [1 D2 (t )] 2 VO V (t ) = [1 D (t )] 3 S3 2
(Eq.3.40)
De maneira semelhante ao que foi obtido para os conversores A e B, tem-se:
i12 ( s ) 1 0 d S 12 ( s ) VO = i23 ( s ) 2 s L 0 1 d S 23 ( s )
(Eq.3.41)
Alm disso, o conversor C no apresenta a mesma regio de operao nolinear observada para o conversor B. Ser visto tambm que, apesar da funo de transferncia apresentar a tenso de sada dividida por 2, para operao com fator de potncia unitrio, os limites fsicos de operao para a tenso de sada total, so idnticos para os 3 conversores. Da (Eq.3.41), a funo de transferncia para a qual se deve projetar os compensadores de corrente CI(s) dada por:
101
i( s) d (s)
VO 2s L
(Eq.3.42)
Como j foi visto, esta estratgia de controle no insere componente de sequncia zero nas tenses das fontes controladas. Para o controle do balano de tenso na sada do conversor C, ser adicionada uma malha independente, cuja ao de controle efetuada por um sinal somado igualmente tenso das fontes controladas do modelo da Fig.3.12, no causando qualquer perturbao sobre as correntes. Isso, desde que se opere na regio linear, respeitando os limites fsicos para as razes cclicas (0% a 100%). Pode-se notar que a estratgia de controle das correntes bastante semelhante para os 3 conversores, e os modelos idnticos, exceto por uma variao no mdulo para o conversor C, podendo-se utilizar na prtica os mesmo controladores, para os 3 conversores.
102
3.5 - LIMITES PARA A TENSO DE SADA

Como j visto para o Boost PFC monofsico, para garantir a controlabilidade das correntes de entrada, deve-se garantir que a tenso de sada esteja dentro de certos limites, pois quem define os limites de amplitude para as tenses das fontes controladas do modelo da Fig.3.12. Para controlar as correntes nos indutores, deve ser possvel impor a derivada necessria, ou seja, a tenso sobre eles. Inicialmente, considera-se que os indutores apresentem indutncias suficientemente pequenas, de forma que seja suficiente garantir que se pode impor derivadas positivas e negativas sobre as variveis efetivamente controladas: I12(t) e I23(t). Da Fig.3.14 pode-se escrever:
dI 12 (t ) L dt = V12 (t ) VS 12 (t ) dI (t ) L 23 = V23 (t ) VS 23 (t ) dt
(Eq.3.43)
Observando os estados topolgicos e os respectivos circuitos equivalentes, apresentados para os 3 conversores, nota-se que com os interruptores comandados a conduzir, as tenses terminais sero sempre nulas. Ento, para garantir a imposio de derivadas positivas e negativas para I12(t) e I23(t), necessrio garantir que:
VS 12 (t ) > V12 (t ) , se V12 (t ) > 0 V (t ) < V (t ) , se V (t ) < 0 12 12 S 12
VS 23 (t ) > V23 (t ) , se V23 (t ) > 0 V (t ) < V (t ) , se V (t ) < 0 23 23 S 23
(Eq.3.44)
Os estados topolgicos e circuitos equivalentes apresentados para os trs conversores foram obtidos para operao no setor 2, de acordo com a Fig.3.1. Neste setor, supondo operao com fator de potncia unitrio, onde as correntes so imagens das tenses de alimentao, tem-se as tenses de linha variando de acordo com a Fig.3.22, onde VPL representa a tenso de pico de linha.
103
VPL VPL 2
0
V12(t)
V23(t) V PL 2
Fig.3.22: Tenses de linha para o setor 2.
Ento, para o setor analisado, necessrio garantir que:
VS12 _ MAX > VPL VPL VS 23 _ MAX > 2 VPL V S 23 _ MIN < 2
3.5.1 - Limites para a Tenso de Sada para o Conversor A
(Eq.3.45)
Observando os estados topolgicos e os respectivos circuitos equivalentes para o conversor A, apresentados nas Fig.3.3 e Fig.3.4 respectivamente, observa-se que:
VS12 _ MAX = VO V S12 _ MIN = VO V = VO S 23 _ MAX VS 23 _ MIN = VO

(Eq.3.46)
VO > VPL VPL VO > 2 V < VPL O 2

Logo:
(Eq.3.47)
104
VO > VPL
(Eq.3.48)
Ou seja, para o conversor A, a tenso de sada deve ser maior que o valor de pico da tenso de linha da rede de alimentao. 3.5.2 - Limites para a Tenso de Sada para o Conversor B Observando os estados topolgicos e os circuitos equivalentes para o conversor B, apresentados nas Fig.3.6 e Fig.3.7 respectivamente, observa-se que:
VS12 _ MAX = VO V S12 _ MIN = 0 V = VO S 23 _ MAX VS 23 _ MIN = VO

(Eq.3.49)
VO > VPL VPL VO > 2 V < VPL O 2

Logo:
(Eq.3.50)
VO > VPL
(Eq.3.51)
Observa-se que o limite para o conversor B idntico ao observado para o conversor A, ou seja, a tenso de sada deve ser maior que o valor de pico da tenso de linha da rede de alimentao. Alm disso, para ambos os conversores, observando (Eq.3.47) e (Eq.3.50), nota-se que a primeira relao restringe o limite para a tenso de sada, enquanto as outras duas apresentam folga de 100%. 3.5.3 - Limites para a Tenso de Sada para o Conversor C Seguindo o mesmo procedimento, observando os estados topolgicos e os respectivos circuitos equivalentes para o conversor C, apresentados nas Fig.3.10 e Fig.3.11 respectivamente, observa-se que:
VS 12 _ MAX = VO1 + VO 2 VS 23 _ MAX = VO 2 VS 23 _ MIN = VO 2
(Eq.3.52)
Considera-se que as tenses de sada do conversor C estejam balanceadas.
105
VO1 = VO 2 =
VO 2
(Eq.3.53)
VS 12 _ MAX = VO V =0 S 12 _ MIN V VS 23 _ MAX = O 2 V VS 23 _ MIN = O 2

E finalmente substituindo (Eq.3.54) em (Eq.3.45):
(Eq.3.54)
VO > V PL V O V PL > 2 2 VO V < PL 2 2

Logo:
(Eq.3.55)
VO > VPL
(Eq.3.56)
Observa-se que o conversor C apresenta a mesma limitao na tenso de sada obtida para os conversores A e B, apesar da funo de transferncia apresentar a tenso de sada dividida por 2. Entretanto, observando a (Eq.3.55) nota-se que as 3 restries so atendidas igualmente, sem nenhuma folga, como para os conversores A e B.
106
3.6 - LIMITES FSICOS PARA O CONTROLE DAS CORRENTES

O que define os limites fsicos para o controle das correntes so os limites para as tenses VS12(t) e VS23(t), analisando o modelo obtido quando aplicada a transformao -Y. As tenses controladas deste modelo so as mesmas do circuito equivalente da Fig.3.14 3.6.1 - Limites Fsicos no Controle das Correntes do Conversor A Observa-se que para o conversor A, as tenses controladas VS12(t) e VS23(t) variam simplesmente de acordo com a posio dos interruptores, ou seja, da (Eq.3.32) tem-se :
VS 12 (t ) = D12 (t ) VO V (t ) = D (t ) V 23 O S 23
Os limites de variao das razes cclicas so definidos por:
(Eq.3.57)
0 D(t ) 1
Logo:
(Eq.3.58)
1 D12 (t ) 1 1 D (t ) 1 23
(Eq.3.59)
Substituindo (Eq.3.59) em (Eq.3.57) define-se os limites de variao para VS12(t) e VS23(t):
VO VS 12 (t ) VO V V (t ) V S 23 O O
(Eq.3.60)
Esta caracterstica tambm pode ser observada na (Eq.3.46). Como a tenso de sada VO deve ser maior que a tenso de pico de linha da rede de alimentao, garantese que, para qualquer situao V12(t)VS12(t) e V23(t)-VS23(t) podem assumir valores positivos e negativos. Consequentemente, pode-se impor derivadas positivas e negativas para I12(t) e I23(t), no havendo qualquer restrio para as correntes no conversor A. Por esta razo, esta topologia pode ser utilizada, por exemplo, como filtro ativo paralelo em sistemas trifsicos, j que teoricamente pode-se impor qualquer forma de onda para as correntes, exceto componentes de sequncia zero. Para esta aplicao, no necessrio processar potncia ativa, bastando um banco de capacitores na sada, pela bidirecionalidade no fluxo de energia deste conversor.
107
3.6.2 - Limites Fsicos no Controle das Correntes do Conversor B Para o conversor B, como visto, a polaridade de cada fonte de tenso controlada do modelo da Fig.3.12 definida pelo sentido da corrente correspondente. A definio do setor de operao, mostrada na Fig.3.1, determinada pelas correntes e no pelas tenses. Sabe-se que necessrio impor derivadas positivas e negativas sobre as variveis que se deseja controlar. Para o setor 2 analisado, de acordo com a Fig.3.1, supondo correntes perfeitamente senoidais e equilibradas:
I 1 (t ) = I P sen(t ) I 2 (t ) = I P sen(t 120) I 3 (t ) = I P sen(t + 120)

Tem-se ento o setor 2 definido por: 60 t 120 .
(Eq.3.61)
Tomando as correntes como referncia para o sistema e supondo as tenses de alimentao equilibradas, com um possvel defasamento em relao s correntes, temse:
V1 (t ) = VP sen(t + ) V2 (t ) = V P sen(t 120 + ) V3 (t ) = VP sen(t + 120 + )

Condio para VS12(t) Ento da (Eq.3.43), para cada setor, necessrio que se possa impor:
(Eq.3.62)
V12 (t ) V S12 _ MIN 0 V (t ) V S 12 _ MAX 0 12
(Eq.3.63)
Ou seja, necessrio que V12(t) esteja dentro dos limites definidos por VS12_MIN e VS12_MAX. Observando os circuitos equivalentes para os estados topolgicos da Fig.3.7, obtm-se:
VS 12 _ MAX = VO V S 12 _ MIN = 0 0 V12 (t ) VO 0 VPL sen(t + 30 + ) VO
(Eq.3.64)
(Eq.3.65) (Eq.3.66)
Como j foi estabelecido que a tenso de sada deve ser maior que a tenso de pico de linha, o limite superior est garantido. Para o limite inferior, necessrio simplesmente que a senide seja positiva, ou seja:
108
0 t + 30 + 180
Como para o setor 2:
(Eq.3.67)
60 t 120
Tem-se:
(Eq.3.68)
90 30
Condio para VS31(t)
(Eq.3.69)
Para facilitar o equacionamento, adota-se a tenso de linha V31(t) para anlise. A partir dos circuitos equivalentes para os estados topolgicos do conversor B, apresentados na Fig.3.7, tem-se:
VS 31 _ MAX = 0 V S 31 _ MIN = VO
Ento, deve-se garantir que:
(Eq.3.70)
VO V31 (t ) 0
Da (Eq.3.62), tem-se:
(Eq.3.71)
V31 (t ) = VPL sen(t + 150 + )
(Eq.3.72)
Novamente, como a tenso de sada deve ser maior que a tenso de pico de linha da rede de alimentao, basta garantir que a senide da (Eq.3.72) seja negativa:
180 t + 150 + 360

(Eq.3.73)
60 t 120
Tem-se:
(Eq.3.74)
30 90
Interseo:
(Eq.3.75)
Fazendo a interseo dos limites para os dois circuitos equivalentes, apresentados respectivamente na (Eq.3.69) e (Eq.3.75), obtm-se:
30 30
(Eq.3.76)
Na verdade a (Eq.3.76) representa, para o conversor B, o mximo defasamento fisicamente possvel, para tenses e correntes perfeitamente senoidais e equilibradas.
109
Esta caracterstica era esperada, pois trata-se do limite para garantir unidirecionalidade no fluxo de energia. Observa-se ento que, dentro de limites estabelecidos, possvel gerar potncia reativa utilizando um conversor CA-CC PWM trifsico unidirecional, mantendo para este conversor o mesmo limite para a tenso de sada. Na Fig.3.23 tem-se, para uma das fases, os limites para a corrente, tomando a tenso de alimentao como referncia. Observa-se a possibilidade de gerar potncia reativa na frequncia fundamental, ficando claros os limites de deslocamento entre tenso e corrente, entre 30o e +30o.
V1 (t )
I1 (t ) > 0
I1 (t ) < 0
30
90
150
210
270
330
Fig.3.23: Limites para a corrente de uma das fases, em funo da tenso de entrada, supondo correntes senoidais, para o conversor B.
At aqui, considerou-se apenas a gerao de reativo na frequncia da rede, ou seja, devido ao fator de deslocamento. Na verdade, respeitando os limites fsicos do conversor, pode-se gerar componentes harmnicas ou at mesmo correntes
desbalanceadas. A Fig.3.24 ilustra a restrio de forma geral. Tem-se, para uma das fases, os limites para a corrente em funo da tenso de alimentao. Para a tenso tomada como referncia, observa-se que para o intervalo de 30o a 150o a corrente deve ser positiva, para o intervalo de 210o a 330o a corrente deve ser negativa. Mas para os outros 2 intervalos, de 330o a 30o e de 150o a 210o, no importa o sentido da corrente.
110
V1 (t )
I1 (t ) > 0
I1 (t ) < 0
30
90
150
210
270
330
Fig.3.24: Limites para a corrente de uma das fases, em funo da tenso de entrada, para o conversor B.
Desta forma, respeitando os limites apresentados, o conversor B, mesmo sendo unidirecional, pode operar como filtro ativo paralelo. Os limites observados impe algumas restries, fazendo com que a mxima potncia reativa gerada dependa da potncia ativa processada pelo conversor, o que no ocorre por exemplo para o conversor A, por ser bidirecional. Apenas para comparao, os limites fsicos para a corrente no Boost PFC monofsico, considerando o indutor boost com indutncia desprezvel, pode ser descrito pela Fig.3.25:
V1 (t )
I1 (t ) > 0
I1 (t ) < 0
30
90
150
210
270
330
Fig.3.25: Limites para a corrente no Boost PFC monofsico.
111
Alm disso, na prtica, observa-se que a deformao na corrente, devido tenso no indutor boost, se observa apenas prximo dos limites de operao. Por isso h deformao da corrente, na passagem por zero, no Boost PFC monofsico. Da mesma forma, para o conversor B, se forem impostas correntes nos limites de operao do conversor (corrente atrasada ou adiantada 30o em relao tenso), a deformao ser fisicamente inevitvel, onde esta deformao pode ser calculada de maneira idntica apresentada para o Boost PFC monofsico. 3.6.3 - Limites Fsicos no Controle das Correntes do Conversor C Para definir os limites fsicos para o controle das correntes no conversor C, utiliza-se o mesmo princpio utilizado anteriormente para analisar o conversor B, observando as tenses de linha da rede de alimentao e os limites para as fontes controladas do modelo da Fig.3.12. Condio para VS12(t) Observando os circuitos equivalentes para os estados topolgicos do conversor C, na Fig.3.11, obtm-se:
VS 12 _ MAX = VO V S 12 _ MIN = 0 0 V12 (t ) VO 0 VPL sen(t + 30 + ) VO
(Eq.3.77)
(Eq.3.78) (Eq.3.79)
Como a tenso de sada deve ser maior que a tenso de pico de linha, o limite superior est garantido. Para o limite inferior, necessrio que a senide seja positiva:
0 t + 30 + 180
(Eq.3.80)
60 t 120
Tem-se:
(Eq.3.81)
90 30
(Eq.3.82)
112
Condio para VS31(t) Observando os estados topolgicos do conversor C, apresentados na Fig.3.11, tem-se:
VS 31 _ MAX = 0 V S 31 _ MIN = VO
Deve-se garantir que:
(Eq.3.83)
VO V31 (t ) 0
(Eq.3.84)
V31 (t ) = VPL sen(t + 150 + )
(Eq.3.85)
Como a tenso de sada deve ser maior que a tenso de pico de linha da rede de alimentao, basta garantir que a senide da (Eq.3.72) seja negativa:
180 t + 150 + 360

(Eq.3.86)
60 t 120
Tem-se:
(Eq.3.87)
30 90
Condio para VS23(t) Novamente, observando a Fig.3.11, obtm-se:
(Eq.3.88)
VO VS 23 _ MAX = 2 V VS 23 _ MIN = O 2
Ento, deve-se garantir que:
(Eq.3.89)
VO V V23 (t ) O 2 2
(Eq.3.90)
V23 (t ) = VPL sen(t 90 + )

Como para o setor 2 analisado:
(Eq.3.91)
113
60 t 120
Para os limites, tem-se:
(Eq.3.92)
VO VPL sen(60 90 + ) 2 V VPL sen(120 90 + ) O 2

Ou:
(Eq.3.93)
VO 2 VPL sen(30 + )
Interseo: Ento, fazendo-se a interseo dos limites, obtm-se
(Eq.3.94)
30 30
(Eq.3.95)
Observa-se que os limites obtidos para o conversor C so idnticos aos obtidos para o conversor B, exceto pela nova restrio para a tenso de sada, apresentada na (Eq.3.94), ilustrada na Fig.3.26.
3 VPL
VO
VPL
0 10 20 30
Fig.3.26: Tenso de sada mnima, em funo da fase entre tenso e corrente de entrada, para o conversor C.
Observando a Fig.3.26, nota-se que para operao com fator de potncia unitrio, o limite para a tenso de sada idntico ao obtido para os demais conversores, entretanto ao se aplicar um defasamento entre tenso e corrente, este limite aumenta . importante ressaltar que os limites apresentados so os limites fsicos de operao dos conversores, sem levar em conta a estratgia de modulao e controle. Algumas estratgias podem tornar estes limites mais restritos.
114
3.7 - CONVERSORES REATIVA
UNIDIRECIONAIS
PROCESSANDO
POTNCIA
Como foi visto, os conversores B e C, unidirecionais, podem processar energia reativa, dentro dos limites apresentados, podendo compensar a energia reativa consumida por outras cargas em paralelo com o conversor, conforme o esquema da Fig.3.27:
Retificador PWM Unidirecional
Carga No-Linear
Rede CA
Fig.3.27: Conversor PWM unidirecional em paralelo com uma carga no linear.
A Fig.3.28 apresenta os resultados de simulao, utilizando o software Pspice, para estes conversores operando em paralelo com uma carga composta por: Um retificador trifsico a diodos com filtro capacitivo na sada,
representando uma carga no-linear; Uma carga linear com caractersticas indutivas.
Para a fase 1, tem-se em preto a tenso de entrada, em laranja a corrente no retificador a diodos, em azul a corrente na carga indutiva, em vermelho a corrente de entrada no retificador PWM unidirecional e em verde a corrente total para as trs cargas em paralelo.
Fig.3.28: Resultados de simulao para os conversores unidirecionais B e C operando como filtro ativo paralelo.
115
Os resultados obtidos para os conversores B e C foram idnticos, por isso so apresentados uma nica vez, lembrando apenas da necessidade de respeitar os limites para a tenso de sada para o conversor C, conforme apresentado na Fig.3.26. A Fig.3.29 apresenta a adequao da forma de onda de corrente drenada pelo retificador PWM, apresentada na Fig.3.28, aos limites de operao do conversor, conforme apresentado na Fig.3.24.
V (t ) I (t ) I 1 (t ) < 0
0
I 1 (t ) < 0
I 1 (t ) > 0
I 1 (t ) > 0
Fig.3.29: Corrente drenada pelo conversor unidirecional, de acordo com seus limites fsicos tericos.
Alm dos retificadores PWM unidirecionais deverem respeitar os limites apresentados para as correntes, no so capazes de drenar correntes com componente de sequncia zero, devido ausncia de neutro. Fazendo o dimensionamento correto, possvel ento associar o retificador PWM unidirecional em paralelo com outras cargas, ou at mesmo com outro conversor, que apresente a corrente distorcida, alimentando a mesma carga, fazendo com que a corrente total drenada da rede apresente baixa distoro harmnica e elevado fator de potncia. A Fig.3.31 mostra a associao do conversor B, com um retificador a diodos e com filtro capacitivo na sada e indutores de filtragem na entrada. Para implementar a malha de corrente, so amostradas as correntes totais de entrada, com a soma das correntes dos dois conversores. A Fig.3.32 apresenta as correntes obtidas.
116
I 1A (t ) I1 (t )
+
I 2 A (t )
I 3 A (t ) I 1B (t ) I 2 B (t ) I 3 B (t )
I 2 (t )
+
I 3 (t )
+
Fig.3.30: Conversor B operando em paralelo com um retificador a diodos com filtro LC na sada.
I1 (t ) I1A (t ) I1B (t )
0A
I1B (t )
0A
I 2B (t )
I 3B (t )
I1A (t )
0A
I 2A (t )
I 3A (t )
I1 (t )
I 2 (t )
I 3 (t )
0A
Fig.3.31: Correntes obtidas para o sistema da Fig.3.31.
A Fig.3.32 mostra a adequao da corrente drenada em uma das fases pelo conversor unidirecional, aos limites estabelecidos, conforme apresentado na Fig.3.24:
117
I1
I1A
30
I1(t ) > 0
150
210
I1(t ) < 0
330
Fig.3.32: Adequao da corrente drenada do conversor unidirecional, de acordo com os limites mostrados na Fig.3.24.
A Fig.3.33 mostra a associao do conversor C em paralelo com um retificador a diodos com indutor de filtragem na sada. Da mesma forma, poderia ser utilizado o conversor B. A Fig.3.34 apresenta as correntes obtidas.
I1 (t )
+
I 1 A (t ) I 2 A (t ) I 3 A (t )
I 2 (t )
+
I 3 (t )
+
I 1 B (t ) I 2 B (t ) I 3 B (t )
Fig.3.33: Conversor C operando em paralelo com um retificador a diodos com indutor de filtragem na sada.
118
I1 (t ) I1B (t ) I1A (t )
0A
I1B (t )
I 2B (t )
I 3B (t )
0A
I1A (t )
I 2A (t )
I 3A (t )
0A
I1 (t )
I 2 (t )
I 3 (t )
0A
A Fig.3.35 mostra a adequao da corrente drenada em uma das fases pelo conversor unidirecional, aos limites fsicos apresentados na Fig.3.24:
I1
I1A
0A
30
I1(t ) > 0
150
210
I1(t ) < 0
330
Fig.3.35: Adequao da corrente drenada do conversor unidirecional, de acordo com os limites mostrados na Fig.3.24.
119
Os conversores unidirecionais no so capazes de operar como filtro ativo, tal qual o conversor A. Devem respeitar alguns limites, impostos exatamente pela unidirecionalidade do fluxo de energia, limitando as formas de onda das correntes, como mostra a Fig.3.24. Por outro lado, se associados convenientemente com outras estruturas, at mesmo conversores passivos, possvel processar maiores quantidades de energia, com menores esforos nos semicondutores. Por exemplo, a partir das correntes apresentadas na Fig.3.34, obtidas para a associao em paralelo de conversores mostrada na Fig.3.33, para uma determinada potncia, observa-se que possvel reduzir em 50% a corrente de pico nos elementos do retificador PWM, mantendo fator de potncia unitrio. Os limites apresentados para as correntes drenadas pelos retificadores unidirecionais so restries fsicas. Como estes limites no podem ser ultrapassados, se a carga ligada em paralelo exigir correntes fora destes limites, o sistema opera sobre os limites. Por exemplo, se for exigido que a corrente drenada pelo retificador PWM unidirecional seja negativa, numa regio onde ela deve ser no-negativa, ela ser nula. Esta deformao se refletir em uma das outras fases, j que a componente de sequncia zero nula pela ausncia de neutro. Para ilustrar esta caracterstica, foi efetuada uma simulao com conversores ligados de maneira idntica ao caso anterior, conforme apresentado na Fig.3.33, mas com o segundo conversor drenando mais corrente, exigindo do retificador unidirecional correntes fora dos limites fsicos. As correntes obtidas so apresentadas na Fig.3.36:
120
I1 I 1B
0A
I1A
I1_ REF
0
I1
I1A
0A
I2A
I3A
I1B
0A
I 2B
I 3B
I1
0A
I2
I3
Pode-se observar que as correntes drenadas pelo retificador PWM unidirecional estaro sempre dentro dos limites fsicos estabelecidos, fazendo com que a corrente total drenada pelas duas cargas seja distorcida. Alm disso, a Fig.3.24 apenas ilustra o limite da corrente para uma das fases. Entretanto os limites no so independentes para cada fase, j que no possvel drenar componente de sequncia zero. Por exemplo, quando a corrente da fase 1 nula, as correntes das fases 2 e 3 apresentaro mesmo mdulo, mas com sentidos opostos, fazendo com que a amplitude de uma esteja limitada amplitude da outra, causando a deformao circulada em verde na Fig.3.37
121
I1_ REF I1
Fig.3.37: Corrente na fase 1 drenada pelo retificador PWM e sua referncia.
A Fig.3.38 ilustra a corrente na fase 1 drenada pelo retificador PWM unidirecional, e sua referncia, de acordo com os limites fsicos apresentados na Fig.3.24.
I1_ REF I1
Fig.3.38: Adequao da corrente na fase 1 drenada pelo retificador.
A Fig.3.39 ilustra a deformao causada pela impossibilidade de impor componente de sequncia zero nas correntes de um retificador PWM trifsico sem neutro. Na Fig.3.39-A so apresentadas as referncias de corrente necessrias para que as correntes drenadas pelo sistema sejam perfeitamente senoidais. Na Fig.3.39-B tem-se as referncias adaptadas aos limites fsicos de operao do retificador PWM unidirecional, conforme apresentado na Fig.3.24. Na Fig.3.39-C apresentada a componente de sequncia zero presente nestas referncias adaptadas, que sero naturalmente suprimidas, sendo obtida ento a corrente apresentada na Fig.3.38.
122
A
0
I 1 _ REF
I 2 _ REF
I 3 _ REF
I 1 _ REF _ A
I 2 _ REF _ A
I 3 _ REF _ A
B
0
C
0
I O _ REF
Fig.3.39: Referncias de corrente, referncias adaptadas ao limite de operao e componente de sequncia zero presente nas referncias adaptadas.
123
3.8 - ONDULAO NA TENSO DE SADA

Supe-se tenses e correntes balanceadas, perfeitamente senoidais e em fase no lado CA:
V1 (t ) = VP sen(t ) V2 (t ) = V P sen(t 120) V3 (t ) = VP sen(t + 120)
I 1 (t ) = I P sen(t ) I 2 (t ) = I P sen(t 120) I 3 (t ) = I P sen(t + 120)
(Eq.3.96)
A forma de onda de potncia instantnea drenada da rede de alimentao, para cada uma das fases, pode ser calculada por:
P1 (t ) = VP I P sen 2 (t ) 2 P2 (t ) = VP I P sen (t 120) P3 (t ) = VP I P sen 2 (t + 120)
(Eq.3.97)
A potncia instantnea total dada pela soma das potncias drenadas em cada uma das fases:
PIN (t ) = P1 (t ) + P2 (t ) + P3 (t )
(Eq.3.98)
PIN (t ) = VP I P sen 2 (t ) + sen 2 (t 120) + sen 2 (t + 120)

Mas, tem-se por identidade trigonomtrica que:
(Eq.3.99)
[sen
Logo:
(t ) + sen 2 (t 120) + sen 2 (t + 120)] = 3

2
(Eq.3.100)
PIN (t ) =
3 VP I P 2
(Eq.3.101)
Como visto no captulo 1, uma carga trifsica balanceada, com as trs fases operando com fator de potncia unitrio, apresenta potncia instantnea drenada da rede constante, equivalente a um sistema de corrente contnua. Desprezando as potncias instantneas nos elementos do conversor, tem-se tambm na sada potncia constante. Teoricamente no h ondulao de tenso na sada, exceto pelas componentes de alta frequncia, provenientes da modulao PWM, ou seja, da comutao dos interruptores. Na prtica, os capacitores de sada de um retificador PWM trifsico, operando com fator de potncia unitrio, devem ser dimensionados pela corrente que circula atravs deles.
124
3.9 - CONTROLE DA TENSO TOTAL DE SADA

Como visto em 3.7, teoricamente a potncia instantnea drenada da rede de alimentao constante, para o sistema operando com tenses e correntes perfeitamente senoidais balanceadas e em fase. Desprezando as potncias instantneas nos elementos do conversor, como diodos, interruptores e indutores, tem-se a potncia instantnea de sada igual de entrada, ambas constantes. O estgio de sada de um retificador PWM trifsico 2-nveis, compreendendo o filtro capacitivo e a carga, pode ser representado pelo circuito equivalente da Fig.3.40:
I O (t ) + VO (t )
I Co (t )
I Ro (t )
Fig.3.40: Representao do filtro capacitivo e da carga para um retificador PWM trifsico 2-nveis.
A potncia instantnea de sada dada por:
PO (t ) = VO (t ) I O (t )
(Eq.3.102)
Supe-se tenses e correntes na entrada perfeitamente senoidais, balanceadas e em fase. Considera-se tambm que a amplitude das tenses permanea constante, com a amplitude das correntes varivel, que na verdade ser a varivel de controle da malha de tenso. Desta forma, a (Eq.3.101) pode ser escrita como:
PIN (t ) = I P (t )
3 VP 2
(Eq.3.103)
Ento, considerando que o banco de capacitores de sada suficientemente grande, pode-se desprezar as variaes em PO(t), em funo da variao de VO(t), considerando a tenso de sada para um ponto de operao na (Eq.3.102):
PO (t ) = I O (t ) VO
(Eq.3.104)
Considerando que a potncia instantnea de entrada seja igual de sada, pode-se igualar (Eq.3.103) e (Eq.3.104):
I O (t ) VO = I P (t )
Logo:
3 VP 2
(Eq.3.105)
125
I O (t ) = I P (t )
Ainda, da Fig.3.40, tem-se:
3 VP 2 VO
(Eq.3.106)
I O (t ) = I Co (t ) + I Ro (t )
I O (t ) = C O
Aplicando Laplace, obtm-se:
(Eq.3.107)
dVO (t ) VO (t ) + dt RO
(Eq.3.108)
VO ( s ) RO = I O ( s ) s CO RO + 1
Finalmente, substituindo (Eq.3.106) em (Eq.3.109):
(Eq.3.109)
VO ( s ) 3 VP RO 1 = I P (s) 2 VO s CO RO + 1
(Eq.3.110)
A estratgia de controle adotada define que a malha de tenso determina uma varivel de controle, que multiplicada por uma amostra das tenses de entrada, gerando as referncias de corrente. Em outras palavras, a ao de controle da malha de tenso consiste em determinar a amplitude das referncias de corrente. Considerando que as malhas de corrente sejam capazes de fazer com que as correntes sigam suas referncias, a (Eq.3.110) representa a planta equivalente para a malha de tenso, incluindo a malha de corrente. Deve-se lembrar ainda de levar em conta os ganhos internos do sistema, como amostradores de tenso e corrente. Para os conversores 3-nveis, como por exemplo o conversor C apresentado, tem-se dois barramentos de tenso na sada. Como visto, para controlar duas variveis de estado, pode-se controlar duas combinaes linearmente independentes delas. Tratando-se vetorialmente, corresponde a uma mudana de base. Controla-se ento a soma das tenses de sada, que corresponde tenso total de sada do conversor; e a diferena destas tenses, que corresponde ao chamado balano de tenso, idealmente nulo, ou seja, idealmente os dois barramentos de sada dos conversores 3-nveis devem apresentar tenses com valores iguais.
VO (t ) = VO1 (t ) + VO 2 (t ) V (t ) = V (t ) V (t ) O1 O2 N
(Eq.3.111)
A Fig.3.41 mostra o modelo adotado para a sada de um retificador PWM trifsico 3-nveis, considerando um modelo resistivo para a carga.
126
I O1 (t ) + VO1 (t ) + VO 2 (t )
I N (t )
I Co1 (t )
I Ro1 (t )
I Co 2 (t )
I Ro 2 (t )
I O 2 (t )
Fig.3.41: Representao do filtro capacitivo e da carga para um retificador PWM trifsico 3 nveis.
Da Fig.3.41, pode-se escrever:
I O1 (t ) = I Co1 (t ) + I Ro1 (t ) I (t ) = I (t ) + I (t ) Co 2 Ro 2 O2
Logo:
(Eq.3.112)
dVO1 (t ) VO1 (t ) I O1 (t ) = C1 dt + R O1 dVO 2 (t ) VO 2 (t ) I O 2 (t ) = C2 + dt RO 2

Somando as duas expresses:
(Eq.3.113)
I O1 (t ) + I O 2 (t ) = C1
dVO1 (t ) dV (t ) V (t ) V (t ) + C 2 O 2 + O1 + O 2 dt dt RO1 RO 2
(Eq.3.114)
Considerando que os capacitores de sada so iguais, e considerando tambm que o balano de tenso na sada seja garantido, tem-se:
VO1 (t ) = VO 2 (t ) =
VO (t ) 2
C1 = C2 = C
(Eq.3.115)
I O1 (t ) + I O 2 (t ) =
Logo:
dV (t ) 1 dV (t ) V (t ) VO (t ) 1 C O + C O + O + 2 dt 2 dt 2 RO1 2 RO 2
(Eq.3.116)
127
I O1 (t ) + I O 2 (t ) = C
Ou:
1 dVO (t ) 1 + VO (t ) + dt 2 RO1 2 RO 2
(Eq.3.117)
I O1 (t ) + I O 2 (t ) = C
Onde:
dVO (t ) VO (t ) + dt REQ
(Eq.3.118)
REQ = 2 RO1 // 2 RO 2
(Eq.3.119)
Observa-se que a equao obtida para a tenso total de sada do conversor 3nveis, da (Eq.3.118), idntica obtida para os 2-nveis, mostrada na (Eq.3.108). Neste momento, o objetivo controlar a tenso total de sada. Considerando que o balano de tenso garantido, ou seja, que VN(t)=0, pode-se tratar o conversor 3-nveis como se fosse 2-nveis, considerando um nico banco de capacitores alimentando uma carga equivalente. Obtm-se ento, para o conversor 3-nveis, o mesmo modelo obtido para o 2nveis, para a tenso total de sada em funo do valor de pico das correntes de entrada, supondo tenses e correntes na entrada perfeitamente senoidais, equilibradas e em fase:
VO ( s ) 3 VP REQ 1 = I P (s) 2 VO s CO REQ + 1
(Eq.3.120)
CO corresponde ao valor da cada capacitor de sada, supondo que sejam iguais, e REQ corresponde carga equivalente total na sada, definida pela (Eq.3.119). Neste modelo tambm no est sendo levada em conta a resistncia srie equivalente dos capacitores de sada. Mas sua considerao bastante simples, o modelo considerando a resistncia srie-equivalente do capacitor de sada dado por:
VO ( s ) 3 VP REQ sC O RSE + 1 = I P ( s) 2 VO sC O (REQ + RSE ) + 1
(Eq.3.121)
Alm disso, para o Boost PFC monofsico estudado no captulo 2, observa-se que para operao com fator de potncia unitrio, com tenso e corrente perfeitamente senoidais e em fase, a forma de onda de potncia instantnea composta por uma componente contnua, representando a potncia mdia, e uma componente senoidal com frequncia igual a duas vezes a frequncia da rede. Desta forma, h uma ondulao na forma de onda da potncia instantnea, e consequentemente na tenso de sada. Por este motivo, a malha de tenso deve apresentar dinmica suficientemente lenta, de forma
128
que no suprima esta ondulao na tenso de sada, para manter o formato senoidal da corrente de entrada. J para os conversores trifsicos, observa-se que para tenses e correntes perfeitamente senoidais, equilibradas e em fase, a curva de potncia instantnea contnua, sem ondulao. Desta forma, no h necessidade de manter ondulao na tenso de sada para manter as correntes senoidais. Por esta caracterstica, a dinmica da malha de tenso pode ser bastante rpida, sem deformar as correntes. Ocorrem apenas perturbaes nas correntes em transitrios da malha de tenso, pela rpida variao nas referncias de corrente. Na verdade, a dinmica da malha de tenso limitada pelas correntes que podem ser impostas. Por exemplo, nos retificadores PWM trifsicos unidirecionais sem neutro, o limite inferior corresponde a corrente nula na entrada, enquanto no bidirecional pode-se inverter o sentido para descarregar o capacitor de sada. J no limite superior, no se pode impor correntes com amplitude superior capacidade dos elementos do conversor, como interruptores e diodos. Deve-se impor limites para o sinal que define a amplitude das referncias de corrente, sendo este um fator limitador na dinmica da malha de tenso. Ento para os conversores trifsicos, a limitao fsica da resposta dinmica para a malha de tenso definida pelo limite de amplitude das correntes que os elementos do conversor podem suportar, no havendo limitao para evitar distoro nas correntes, como ocorre para o Boost PFC monofsico. Com o objetivo de ilustrar a possibilidade de implementar uma malha de tenso com dinmica bastante rpida, sem deformar as correntes de entrada, operando em regime, foi efetuada uma variao de carga de 50%. A Fig.3.42 apresenta a tenso de sada e a corrente drenada pela carga, enquanto a Fig.3.43 apresenta a tenso de sada e as correntes de entrada. Observou-se na tenso de sada uma variao de tenso de 2%, com tempo de acomodao de aproximadamente 1,5ms. Para uma resposta to rpida da malha de tenso, observou-se uma variao tambm rpida nas correntes de entrada. Mesmo assim, operando em regime, no h deformao nas correntes de entrada, decorrente da rapidez da malha de tenso, como ocorre para os conversores monofsicos. No o objetivo entrar em maiores detalhes quanto estratgia de controle, e sim a possibilidade fsica de implementar uma malha de tenso rpida, sem deformar as correntes. No entanto, deve-se observar a necessidade de impor limites (superior e inferior) para as correntes, o que pode levar o sistema a operar num ciclo-limite,
129
causando ondulao na tenso de sada e nas correntes de entrada. Esta situao pode ser evitada, limitando a dinmica da malha de tenso.
VO
IO
Fig.3.42: Tenso de sada e corrente na carga, para o transitrio de carga.
Fig.3.43: Tenso de sada e correntes de entrada, para o transitrio de carga.
130
3.10 - CONTROLE DO BALANO DE TENSO PARA O 3-NVEIS

Para o circuito equivalente de sada da Fig.3.41, tem-se da (Eq.3.113):
dVO1 (t ) VO1 (t ) I O1 (t ) = C1 dt + R O1 dVO 2 (t ) VO 2 (t ) I O 2 (t ) = C 2 + dt RO 2

Ento:
(Eq.3.122)
I O1 (t ) I O 2 (t ) = C1
dVO1 (t ) VO1 (t ) dV (t ) V (t ) + C2 O2 O2 dt RO1 dt RO 2
(Eq.3.123)
Considera-se que os capacitores de sada sejam iguais, assim como as duas cargas equivalentes RO1 e RO2:
C1 = C 2 = C N
RO1 = RO 2 = R N
(Eq.3.124)
Apesar de haver possibilidade de variao de carga, esta aproximao pela igualdade se faz necessria, j que a princpio no possvel prever as variaes de carga. Ento, substituindo (Eq.3.124) em (Eq.3.123) obtm-se:
I N (t ) = C
d 1 [VO1 (t ) VO 2 (t )] + [VO1 (t ) VO 2 (t )] dt RN
(Eq.3.125)
Ou ainda, substituindo (Eq.3.111) em (Eq.3.125):
I N (t ) = C
dV N (t ) V N (t ) + dt RN
(Eq.3.126)
Pode-se representar a (Eq.3.126) pelo circuito equivalente da Fig.3.44:
I N (t ) + V N (t )
I CN (t )
I RN (t )
Fig.3.44: Circuito equivalente para controle do balano de tenso na sada dos retificadores 3-nveis.
Ou seja, o modelo equivalente ao obtido para o controle da tenso total de sada. A funo de transferncia mostrada na Eq.3.127. Deve-se observar ainda, que a corrente IN(t), injetada no circuito equivalente da Fig.3.42 a mesma corrente da Fig.3.41, definida exatamente pela diferena entre IO1(t) e IO2(t).
131
VN ( s ) RN = I N ( s ) s CN RN + 1
(Eq.3.127)
Resta apenas encontrar uma forma de controlar esta corrente IN(t). Como visto, pode-se adicionar componentes de sequncia zero nas fontes de tenso controladas VS1(t), VS2(t) e VS3(t), j que no se refletem sobre VS12(t) e VS23(t), que efetivamente controlam as correntes, por determinarem a tenso resultante sobre cada indutor de entrada. Desta forma, adicionando esta componente de sequncia zero, no h qualquer perturbao nas malhas de corrente, e consequentemente no h deformao nas correntes. Assim, no h perturbao na malha de controle da tenso total de sada, j que no havendo perturbao nas correntes, no se altera o fluxo de energia da entrada para a sada, que determina IO(t). Resta apenas avaliar se esta componente de sequncia zero, adicionada s fontes de tenso controladas VS1(t), VS2(t) e VS3(t), pode controlar IN(t).
3.10.1 - Ao Direta Sobre as Razes Cclicas Ao se observar os estados topolgicos do conversor C, mostrados na Fig.3.10, pode-se notar que alguns estados determinam tenses iguais sobre os indutores de entrada, mas diferentes correntes no ponto mdio de sada. Ou seja, so estados topolgicos equivalentes para o controle das correntes de entrada, mas enquanto um estado fornece energia para o barramento superior, o outro fornece para o inferior. Desta forma, utilizando modulao vetorial, pode-se facilmente controlar o balano de tenso na sada, sem deformar as correntes de entrada. Entretanto, o objetivo neste momento interpretar o funcionamento do conversor, buscando estratgias mais simples para controlar o balano de tenso, que possam ser implementadas at mesmo analogicamente. A partir dos estados topolgicos do conversor C, apresentados na Fig.3.10, pode-se observar que, para uma determinada fase, quando o respectivo interruptor est fechado, a corrente correspondente no circula pela sada. Por outro lado, quando est aberto, se a corrente for positiva, circula pela carga superior, se for negativa circula pela carga inferior. Pode-se escrever ento:
132
0 , se S 2 = ON 0 , se S1 = ON I O1 (t ) = I 1 (t ) se S1 = OFF e I 1 (t ) > 0 + I 2 (t ) se S 2 = OFF e I 2 (t ) > 0 + 0 se S 2 = OFF e I 2 (t ) < 0 se S1 = OFF e I 1 (t ) < 0 0 0 , se S 3 = ON + I 3 (t ) se S 3 = OFF e I 3 (t ) > 0 0 se S 3 = OFF e I 3 (t ) < 0 se S1 = ON se S 2 = ON 0 , 0 , I O 2 (t ) = 0 se S1 = OFF e I1 (t ) > 0 + 0 se S 2 = OFF e I 2 (t ) > 0 + I1 (t ) se S1 = OFF e I1 (t ) < 0 I 2 (t ) se S 2 = OFF e I 2 (t ) < 0 se S3 = ON 0 , se S3 = OFF e I 3 (t ) > 0 + 0 I 2 (t ) se S3 = OFF e I 3 (t ) < 0
Mas:
(Eq.3.128)
(Eq.3.129)
I N (t ) = I O1 (t ) I O 2 (t )
Ento, substituindo a (Eq.3.129) na (Eq.3.130):
(Eq.3.130)
0 , se S1 = ON 0 , se S 2 = ON I N (t ) = I1 (t ) se S1 = OFF e I1 (t ) > 0 + I 2 (t ) se S 2 = OFF e I 2 (t ) > 0 + I1 (t ) se S1 = OFF e I1 (t ) < 0 I 2 (t ) se S 2 = OFF e I 2 (t ) < 0 (Eq.3.131) 0 , se S3 = ON + I 3 (t ) se S3 = OFF e I 3 (t ) > 0 I 3 (t ) se S3 = OFF e I 3 (t ) < 0
Logo:
0 , se S1 = ON 0 , se S 2 = ON I N (t ) = + + I1 (t ) se S1 = OFF I 2 (t ) se S 2 = OFF 0 , se S3 = ON + I 3 (t ) se S3 = OFF
(Eq.3.132)
Finalmente, desprezando as componentes de alta frequncia provenientes da modulao PWM, pode-se escrever (Eq.3.131) como:
I N (t ) = I 1 (t ) [1 D1 (t )] + I 2 (t ) [1 D2 (t )] + I 3 (t ) [1 D3 (t )]
Como a soma das trs correntes de entrada nula por definio:
(Eq.3.133)
I N (t ) = [I 1 (t ) D1 (t ) + I 2 (t ) D2 (t ) + I 3 (t ) D3 (t )]
(Eq.3.134)
Para o conversor operando de maneira simtrica, como ocorre por exemplo na estratgia clssica de controle das correntes, com 3 controladores, um para cada fase, a
133
corrente IN(t) apresenta idealmente valor mdio nulo, dentro de um perodo de comutao. Alm disso, desprezando as componentes de alta frequncia da modulao PWM, e considerando VO1(t)=VO2(t), tem-se para o conversor C:
VO [1 D1 (t )] se I 1 (t ) > 0 + VS 1 (t ) = 2 V O [1 D1 (t )] se I 1 (t ) < 0 2 VO [1 D2 (t )] se I 2 (t ) > 0 + VS 2 (t ) = 2 V O [1 D2 (t )] se I 2 (t ) < 0 2 VO [1 D3 (t )] se I 3 (t ) > 0 + VS 3 (t ) = 2 V O [1 D3 (t )] se I 3 (t ) < 0 2
(Eq.3.135)
Insere-se ento uma varivel auxiliar, definida por DN(t), de forma que:
* DN (t ) se I1 (t ) > 0 D1 (t ) = D1 (t ) + + D (t ) se I (t ) < 0 1 N * DN (t ) se I 2 (t ) > 0 D2 (t ) = D2 (t ) + + D (t ) se I (t ) < 0 2 N DN (t ) se I 3 (t ) > 0 * D3 (t ) = D3 (t ) + + DN (t ) se I 3 (t ) < 0

Substituindo (Eq.3.136) em (Eq.3.135), obtm-se:
(Eq.3.136)
VO * + 2 [1 D1 (t ) + DN (t )]se I1 (t ) > 0 VS 1 (t ) = V O [1 D1 (t ) DN (t )]se I1 (t ) < 0 2 VO + 2 [1 D2 (t ) + DN (t )]se I 2 (t ) > 0 * VS 2 (t ) = V O [1 D2 (t ) DN (t )]se I 2 (t ) < 0 2 VO + 2 [1 D3 (t ) + DN (t )]se I 3 (t ) > 0 * VS 3 (t ) = V O [1 D3 (t ) DN (t )]se I 3 (t ) < 0 2
(Eq.3.137)
134
Logo:
VO * VS 1 (t ) = VS1 (t ) + D N (t ) 2 VO * VS 2 (t ) = VS 2 (t ) + D N (t ) 2 VO * V (t ) = V (t ) + D (t ) S3 N S3 2
Ou ainda:
(Eq.3.138)
* VO VO VS 12 (t ) = VS1 (t ) + D N (t ) 2 VS 2 (t ) + D N (t ) 2 VO VO VS*23 (t ) = VS 2 (t ) + D N (t ) VS 3 (t ) + D N (t ) 2 2
Ento:
(Eq.3.139)
VS*12 (t ) = VS 12 (t ) * VS 23 (t ) = VS 23 (t )
(Eq.3.140)
Ou seja, pela (Eq.3.140) pode-se concluir que DN(t) no apresenta qualquer influncia no controle das correntes, e consequentemente tambm no interfere no controle da tenso total de sada. Por outro lado, substituindo a (Eq.3.136) na (Eq.3.134):
DN (t ) se I1 (t ) > 0 + I1 (t ) D1 (t ) + + D (t ) se I (t ) < 0 1 N DN (t ) se I 2 (t ) > 0 * I N (t ) = + I 2 (t ) D2 (t ) + + DN (t ) se I 2 (t ) < 0 DN (t ) se I 3 (t ) > 0 + I 3 (t ) D3 (t ) + + D (t ) se I (t ) < 0 N 3

Logo, comparando a (Eq.3.141) com a (Eq.3.134):
* I N (t ) = I N (t ) + DN (t ) [ I1 (t ) + I 2 (t ) + I 3 (t ) ]
(Eq.3.141)
(Eq.3.142)
Na prtica, a malha de controle do balano das tenses deve apresentar dinmica suficientemente lenta, para que a ondulao de DN(t) para um perodo de rede possa ser desconsiderada, no havendo ento deformao nas correntes. Comparativamente, a dinmica desta malha deve ser limitada na mesma proporo da malha de tenso do conversor boost PFC monofsico. A Fig.3.45 ilustra a parcela
adicionada a IN(t) em funo de DN(t).
135
IP 2 I P DN (t ) I N (t )
I (t) 1
Fig.3.45: Corrente na fase 1 e parcela adicionada a IN(t), em funo de DN(t).
Desprezando a ondulao de IN(t), ou seja, considerando o valor mdio de IN*(t) para um tero do perodo de rede, sabendo que o valor mdio de IN(t) nulo, tem-se:
I N (t ) = I N _ MED (t ) = DN (t ) [1,9 I P ]
(Eq.3.143)
VN ( s ) VN ( s ) RN = = I N ( s ) 1,9 DN ( s ) I P s CN RN + 1
Reorganizando:
(Eq.3.144)
VN ( s ) 1,27 PO RN 1 = DN ( s ) VP s C N RN + 1
(Eq.3.145)
Pode-se ento implementar uma malha independente, para controlar o balano das tenses de sada do conversor C, de acordo com o modelo da (Eq.3.145), seguindo a estratgia apresentada, atuando diretamente sobre as razes cclicas, conforme determina a (Eq.3.136). A Fig.3.46 mostra as correntes obtidas para o conversor fornecendo 80% da potncia ativa para o barramento superior e 20% para o inferior. A Fig.3.47 mostra a razo cclica D*1(t) implementada e o sinal DN(t) somado a D1(t).
136
Fig.3.46: Correntes de entrada, para PO1=,08PO e PO2=0,2PO.
1 D1* (t )
DO (t ) 0
Fig.3.47: Sinal DO(t) somado razo cclica D1(t) e razo cclica D1*(t) resultante.
3.10.2 - Limites para o Controle do Balano de Tenso A estratgia de ao direta sobre os sinais de razo cclica pode ser facilmente implementada, utilizando controle digital. Entretanto, para implementao analgica, pode apresentar alguma complexidade. Por outro lado, pode-se inserir componentes de sequncia zero nas fontes de tenso controladas equivalentes, de maneira indireta. Como visto, a corrente IN(t) depende da componente de sequncia zero sobre as tenses das fontes controladas. Deve-se lembrar entretanto dos limites fsicos para as razes cclicas. Para a tenso de sada prxima de seu limite inferior, ou seja, a tenso de pico de linha de entrada, a componente de sequncia zero que se pode impor bastante limitada. Prximo da condio de igualdade entre VO e VP, praticamente no possvel a adio de componente de sequncia zero nas fontes controladas equivalentes, limitando a dinmica da malha de controle do balano de tenso, j que se limita a ao de controle. A Fig.3.48 mostra a corrente de entrada na fase 1 e as forma de onda de IO(t) (IO1(t)+IO2(t)) e IN(t) (IO1(t)-IO2(t)), excluindo-se as componentes de alta frequncia
137
(comutao), para VO = 1,04 V PL , ou seja, com a tenso de sada prxima de seu limite inferior.
I O (t ) I1(t )
I N (t )
0
Fig.3.48: Formas de onda para corrente de entrada na fase 1 I1(t), corrente total de sada IO(t) e corrente no ponto mdio IN(t).
A Fig.3.49 mostra corrente na fase 1 e corrente IN(t) filtrada, para VO=1,5VPL.
I1(t )
I N (t )
Fig.3.49: Corrente de entrada na fase 1 e corrente (filtrada) no ponto mdio de sada do conversor C.
Observa-se que, para tenses de sada mais elevadas, utilizando a estratgia clssica de controle, IN(t) apresenta maior amplitude, causando maior ondulao de tenso nos barramentos de sada, embora seja possvel uma ao mais efetiva no controle do balano de tenso. Ao se utilizar tcnicas mais elaboradas para o controle dos conversores, utilizando por exemplo a transformao 0 ou a transformao de Park [1], pode-se controlar diretamente a componente de sequncia zero das razes cclicas, anulando IN(t) quando desejado. Por exemplo, utilizando a transformao 0 de forma direta, obtm-se as razes cclicas reais pela transformao inversa, sem componente de sequncia zero, de forma que IN(t) ser nulo, exceto pelas componentes de alta frequncia.
138
3.10.3 - Controle Indireto do Balano de Tenso Uma forma conhecida de se atuar sobre as razes cclicas, adicionar um sinal constante s referncias de corrente, antes da retificao das mesmas, j que neste conversor efetua-se o controle do mdulo das correntes. A arquitetura do controlador de corrente para uma das fases apresentada na Fig.3.50:
Controlador de corrente
+
Modulador PWM
Corrente amostrada
Vc+
Vc+
+ V+ VB2
+
B1
V+ V-
B B/S
g3
G
Referncia de Corrente Nvel DC somado referncia de corrente

+
Vc-
0
-
Vserra Vc+ -
Comando para os interruptores
Sinal de erro Sinal de controle ( razo cclica )
Onda dente-de-serra
Fig.3.50: Controlador de corrente para uma das fases.
Observa-se que este nvel CC, somado s referncias de corrente antes da retificao, causa uma assimetria nas referncias de corrente, ao causar um deslocamento da passagem por zero, fazendo com que a(s) fase(s) que apresenta(m) corrente com sinal igual ao do nvel CC, tenha(m) seu(s) sinal(is) de razo cclica aumentado(s), tendendo saturao, dependendo da amplitude do sinal somado. Esta variao compensada pela(s) fase(s) que apresenta(m) corrente no sentido oposto, evitando distoro nas correntes. A Fig.3.51 apresenta o comportamento da razo cclica para uma das fases, sem nvel CC somado s referncias de corrente, e outro com um nvel CC igual a 1% do valor de pico da senide. .
Fig.3.51: Razo cclica sem componente contnua (azul) e com componente contnua de 1% (vermelho), somada s referncias de corrente.
139
Desta forma, como a polaridade das tenses das fontes controladas equivalentes depende do sentido da corrente, esta perturbao no se reflete sobre VS12(t) e VS23(t). Tem-se ento a adio de uma componente de sequncia zero sobre as tenses das fontes controladas. Entretanto, observa-se uma perturbao na passagem por zero das correntes, decorrente da no-linearidade desta estratgia. Este sinal de controle, que somado s referncias de corrente, deve ter sua amplitude limitada, j que seu efeito no-linear. Apesar desta estratgia ser bastante simples, deve-se tomar alguns cuidados, como limitar a dinmica desta malha e a amplitude do sinal de controle, para evitar deformao nas correntes, podendo levar o sistema instabilidade. Como visto, quanto maior a tenso de sada, em relao tenso de entrada, mais lenta deve ser a dinmica desta malha. Outro cuidado que se deve tomar ao utilizar esta estratgia, limitar os sinais de razo cclica amplitude da onda dente-de-serra ou triangular, utilizada para implementar a modulao PWM. Por exemplo, ao utilizar o CI-3854, a amplitude da onda dente-de-serra, utilizada para implementar a modulao PWM, de cerca de 5,2V, enquanto que os amplificadores operacionais dos controladores de corrente so alimentados em 15V, permitindo que o sinal de razo cclica varie alm da dente-de-serra. Desta maneira, quando uma das razes cclicas levada saturao, para controlar o balano de tenso, ela atinge o valor de 15V, apesar do limite para razo cclica unitria ser obviamente 5,2V. No prximo intervalo de 60o, o controlador de outra fase vai saturao, sendo que este primeiro deve voltar a operar na regio linear, para controlar as correntes. H portanto um atraso nesta resposta, corrspondente ao intervalo de tempo necessrio para este sinal de controle ser reduzido de 15V at 5,2V. Em outras palavras, deve-se garantir que a variao da razo cclica esteja limitada amplitude da onda dente-de-serra. Deve-se evitar este intervalo sem controle, podendo-se por exemplo colocar um divisor resistivo na sada do controlador de corrente. Para ilustrar esta caracterstica, as Fig.3.52 e Fig.3.53 apresentam o valor mdio de IN(t) (normalizado em funo da corrente total de sada IO1(t)+IO2(t)) em funo do sinal somado s referncias de corrente (normalizado em relao ao pico da referncia de corrente).
140
90 80 70 60 50 40 30 20 10 0 0 -10 0.5 1 1.5 2 2.5 3 3.5
B A
Fig.3.52: Valor mdio de IN(t) (porcentagem da corrente total de sada) em funo do nvel CC somado s referncias de corrente (porcentagem da corrente de pico), com o sinal de controle variando de 0V a 15V(A), e de 0V a 5,2V(B).
80 70 60 50 40 30 20 10 0 0 -10 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.45 0.5
Fig.3.53: Valor mdio de IN(t) (porcentagem da corrente total de sada) em funo do nvel CC somado s referncias de corrente (porcentagem da corrente de pico), com o sinal de controle variando de 0V a 15V(A), e de 0V a 5,2V(B).
A Fig.3.54 apresenta a taxa de distoro harmnica (TDH) nas correntes de entrada, em funo do nvel CC somado s referncias de corrente.
7
A
4 3
B
2 1
0 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2
Fig.3.54: Variao da TDH(%), em funo do nvel CC somado s referncias de corrente corrente (porcentagem da corrente de pico), para variao do sinal de controle de 0V a 15V(A) e de 0 a 5,2V(B).
141
Pode-se observar que, para um valor reduzido no nvel CC, somado s referncias de corrente, possvel obter um valor mdio expressivo para IN(t), de forma que valores elevados neste sinal que somado s referncias de corrente, no melhoram a dinmica do sistema, j que h uma saturao do valor mdio de IN(t). Alm disso, com o aumento deste sinal, aumenta-se a deformao nas correntes de entrada, podendo at mesmo levar todo o sistema instabilidade. Recomenda-se ento limitar o sinal de razo cclica amplitude da dente-deserra, e limitar tambm o sinal somado s referncias de corrente, para operar numa regio aproximadamente linear, como se observa na Fig.3.54.
3.11 - CONCLUSES
Os modelos obtidos para o controle das correntes, para os 3 conversores trifsicos analisados, de acordo com a estratgia de controle adotada para cada um deles, so idnticos, exceto pelo fato do conversor C, 3-nveis, apresentar a tenso de sada dividida por 2. Os modelos obtidos para controlar as correntes de entrada nos retificadores PWM trifsicos sem neutro so idnticos ao obtido para o conversor boost PFC monofsico ou para o boost CC-CC. Podem ser utilizados os mesmos controladores de corrente, para parmetros iguais. Deve-se, no entanto, utilizar estratgias de controle convenientes para compensar as caractersticas particulares de cada conversor. Para a malha de tenso, observa-se que no h mais limitao na dinmica, para evitar deformao nas correntes. Isto ocorre porque, para conversores trifsicos com as trs fases equilibradas e com fator de potncia unitrio, tem-se a forma de onda de potncia instantnea drenada da rede constante. Alm disso, observa-se que conversores trifsicos sem neutro, comportam-se como sistemas bifsicos. Esta caracterstica mais facilmente observada, representando vetorialmente as correntes, onde a restrio imposta pela ausncia de neutro restringe o vetor corrente, originalmente do IR3, a um plano contido neste espao original, ou seja, ao IR2. Pode-se ento alterar a base de representao deste sistema, colocando os eixos de referncias sobre o plano das correntes e um terceiro eixo, perpendicular a este plano, denominado eixo de seqncia zero. Para o controle das correntes, quando no h neutro, este terceiro eixo pode ser ignorado, j que est fora do plano, valendo apenas sua projeo, que nula. Este eixo pode ser convenientemente utilizado para controlar a corrente no ponto mdio do barramento de sada dos conversores 3-nveis, podendo-se indiretamente controlar o balano de tenso.
142
A componente de seqncia zero, presente nas fontes de tenso equivalentes, pode ser facilmente controlada utilizando estratgias de modulao e controle convenientes. Faz-se necessria, no entanto, a utilizao de processadores digitais de sinais, aumentando o custo e a complexidade do conversor. Todavia, os retificadores PWM trifsicos normalmente processam potncias elevadas e so geralmente utilizados para alimentar equipamentos de valor elevado, o que pode justificar a utilizao de controle digital, trazendo outras inmeras vantagens. Por outro lado, para aplicaes onde se deseja empregar controle analgico, possvel obter bons resultados com o uso de circuitos integrados desenvolvidos para o controle do conversor Boost PFC monofsico. Alm disso, nos conversores 3-nveis, fazse necessrio o controle do balano de tenso na sada, para evitar sobretenses nos componentes do conversor. Pode-se fazer este controle de forma indireta, com uma estratgia no-linear, obtendo bons resultados, embora sua dinmica deva ser limitada, alm de certos limites, para evitar distores nas correntes ou instabilidade. Foi visto tambm que, mesmo para os conversores trifsicos unidirecionais, possvel processar energia reativa, respeitando obviamente seus limites fsicos, mas variando a potncia instantnea drenada de cada uma das fases ou fornecida carga. Desta forma, dentro de seus limites, podem operar como filtro ativo paralelo, embora a forma de onda da corrente drenada por eles esteja limitada por algumas restries, o que no ocorre, por exemplo, para o conversor bidirecional A. Por outro lado, pode-se associar os retificadores PWM unidirecionais com retificadores convencionais, fazendo-os operar em paralelo. Assim, para uma determinada potncia, reduz-se os esforos no retificador PWM, caso estivesse processando toda a energia.
Captulo 4 Autocontrole de Retificadores PWM
143
CAPTULO 4
4. AUTOCONTROLE DE RETIFICADORES PWM
4.1 - INTRODUO
Foram estudadas at agora as caractersticas dos retificadores PWM, tanto monofsico quanto trifsicos, observando estratgias de controle para as variveis de interesse, como correntes de entrada e tenso de sada. Como o objetivo dos retificadores PWM unidirecionais obter fator de potncia unitrio, deseja-se que a corrente drenada da rede seja uma imagem da tenso por ela fornecida, tendo o comportamento de uma carga resistiva. Neste captulo ser apresentada uma estratgia de controle bastante simples, que permite a obteno de fator de potncia unitrio, utilizando de maneira otimizada as caractersticas destes conversores.
4.2 - AUTOCONTROLE PARA O BOOST PFC MONOFSICO

4.2.1 - Controle da Corrente de Entrada Foi visto no Captulo 2 o princpio do controle das correntes para o conversor boost pfc monofsico, que baseado na imposio de tenso sobre o indutor de entrada, para controlar sua corrente. Adotando o modelo linear idealizado do indutor, ao se impor a tenso sobre ele, impe-se sua derivada de corrente. A Fig.4.1 apresenta o circuito do conversor boost PFC monofsico, com o indutor boost convenientemente deslocado para a entrada, e a Fig.4.2 mostra o modelo adotado para anlise do controle da corrente drenada da rede, utilizando fonte de tenso controlada, conforme apresentado no Captulo 2.
D1 V2 (t ) D3 D4 D2 D5 S VO
L V1 (t )
Fig.4.1: Circuito do Boost PFC monofsico.
144
+ V1 (t )
Tem-se ento:
L I L (t )
+ + V (t ) 2
Fig.4.2: Circuito equivalente visto pelo indutor, para o Boost PFC monofsico.
VL (t ) = L
Onde:
dI L (t ) 1 ou I L (t ) = VL (t ) dt L
(Eq.4.1)
V L (t ) = V1 (t ) V2 (t )
(Eq.4.2)
Tambm foi visto no captulo 2 que, analisando o espectro do sinal gerado pela modulao PWM, tem-se a repetio do sinal modulante somado s componentes harmnicas, com freqncias mltiplas da frequncia de comutao. Como a relao corrente/tenso do indutor uma integral, sendo a frequncia de comutao suficientemente elevada, pode-se desconsiderar o efeito das harmnicas de alta freqncia na tenso, j que o indutor atua como um filtro passa-baixas para a corrente. A Fig.4.3 mostra a representao, em diagrama de blocos, do modelo adotado para o indutor Boost, onde a corrente dada simplesmente pela integral da tenso imposta sobre o indutor, com ganho definido pela indutncia.
VL (t) 1
L
I L (t)
Fig.4.3: Modelo adotado para o indutor Boost.
Pelo circuito equivalente da Fig.4.2, pode-se representar o modelo do conversor Boost PFC monofsico, em diagrama de blocos, como mostra a Fig.4.4, onde a tenso imposta sobre o indutor definida pela diferena entre V1(t) e V2(t).
V2(t)
V1(t) + VL (t) 1
L
I L (t)
Fig.4.4: Modelo do Boost PFC monofsico, em diagrama de blocos.
A estratgia clssica de controle da corrente de entrada, ou seja, da corrente no indutor, consiste em amostrar a tenso de entrada, multiplicar esta amostra pela varivel
145
de controle da malha de tenso, gerando a referncia de corrente, com a forma da tenso de entrada. Ento, da diferena entre a referncia e uma amostra da corrente, tem-se um sinal de erro, passando por um controlador de corrente, que gera a razo cclica com a qual o interruptor comandado, o que define ento a tenso V2(t), que por consequncia determina a tenso resultante sobre o indutor. A Fig.4.5 mostra a representao, em diagrama de blocos, desta estratgia clssica de controle da corrente.
I REF (t) +
I L (t)
CI
D(t)
PWM
V2(t)
V1(t) + VL (t) 1
L
I L (t)
Fig.4.5: Diagrama de blocos da estratgia de controle clssica para a corrente do Boost PFC monofsico.
Alm disso, desprezando as componentes harmnicas da frequncia de comutao, geradas pela modulao PWM, pode-se representar o conversor simplesmente por um ganho, como mostra o diagrama de blocos da Fig.4.6. O conversor tem como funo apenas amplificar o sinal de controle, do ponto de vista da malha de corrente.
I REF (t) +
I L (t)
CI
V2(t)
V1(t) + VL (t) 1
L
I L (t)
Fig.4.6: Diagrama de blocos da estratgia de controle clssica para a corrente do Boost PFC monofsico, desprezando componentes de alta frequncia da modulao PWM.
Observa-se, no entanto, que a tenso de entrada V1(t) aparece como uma perturbao para o sistema. Ento, para modelar este conversor, comum se utilizar de uma anlise para pequenos sinais, desprezando o efeito de V1(t). Todavia, na prtica seu efeito no pode ser desprezado, j que sua amplitude significativa. A tenso resultante sobre o indutor resultado da diferena entre V1(t) e V2(t). Todavia, na prtica, a tenso sobre o indutor apresenta amplitude muito menor que a tenso de entrada. Desta forma, a tenso V2(t), gerada pelo conversor para controlar a corrente (Fig.4.2), pode ser dividida em duas parcelas, uma para anular o efeito de V1(t) e outra
146
que efetivamente ser a tenso resultante sobre o indutor Boost. Como a parcela que deve anular V1(t) bem maior que a tenso resultante sobre o indutor, tambm a ao de controle mais exigida para anular V1(t) (tratada como perturbao), do que para controlar a corrente. Ao se projetar o controlador de corrente, a partir do modelo de pequenos sinais, na estratgia clssica de controle, chega-se concluso de que possvel utilizar apenas um controlador proporcional, o que confirmado em simulao, substituindo o conversor por seu modelo simplificado. Entretanto, na prtica, assim como em simulaes com o conversor completo, se observa que necessrio utilizar no mnimo um controlador PI (proporcional-integral). Isto ocorre exatamente porque necessrio garantir que o sistema opere no ponto de operao desejado, pelo modelo de pequenos sinais. O integrador praticamente garante esta parcela em V2(t) que anula V1(t). Para facilitar a visualizao, o diagrama de blocos da Fig.4.7 idntico ao apresentado na Fig.4.6, apenas desenhado de forma mais conveniente:
V1(t) +
VL (t) 1
V2(t)
L
I L (t)
CI
+ I REF (t)
Fig.4.7: Diagrama de blocos equivalente ao da Fig.4.6, desenhado de forma mais conveniente.
Sabe-se que para garantir fator de potncia unitrio, que o objetivo da utilizao deste conversor, necessrio que a corrente drenada da rede seja uma imagem da tenso. Pelo diagrama de blocos da Fig.4.7 fcil visualizar a possibilidade de utilizar V1(t) como referncia para o sistema, e no mais trat-lo como uma perturbao. Pode-se ento eliminar a referncia de corrente, como mostra a Fig.4.8:
147
V1(t) +
VL (t) 1
V2(t)
L
I L (t)
CI
Fig.4.8: Representao em diagrama de blocos, da estratgia de controle proposta para o Boost PFC monofsico, removendo a referncia de corrente.
Observa-se que a prpria estrutura do conversor j disponibiliza a referncia necessria para a corrente. No entanto, na estratgia clssica de controle, insere-se uma nova referncia tratando-se a existente como perturbao. A estratgia proposta consiste em gerar a tenso V2(t) diretamente da amostra da corrente, como se observa na Fig.4.9. Neste modelo, no necessrio aproximar as variveis por pequenos sinais. Tem-se um modelo mais prximo do real, tanto que a utilizao de um simples controlador proporcional garante excelentes resultados.
+ V1 (t )
L I L (t )
+ + V (t ) 2
KI
Fig.4.9: Estratgia de controle proposta para o Boost PFC monofsico.
Alm do modelo mais preciso, a utilizao de um controlador mais simples, no caso um proporcional, torna o sistema mais robusto. Como visto no captulo 2, o mdulo da tenso V2(t) determinado pela razo cclica complementar com que comandado o interruptor. A polaridade da tenso definida pelo sentido da corrente. Assim, aplica-se a modulao PWM, para comandar o interruptor, sobre uma amostra da corrente, como mostra a Fig.4.10:
148
L V1 (t ) I L (t ) KI PWM V2 (t )
D1
D2
D5 S VO
D3
D4
1 D (t ) = K I I L (t )
Fig.4.10: Implementao da estratgia de controle proposta para o Boost PFC monofsico.
Foi visto no captulo 2 que:
V2 (t ) = [1 D(t )] VO
Utilizando a estratgia de controle mostrada na Fig.4.10:
(Eq.4.3)
1 D(t ) = K I I L (t )
(Eq.4.4)
V2 (t ) = I L (t ) K I VO
Sabe-se que:
(Eq.4.5)
VL (t ) = L
dI L (t ) dt
(Eq.4.6)
V L (t ) = V1 (t ) V2 (t )
(Eq.4.7)
V1 (t ) V2 (t ) = L
dI L (t ) dt
(Eq.4.8)
Pela estratgia de controle adotada, a tenso V2(t) definida pela (Eq.4.5). Ento, substituindo-a na (Eq.4.8):
dI L (t ) = V1 (t ) I L (t ) K I VO dt
(Eq.4.9)
O ponto de equilbrio pode ser calculado com a derivada igual a zero:
149
V1 (t ) I L (t ) K I VO = 0
(Eq.4.10) (Eq.4.11)
I L (t ) =
1 V1 (t ) K I VO
Aplicando a transformada de Laplace em (Eq.4.9):
L s I L ( s ) = V1 ( s ) I L ( s ) K I VO 1 K I VO I L ( s ) = V1 ( s ) L s +1 K I VO
(Eq.4.12)
(Eq.4.13)
A (Eq.4.13) mostra o modelo equivalente do sistema operando em malha fechada. A corrente resultante desta estratgia de controle equivalente filtragem sobre a tenso de entrada, apresentando ainda a caracterstica de atenuar possveis componentes harmnicas presentes na tenso. Idealmente, a tenso de entrada perfeitamente senoidal:
V1 (t ) = VP sen( R t )
(Eq.4.14)
A Fig.4.11 mostra o diagrama de Bode de I L ( ) / V1 ( ) , de acordo com a (Eq.4.13):

1 K I VO
Mdulo (dB)
20dB / dec
0
ngulo (graus)
45
K I VO L Fig.4.11: Diagrama de Bode da corrente, em funo da tenso de entrada, usando a estratgia de autocontrole, de acordo com a (Eq.4.13).
90
P =
150
Observa-se que o conversor opera como uma resistncia equivalente, exceto pelas componentes de alta freqncia (comutao), j que a razo cclica, e consequentemente a tenso V2(t) gerada pelo conversor, so definidas como uma constante multiplicada por uma amostra da corrente, como mostra a (Eq.4.5), considerando que a tenso de sada permanece constante. Desta forma, tem-se:
V2 (t ) = I L (t ) K I VO
V2 (t ) = REQ = K I VO I L (t )
(Eq.4.15)
Ento, da (Eq.4.13), substituindo s por j , observa-se que a fase da relao tenso/corrente, que na verdade corresponde ao defasamento entre tenso e corrente de entrada, pode ser calculada por:
sen( ) =
L
K I VO
(Eq.4.16)
sen( ) =
L
R EQ
(Eq.4.17)
Observa-se ento que o defasamento entre tenso e corrente corresponde ao ngulo da carga equivalente, formada pela reatncia definida pelo indutor boost, associada resistncia equivalente representada pelo conversor. Comparando com o resultado da anlise apresentada no captulo 2, como mostra a (Eq.2.72), pode-se concluir que o defasamento entre tenso e corrente, obtido em conseqncia da aplicao da estratgia de autocontrole da corrente, no se caracteriza como uma desvantagem, mas como uma grande vantagem, j que impe exatamente o defasamento timo entre tenso e corrente, para evitar a distoro da corrente na passagem por zero. Ento, a partir da (Eq.4.13), da (Eq.4.14), da anlise apresentada na Fig.4.11, e do defasamento definido pela (Eq.4.17), observa-se que a corrente de entrada do conversor, utilizando a estratgia de autocontrole da corrente, ser dada por:
I L (t ) =
VP sen( R t + ) K I VO
(Eq.4.18)
151
4.2.2 - Controle da Tenso de Sada Observando a (Eq.4.18), pode-se visualizar que a amplitude da corrente de entrada ser definida pela tenso de pico de entrada, pela tenso de sada e pelo ganho KI, sendo inversamente proporcional a este. Supe-se ento que a amplitude da tenso da rede, bem como a tenso de sada, permanecem constantes, de forma que o ganho Ki pode ser utilizado para controlar a amplitude da corrente, e consequentemente a potncia drenada da rede, regulando a tenso de sada. Assim, o modelo para controlar a tenso de sada o mesmo do controle clssico, apresentado no captulo 2, j que a malha de tenso age sobre a amplitude da corrente de entrada. Da mesma forma, a malha de tenso deve ter sua dinmica limitada, para evitar deformao na corrente. A tenso de sada, em funo da corrente de pico de entrada dada por:
VP VO (s RSE Co + 1) VO ( s ) 2 Po = I P (s) C V 2 R P s o o 1 + SE 2 o + 1 Po Vo
Onde:
(Eq.4.19)
I P (t ) =
VP VO K I (t )
(Eq.4.20)
Ki(t) representa o sinal de sada da malha de tenso, que multiplicado por uma amostra da corrente, aplicando ento a modulao PWM para comandar o interruptor. Entretanto, observa-se que a (Eq.4.20) define uma relao no-linear, entre a corrente de pico de entrada e o sinal de controle da malha de tenso. Todavia, pelos limites apresentados no captulo 2, devido caracterstica da curva de potncia instantnea de um sistema monofsico, operando com fator de potncia unitrio, para que no ocorra deformao na corrente de entrada, a dinmica da malha de tenso deve ser limitada. Por isso, pode-se linearizar a relao da (Eq.4.20), sem comprometer a dinmica do sistema, pois se:
152
I P (t ) = I P + I P (t )
(Eq.4.21) (Eq.4.22)
K (t ) = K + K (t )
Ento, para uma dinmica limitada:
I P (t ) << I P
(Eq.4.23) (Eq.4.24)
K (t ) << K
A (Eq.4.20) pode ser escrita como:
I P + I P (t ) =
VP VO [K + K (t )]
(Eq.4.25)
I P + I P (t ) =
VP [K K (t )] 1 VO [K + K (t )] [K K (t )] VP K K (t ) 2 VO K K 2 (t )
(Eq.4.26)
I P + I P (t ) =
Considera-se que:
(Eq.4.27)
K 2 K 2 (t ) K 2
(Eq.4.28)
I P + I P (t ) =
VP VP VP K K (t ) = K (t ) 2 VO K VO VO K 2 K
(Eq.4.29)
Como:
IP =
VP VO K
(Eq.4.30)
Ento, subtraindo (Eq.4.30) de (Eq.4.29):
I P (t ) = K (t )
VP VO K 2
(Eq.4.31)
A (Eq.4.31) representa uma linearizao de primeiro grau da funo hiperblica da (Eq.4.20). Substituindo a (Eq.4.31) na (Eq.4.19), obtm-se:
153
VP2 (s RSE Co + 1) VO ( s ) 2 Po K 2 = K ( s ) C V 2 R P s o o 1 + SE 2 o + 1 Po Vo
(Eq.4.32)
Pode-se ento projetar o controlador de tenso, com uma funo de transferncia praticamente idntica utilizada no controle clssico. Devido necessidade natural de limitar a dinmica da malha de tenso, a linearizao apresentada no compromete a dinmica da malha de tenso, comparando com o controle clssico. Outra forma de contornar o problema da relao hiperblica da (Eq.4.20), seria implementar uma funo hiperblica, do tipo 1/x, na sada do controlador de tenso, para anular a funo hiperblica presente na planta. A Fig.4.12 ilustra a estratgia de controle, onde o ganho KI, dado pelos ganhos fixos do sistema, como ganho de amostragem e ganho do modulador PWM, multiplicado pelo sinal proveniente da malha de tenso.
L V1 (t ) I L (t ) K Amostr V2 ( t ) D3 D4 D1 D2 D5 S
+ VO
CO
RO
PWM
1 D (t ) = K I I L (t )
Controlador de Tenso
VO (t )
VO _ REF
Fig.4.12: Implementao da estratgia de controle proposta para o Boost PFC monofsico.
4.2.3 - Especificao e Projeto do Controlador de Tenso A arquitetura da estratgia de controle adotada mostrada na Fig.4.12. Observa-se que no necessrio projetar o controlador de corrente, j que o ganho da realimentao definido diretamente pela malha de tenso. Deve-se apenas determinar os limites para o sinal de sada da malha de tenso, de acordo com o ganho do amostrador de corrente e da amplitude da onda dente-de-serra utilizada para implementar a modulao PWM. O indutor de entrada dimensionado para limitar a ondulao de corrente, mas no altera o projeto do sistema de controle. Ou seja, pode-se trocar o indutor de entrada sem alterar o sistema de controle.
154
Para a malha de tenso, pode ser utilizado um controlador do tipo PI, seguindo os mesmos critrios adotados para o controle clssico da corrente de entrada. Desta forma, a partir do modelo apresentado na Fig.4.32, alm do plo na origem, deve-se posicionar o zero uma dcada antes da freqncia de cruzamento. Especificaes: VIN=220Vef(fase-neutro) FS= 50kHz Lin= 14mH VO = 400V CO = 180uF FR=60Hz Iin< 5% VO < 5%
PIN =PO = 500W
Em regime permanente, da (Eq.4.30), o ganho k para a realimentao de corrente ser:
IP =
VP VO K
K=
VP2 2 VO PIN
K=
3112 2 400 500
K = 0,242 (Eq.4.33)
Este ganho, multiplicado pela corrente, define a razo cclica complementar. Este produto multiplicado pela tenso de sada, determina a tenso controlada V2(t). Desta forma, substituindo na (Eq.4.32), e desprezando a resistncia srie equivalente do capacitor de sada, obtm-se o seguinte modelo:
3112 VO ( s ) 1650 2 500 0,242 2 = = 6 2 s K ( s ) 180 10 400 +1 s +1 17,4 500

O controlador PI adotado tem sua funo de transferncia dada por:
(Eq.4.34)
K C ( s ) = K P + INT = K INT s
KP s +1 K INT s
(Eq.4.35)
Deseja-se freqncia de cruzamento igual a um quarto da freqncia da rede. Alm disso, deve-se posicionar o zero do controlador uma dcada abaixo da freqncia de cruzamento:
C = 2
Obtm-se assim:
60 = 94 rad / s 4
Z =
C
10
= 9,4 rad / s
(Eq.4.36)
155
K INT = 3,125 10 2 e K P = 3,32 10 3

Com os parmetros escolhidos, obtm-se uma margem de fase de 95o.
(Eq.4.37)
4.2.4 - Resultados de Simulao A seguir so apresentados resultados de simulao, utilizando o software PSpice, aplicando a estratgia de autocontrole apresentada. Na primeira simulao, a tenso de entrada perfeitamente senoidal, onde a Fig.4.13 mostra a tenso e a corrente de entrada, bem como tenso de sada.
4.0
2.0
-2.0
-4.0
Fig.4.13: Tenso de sada (/100); tenso e corrente de entrada, para tenso senoidal.
A Fig.4.14 mostra a forma de onda da variao da razo cclica, onde se pode observar a ondulao de alta freqncia da corrente. Mas a amplitude desta ondulao limitada pela indutncia Boost, no comprometendo o funcionamento do conversor. Alis, pelo contrrio, j que o sistema menos susceptvel a rudo, em comparao com a estratgia clssica de controle.
0,5
0
Fig.4.14: Forma de onda da variao da razo cclica.
156
Para ilustrar a caracterstica da estratgia de autocontrole, onde a corrente segue o formato da tenso de entrada, foram efetuadas algumas simulaes variando a forma de onda da tenso de entrada. A Fig.4.15 mostra a tenso e a corrente de entrada, para uma tenso de entrada triangular e a Fig.4.16 para a tenso de entrada quadrada.
Fig.4.15: Tenso e corrente de entrada, para tenso triangular.
Fig.4.16: Tenso e corrente de entrada, para tenso quadrada.
4.2.5 - Resultados Experimentais A estratgia de autocontrole foi implementada em [34], para um conversor Boost PFC monofsico, utilizando processador digital de sinais (DSP). Foi implementado um prottipo com potncia de sada de 600W, tenso de sada de 400V, tenso de pico de entrada de 311V, com freqncia de 60Hz, indutncia boost de 1mH. A tenso da rede apresentava taxa de distoro harmnica de 5,1%, tendo sido obtida uma corrente com TDH de 6,9%. A Fig.4.17 mostra as formas de onda da tenso e da corrente de entrada. A Fig.4.18 mostra as componentes harmnicas da tenso e a Fig.4.19 as da corrente.
157
Fig.4.17: Tenso e corrente de entrada, obtidas experimentalmente para um Boost PFC monofsico.
Amplitude baseada no valor de pico da fundamental (%) 6 Total RMS = 220,374 V -4 Nvel DC = 66x10 V Fund. RMS = 220,11 V 4 Harm. RMS = 5.114 % AC 3 RMS = 220,374 V
0 1 2 3 4 5 6 Ordem da harmnica 7 8 9 10
Fig.4.18: Componentes harmnicas da tenso de alimentao.

8 7 6 5 4 3 2 1 0 1 2 3 4 5 6 7 8 9 10 Ordem da harmnica Amplitude baseada no valor de pico da fundamental (%) Total RMS = 2,3564 A -3 Nvel DC = 5,3x10 V Fund. RMS = 2,3500 A Harm. RMS = 6.953 % AC RMS = 2,3564 A
Fig.4.19: Componentes harmnicas de corrente de entrada.
158
4.3 - AUTOCONTROLE PARA RETIFICADORES PWM TRIFSICOS

Assim como para o Boost PFC monofsico, outros conversores tambm podem apresentar caractersticas particulares, que podem ser convenientemente utilizadas pela estratgia de controle. Foi visto no captulo 3 que, ao aplicar a transformao -Y, os retificadores PWM trifsicos sem neutro podem ser representados por dois circuitos equivalentes, idnticos ao circuito equivalente do Boost PFC monofsico.
L1 L2 L3
VS 1 (t ) + VS 2 (t ) + VS 3 (t ) + V12 (t ) V23 (t )
L1 L2 L3
+ VS 12 (t ) + V (t ) S 23
Fig.4.20: Circuito equivalente para os Retificadores PWM unidirecionais sem neutro.
L + V12 (t ) + V23 (t ) I 12 (t ) L I 23 (t ) + + V (t ) S 23 + + V (t ) S 12
V12 (t ) = V1 (t ) V2 (t ) V23 (t ) = V2 (t ) V3 (t ) VS 12 (t ) = VS 1 (t ) VS 2 (t ) VS 23 (t ) = VS 2 (t ) VS 3 (t ) I 12 (t ) = I 1 (t ) I 2 (t ) I 23 (t ) = I 2 (t ) I 3 (t )
Fig.4.21: Circuitos equivalentes, aplicando a transformao -Y.
Como visto, dois circuitos equivalentes so suficientes para representar estes conversores, j que a ausncia de neutro exclui o circuito de sequncia zero, limitando a representao vetorial do sistema ao IR2. Pode-se ento utilizar a transformao -Y para implementar o autocontrole nos conversores trifsicos, j que os circuitos equivalentes podem representar dois conversores monofsicos. Ento, observando a Fig.4.21, e aplicando o mesmo princpio descrito para o conversor monofsico, deve-se fazer a tenso controlada VS12(t) como
159
funo da corrente fictcia I12(t), e da mesma forma fazer a tenso controlada VS23(t) como funo da corrente fictcia I23(t). As variveis V12(t) e V23(t) so grandezas fsicas, j que representam as tenses de linha. Da mesma forma, as variveis VS12(t) e VS23(t) tambm so grandezas fsicas, representando tenses mensurveis nos conversores. Pode-se ento aplicar a estratgia de autocontrole, tal qual para o Boost PFC monofsico, fazendo com que as fontes controladas VS12(t) e VS23(t) sejam determinadas pelas correntes fictcias I12(t) e I23(t). Para o Boost PFC monofsico, a implementao desta estratgia bastante simples e direta, j que a razo cclica complementar do interruptor determina a tenso controlada V2(t), bastando utilizar uma amostra da corrente para efetuar a modulao PWM e comandar o interruptor. J para os retificadores PWM trifsicos sem neutro, no possvel impor diretamente VS12(t) e VS23(t), mas apenas indiretamente, atravs de VS1(t), VS2(t) e VS3(t). Utilizando modulao vetorial, pode-se implementar a estratgia de autocontrole de maneira direta. Por outro lado, analisando as caractersticas de cada conversor, pode-se encontrar maneiras mais simples de implementar a tcnica de autocontrole, utilizando uma estratgia de modulao conveniente, podendo ser implementada de forma analgica. 4.3.1 - Tcnica de Autocontrole Aplicada ao Conversor A Inicialmente, valendo-se da anlise apresentada no captulo 3, ser avaliada uma forma de implementar a estratgia de autocontrole para o conversor A, mostrado na Fig.4.22.
S1 D1 S2 D2 S3 D3 + Vo -
S4 D4
S5 D5
S6 D6
Lb La + Va + Vb
Lc + Vc -
Fig.4.22: Conversor A, CA-CC PWM trifsico, sem neutro, 2 nveis e bidirecional.
160
Segundo anlise do captulo 3, tm-se as tenses das fontes controladas equivalentes definidas pela (Eq.3.31):
VS 1 (t ) = [1 D1 (t )] VO VS 2 (t ) = [1 D2 (t )] VO VS 3 (t ) = [1 D3 (t )] VO
(Eq.4.38)
Como as razes cclicas so fisicamente limitadas entre 0% e 100%, as tenses das fontes controladas necessariamente apresentaro componente contnua. Sugere-se ento implementar as razes cclicas, em funo das correntes, por:
1 D1 (t ) = 0,5 + K I I 1 (t ) 1 D2 (t ) = 0,5 + K I I 2 (t ) 1 D3 (t ) = 0,5 + K I I 3 (t )

Desta forma, substituindo (Eq.4.39) em (Eq.4.38):
(Eq.4.39)
VS1 (t ) = [0,5 + K I I 1 (t )] VO VS 2 (t ) = [0,5 + K I I 2 (t )] VO VS 3 (t ) = [0,5 + K I I 3 (t )] VO

Aplicando a transformao -Y na (Eq.4.40):
(Eq.4.40)
VS12 (t ) = K I I 12 (t ) VO V (t ) = K I (t ) V I 23 O S 23
(Eq.4.41)
Tem-se um sistema equivalente ao implementado para o monofsico. A implementao da relao da (Eq.4.39) bastante simples, bastando implementar a modulao PWM, utilizando um sinal triangular ou dente-de-serra, com simetria entre a parte positiva e negativa, como mostra a Fig.4.23. A Fig.4.24 mostra a razo cclica realmente implementada.
1
Fig.4.23: Sinal modulante, onda triangular utilizada para implementar a modulao PWM e pulsos de comando resultantes.
161
0,5
0
Fig.4.24: Razo cclica efetivamente implementada.
No entanto, apesar da componente CC nas tenses das fontes controladas VS1(t), VS2(t) e VS3(t), elas no aparecem nas tenses VS12(t) e VS23(t), j que a transformao -Y elimina a componente de sequncia zero. As tenses VS12(t) e VS23(t) sero definidas em funo de I12(t) e I23(t). Observando os circuitos equivalentes da Fig.4.21, observa-se a implementao da estratgia de autocontrole de forma idntica apresentada para o Boost PFC monofsico. A Fig.4.25 apresenta as correntes de entrada, obtidas utilizando a tcnica de autocontrole das correntes de entrada. A Fig.4.26 mostra as razes cclicas para os interruptores S1 e S4, lembrando que estes interruptores operam de forma complementar, ou seja, a soma de suas razes cclicas igual a 1 (100%).
Fig.4.25: Correntes de entrada, obtidas utilizando a tcnica de autocontrole.
162
D1(t) 0,5
D2 (t)
0
Fig.4. 26: Razes cclicas para os interruptores S1 e S4, do brao correspondente fase 1.
O formato senoidal das razes cclicas senoidal pela estratgia de controle utilizada. As tenses VS12(t) e VS23(t) apresentam uma nica forma de onda possvel para se impor as correntes desejadas. Entretanto, a presena de componente de sequncia zero em VS1(t), VS2(t) e VS3(t) no perturba o sistema. A Fig.4.27 mostra a tenso VS1(t), excluindo as componentes de alta frequncia (comutao), enquanto a Fig.4.28 mostra VS2(t). Na Fig.4.29 tem-se a tenso VS12(t) resultante.
VO
1
I (t ) K I + 0,5 VO
VO 2
0
Fig.4.27: Tenso controlada VS1(t).
163
VO
2
I (t) K I + 0,5 VO
VO 2
0
Fig.4.28: Tenso controlada VS2(t).
VO
1
I (t ) I 2 (t ) K I VO
VO
Fig.4.29: Tenso controlada VS12(t) resultante.
De forma anloga ao observado para o conversor Boost PFC monofsico, a tenso VS12(t) apresenta duas parcelas: uma senoidal e igual tenso de linha V12(t), anulando seu efeito; e uma parcela em quadratura com V12(t), que determina a tenso resultante sobre o indutor equivalente L12, impondo a corrente I12(t). A mesma anlise pode ser aplicada ao circuito equivalente para controlar I23(t). O controle destas duas correntes fictcias, como visto no captulo 3, suficiente, pois pela ausncia de neutro, no h componente de sequncia zero nas correntes de linha. A estratgia de modulao proposta tambm traz consigo uma desvantagem, reduzindo ligeiramente o limite para a tenso de sada. A (Eq.4.42) define:
164
VS1 (t ) = [0,5 + K I I 1 (t )] VO VS 2 (t ) = [0,5 + K I I 2 (t )] VO VS 3 (t ) = [0,5 + K I I 3 (t )] VO
(Eq.4.42)
Ou seja, devido soma de 0,5 ao sinal das razes cclicas, a amplitude da parcela alternada estar limitada metade da tenso de sada. Logo, as tenses terminais VS12(t) e VS23(t) tm suas amplitudes limitadas:
VS 12 _ MAX = VS 23 _ MAX = 3
VO 2
(Eq.4.43)
Desprezando a queda de tenso nos indutores Boost, as tenses controladas VS12(t) e VS23(t) devem ser iguais s respectivas tenses de linha V12(t) e V23(t). Para isso, necessrio que:
VS 12 _ MAX V12 _ MAX
VO V PL 2
VO 1,15VPL
(Eq.4.44)
Sabidamente, o limite fsico de operao deste conversor estabelece que a tenso de sada deve ser simplesmente maior que a tenso de pico de linha da rede de alimentao. Este aumento de cerca de 15% na tenso mnima de sada uma desvantagem trazida por esta estratgia de modulao. Por outro lado, a estratgia de modulao apresentada bastante simples, podendo ser implementada de maneira analgica. Poder-se-ia utilizar modulao vetorial para implementar a tcnica de autocontrole neste conversor. A modulao vetorial permite melhor aproveitamento das caractersticas do conversor, no impondo limites de operao alm daqueles estabelecidos pelas caractersticas fsicas das topologias. Por outro lado, a modulao vetorial traz consigo a necessidade de utilizar processador digital de sinais. De fato, a aplicao da tcnica de autocontrole independe da estratgia de modulao adotada
165
4.3.2 - Tcnica de Autocontrole Aplicada ao Conversor B Como visto no captulo 3, o conversor B apresenta algumas caractersticas restritivas em relao aos conversores A e C. Deve-se garantir que o interruptor correspondente fase com maior corrente em mdulo, esteja conduzindo, quando os demais so comandados a conduzir, para evitar operao em estados topolgicos redundantes. Esta caracterstica faz com que no tenha sido possvel encontrar uma estratgia de modulao to simples para implementar a tcnica de autocontrole, como para o conversor A, embora possa ser facilmente implementada utilizando modulao vetorial (mostrado no Captulo 5). Na verdade, o conversor A, por ser bidirecional, mais simples de ser controlado. Por outro lado, quando no se faz necessria a bidirecionalidade no fluxo de energia, os conversores unidirecionais so mais recomendados, sendo otimizados para uma regio de operao. Tem-se, por exemplo, maior robustez e menores perdas, reduzindo o nmero de interruptores e simplificando o circuito de comando. A partir de uma dada topologia, pode ser desejvel excluir uma regio de operao, se no for necessrio operar nesta regio, para otimizar a operao na regio utilizada. Por isso, o surgimento de uma restrio como a observada no conversor B, em relao ao conversor A, pode indicar sua otimizao como conversor unidirecional. 4.3.3 - Tcnica de Autocontrole Aplicada ao Conversor C O conversor C apresenta estados topolgicos idnticos, em relao s tenses terminais VS12(t) e VS23(t) impostas, mas distintos com relao corrente no ponto mdio do barramento de sada. Desta forma, utilizando modulao vetorial pode-se controlar o balano de tenso na sada [23], implementando ainda a tcnica de autocontrole. Entretanto, assim como para o conversor A, ser apresentado para o conversor C uma estratgia de modulao simples, que pode ser implementada analogicamente, empregando a tcnica de autocontrole. A partir da anlise apresentada no captulo 3, observa-se que o mdulo da tenso de cada fonte controlada definido pela razo cclica complementar com que comandado o interruptor da respectiva fase, como mostra a (Eq.4.45):
166
VO VS 1 (t ) = [1 D1 (t )] 2 VO VS 2 (t ) = [1 D2 (t )] 2 VO V (t ) = [1 D (t )] 3 S3 2
(Eq.4.45)
Sugere-se ento determinar as razes cclicas em funo do mdulo das amostras das correntes de cada fase:
[1 D1 (t )] = K I I 1 (t ) [1 D2 (t )] = K I I 2 (t ) [1 D (t )] = K I (t ) 3 I 3
Substituindo a (Eq.4.46) na (Eq.4.45), obtm-se:
(Eq.4.46)
VO VS 1 (t ) = I1 (t ) K I 2 VO VS 2 (t ) = I 2 (t ) K I 2 VO V (t ) = I (t ) K 3 I S3 2
(Eq.4.47)
Foi visto tambm que a polaridade das fontes de tenso equivalentes VS1(t), VS2(t) e VS3(t) determinada pelo sentido da corrente na respectiva fase. Desta forma, garante-se a igualdade de sinais, das variveis relacionadas na (Eq.4.47):
VO VS1 (t ) = I1 (t ) K I 2 VO VS 2 (t ) = I 2 (t ) K I 2 VO V (t ) = I (t ) K 3 I S3 2
Logo:
(Eq.4.48)
VO VS12 (t ) = I 12 (t ) K I 2 VO VS 23 (t ) = I 23 (t ) K I 2
(Eq.4.49)
Tem-se ento a implementao do autocontrole, de maneira idntica ao implementado para o Boost PFC monofsico, como se pode observar nos circuitos equivalentes quando aplicada a transformao -Y, como mostra a Fig.4.30:
167
L + V12 (t ) I 12 (t )
+ + V (t ) S 12
K + V23 (t ) L I 23 (t ) + + V (t ) S 23
K
Fig.4.30: Representao dos circuitos equivalentes para o conversor C, quando aplicada a transformao -Y, utilizando a tcnica de autocontrole.
Pode-se observar a implementao da realimentao atravs do prprio circuito de potncia, de maneira idntica apresentada para o Boost PFC monofsico. Para ilustrar o princpio de operao foram realizadas simulaes utilizando o software Pspice. A Fig.4.31 apresenta as correntes de entrada obtidas. A Fig.4.32 mostra tenso e corrente de entrada para a fase 1. A Fig.4.33 mostra as razes cclicas complementares e a Fig.4.34 as razes cclicas implementadas para comandar os interruptores.
Fig.4.31: Correntes de entrada.
168
Fig.4.32: Tenso e corrente na fase 1.
0,5
0
Fig.4.33: Razes cclicas complementares.
0,5
0
Fig.4.34: Razes cclicas implementadas.
169
4.3.4 - Controle da Tenso Total de Sada Para controlar a tenso total de sada, pode-se utilizar a mesma estratgia de controle apresentada no captulo 3, empregada no controle clssico das correntes. A ao de controle da malha de tenso exercida atravs do controle da amplitude das correntes de entrada. Para um sistema trifsico balanceado, com correntes e tenses perfeitamente senoidais e em fase, a potncia instantnea drenada da rede contnua. Logo a corrente injetada na carga proporcional ao valor de pico das correntes senoidais na entrada. A funo de transferncia a mesma j apresentada na (Eq.3.121):
VO ( s ) 3 VP REQ sC O RSE + 1 = I P ( s) 2 VO sC O (REQ + RSE ) + 1
(Eq.4.50)
A diferena em relao ao controle clssico est na forma de controlar a amplitude das correntes de entrada. Entretanto, a relao a mesma observada para o Boost PFC monofsico, j que os circuitos equivalentes, quando aplicada a transformao -Y, so idnticos ao obtido para o caso monofsico. Deve-se garantir a simetria entre as fases, ou seja, os ganhos devem ser equivalentes, para evitar desequilbrio entre as fases. Esta caracterstica, no entanto, j se observava no controle clssico. Foi visto ainda que a malha de tenso em retificadores trifsicos no apresenta necessidade de limitar na dinmica, como ocorre para o monofsico, para evitar distoro nas correntes. Isto porque a curva de potncia instantnea, para os trifsicos, idealmente constante, no inserindo ondulao na varivel de controle, a amplitude das correntes IP(t). A relao entre o ganho da realimentao e a amplitude das correntes, idntica apresentada para o monofsico, na (Eq.4.22):
I P (t ) =
VP VO K I (t )
(Eq.4.51)
Como visto esta relao hiperblica no-linear. Utilizando controle digital, ou circuitos integrados convenientes, pode-se anular este efeito, invertendo a varivel de sada da malha de tenso. Neste caso, o controle absolutamente idntico ao apresentado no captulo 3, para o controle clssico. Pode-se tambm utilizar um modelo linearizado, j mostrado na (Eq.4.33):
170
I P = K (t )
De forma que:
VP VO K 2
(Eq.4.52)
VO ( s ) sC O RSE + 1 3 VP2 = 2 k (s) 2 PO K sC O (R EQ + RSE ) + 1
(Eq.4.53)
Entretanto, como as topologias trifsicas permitem maior dinmica para a malha de tenso, em relao ao monofsico, quando utilizado o modelo linearizado deve-se observar a necessidade de limitar a dinmica. Se for necessrio implementar uma malha de tenso com maior dinmica, deve-se utilizar o modelo completo, ou implementar a funo hiperblica (1/x) no sinal de sada da malha de tenso, anulando a nolinearidade. 4.3.5 - Controle do Balano de Tenso Foi visto no captulo 3, na (Eq.3.133) que IN(t) dado por:
I N (t ) = I1 (t ) [1 D1 (t )] + I 2 (t ) [1 D2 (t )] + I 3 (t ) [1 D3 (t )]
Alm disso, a (eq.4.42) mostra que:
(Eq.4.54)
VO VS 1 (t ) = [1 D1 (t )] 2 VO VS 2 (t ) = [1 D2 (t )] 2 V (t ) = [1 D (t )] VO 3 S3 2
(Eq.4.55)
Para a estratgia de controle proposta, sabendo que no h componente de sequncia zero nas tenses controladas VS1(t), VS2(t) e VS3(t), e desprezando a queda de tenso nos indutores de entrada, tem-se:
VO VS 1 (t ) = V1 (t ) = [1 D1 (t )] 2 VO VS 2 (t ) = V2 (t ) = [1 D2 (t )] 2 VO V (t ) = V (t ) = [1 D (t )] 3 3 S3 2
Ou:
(Eq.4.56)
171
2 V1 (t ) [1 D1 (t )] = VO 2 V2 (t ) [1 D2 (t )] = VO 2 V3 (t ) [1 D3 (t )] = VO
(Eq.4.57)
I N (t ) = I1 (t )
2 V1 (t ) VO
+ I 2 (t )
2 V2 (t ) VO
+ I 3 (t )
2 V3 (t ) VO
(Eq.4.58)
Supe-se operao com fator de potncia unitrio, com tenses e correntes perfeitamente senoidais e equilibradas:
V1 (t ) = VP sen( R t ) V2 (t ) = VP sen( R t 120) V3 (t ) = VP sen( R t + 120)

I 1 (t ) = I P sen( R t ) I 2 (t ) = I P sen( R t 120) I 3 (t ) = I P sen( R t + 120)
(Eq.4.59)
2 VP I P I N (t ) = VO
sen( R t ) sen( R t ) + + sen( R t 120) sen( R t 120) + + sen( t + 120) sen( t + 120) R R
(Eq.4.60)
Utilizando identidades trigonomtricas, obtm-se:
I N (t ) =
Ou ainda,:
2 VP I P sen(3 R t ) VO
(Eq.4.61)
I N (t ) =
4 PIN sen(3 R t ) 3 VO
(Eq.4.62)
Ou seja, aplicando a tcnica de autocontrole, e excluindo as componentes de alta frequncia (comutao), a corrente no ponto mdio IN(t), apresenta apenas componente senoidal com frequncia igual a trs vezes a frequncia da rede e com valor mdio nulo. A tcnica de autocontrole apresentada faz com que seja nula a componente de sequncia zero nas tenses controladas VS1(t), VS2(t) e VS3(t). A Fig.4.35 mostra a corrente de entrada I1(t) e a forma de onda de IN(t) obtida, enquanto a Fig.4.36 mostra IN(t) excluindo as componentes de alta frequncia (comutao).
172
Fig.4.35: Corrente de entrada I1(t) e corrente no ponto mdio de sada IN(t).
Fig.4.36: Corrente de entrada I1(t) e corrente no ponto mdio de sada IN(t) filtrada.
O controle da corrente IN(t) pode ser efetuado, sem deformar as correntes de entrada, adicionando componente de sequncia zero s tenses controladas VS1(t), VS2(t) e VS3(t). Para o conversor em questo, a tenso da fonte controlada tem seu mdulo determinado pela razo cclica complementar com que o interruptor comandado, enquanto a polaridade definida pelo sentido da corrente na respectiva fase. Ento, para adicionar componente de sequncia zero, e no deformar as correntes de entrada, basta somar um sinal DN(t) razo cclica se a corrente da respectiva fase for positiva e subtrair se for negativa, sem esquecer de respeitar os limites fsicos para a razes cclicas realmente implementadas. Observando a Fig.4.34, nota-se que no possvel simplesmente somar um sinal contnuo aos sinais de razo cclica, sem extrapolar a regio linear de operao. Conclui-se ento que a ao de controle do balano de tenso, est limitada relao entre a tenso de sada e a tenso de pico de entrada.
173
Para controlar o balano de tenso nos retificadores 3-nveis, utilizando controle analgico e a tcnica de autocontrole, pode-se somar um sinal DN(t) conveniente s amostras de corrente, de forma que no extrapole a regio linear das razes cclicas. 4.3.6 - Especificao e Projeto do Controlador de Tenso Com relao ao circuito de potncia, adota-se como referncia as especificaes apresentadas em [1], para os conversores A e C. Para o conversor B no foi implementado o autocontrole analogicamente. Alm disso, opta-se por utilizar o modelo linearizado para a malha de tenso, obtendo-se uma dinmica semelhante obtida para o monofsico. Entretanto, se for utilizado um Processador Digital de Sinais (DSP), pode-se implementar a funo hiperblica, eliminando a no linearidade e por conseqncia possibilitando uma dinmica bastante superior. Especificaes: VIN=127Vef(fase-neutro) FS= 30kHz Lin= 1mH VO = 450V CO > 80uF FR=60Hz Iin< 10% PIN =PO = 6kW VO < 0,5%
*Devido corrente eficaz que circula no capacitor de sada, necessrio utilizar um banco de
capacitores, com capacitncia total igual a 3mF.
Utiliza-se o modelo linearizado apresentado na (Eq.4.53):
sC O RSE + 1 VO ( s ) 3 VP2 = 2 k (s) 2 PO K sC O (R EQ + RSE ) + 1
(Eq.4.63)
Em regime permanente, o ganho k para a realimentao de corrente ser:
IP =
2 PO VP = VO K 3 VP
K=
3 VP2 2 VO PO
K = 0,018
(Eq.4.64)
Substituindo os dados na (Eq.4.63), desprezando a resistncia srie-equivalente do capacitor de sada, obtm-se:
VO ( s ) sC O RSE + 1 3 VP2 3 180 2 1 = = (Eq.4.65) 2 2 3 k (s) 2 PO K sC O (R EQ + RSE ) + 1 2 6000 0,018 s 3 10 450 2 +1 6000
174
VO ( s ) 25 10 3 = s k ( s) +1 9,87
(Eq.4.66)
Apesar da necessidade de limitar a dinmica, devido utilizao do modelo linearizado, possvel implementar uma dinmica bastante superior implementada para o monofsico, j que este apresenta limitao fsica para a dinmica da malha de tenso, como visto. Desta forma, adota-se um controlador do tipo PI (proporcional-integral), cuja funo de transferncia dada por:
KP s +1 KI KI C ( s ) = K P + = K I s s
(Eq.4.67)
Opta-se por posicionar a freqncia de cruzamento uma dcada acima da freqncia da rede, posicionando o zero do controlador uma dcada abaixo da freqncia de cruzamento:
C = 10 2 60 = 377 0rad / s
Obtm-se assim:
Z =
C
10
= 377 rad / s
(Eq.4.68)
K I = 5,7 e K P = 1,5 10 2
Com os parmetros escolhidos, obtm-se uma margem de fase de 84o.
(Eq.4.69)
Observa-se que, assim como para o monofsico, tambm para as topologias trifsicas, s necessrio projetar o controlador de tenso, j que o ganho da realimentao da malha de corrente determinado diretamente pela varivel de controle da malha de tenso. Alm disso, os indutores em nada interferem no projeto do controlador, podendo o sistema operar, inclusive, com apenas dois indutores, e at mesmo com diferentes indutncias. Deve-se chamar ateno ainda para outra caracterstica dos conversores trifsicos sem neutro: as componentes harmnicas de seqncia zero (componente contnua e harmnicas mltiplas de 3), mesmo quando presentes nas tenses (e consequentemente nas referncias indiretas - de corrente), no se refletem nas correntes. No caso do controle clssico, as harmnicas de seqncia zero, quando presentes nas referncias de corrente, tambm no estaro presente nas correntes, mas podem distorce-las, devido impreciso do modelo.
175
4.3.7 - Resultados de Simulao para o Conversor A A Fig.4.37 mostra as correntes de entrada obtidas, donde se observa o formato senoidal e o equilbrio entre elas. A Fig.4.38 mostra tenso e corrente de entrada para a fase 1, onde se observa o pequeno defasamento, previsto e descrito, decorrente da reatncia dos indutores de entrada, na freqncia da rede.
20A
0A
-20A
2T
Fig. 4.37: Correntes de entrada.

40
20
-20
-40 0
2T
Fig. 4.38: Tenso (dividida por 5, em vermelho) e corrente (em azul) de entrada para a fase 1.
A Fig.4.39 mostra, em detalhe na passagem por zero, a tenso e a corrente de entrada na fase 1, podendo-se observar que no h deformao da corrente.
176
10
-10
T/2
Fig. 4.39: Tenso (em vermelho) e corrente (em azul) de entrada, para a fase 1, em detalhe na passagem por zero.
Para avaliar a resposta dinmica da malha de tenso, foi efetuada uma simulao com variao de carga de 50% da carga nominal para 100%. A Fig.4.40 mostra a tenso de sada, dividindo-se a base de tempo em perodos de rede. A Fig.4.41 mostra a variao da varivel de controle k, que representa o ganho aplicado nas amostras de corrente, para gerar as razes cclicas. A Fig.4.42 mostra as trs correntes de entrada, demonstrando que variam de maneira inversamente proporcional ao ganho k, onde a envoltria representa a variao da potncia instantnea drenada da rede.
500V
475V
450V
425V
400V
2T
3T
4T
5T
6T
7T
8T
9T
10T
Fig. 4.40: Tenso de sada, para um incremento de carga de 100% em t=0.
177
4e-2 3,6e-2
2e-2 1,8e-2
0V
2T
3T
4T
5T
6T
7T
8T
9T
10T
Fig. 4.41: Sinal de controle k, para um incremento de carga de 100% em t=0.

40A
20A
0A
-20A
-40A
2T
3T
4T
5T
6T
7T
8T
9T
10T
Fig. 4.42: Correntes de entrada, para um incremento de carga de 100% em t=0.
178
4.3.8 - Resultados de Simulao para o Conversor C Observando a Fig.4.43 pode-se confirmar a validade do modelo adotado para a malha de controle do balano das tenses de sada, onde se tem um capacitor equivalente, j que a corrente injetada est em quadratura com a tenso.
20
-20
2T
Fig. 4.43: Corrente de entrada para a fase 1 (em vermelho); corrente (filtrada) no ponto mdio do barramento de sada IN(t) (em verde); diferena entre as tenses nos dois capacitores de sada (azul).
3.0V
0V
-3.0V 0
2T
Fig. 4.44: Excluindo as componentes mdias, a tenso sobre capacitor superior (em verde), a tenso sobre o capacitor inferior (em vermelho), a diferena de tenso entre eles (em azul) e a soma (em laranja), que corresponde tenso total de sada.
Da Fig.4.44 observa-se a ondulao nas tenses sobre os capacitores de sada, conseqncia da corrente IN(t), mostrada na Fig.4.43. Esta ondulao, como esperado, senoidal e com freqncia igual a trs vezes a freqncia da rede. Entretanto, observa-se a oposio de fase entre as ondulaes nos dois capacitores de sada, de forma que a
179
diferena entre elas duplicada, mas a soma bastante reduzida. Por conseqncia, esta ondulao de baixa frequncia pouco se reflete na tenso total de sada, ao contrrio do que se observa nos conversores monofsicos. Na Fig.4.45, so apresentadas as trs correntes de entrada, demonstrando o formato senoidal e o equilbrio entre elas.
20A
0A
-20A
2T
Fig. 4.45: Correntes de entrada, para as trs fases.
20
-20
2T
Na Fig.4.46 tem-se tenso e corrente de entrada para a fase 1, onde se pode observar que esto em fase, exceto pelo pequeno defasamento, causado somente pela reatncia dos indutores de entrada, na freqncia da rede, mostrado em detalhe na Fig.4.47.
180
10
-10 T/2
Fig. 4.47: Tenso (em vermelho) e corrente (em azul) de entrada, para a fase 1, em detalhe na passagem por zero.
Por fim, para ilustrar a rejeio s harmnicas de seqncia zero, efetuou-se uma simulao, injetando componente contnua e terceira harmnica, nas tenses de entrada, apresentadas na Fig.4.48. Os parmetros utilizados na simulao so os mesmo j apresentados.
200V
0V
-200V 0 T 2T
Fig. 4.48: Tenses de entrada.
181
25A
0A
-25A
2T
Fig .4.49: Correntes de entrada.

50
25
-25
-50
2T
Apesar das tenses serem adotadas naturalmente pelo sistema, como referncia para as correntes, as componentes harmnicas de seqncia zero so rejeitadas naturalmente, pois o circuito de seqncia zero est aberto, devido ausncia de neutro. Todos os conversores trifsicos sem neutro apresentam esta caracterstica de no apresentar componente de seqncia zero nas correntes de entrada, por isso a anlise apresentada para o conversor C pode ser estendida aos demais. Foi tambm realizada uma simulao para avaliar a dinmica da malha de tenso. Como era esperado, os resultados tambm foram idnticos aos obtidos para o conversor B, mas alguns detalhes sero mostrados. A Fig.4.51 mostra a variao na tenso de sada, a Fig.4.52 mostra as correntes de entrada e a Fig.4.53 mostra a corrente filtrada no ponto mdio do barramento de sada IN(t).
182
500V
475V
450V
425V
400V 0 T 2T 3T 4T 5T 6T 7T 8T 9T 10T
Fig. 4.51: Tenso de sada, para um incremento de carga de 100% em t=0.

40A
20A
0A
-20A
-40A 0 T 2T 3T 4T 5T 6T 7T 8T 9T 10T
Fig. 4.52: Correntes de entrada, para um incremento de carga de 100% em t=0.

20A
0A
-20A 0 T 2T 3T 4T 5T 6T 7T 8T 9T 10T
Fig. 4.53: Corrente, filtrada, no ponto mdio do barramento de sada, para um incremento de carga de 100% em t=0.
183
4.4 - CONCLUSES
Para o conversor boost PFC monofsico, foi visto que a estratgia clssica de controle exige a gerao de uma referncia senoidal para a corrente, utilizando uma amostra da tenso de entrada, ou uma referncia externa. J a estratgia de autocontrole elimina a necessidade desta referncia, fazendo com que a corrente siga o formato da tenso de entrada. Alm disso, a estratgia clssica no inclui a tenso de entrada em seu modelo, tratando-a como perturbao. Pelo fato do modelo ser pouco preciso, necessrio utilizar controladores diferentes dos projetados para este modelo, onde um controlador proporcional seria suficiente para garantir corrente de boa qualidade. Entretanto, necessrio utilizar ao menos um controlador do tipo PI (proporcional-integral), onde o integrador deve garantir o posicionamento em um ponto de operao, para anular a perturbao da tenso de entrada. A estratgia de autocontrole utiliza um modelo mais preciso para grandes sinais, no aproximado para pequenos sinais. No trata a tenso de entrada como perturbao, mas a utiliza convenientemente como referncia. Por isso, um controlador proporcional garante bons resultados, alm de tornar o sistema mais robusto e menos suscetvel a rudos. Foi visto ainda, no captulo 1, que se a tenso de entrada for distorcida, melhor para o sistema eltrico que a corrente siga seu formato, ao invs de apresentar formato perfeitamente senoidal, favorecendo mais uma vez a tcnica apresentada, que toma naturalmente a tenso de entrada como referncia. Para a malha de tenso, observa-se uma relao inversa (hiperblica) entre o ganho da realimentao e a amplitude da corrente. Entretanto, para a dinmica usual, a utilizao de um modelo linearizado no compromete a resposta dinmica, se comparada estratgia clssica de controle. A tcnica de autocontrole pode ser utilizada para controlar a corrente de entrada do Boost PFC monofsico ou dos retificadores PWM trifsicos, mas tambm pode ser aplicada a outros conversores estticos, e possivelmente em outros sistemas. Ainda, para o controle do balano de tenso nos retificadores PWM trifsicos 3nveis, ao utilizar a tcnica de autocontrole para controlar as correntes de entrada, possvel uma ao direta nas razes cclicas. Foi demonstrado tambm, por simulao, que a presena, nas tenses de entrada, de componentes de seqncia zero (componente contnua e harmnicas mltiplas de trs), no se reflete nas correntes.
184
A estratgia de autocontrole das correntes robusta e estvel para operao como retificador, mas para as topologias bidirecionais, no possvel utilizar esta estratgia para oper-los como inversor. Isto porque seria necessrio inverter o sinal do ganho da realimentao, o que levaria o sistema instabilidade. Analisando o lugar das razes, em malha aberta, o sistema apresenta um nico plo, sobre o eixo real, no semi-plano esquerdo, o que garante que uma realimentao proporcional, com ganho positivo, manter o sistema sempre estvel. Finalmente, deve-se lembrar da limitao na freqncia de comutao, que pode ser modelada por um atraso de transporte, onde a dinmica da malha de corrente determina a freqncia de comutao mnima. Esta caracterstica inerente modulao PWM, todavia no controle clssico esta limitao muito mais acentuada.
Captulo 5 Autocontrole Associado Modulao Vetorial para Retificadores PWM Trifsicos
185
CAPTULO 5
5 - AUTOCONTROLE ASSOCIADO MODULAO VETORIAL PARA RETIFICADORES PWM TRIFSICOS
5.1 - INTRODUO
A modulao vetorial consiste de uma tcnica de modulao que pode ser empregada para comandar diversos conversores, desde inversores e retificadores PWM, at filtros ativos, comumente em topologias trifsicas. Sua utilizao pode trazer diversas vantagens, como reduo nos esforos dos elementos do conversor, melhor aproveitamento do prprio conversor, melhora na dinmica do controle, dentre outras. Entretanto, deve ficar clara a independncia dos conceitos de controle e modulao, uma vez que possvel associar diferentes estratgias de controle com diferentes estratgias de modulao, dependendo da aplicao. Alm disso, costuma-se associar a utilizao da modulao vetorial com a necessidade de empregar processadores digitais de sinal (DSPs). Isto tambm no verdadeiro, pois a modulao vetorial pode tambm ser utilizada como ferramenta de anlise, definindo estratgias timas de modulao, que podem ser empregadas utilizando circuitos analgicos. Na verdade, a modulao vetorial foi concebida para o controle de motores de induo trifsicos, utilizando inversores. E como diz o prprio nome, consiste na representao em forma de vetores, das variveis do sistema. Todavia, comum associar esta representao vetorial transformaes que auxiliam a anlise, como a transformao de Clark (0), a transformao de Park (dq0), dentre outras. De fato, uma das principais vantagens da representao vetorial est concentrada exatamente na possibilidade de se utilizar tais transformaes, pois facilitam a visualizao de diversas caractersticas do sistema. Neste captulo ser apresentada a aplicao do autocontrole, associado modulao vetorial, para controlar as correntes de entrada nos retificadores PWM trifsicos. Alm disso, no ser apresentada a implementao da malha de tenso, uma vez que pode ser feita de maneira idntica apresentada no captulo anterior, atuando-se simplesmente sobre o ganho k.
186
5.2 - PRINCPIOS TRIFSICOS
DA
REPRESENTAO
VETORIAL
EM
SISTEMAS
5.2.1 - Sistemas Trifsicos em Estrela com Neutro Inicialmente, a modulao vetorial parte da representao vetorial das variveis de interesse do sistema, ou seja, representa em um vetor IRn n variveis de interesse para um determinado sistema. Como o objetivo da anlise, neste momento, est focado na modulao vetorial de retificadores trifsicos, inicia-se o estudo a partir um sistema trifsico genrico, onde as fontes de alimentao e as cargas esto ligadas em estrela, com neutro, como mostra a Fig.5.1.
V1 (t )
I1 (t ) Z1
V2 (t )
I 2 (t ) Z2
V3 (t )
I 3 (t ) Z3
Fig. 5.1: Sistema trifsico com neutro.
Desta forma, as correntes so definidas pelas tenses de alimentao e pelas impedncias das cargas. Tomando as correntes como as variveis de interesse, definese o vetor corrente por:
I 1 (t ) = I 2 (t ) I 3 (t )
(Eq.5.1)
Assim, o vetor corrente pertence ao IR3 ( I IR 3 ), onde cada eixo de coordenadas corresponde corrente em uma das fases. Alm disso, a partir do circuito da Fig.5.1, observa-se que as correntes so definidas pela (Eq.5.2).
187
1 I1 (t ) = V1 (t ) Z1 1 V2 (t ) I 2 (t ) = Z2 1 V3 (t ) I 3 (t ) = Z3
(Eq.5.2)
Podem-se representar tambm as tenses na forma de um vetor tenso. Obtmse ento o vetor corrente em funo do vetor tenso:
1 I1 (t ) Z1 I (t ) = 0 2 I 3 (t ) 0
0 1 Z2 0
0 V1 (t ) 0 V2 (t ) V3 (t ) 1 Z3
(Eq.5.3)
Definindo a origem dos vetores na origem do eixo de coordenadas, pode-se representa-los pontualmente no espao. Alm disso, para facilitar a visualizao, definem-se limites mximos e mnimos para as correntes:
I P I1 (t ), I 2 (t ), I 3 (t ) I P
(Eq.5.4)
Desta maneira, representando espacialmente, o vetor corrente estar contido no cubo definido pela (Eq.5.4), podendo seguir qualquer trajetria dentro destes limites, como mostra a Fig.5.2.
I2(t) IP IP
IP
IP
I1(t)
IP I3(t)
IP
Fig.5.2: Representao espacial do vetor corrente, limitando suas amplitudes.
188
Da mesma forma, o vetor tenso (que determina o vetor corrente, como mostra a (Eq.5.3)) tambm pertence ao IR3, podendo, teoricamente, seguir qualquer trajetria. Ao se estabelecer limites para as correntes, diretamente limita-se tambm o vetor tenso. 5.2.2 - Sistemas Trifsicos em Estrela sem Neutro Para analisar este caso, adota-se o circuito genrico mostrado na Fig.5.3, onde as fontes de alimentao e as cargas esto ligadas em estrela, mas sem neutro.
V1 (t )
I1 (t ) Z1
V2 (t )
I 2 (t ) Z2
V3 (t )
I 3 (t ) Z3
Fig.5.3: Circuito genrico para um sistema trifsico em estrela sem neutro.
Como visto, ao se representar vetorialmente trs variveis independentes, obtm-se um vetor IR3. Entretanto, observa-se que a ausncia do neutro estabelece uma relao entre as correntes, definida por:
I1 (t ) + I 2 (t ) + I 3 (t ) = 0
Desta forma, analisando o circuito da Fig.5.3, obtm-se:
(Eq.5.5)
V1 (t ) V2 (t ) = Z 1 I 1 (t ) Z 2 I 2 (t ) V2 (t ) V3 (t ) = Z 2 I 2 (t ) Z 3 I 3 (t ) I (t ) + I (t ) + I (t ) = 0 2 3 1
(Eq.5.6)
1 1 0 V1 (t ) Z 1 0 1 1 V (t ) = 0 2 0 0 0 V3 (t ) 0
0 Z2 0
0 1 1 0 I 1 (t ) 0 0 1 1 I 2 (t ) 1 I 3 (t ) Z 3 1 1
(Eq.5.7)
A (Eq.5.5) define um plano no IR3, sobre o qual o vetor corrente estar contido. A trajetria do vetor corrente passa a estar restrita a um novo espao, agora do IR2, contido no espao do IR3 original. Novamente, para facilitar a visualizao, so adotados limites de amplitude para as correntes, conforme definido pela (Eq.5.4). Desta forma, o vetor corrente passa a estar contido no plano mostrado na Fig.5.4.
189
I2(t) IP IP
IP
IP
I1(t)
IP I3(t)
IP
Fig.5.4: Representao espacial do domnio do vetor corrente, sem neutro, limitando suas amplitudes.
Neste momento j possvel visualizar um esboo de uma figura bastante comum na literatura, em se tratando de modulao vetorial: o hexgono regular. necessrio lembrar, no entanto, que a limitao apresentada, restringindo a trajetria do vetor ao plano mostrado na Fig.5.4 (hexgono), se refere apenas ao vetor corrente, uma vez que no h nenhuma limitao fsica para o vetor tenso. Apesar do vetor corrente estar restrito ao plano mostrado na Fig.5.4, o vetor tenso no estar. O vetor corrente passa a ser controlado pela projeo perpendicular do vetor tenso, sobre o plano das correntes. Desta forma, para facilitar a anlise destes sistemas, pode-se utilizar mudanas de base convenientes, onde dois eixos da nova base do IR3 estejam sobre o plano do vetor corrente, e o terceiro perpendicular. Um exemplo a transformao 0, que consiste em uma mudana de base conveniente, onde os eixos e encontram-se sobre o plano das correntes e so perpendiculares entre si, e o eixo 0 perpendicular ao plano das correntes, como mostra a Fig.5.5. A matriz A-1 que opera a transformao de Clark, e a matriz A que opera a transformao inversa, so mostradas na (Eq.5.8) e Eq.5.9). Pode-se observar que, como se trata de uma transformao ortogonal, a matriz inversa igual matriz transposta.
190
1 / 2 1/ 2 1/ 2 1/ 2 2 2 1 / 2 A = cos(0) cos(120) cos( 120) A = 3 3 sen (0) sen (120) sen ( 120) 1 / 2
1
cos( 120)
cos(120)
cos(0)
sen (0) sen(120) (Eq.5.8) sen ( 120)
A 1 =
2 3
1 2 1 0
1 2 1 2 3 2
1 2 1 A= 2 3 2
I2(t) IP
2 3
1 2 1 2 1 2
1 1 2 1 2
0 3 2 3 2
(Eq.5.9)
IP
IP I1(t)
IP
IP I3(t)
IP
Fig.5. 5: Representao da nova base definida, pela transformao de Clark, sobre o plano das correntes.
Como visto, o vetor corrente, pertencente ao IR3 est restrito ao plano apresentado, ou seja, a um sub-espao do IR2. J o vetor tenso no apresenta qualquer restrio fsica. Entretanto, quando a corrente est restrita a este plano, a componente de seqncia 0 do vetor tenso no gera qualquer efeito sobre as correntes. Isto significa que apenas a projeo ortogonal do vetor tenso, sobre o plano que restringe as correntes, gera efeito sobre as correntes. Para ilustrar esta caracterstica, supe-se inicialmente o circuito com neutro, apresentado na Fig.5.1, supondo ainda que as tenses no apresentem componente de seqncia zero, ou seja, a soma das trs tenses nula. Resolvendo as equaes do circuito, pode-se observar que no h circulao de corrente pelo neutro. Adicionam-se ento trs fontes de tenso VX, de igual valor, nas trs fases, como mostra a Fig.5.6a. Desta forma, a soma das tenses sobre as cargas deixa de ser nula, ou seja, adiciona-se componente de seqncia zero.
191
Entretanto, como as fontes apresentam valores iguais, h um curto-circuito virtual. Pode-se ento representa-las por uma nica fonte, como mostra a Fig.5.6b.
V1 (t )
I1 (t ) Z1
VX - + VX - + VX - +
V1 (t )
I1 (t ) Z1
V2 (t )
I 2 (t ) Z2
V2 (t )
I 2 (t ) Z2
VX - +
V3 (t )
I 3 (t ) Z3
V3 (t )
I 3 (t ) Z3
Fig.5.6: Sistema trifsico com neutro, adicionando componentes de seqncia zero na tenso.
Se o sistema original apresenta componente de seqncia zero, pode-se representar as fontes por duas em srie-equivalente, a primeira subtraindo a componente de seqncia zero, e a segunda representando a componente de seqncia zero. Ento, a partir da Fig.5.6, observa-se que ao retirar o neutro, a fonte VX estar flutuando, no havendo caminho para circulao de corrente sobre ela. Por este motivo, em sistemas sem neutro, a projeo do vetor tenso sobre o plano das correntes o que determina as correntes, ou seja, a componente de seqncia zero das tenses no afeta as correntes. Por este motivo, em conversores sem neutro, pode-se injetar harmnicas de seqncia zero (nvel DC, 3a harmnica, 6a harmnica, etc.), s tenses geradas pelo conversor, e at mesmo s referncias de corrente, sem deformar as correntes. A Fig.5.7 apresenta a viso do plano das correntes, havendo limitao de amplitude. Observa-se que, sendo as correntes perfeitamente senoidais, a trajetria do vetor corrente sobre este plano corresponde a uma circunferncia perfeita, onde a velocidade do vetor definida pela freqncia das senides.
192
Fig.5.7: Viso de perfil, do plano das correntes, com limitao de amplitude.
Ainda, conforme apresentado em [1], pode-se aplicar tambm a transformao de Park, a qual consiste em fazer com que o eixo de referncia gire com velocidade constante. Esta uma ferramenta bastante til no somente para anlise e controle de mquinas eltricas, mas tambm para conversores trifsicos, podendo-se definir a velocidade do eixo de referncia em funo da freqncia da rede, de forma que se obtenha um sistema CC equivalente ao sistema CA trifsico original.
5.3 - AUTOCONTROLE E MODULAO VETORIAL PARA O CONVERSOR A

5.3.1 - Anlise do Conversor e Vetores Disponveis O conversor CA-CC trifsico bidirecional, apresentado e definido como conversor A na Fig.3.2 mostrado novamente na Fig.5.8. A partir dos estados topolgicos e de seus circuitos equivalentes, apresentados respectivamente na Fig.3.3 e na Fig.3.4, observa-se que o conversor pode ser representado pelo circuito equivalente da Fig.5.9, onde os valores das tenses nas fontes controladas so definidos pelo conversor, atravs da posio dos interruptores.
193
S1
D1
S2
D2
S3
D3 + Vo
S4 D4
S5 D5
S6 D6
La + Va
Lb + Vb
Lc + Vc
Fig.5.8:Conversor A, CA-CC PWM trifsico, sem neutro, 2 nveis e bidirecional.
V1 (t ) V 2 (t ) V3 (t )
L1 L2 L3
VS 1 (t ) + VS 2 (t ) + VS 3 (t ) +
Fig.5.9:Circuito equivalente visto a partir da entrada.
Idealmente, as tenses da rede so perfeitamente senoidais e equilibradas, no apresentando componente de seqncia zero, de forma que o vetor tenso se encontra sobre plano das correntes, descrevendo uma trajetria circular. As tenses sobre os indutores so determinadas pela diferena entre as tenses de entrada e as tenses geradas pelo conversor. Na prtica, a amplitude das tenses sobre os indutores muito pequena se comparada amplitude das tenses da rede. Assim a projeo sobre o plano das correntes, do vetor tenso gerado pelo conversor, segue aproximadamente o vetor tenso da rede. Ento, a partir dos circuitos equivalentes apresentados na Fig.3.4 para o conversor A, podem ser obtidos os vetores possveis para as tenses controladas, geradas pelo conversor. Como visto no captulo trs, o conversor bidirecional apresenta como caracterstica o fato de que as tenses geradas pelo conversor dependem apenas da posio dos interruptores.
194
A Tab.5.1 mostra, a partir da posio dos interruptores, as tenses geradas em cada brao, sua projeo no plano das correntes, aplicando transformao de Clark e representando em coordenadas polares, e a componente de seqncia zero.
Tab.5.1: Vetores gerados pelo conversor A. Tenses geradas Representao vetorial, Posio dos em cada brao aplicando a transf. de Clark Interruptores do conversor e repres em coord. polares Componente de seqncia zero
Vetor
V0 V1 V2 V3 V4 V5 V6 V7
(0,0,0) (1,0,0) (1,1,0) (0,1,0) (0,1,1) (0,0,1) (1,0,1) (1,1,1)
VO (0,0,0) VO (1,0,0) VO (0,0,1) VO (0,1,0) VO (1,0,0) VO (0,0,1) VO (0,1,0) VO (0,0,0)
00
2 6 2 6 2 6 2 6
0 60
VO
VO
1 3 1 3 1 3 1 3 1 3 1 3
120 180
VO
VO
2 240 6 2 6
300
VO
VO
0
00
Obs.: Posio do interruptor em 0 representa interruptor inferior comandado a conduzir e superior bloqueado, e vice-versa.
A Fig.5.10 apresenta, em preto a representao pontual dos vetores de comando, em vermelho a representao pontual dos vetores tenso gerados e em azul a representao pontual da projeo perpendicular dos vetores tenso sobre o plano das correntes.
195
1 0.5 0 -0.5
-1 1 0.5 0 -0.5 -1 -1 -0.5 0.5 0 1
Fig.5.10: Representao pontual dos vetores tenso gerados pelo conversor A, bem como suas projees perpendiculares sobre o plano das correntes.
A Fig.5.11 mostra, em azul a representao em coordenadas polares, das projees perpendiculares sobre o plano das correntes, da tenses geradas pelo conversor; e em vermelho os vetores de comando para os interruptores, Sero tambm desconsideradas as componentes de alta freqncia (freqncia de comutao) nas tenses geradas pelo conversor (tambm denominado valores mdios instantneos). Isto significa que no so considerados todos os vetores gerados dentro de um perodo de comutao, mas apenas o vetor equivalente, resultante da combinao dos vetores gerados. Ento, da combinao linear ponderada dos vetores possveis, obtm-se o vetor equivalente definido pelas (Eq.5.10) e (Eq.5.11). Representando graficamente a projeo do vetor equivalente, sobre o plano das correntes, observa-se que ele estar contido no hexgono da Fig.5.11, cujos vrtices correspondem s projees dos vetores realizveis fisicamente. Os vetores tenso so indicados em azul e os vetores de comando dos interruptores so indicados em vermelho.
196
D0 (t ) V0 + D1 (t ) V1 + D2 (t ) V2 + D3 (t ) V3 + V EQ = + D4 (t ) V4 + D5 (t ) V5 + D6 (t ) V6 + D7 (t ) V7
(Eq.5.10)
Onde o ndice Di(t) representa a porcentagem do perodo de comutao em que o vetor Vi ser aplicado. Desta forma, tem-se logicamente as limitaes impostas pelas expresses da (Eq.5.11) e (Eq.5.12), que limitam a amplitude deste vetor equivalente.
D0 (t ) + D1 (t ) + D2 (t ) + D3 (t ) + D4 (t ) + D5 (t ) + D6 (t ) + D7 (t ) = 1 0 D0 (t ), D1 (t ), D2 (t ), D3 (t ), D4 (t ), D5 (t ), D6 (t ), D7 (t ) 1
VO 2 120 6 (0,1,0) VO 2 60 6 (1,1,0)
(Eq.5.11) (Eq.5.12)
VO
2 180 6 (0,1,1)
00 (0,0,0) (1,1,1)
R = VO
2 2 VO 2 0 6 (1,0,0)
VO
2 240 6 (0,0,1)
VO
2 300 6 (1,0,1)
Fig.5.11: Representao vetorial dos vetores tenso gerados pelo conversor(em azul), vetores de comando (em vermelho), o espao possvel para o vetor tenso equivalente gerado pelo conversor(hexgono), e da mxima circunferncia inscrita ao hexgono, para o conversor A.
Ento, a partir da Fig.5.11, observa-se que o raio mximo para uma circunferncia inscrita no hexgono de VO
2 . Esta caracterstica importante, pois 2
para um sistema trifsico equilibrado, o vetor tenso de entrada descreve uma trajetria circular, quando refletido perpendicularmente ao plano das correntes. Assim, sejam as tenses da rede definidas pela (Eq.5.15).
V1 (t ) = V P sen(t ) V2 (t ) = V P sen(t 120) V (t ) = V sen(t + 120) P 3
(Eq.5.13)
197
O vetor tenso de entrada, projetado sobre o plano das correntes, aplicando transformao 0, dado por:
V IN =
1 1 2 2 3 3 0 2
1 sen(t ) 2 V sen(t 120) 3 P sen(t + 120) 2
(Eq.5.14)
V IN = VP
3 2
sen(t ) 3 j( 90t ) Coord . Polares VIN = VP 2 e cos(t )
(Eq.5.15)
Ento, da (Eq.5.15) observa-se que o vetor tenso da rede descreve uma trajetria circular, com velocidade definida pela freqncia da rede, com mdulo igual a
VP
3 , e com ngulo inicial de 90o (depende da referncia adotada). 2

Este atraso entre o vetor tenso e o incio do perodo da rede deve-se apenas
notao utilizada, que toma como referncia cossenos ao invs de senos, mas no prejudica em nada a anlise. A partir do modelo equivalente da Fig.5.9, e analogamente ao observado para o boost pfc monofsico, a tenso aplicada sobre os indutores de entrada dada pela diferena entre a tenso da rede (de alimentao) e a tenso gerada pelo conversor. Considerando que a queda de tenso sobre os indutores de entrada possa ser desprezada, frente amplitude das tenses de entrada, ento o vetor tenso equivalente gerado pelo conversor deve seguir o vetor tenso de entrada. Sendo as tenses de entrada equilibradas, conforme definido pela (Eq.5.13), ento as duas circunferncias devem apresentar ao menos o mesmo raio, ou seja:
VO
2 3 > VP 2 2
VO > V P 3
(Eq.5.16)
5.3.2 - Implementao do Vetor Tenso Equivalente De acordo com a (Eq.5.10), o vetor tenso equivalente gerado pelo conversor, para um perodo de comutao, determinado pela combinao linear ponderada dos vetores efetivamente impostos pelo conversor. Desta forma, observando a Fig.5.11, possvel concluir que a maior amplitude para o vetor tenso equivalente obtida implementando-se os vetores disponveis mais prximos a ele. Entretanto, se o raio da circunferncia que descreve a trajetria do vetor tenso de entrada, for menor que o raio da mxima circunferncia inscrita ao hexgono
198
domnio do vetor tenso equivalente gerado pelo conversor, ento podem ser utilizados vrios dos vetores disponveis, ou at mesmo todos. Como o objetivo deste trabalho est focado na tcnica de autocontrole vetorial das correntes de entrada, e no na otimizao da seqncia de vetores implementados, opta-se pela estratgia mais simples encontrada na literatura, utilizando-se apenas os dois vetores adjacentes ao vetor equivalente que se deseja implementar, alm dos dois vetores nulos. Define-se ento seis regies de operao para o conversor, definidos pelos vetores factveis pelo conversor, como mostra a Fig.5.12.
VO 2 120 6 (0,1,0) VO 2 60 6 (1,1,0)
REGIO 2
REGIO 3
VO 2 180 6 (0,1,1) 00 (0,0,0) (1,1,1)
REGIO 1
2 0 6 (1,0,0)
REGIO 4
REGIO 6
REGIO 5
VO
2 240 6 (0,0,1)
VO
2 300 6 (1,0,1)
Fig.5.12: Vetores disponveis e setores de operao.
Define-se ento a seqncia de vetores para o setor genrico, como ilustra a Fig.5.13, para posteriormente estender a anlise aos demais setores.
VB
DB VB 60
VEQ
DA VA VA
Fig.5. 13: Setor genrico, delimitado por dois vetores tenso factveis pelo conversor.
199
Tem-se, desta forma:
VA = VO VB = VO
Logo:
2 0 6 2 60 6
(Eq.5.17) (Eq.5.18)
VEQ = VEQ = VEQ [cos( ) + j sen( )]

E:
(Eq.5.19)
V EQ = VO
2 6
[D A (t ) + DB (t ) cos(60)] + j DB (t ) VO
2 6
sen(60) (Eq.5.20)
V EQ =
VO 6
[2 D A (t ) + DB (t )] + j
VO 2
DB (t )
(Eq.5.21)
Igualando a parte real e a parte imaginria da (Eq.5.19) e da (Eq.5.20):
VO 6 [2 DA (t ) + DB (t )] = VEQ cos( ) VO D (t ) = V sen( ) B EQ 2

Logo:
(Eq.5.22)
6 VEQ cos( ) 2 VEQ sen( ) D (t ) = A 2 VO 2 VEQ sen( ) DB (t ) = VO
(Eq.5.23)
Naturalmente, deve-se respeitar a limitao fsica imposta pela (Eq.5.11), ou seja:
DA (t ) + DB (t ) 1
(Eq.5.24)
Isto porque DA(t) e DB(t) representam a porcentagem do perodo de comutao em que o respectivo vetor implementado. Alm disso, quando D A (t ) + D B (t ) < 1 , o restante do perodo de comutao preenchido pelos dois vetores nulos disponveis, de forma que a porcentagem do perodo de comutao em que so implementados vetores nulos, definida pela (Eq.5.25).
200
D0 (t ) = 1 DA (t ) DB (t )
(Eq.5.25)
Ento, se V EQ = V EQ , pode-se generalizar a anlise para todas as regies, de forma que a i-sima regio definida pelas (Eq.5.26) e (Eq.5.27).
(i 1) 60 i 60
i = 1, 2, 3, 4, 5, 6
Assim, genericamente:
(Eq.5.26) (Eq.5.27)
D A (t ) = Di (t ) DB (t ) = Di +1 (t )
(Eq.5.28)
Desta forma, a partir da (Eq.5.23), para a regio i, so utilizados, alm dos vetores nulos, os vetores i e i+1 (na regio 6 so utilizados os vetores 6 e 1, fechando o ciclo), cuja porcentagem do perodo de comutao em que so implementados definida pela (Eq.5.29).
2 VO 6 VEQ cos( [(i 1) 60]) 2 VEQ sen( [(i 1) 60]) D (t ) = 0 2 VO 6 VEQ cos( [(i 1) 60]) 2 VEQ sen( [(i 1) 60]) (Eq.5.29) Di (t ) = 2 VO 2 VEQ sen( [(i 1) 60]) Di +1 (t ) = VO
A tab.5.2 mostra a seqncia de vetores implementados para cada uma das seis regies ilustradas na Fig.5.12, e a tab.5.3 mostra o tempo de durao para cada vetor implementado, onde TS corresponde ao perodo de comutao.
Tab.5.2: Seqncia de vetores para os seis setores.
Regio 1 2 3 4 5 6
Condio
Seqncia de Vetores
0 60 60 120
120 180
V0 V1 V2 V7 V2 V1 V0 V0 V2 V3 V7 V3 V2 V0 V0 V3 V4 V7 V4 V3 V0 V0 V4 V5 V7 V5 V4 V0 V0 V5 V6 V7 V6 V5 V0 V0 V6 V1 V7 V1 V6 V0
180 240 240 300

300 360
201
Tab.5.3: Tempo de durao dos vetores para a regio i.
V0
D0 (t ) Ts 4
Vi
Di (t ) Ts 2
Vi +1
Di +1 (t ) Ts 2
V7
D0 (t ) Ts 2
Vi +1
Di +1 (t ) Ts 2
Vi
Di (t ) Ts 2
V0
D0 (t ) Ts 4
5.3.3 - Aplicao do Autocontrole Para aplicar o autocontrole, deve-se lembrar que a corrente sobre o indutor definida pela integral da tenso aplicada sobre ele, de forma que o vetor corrente para o conversor dado pela (Eq.5.19).
I =
1 VIN VEQ L
(Eq.5.30)
Onde VIN e VEQ representam as projees, respectivamente, do vetor tenso da rede de alimentao e do vetor tenso equivalente gerado pelo conversor. Ento, de maneira anloga ao autocontrole aplicado ao boost pfc monofsico, define-se o vetor tenso equivalente, gerado pelo conversor, como sendo igual ao vetor corrente amostrado, exceto por uma constante k. Obtm-se desta forma:
VEQ = k I
I =
1 VIN k I L
d I = VIN k I dt
(Eq.5.31)
Assim, a derivada do vetor corrente definida pela diferena entre o vetor tenso da rede e o produto da constante k pelo vetor corrente, de maneira anloga ao autocontrole aplicado ao boost pfc monofsico. Observa-se que, se o vetor corrente ultrapassar o vetor tenso, a derivada de corrente negativa, ou seja, imposta no sentido oposto, e vice-versa. Pode-se fazer uma analogia com um sistema fsico, composto por duas barras girantes, cada uma com uma das extremidades fixadas sobre um mesmo eixo, sendo que uma delas ligada ao eixo de um motor, girando com velocidade constante. Liga-se ento as duas barras entre si atravs de uma mola perfeitamente linear, como mostra a Fig.5.14. Assim, quanto maior a distenso da mola, maior ser a fora exercida por ela. Em regime permanente, a mola apresenta a distenso exata para garantir a fora necessria ao movimento da segunda barra, com velocidade constante. Nota-se ainda que, quanto maior a inrcia (carga) da segunda barra, maior ser a distenso da mola em regime permanente, ou seja, maior a abertura angular entre as duas barras. A Fig.5.14 ilustra o sistema fsico anlogo. Observa-se um sistema bastante estvel e robusto
202
Fig.5.14: Sistema fsico anlogo ao autocontrole com modulao vetorial.
Retornando da analogia ao sistema eltrico, o autocontrole corresponde mola que liga as duas barras. Onde a barra girante corresponde ao vetor tenso da rede, e a barra puxada por ela corresponde ao vetor corrente. A abertura entre o vetor tenso e o vetor corrente, corresponde ao defasamento entre a tenso e a corrente, e definida pela indutncia de entrada. Ou seja, o ngulo da carga equivalente, formada pela indutncia de entrada e pela resistncia equivalente representada pelo conversor. Sob outra tica, esta abertura corresponde diferena entre o vetor tenso de entrada e o vetor tenso gerado pelo conversor, gerando o vetor tenso sobre os indutores de entrada, necessrio para impor o vetor das correntes de entrada, que definem a transferncia de potncia para a carga, em regime permanente. Foram efetuadas simulaes, utilizando o software PSpice, empregando o autocontrole, associado modulao vetorial, para o conversor A, mostrado na Fig.5.8, para uma tenso de entrada de 220V(eficaz-fase) 60Hz e uma potncia total de 15kW, tenso de sada igual a 600V, com indutores de entrada de 500uH. A Fig.5.15 mostra a implementao do autocontrole associado modulao vetorial, para o conversor A. O projeto do controlador de tenso no mostrado, j que idntico ao apresentado no captulo 4. O sinal de controle k(t), proveniente da malha de tenso, multiplicado pelo vetor corrente de entrada, o que determina diretamente o vetor tenso equivalente que deve ser gerado pelo conversor. Desta forma, a partir da seqncia de vetores pr-determinada, so definidas as ordens de comando para os interruptores do conversor.
203
S1
D1
S2
D2
S3
D3
+ VO
S4 D4 S5 D5 S6 D6
CO
RO
L1
L2
L3
MODULAO VETORIAL
+ V1 -
+ V2 I3 I2 I1
+ V3 V E T O R
VEQ = k I kI I
X
VO (t )
VERRO
VO _ REF
Fig.5.15: Implementao do autocontrole associado modulao vetorial, para o conversor A.
A Fig.5.16 mostra a trajetria do vetor corrente (multiplicado pela constante de autocontrole k, que corresponde trajetria do vetor tenso gerado pelo conversor) e a trajetria do vetor tenso de entrada, aplicando transformao de Clark e representando em coordenadas polares.
VEQ = k I
VIN
Fig.5.16: Trajetria do vetor tenso de entrada (em vermelho) e do vetor corrente vezes k (em azul).
A Fig.5.17 mostra as tenses e as correntes de entrada para as trs fases, em regime permanente.
204
100
50
-50
-100
Fig.5.17: Tenses e correntes de entrada, para o conversor A, aplicando autocontrole associado modulao vetorial.
Observa-se que as correntes seguem o formato das tenses, sem distoro na passagem por zero, e com defasamento imperceptvel entre elas. Para calcular o defasamento entre tenso e corrente, inicialmente determina-se a resistncia equivalente por fase, que pode ser calculada por:
2 3 Vef
REQ =
PO _ 3
3 220 2 = 9,68 15 10 3
(Eq.5.32)
A reatncia equivalente dada por:
X EQ = L = 2 60 500 10 6 = j 0,188
A impedncia equivalente :
(Eq.5.33)
Z EQ = REQ + X EQ = 9,68 + j 0,188 = 9,681,11
(Eq.5.34)
Observa-se ento, que em regime permanente, o vetor corrente estar atrasado aproximadamente 1,11o em relao ao vetor tenso, ou seja, em cada fase, a corrente estar atrasada 1,11o em relao tenso. Ainda, para ilustrar a estratgia de modulao adotada, a Fig.5.18 mostra, para as 6 regies definidas na Fig.5.12, as curvas com as porcentagens do perodo de comutao em que so aplicados os vetores genricos Vi e Vi +1 , bem como os vetores nulos V0 e V7 , definidos respectivamente por, DA(t), DB(t) e D0(t), onde V0 e V7 so aplicados simetricamente (D0(t)/2). Nota-se logicamente a simetria para cada regio de 60o. Adicionalmente, a soma das trs variveis sempre unitria. A Fig.5.19 mostra a porcentagem do perodo de comutao em que cada um dos 7 vetores disponveis aplicado, para cada regio de operao (definida na Fig.5.12).
205
50% 0 50% 0
D A (t ) V A
DB (t ) VB
50% 0
D0 (t ) V0 + V7
Regio 1
Regio 2
Regio 3
Regio 4
Regio 5
Regio 6
Fig.5.18: Tempo percentual de aplicao dos vetores genricos.
10% 0 50% 0 50% 0 50% 0 50% 0 50% 0 50% 0 10% 0 Regio 1 Regio 2 Regio 3 Regio 4 Regio 5 Regio 6
V0
V1
V2
V3
V4
V5
V6
V7
Fig.5.19: Tempo percentual de aplicao para cada vetor disponvel, nas 6 regies.
206
Ainda, da Fig.5.19, observa-se que, quanto maior a relao entre a tenso de sada V0 e a tenso de pico da rede VP, maior ser o tempo de aplicao dos vetores nulos, e menor o tempo de aplicao dos demais vetores. Assim, o limite de operao do conversor ocorre quando as curvas de aplicao de V0 e V7 , tocam o zero, que ocorre idealmente quando a tenso de sada igual tenso de pico de linha da rede de alimentao, correspondendo ao raio mximo da esfera inscrita no hexgono (Fig.5.11). A Fig.20 mostra a porcentagem de um perodo de comutao, em que o interruptor superior de cada brao mantido fechado, e o inferior aberto. Logicamente, a curva complementar a 1 mostraria a situao inversa, onde o interruptor inferior fechado e o superior aberto.
0 da rede
50% 0 50% 0 50% 0
%-S1-Fechado %-S4-Aberto
%-S2-Fechado %-S5-Aberto
%-S3-Fechado %-S6-Aberto Regio 1 Regio 2 Regio 3 Regio 4 Regio 5 Regio 6
Fig.5.20: Porcentagem do perodo de comutao em que o interruptor superior est fechado e o inferior aberto, para os trs braos, nas 6 regies.
Observa-se ainda que, pela notao utilizada, o incio da regio 1 no corresponde ao incio do perodo da rede. H um defasamento de 90o entre elas. Na realidade, no incio do perodo da rede, o vetor tenso da rede apresenta ngulo de -90o, como mostra a Fig.5.21.
REGIO 2
REGIO 3
REGIO 1
REGIO 4
REGIO 6
REGIO 5
VEQ0
Fig.5.21: Vetor tenso da rede, no incio do perodo da rede.
207
5.4 - AUTOCONTROLE E MODULAO VETORIAL PARA O CONVERSOR B

5.4.1 - Anlise do Conversor e Vetores Disponveis O conversor CA-CC trifsico unidirecional, apresentado e definido como conversor B na Fig.3.5 mostrado novamente na Fig.5.15. A partir dos estados topolgicos e de seus circuitos equivalentes, apresentados respectivamente na Fig.3.6 e na Fig.3.7, observa-se que, do ponto de vista das correntes de entrada, este conversor tambm pode ser representado pelo circuito equivalente da Fig.5.9, como conversor A. Entretanto, para o conversor B, os valores das tenses nas fontes controladas so definidos pelo conversor, no somente atravs da posio dos interruptores, mas tambm em funo do sentido das correntes. Esta uma caracterstica das topologias unidirecionais.
D11 D13 S1 D14 D12 L1

+ V1 (t )
-
D21 D15 D16 D23 S2 D24 D22 L2

+ V2 (t )
-
D31 D25 D26 D33 S3 D34 D32 L3

+ V3 (t )
-
D35 C0 D36 R0
Fig.5.22:Conversor B, CA-CC PWM trifsico, sem neutro, 2 nveis e unidirecional.
So obtidos diferentes conjuntos de vetores disponveis para cada setor. A tab.5.3 mostra os setores definidos pelo sentido das correntes. As fig.5.23 e Fig.5.24 ilustram estes setores, supondo correntes perfeitamente senoidais e equilibradas.
Tab.5.3: Definio dos setores possveis, de acordo com o sentido das correntes.
I1(t) + + + + -
I2(t) + + + + -
I3(t) + + + + -
Setor Infactvel Setor 1 Setor 2 Setor 3 Setor 4 Setor 5 Setor 6 Infactvel
208
I1(t)
I2(t)
I3(t)
Fig.5.23: Setores de operao, no tempo, para o conversor B, definidos em funo do o sentido das correntes, para correntes senoidais equilibradas.
Setor 4
Setor 3
Setor 5
Setor 2
Setor 6
Setor 1
Fig.5.24: Representao, no plano das correntes, dos setores mostrados na Tab.5.3 e na Fig.5.23.
209
a-) Setor 1: I1>0 I2<0 I3>0
IP
3 3 270 I I P 330 2 2
A partir dos estados topolgicos observados para o conversor operando dentro deste setor, podem ser obtidos os Vetores realizveis para as tenses controladas geradas pelo conversor, mostrados na tab.5.4.
Tab.5.4: Vetores gerados pelo conversor B, para o setor 1. Tenses geradas Representao vetorial, Componente de Posio dos em cada brao aplicando a transf. de Clark seqncia zero Interruptores do conversor e repres em coord. polares
Vetor
V1 _ 0 V1 _ 1 V1 _ 2 _ A V1 _ 3 V1 _ 2 _ B V1 _ 2 _ C V1 _ 2 _ D V1 _ 2 _ E
(0,0,0) (0,0,1) (1,0,1) (1,0,0) (0,1,1) (0,1,0) (1,1,0) (1,1,1)
VO (0,0,0) VO (0,0,1) VO (0,1,0) VO (1,0,0) VO (0,1,0) VO (0,1,0) VO (0,1,0) VO (0,1,0) VO VO VO VO VO VO VO
00
2 6 2 6 2 6 2 6 2 6 2 6 2 6
240 300 360 300 300 300 300
3 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 VO
Obs.: Interruptores em 0 esto conduzindo e em 1 esto bloqueados.
Na Fig.5.24, a regio em azul claro indica a regio onde se encontra o vetor corrente, os pontos em azul escuro indicam os vetores tenso realizveis para este setor, e em vermelho so representados os vetores de comando para os interruptores. O vetor tenso equivalente gerado pelo conversor limitado pelo losango em vermelho, de forma que por inspeo possvel observar que o defasamento mximo entre tenso e corrente de entrada 30 . No conversor A, analisado anteriormente, no h restrio quanto ao defasamento tenso/corrente, o que caracteriza sua bidirecionalidade. Assim como para o conversor A, observa-se que o raio mximo para uma circunferncia inscrita no hexgono de VO
2 . Ento, como o vetor tenso da rede 2 descreve uma trajetria circular, com mdulo igual a V P 3 / 2 , tem-se
210
VO
2 3 > VP 2 2
VO > VP 3
(Eq.5.35)
Pode-se observar ainda que h apenas um vetor nulo disponvel, enquanto o conversor A apresentava 2, alm do fato de que o vetor V1 _ 2 gerado por cinco diferentes vetores de comando para os interruptores. Esta caracterstica se deve aos estados topolgicos redundantes, j mostrados na Fig.3.6.
00 (0,0,0)
2 0 6 (1,0,0) VO
Setor 1
VO
2 240 6 (0,0,1)
VO (1,0,1) (1,1,0)
2 300 6 (0,1,0) (0,1,1) (1,1,1)
Fig.5.25: Representao dos vetores disponveis para o conversor B, para o setor 1.
211
b-) Setor 2: I1>0 I2<0 I3<0
IP
3 3 330 I I P 30 2 2
Vetor
Tab.5.5: Vetores gerados pelo conversor B, para o setor 2. Tenses geradas Representao vetorial, Componente de Posio dos em cada brao aplicando a transf. de Clark seqncia zero Interruptores do conversor e repres em coord. polares
V2 _ 0 V2 _ 1 V2 _ 2 _ A V2 _ 3 V2 _ 2 _ B V2 _ 2 _ C V2 _ 2 _ D V2 _ 2 _ E
(0,0,0) (0,1,0) (0,1,1) (0,0,1) (1,0,0) (1,0,1) (1,1,0) (1,1,1)
VO (0,0,0) VO (0,1,0) VO (1,0,0) VO (0,0,1) VO (1,0,0) VO (1,0,0) VO (1,0,0) VO (1,0,0) VO
00
2 6 2 2 6 2
300 0 60 0 0 0 0
VO VO VO VO VO VO
6 2 6 2 6 2 6
3 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 VO

VO 2 60 6 (0,0,1)
(0,0,0) 00
2 0 6 (1,0,0) (0,1,1) (1,0,1) (1,1,0) VO (1,1,1)
(0,1,0) 2 VO 300 6 Fig.5.26: Representao dos vetores disponveis para o conversor B, para o setor 2.
212
c-) Setor 3: I1>0 I2>0 I3<0
IP
3 3 30 I _ Polar I P 90 2 2
Vetor
Tab.5.6: Vetores gerados pelo conversor B, para o setor 3. Tenses geradas Representao vetorial, Componente de Posio dos em cada brao aplicando a transf. de Clark seqncia zero Interruptores do conversor e repres em coord. Polares
V3 _ 0 V3 _ 1 V3 _ 2 _ A V3 _ 3 V3 _ 2 _ B V3 _ 2 _ C V3 _ 2 _ D V3 _ 2 _ E
(0,0,0) (1,0,0) (1,1,0) (0,1,0) (0,0,1) (0,1,1) (1,0,1) (1,1,1)
VO (0,0,0) VO (1,0,0) VO (0,0,1) VO (0,1,0) VO (0,0,1) VO (0,0,1) VO (0,0,1) VO (0,0,1)
00
VO VO VO VO VO VO VO
2 6 2 6 2 6 2 6 2 6 2 6 2 6
0 60
120 60 60 60 60
3 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 VO

VO 2 120 VO 2 6 60 (0,0,1) (1,0,1)
6 (0,1,0)
(1,1,0) (0,1,1)
(1,1,1)
(0,0,0) 00
VO
0 6 (1,0,0)
213
d-) Setor 4: I1<0 I2>0 I3<0
IP
3 3 90 I _ Polar I P 150 2 2
Vetor
V4 _ 0 V4 _ 1 V4 _ 2 _ A V4 _ 3 V4 _ 2 _ B V4 _ 2 _ C V4 _ 2 _ D V4 _ 2 _ E
(0,0,0) (0,0,1) (1,0,1) (1,0,0) (0,1,0) (0,1,1) (1,1,0) (1,1,1)
00
2 6 2 6 2 6 2 6 2 6 2 6 2 6
60 120 180 120 120 120 120
3 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 VO
60 6 (0,0,1) 2

VO 2 120 VO
6 (1,0,1) (1,1,1) (0,1,1) (0,1,0) (1,1,0)
VO
180 6 (1,0,0)
00 (0,0,0)
214
e-) Setor 5: I1<0 I2>0 I3>0
IP
3 3 150 I _ Polar I P 210 2 2
Vetor
V5 _ 0 V5 _ 1 V5 _ 2 _ A V5 _ 3 V5 _ 2 _ B V5 _ 2 _ C V5 _ 2 _ D V5 _ 2 _ E
(0,0,0) (0,1,0) (0,1,1) (0,0,1) (1,0,0) (1,0,1) (1,1,0) (1,1,1)
00
2 6 2 6 2 6 2 6 2 6 2 6 2 6
120 180 240 180 180 180 180
3 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 VO

VO 120 6 (0,1,0) 2
180 6 (0,1,1) (1,0,0) (1,0,1) (1,1,0) (1,1,1)
VO
00 (0,0,0)
(0,0,1) 2 VO 240 6
215
f-) Setor 6: I1<0 I2<0 I3>0
IP
3 3 210 I _ Polar I P 270 2 2
Vetor
V6 _ 0 V6 _ 1 V6 _ 2 _ A V6 _ 3 V6 _ 2 _ B V6 _ 2 _ C V6 _ 2 _ D V6 _ 2 _ E
(0,0,0) (1,0,0) (1,1,0) (0,1,0) (0,0,1) (0,1,1) (1,0,1) (1,1,1)
00
2 6 2 6 2 6 2 6 2 6 2 6 2 6
180 240 300 240 240 240 240
3 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 3 VO 3 VO
VO
180 6 (1,0,0)
00 (0,0,0)
240 6 (0,0,1) (0,1,1) (1,0,1) (1,1,0) (1,1,1)
VO
VO
300 6 (0,1,0)
216
SETOR 1
SETOR 2
SETOR 3
SETOR 4
SETOR 5
SETOR 6
Fig.5.31: Resumo dos vetores disponveis para os 6 setores do conversor B.
217
5.4.2 - Implementao do Vetor Tenso Equivalente Assim como para o conversor A, o vetor tenso equivalente gerado pelo conversor B, para um perodo de comutao, determinado pela combinao linear ponderada dos vetores implementados pelo conversor. No sero consideradas as componentes de alta freqncia (comutao), mas apenas o vetor equivalente implementado. Da mesma forma, possvel concluir por inspeo que a maior amplitude para o vetor tenso equivalente obtida ao se implementar os vetores disponveis mais prximos a ele. Novamente, o objetivo est focado na tcnica de autocontrole vetorial das correntes de entrada, e no na otimizao da seqncia de vetores implementados, motivo pelo qual se opta pela estratgia mais simples, utilizando-se apenas os dois vetores adjacentes ao vetor equivalente que se deseja implementar, alm do vetor nulo. Para isso divide-se cada setor de operao em dois subsetores (SS), delimitados pela interseco das seis regies definidas pelos vetores disponveis (ver Fig.5.12) com os seis setores definidos nas Fig.5.24 e Fig.5.25, como mostra a Fig.32.
REGIO 2 Setor 4 REGIO 3 REGIO 1 Setor 3
SS-4-a SS-3-b
Setor 5
Setor 2
REGIO 4
REGIO 6 Setor 6 REGIO 5 Setor 1
SS-4-b SS-5-a SS-5-b SS-6-a SS-6-b SS-1-a
SS-3-a SS-2-b SS-2-a SS-1-b
Fig.5.32: Subsetores definidos pela interseco das regies determinadas pelos vetores tenso factveis, com os setores definidos pelo vetor corrente (que define os vetores efetivamente disponveis).
218
Deve-se ressaltar ainda a presena dos cinco estados topolgicos redundantes para cada setor, o que implica que o vetor Vi 2 pode ser gerado por cinco diferentes vetores de comando: Vi 2 A , Vi 2 B , Vi 2C , Vi 2 D e
Vi 2 E . Opta-se por utilizar os
vetores Vi 2 A , pois se garante o menor nmero de comutaes. Anlogo ao apresentado para o conversor A, define-se a sintetizao do vetor equivalente, para cada setor genrico, dividido em dois subsetores (de 30o), como mostra a Fig.5.32, para posteriormente generalizar a anlise. Deve-se lembrar ainda que, para cada subsetor, alm do vetor nulo, esto disponveis mais dois vetores, um adjacente ao subsetor, e outro atrasado 30o (SS-i-a) ou adiantado 30o (SS-i-b).
Vi 3
Vi 2 Di 2 (t ) Vi 2 VEQ
30 30 0
SS-i-a
Di 3 (t ) Vi 3
30 30
VEQ
SS-i-b
0 Vi 2
Di 1 (t ) Vi 1
Di 2 (t ) Vi 2
Vi 1
Fig.5.33: Representao dos subsetores definidos para o setor genrico i.
Ento, seja o vetor tenso equivalente dado por:
V EQ = VEQ = VEQ [cos( ) + j sen( )]

Para o subsetor SS-i-a tem-se:
(Eq.5.36)
V EQ = VO
2 6
{[Di 1 (t ) + Di 2 (t )] cos(30) + j [Di 2 (t ) Di 1 (t )] sen(30)}
(Eq.5.37)
V EQ =
VO 2
[Di 1 (t ) + Di 2 (t )] + j
VO 6
[Di 2 (t ) Di 1 (t )]
(Eq.5.38)
Igualando a parte real e a parte imaginria da (Eq.5.36) e da (Eq.5.38), obtmse:
219
VO [Di 1 (t ) + Di 2 (t )] VEQ cos( ) = 2 V sen( ) = VO [D (t ) D (t )] i2 i 1 EQ 6

Desenvolvendo a (Eq.5.39), obtm-se para o subsetor genrico SS-i-a:
(Eq.5.39)
2 VEQ D (t ) = i 1 2 VEQ Di 2 (t ) =
sen( + 150) VO sen( + 30) VO

(Eq.5.40)
Alm disso, o vetor nulo aplicado no restante do perodo de comutao:
Di 0 (t ) = 1 Di 1 (t ) Di 2 (t )
VO 2 V EQ cos( ) VO
(Eq.5.41)
Di 0 (t ) =
(Eq.5.42)
Para o subsetor SS-i-b tem-se:
V EQ = VO
2 6
[Di 2 (t ) + Di 3 (t ) cos(60)] + j Di 3 (t ) VO
2 6
sen(60) (Eq.5.43)
V EQ =
VO 6
[2 Di 2 (t ) + Di 3 (t )] + j
VO 2
Di 3 (t )
(Eq.5.44)
Igualando as partes real e imaginria da (Eq.5.36) e da (Eq.5.44), tem-se:
VO [2 Di 2 (t ) + Di 3 (t )] = VEQ cos( ) 6 VO D (t ) = V sen( ) EQ 2 i 3
(Eq.5.45)
Desenvolvendo a (Eq.5.45) e sabendo que o vetor nulo aplicado de maneira complementar aos outros dois, ou seja, aplicado no restante do perodo de comutao, obtm-se a porcentagem do perodo de comutao em que so aplicados cada um dos trs vetores, para o subsetor genrico SS-i-2, como mostra a (Eq.5.46).
220
2 VEQ D (t ) = sen( + 120) i2 VO 2 VEQ Di 3 (t ) = sen( ) VO
Di 0 (t ) =
2 VEQ VO
[1 + sen( 120)] (Eq.5.46)
A tab.5.10 mostra a seqncia de vetores para o setor genrico i, em cada um de seus subsetores, e a porcentagem do perodo de comutao em que aplicado cada vetor, conforme definido nas (Eq.5.40), (Eq.5.42) e (Eq.5.46).
Tab.5.10: Seqncia e tempo de durao dos vetores para o setor i.
Subsetor SS-i-1
Vi 0
Di 0 (t ) Ts 4
Vi 1
Di (t ) Ts 2
Vi 2
Di +1 (t ) Ts 2
Vi 0
D0 (t ) Ts 2
Vi 2
Di +1 (t ) Ts 2
Vi 1
Di (t ) Ts 2
Vi 0
D0 (t ) Ts 4
Subsetor SS-i-2
Vi 0
D0 (t ) Ts 4
Vi 2
Di (t ) Ts 2
Vi 3
Di +1 (t ) Ts 2
Vi 0
D0 (t ) Ts 2
Vi 3
Di +1 (t ) Ts 2
Vi 2
Di (t ) Ts 2
Vi 0
D0 (t ) Ts 4
Assim, a partir dos vetores disponveis para cada setor, apresentados da tab.5.4 at a tab.5.9, da seqncia de vetores para um setor genrico, apresentada na tab.5.10, e da porcentagem do perodo de comutao em que cada setor implementado (determinado pelas (Eq.5.40), (Eq.5.42) e (Eq.5.46)), pode-se determinar as razes cclicas complementares aplicadas para cada interruptor, em cada um dos subsetores (mostrados na Fig.5.32), como mostra a tab.5.10).
221
Tab.5.11: Razes cclicas complementares para os trs interruptores do conversor B, para cada um dos subsetores.
Subsetor SS-1-a SS-1-b SS-2-a SS-2-b SS-3-a SS-3-b SS-4-a SS-4-b SS-5-a SS-5-b SS-6-a SS-6-b
D(t) para S1
D(t) para S2 0 0
D(t) para S3
Di 2 (t ) Di 2 (t ) + Di 3 (t )
0 0
Di 1 (t ) + Di 2 (t ) Di 2 (t ) Di 2 (t ) Di 2 (t ) + Di 3 (t )
0 0
0 0
0 0
0 0
Di 1 (t ) + Di 2 (t ) Di 2 (t )
5.4.3 - Aplicao do Autocontrole A anlise absolutamente idntica apresentada para o conversor A, onde o sinal de controle k(t), proveniente da malha de tenso, multiplicado pelo vetor corrente de entrada, determinando diretamente o vetor tenso equivalente que deve ser gerado pelo conversor. Utilizou-se tambm o mesmo controlador de tenso. Foram efetuadas simulaes, utilizando o software PSpice, empregando o autocontrole, associado modulao vetorial, para o conversor B, com as mesmas especificaes utilizadas para o conversor A: tenso de entrada de 220V(eficaz-fase) 60Hz e uma potncia total de 15kW, tenso de sada igual a 600V, com indutores de entrada de 500uH.
222
Deve-se chamar a ateno, para uma caracterstica particular deste conversor, onde necessrio utilizar uma estratgia que garanta robustez ao sistema, quando o vetor corrente migra de um setor para outro, para evitar que o sistema fique preso neste ponto de transio. A estratgia utilizada, garantindo bons resultados e elevada robustez, consiste na implementao de uma inrcia na deteco da transio, ou seja, a partir de uma transio, o sistema s pode sofrer nova transio aps um tempo mnimo prdefinido. A Fig.5.34 mostra a arquitetura da estratgia de autocontrole, associada modulao vetorial, implementada no conversor B.
D11 D13 S1 D14 D12 L1 + V1 (t )
-
D21 D15 D16 D23 S2 D24 D22 L2 + V2 (t )

-
D31 D25 D26 D33 S3 D34 D32 L3 + V3 (t )

-
D35 C0 D36 R0
MODULAO VETORIAL
VEQ = k I kI
I3 I2 I1
V E T O R
VO (t )
VERRO
VO _ REF
Fig.5. 34: Implementao autocontrole associado modulao vetorial, para o conversor B.
Os resultados obtidos, como era de se esperar, foram absolutamente idnticos aos obtidos para o conversor A, inclusive com o mesmo defasamento entre tenso e corrente de 1,11o. A Fig.5.35 mostra, em azul, a trajetria descrita pelo vetor corrente multiplicado por k, que corresponde trajetria do vetor tenso gerado pelo conversor, bem como, em vermelho, a trajetria descrita pelo vetor tenso de entrada.
VEQ = k I
VIN
Fig.5.35: Trajetria do vetor tenso de entrada (em vermelho) e do vetor corrente vezes k (em azul)..
223
Ainda, assim como para o conversor A, no apresentada a malha de tenso, uma vez que a resposta idntica obtida e apresentada no captulo 4, quando se aplicava o autocontrole sem modulao vetorial. A Fig.5.36 mostra tenses e correntes de entrada, a Fig.5.37 mostra o tempo percentual em que so aplicados os vetores genricos Vi 0 , Vi 1 , Vi 2 e Vi 3 . A Fig.5.38 mostra o tempo percentual de aplicao de cada um dos 7 vetores disponveis pelo conversor e a Fig.5.39 mostra as razes cclicas resultantes, com que so comandados cada um dos trs interruptores do conversor B.
100
50
-50
-100
Fig.5.36: Tenses e correntes de entrada, obtidas por simulao, para o conversor B, aplicando o autocontrole associado modulao vetorial.
15% 0 25% 0 50% 0 25% 0

SS1a SS1b SS2a SS2b SS3a SS3b SS4a SS4b SS5a SS5b SS6a SS6b
Di0 (t ) Di1(t ) Di2 (t ) Di3(t )

Setor 1 Setor 2 Setor 3 Setor 4 Setor 5 Setor 6
Fig.5. 37: Tempo percentual de aplicao dos vetores genricos.
224
15% 0 50% 0 50% 0 50% 0 50% 0 50% 0 50% 0

V0
V1
V2
V3
V4
V5
V6
Fig.5. 38 Tempo percentual de aplicao de todos os vetores disponveis para o conversor B.
50% 0 50% 0 50% 0

D1(t )
D2 (t )
D3(t )
Fig.5.39: Razes cclicas com que so comandados os trs interruptores do conversor B.
225
5.5 - AUTOCONTROLE E MODULAO VETORIAL PARA O CONVERSOR C

5.5.1 - Anlise do Conversor e Vetores Disponveis O conversor CA-CC trifsico unidirecional trs nveis, apresentado na Fig.3.9 e definido como conversor C mostrado novamente na Fig.5.15. A partir dos estados topolgicos e de seus circuitos equivalentes, apresentados respectivamente na Fig.3.10 e na Fig.3.11, observa-se que, do ponto de vista das correntes de entrada, este conversor tambm pode ser representado pelo circuito equivalente da Fig.5.9, tal qual os conversores A e B.
D1 D2 D3
V1
D1a
D1b
L1 I1
S1a
D2a
S1b
D2b
+ VO1
CO1
RO1
V2
L2 I2
S2a
D3a
I N (t )
S2b
D3b
V3
L3 I3
D4 D5 D6 S3a S3b
+ VO 2
CO 2
RO 2
Fig.5.40: Conversor C, CA-CC PWM trifsico, sem neutro, 3 nveis e unidirecional.
Assim como para os conversores A e B, tambm para o conversor C no ser apresentada a malha de controle da tenso total de sada, uma vez que apresentada (e implementada de maneira idntica) no captulo 4, onde a malha de tenso gera a varivel de controle k(t), que define o ganho aplicado sobre o vetor corrente (amostrado) para ento definir o vetor tenso gerado pelo conversor. Por outro lado, o conversor C apresenta a necessidade de se implementar uma malha de controle para o balano das tenses nos capacitores de sada. Apesar da estratgia de autocontrole apresentar uma realimentao natural para esta malha, opera apenas uma realimentao proporcional, o que no garante erro esttico nulo. Alm disso, a utilizao da modulao vetorial para o conversor C facilita o controle do balano das tenses de sada, j que permite um controle direto da corrente no ponto mdio do barramento de sada, como ser mostrado. Assim como o conversor B, o conversor C tambm unidirecional, o que traz uma dificuldade maior em relao ao conversor A (bidirecional), j que a implementao dos vetores no depende somente da posio dos interruptores, mas tambm do sentido das correntes. Desta forma, ser utilizada a mesma diviso em setores (definidos pelo sentido das correntes) utilizada para o conversor B e apresentada na tab.5.3 e nas Fig.5.23 e Fig.5.24. Os vetores disponveis para cada setor so apresentados a seguir.
226
a-) Setor 1: I1>0 I2<0 I3>0
IP
3 3 270 I I P 330 2 2
Vetor
Tab.5.12: Vetores gerados pelo conversor C, para o setor 1. Tenses Vetores gerados Componente Posio dos geradas em aplicando a transf. de seqncia cada brao do de Clark e repres. Interruptores zero conversor em coord. polares
Valor/Sinal de IN(t)
V0 V1 _ 1 V1 _ 2 _ A V1 _ 2 _ B V1 _ 3 V1 _ 4 V1 _ 5 V1 _ 6
(0,0,0) (0,0,1) (0,1,0) (1,0,1) (1,0,0) (0,1,1) (1,1,1) (1,1,0)
VO (0,0,0) 1 VO 0,0, 2 1 VO (0, ,0) 2 1 VO (0, ,0) 2 1 VO ( ,0,0) 2 1 1 VO (0, , ) 2 2 VO (0,1,0) VO VO
00
0 I3(t) / + I2(t) / -I2(t) / + I1(t) / + -I1(t) / -
1 6 1
120
60 6 1 VO 60 6 1 VO 0 6
3 6 3 VO 6 3 VO 6 3 VO 6 VO
0
2 90 2 2 VO 60 6
VO VO
VO
0
3 3
0 -I3(t) / -
1 1 VO ( , ,0) 2 2
2 30 2
00 (0,0,0) 0
VO
1 6
(1,0,0)
VO
(1,0,1) 120 (0,1,0) 6 1 (0,0,1) VO 60 6
VO
2 30 2 (1,1,0)
VO
2 90 2 (0,1,1)
VO
60 6 (1,1,1)
Fig.5.41: Representao dos vetores disponveis para o conversor C, no setor 1.
227
b-) Setor 2: I1>0 I2<0 I3<0
IP
3 3 330 I I P 30 2 2
Componente de seqncia zero 0
Tab.5.13: Vetores gerados pelo conversor C, para o setor 2.
Vetor
Posio dos Interruptores (0,0,0) (0,1,0) (0,1,1) (1,0,0) (0,0,1) (1,1,0) (1,1,1) (1,0,1)
Tenses geradas em cada brao do conversor
Vetores gerados aplicando a transf. de Clark e repres. em coord.
Valor/Sinal de IN(t) 0 I2(t) / -I1(t) / I1(t) / + I3(t) / -I3(t) / +
V0 V2 _ 1 V2 _ 2 _ A V2 _ 2 _ B V2 _ 3 V2 _ 4 V2 _ 5 V2 _ 6
VO (0,0,0)
00
1 VO (0, ,0) 2 1 VO ( ,0,0) 2 1 VO ( ,0,0) 2 1 VO 0,0, 2 1 1 VO ( , ,0) 2 2

VO (1,0,0)
VO
VO VO VO VO
6 1
60 0 0 60
6 1 6 1 6
3 6 3 VO 6 3 VO 6 3 VO 6
VO
0
2 30 2 2 VO 0 6 2 30 2
VO
0
3 3
0 -I2(t) / +
1 1 VO ( ,0, ) 2 2
VO
1 60 6 (0,0,1)
2 30 2 (1,0,1)
(0,0,0) 00
1 0 6 (1,0,0) (0,1,1)
2 0 6 (1,1,1)
1 60 6 (0,1,0)
2 30 2 (1,1,0)
228
c-) Setor 3: I1>0 I2>0 I3<0
IP
3 3 30 I _ Polar I P 90 2 2
Vetor
Valor/Sinal de IN(t) 0 I1(t) / + I3(t) / -I3(t) / + I2(t) / + -I2(t) / -
V0 V3 _ 1 V3 _ 2 _ A V3 _ 2 _ B V3 _ 3 V3 _ 4 V3 _ 5 V3 _ 6
VO (0,0,0)
00
1 VO ( ,0,0) 2 1 VO 0,0, 2 1 VO (0,0, ) 2 1 VO (0, ,0) 2 1 1 VO ( ,0, ) 2 2

VO (0,0,1)
VO VO VO VO VO
1 6 1 6 1 6 1 6
0 60 60
120
3 6 3 VO 6 3 VO 6 3 VO 6
VO
0
2 30 2 2 VO 60 6
VO
VO
0
3 3
0 -I1(t) / -
1 1 VO (0, , ) 2 2
2 90 2
2 60 6 (1,1,1)

2 90 2 (0,1,1)
1 120 6 (0,1,0)
1 60 6 (0,0,1) (1,1,0) 1 0 6 00 (1,0,0)
2 30 2 (1,0,1)
(0,0,0)
229
d-) Setor 4: I1<0 I2>0 I3<0
IP
3 3 90 I _ Polar I P 150 2 2
Vetor
Valor/Sinal de IN(t) 0 I3(t) / -I2(t) / I2(t) / + I1(t) / -I1(t) / +
V0 V4 _ 1 V4 _ 2 _ A V4 _ 2 _ B V4 _ 3 V4 _ 4 V4 _ 5 V4 _ 6
VO (0,0,0)
00
1 VO 0,0, 2 1 VO (0, ,0) 2 1 VO (0, ,0) 2 1 VO ( ,0,0) 2 1 1 VO (0, , ) 2 2

VO (0,1,0)
VO VO VO VO VO
1 6 1 6 1 6 1 6
60 120 120 180
3 6 3 VO 6 3 VO 6 3 VO 6
VO
0
2 90 2 2 VO 120 6
VO
VO
0
3 3
0 -I3(t) / +
1 1 VO ( , ,0) 2 2
2 120 6 (1,1,1)
2 150 2

2 90 2 (0,1,1)
2 150 2 (1,1,0)
1 120 6 (0,1,0) (1,0,1) 1 180 6 (1,0,0) 00 (0,0,0)
1 60 6 (0,0,1)
230
e-) Setor 5: I1<0 I2>0 I3>0
IP
3 3 150 I _ Polar I P 210 2 2

Vetor
Valor/Sinal de IN(t) 0 I2(t) / + I1(t) / -I1(t) / + I3(t) / + -I3(t) / -
V0 V5 _ 1 V5 _ 2 _ A V5 _ 2 _ B V5 _ 3 V5 _ 4 V5 _ 5 V5 _ 6
VO (0,0,0)
00
1 VO (0, ,0) 2 1 VO ( ,0,0) 2 1 VO ( ,0,0) 2 1 VO 0,0, 2 1 1 VO ( , ,0) 2 2

VO (1,0,0)
VO VO VO VO VO
1 6 1 6 1 6 1 6
120 180 180 240
3 6 3 VO 6 3 VO 6 3 VO 6
VO
0
2 150 2 2 VO 180 6 2 210 2
VO
0
3 3
0 -I2(t) / -
1 1 VO ( ,0, ) 2 2
VO
2 150 2 (1,1,0) 2 180 6 (1,1,1) 1 180 6 (0,1,1) (1,0,0)
1 120 6 (0,1,0)
00 (0,0,0)
2 210 2 (1,0,1)
1 240 6 (0,0,1)
231
f-) Setor 6: I1<0 I2<0 I3>0
IP
3 3 210 I _ Polar I P 270 2 2

Vetor
Valor/Sinal de IN(t) 0 I1(t) / I3(t) / I3(t) / + I2(t) / -I2(t) / +
V0 V6 _ 1 V6 _ 2 _ A V6 _ 2 _ B V6 _ 3 V6 _ 4 V6 _ 5 V6 _ 6
VO (0,0,0)
00
1 VO ( ,0,0) 2 1 VO (0,0, ) 2 1 VO 0,0, 2 1 VO (0, ,0) 2 1 1 VO ( ,0, ) 2 2

VO (0,0,1)
VO VO VO VO VO
1 6 1 6 1 6 1 6
180 240 240 300
3 6 3 VO 6 3 VO 6 3 VO 6
VO
0
2 210 2 2 VO 240 6
VO
VO
0
3 3
0 -I1(t) / +
1 1 VO (0, , ) 2 2
2 270 2
1 180 6 (1,0,0) 00 (0,0,0) 1 240 6 (1,1,0) (0,0,1) 1 300 6 (0,1,0)
2 210 2 (1,0,1)
2 240 6 (1,1,1)
2 270 2 (0,1,1)
232
A Fig.5.47 mostra, resumidamente, os vetores disponveis em cada setor, para o conversor C, e a Fig.5.48 mostra todos os vetores disponveis.
1 60 2 (0,0,1)
3 30 2 (1,0,1)
(0,0,0) 0
1 0 2 (1,0,0)
(0,0,0) 0
1 0 2 (1,0,0) (0,1,1)
10 (1,1,1)
1 240 2 (0,0,1)
1 300 2 (1,0,1) (0,1,0)
3 30 2 (1,1,0)
1 300 2 (0,1,0)
3 30 2 (1,1,0)
3 270 2 (0,1,1)
1300 (1,1,1)
3 90 2 (0,1,1)
160 (1,1,1)
1120 (0,1,1)
3 90 2 (1,1,1)
1 120 2 (0,1,0)
1 60 2 (0,0,1) (1,1,0) 1 0 2 (1,0,0)
3 30 2 (1,0,1)
3 150 2 (0,1,0)
1 120 2
(0,0,1)
1 60 2 (1,0,1)
(0,0,0) 0
1 180 2 (0,0,0) 0 (1,0,0)
3 150 2 (0,1,0) 1 180 2 (0,0,0)
1 120 2 (0,0,1)
1180 (0,1,0)
1 180 2
0 (1,0,0) 1 240 2 (1,0,0)

3 210 2 (0,1,0)
(0,0,0)
0 (1,0,0) 1 240 2 (1,0,0) 1 300 2 (1,0,0)
3 210 2 (0,1,0)
1240 (1,0,0)
3 270 2 (1,0,0)
Fig.5.47: Representao dos vetores disponveis para cada setor, para o conversor C.
233
Fig.5.48: Representao de todos os vetores disponveis para o conversor C.
5.5.2 - Implementao do Vetor Tenso Equivalente Assim como para o conversor B, tambm para o conversor C a anlise ser dividida em subsetores, definidos pela interseco dos setores de operao (definidos pelo sentido das correntes), com as regies de operao (definidas pelos vetores disponveis), para facilitar a anlise, como mostra a Fig.5.32. Desta forma, a Fig.5.49 mostra os vetores disponibilizados pelo conversor C, para um setor genrico i.
Vi _ 6
Vi _ 3 Vi _ 2
Vi _ 5
V0
Vi _ 4
Vi _ 1
Fig.5.49: Vetores disponveis para um setor genrico i, para o conversor C.
Entretanto, como se trata de um conversor trs-nveis, tambm necessrio implementar uma malha para controlar o balano de tenso nos capacitores de sada. Por isso, na determinao dos vetores utilizados, deve ser levado em conta o sentido da
234
corrente IN(t) (no ponto mdio do conversor, ver Fig.5.40). A Fig.5.50 mostra os vetores disponveis para um setor genrico i, ilustrando o sentido da corrente IN(t), a partir dos dados da Tab.5.12 Tab.5.17. Maior corrente em mdulo positiva Setores 2, 4 e 6 Maior corrente em mdulo negativa Setores 1, 3 e 5
Vi _ 6
Vi _ 6
Vi _ 3 Vi _ 2
Vi _ 5
Vi _ 3 Vi _ 2
Vi _ 5
V0
Vi _ 4
V0
Vi _ 4
Vi _ 1
Vi _ 1
Vetores indicados em preto geram IN(t) = 0 Vetores indicados em vermelho geram IN(t) < 0 Vetores indicados em azul geram IN(t) > 0
Vetores indicados em verde geram IN(t) > 0 ou IN(t) < 0

Fig.5.50: Vetores disponveis para um setor genrico i, ilustrando o sentido da corrente IN(t).
Ento, da Fig.5.50, observa-se que, teoricamente, possvel um amplo controle sobre a corrente IN(t) (ou sobre seu valor mdio), podendo-se alternar entre os seguintes vetores:
Vi _1 ou Vi _ 4 Vi _ 2 ou Vi _ 5 Vi _ 3 ou Vi _ 6
Todavia, esta ao de controle limitada pela amplitude do vetor tenso equivalente que se necessita gerar. Ou seja, se a amplitude deste vetor estiver prxima
235
do limite operacional do conversor, necessrio limitar a utilizao dos vetores Vi _ 1 , Vi _ 2 e Vi _ 3 , devido ao fato de apresentarem mdulos menores. Entretanto, na prtica, no comum que se tenha um grande desbalano entre as cargas, por isso uma reduzida ao de controle suficiente para garantir erro esttico nulo. Deve-se lembrar tambm que so os vetores Vi _ 1 e Vi _ 3 que possibilitam o defasamento entre tenso e corrente de entrada. Entretanto, opta-se por descartar os vetores Vi _1 e Vi _ 3 , utilizando-se para o controle de IN(t) apenas o vetor Vi _ 2 ( Vi _ 2 _ A e Vi _ 2 _ B ), at porque, desta maneira, controla-se o sentido da maior corrente em mdulo, no ponto mdio de sada, como se pode observar a partir da anlise apresentada da Tab.5.12 Tab.5.17. Assim como para o conversor B, para facilitar a anlise, dividem-se os setores em subsetores, conforme mostrado na Fig.5.32. Assim, a Fig.5.52 mostra os vetores que sero utilizados para gerar o vetor tenso equivalente, para um subsetor genrico.
236
Subsetor SS-i-a para IMAX(t) > 0.
Subsetor SS-i-b para IMAX(t) > 0.
Vi _ 5 Vi _ 6 Vi _ 2
V0
30 Vi _ 4
Subsetor SS-i-a para IMAX(t) < 0.
V0
30 Vi _ 2
Vi _ 5
Subsetor SS-i-b para IMAX(t) < 0.
Vi _ 5 Vi _ 6 Vi _ 2
V0
30 Vi _ 4
V0
30 Vi _ 2
Vi _ 5
Vetores indicados em preto geram IN(t) = 0 Vetores indicados em vermelho geram IN(t) < 0 Vetores indicados em azul geram IN(t) > 0 Vetores indicados em verde geram IN(t) > 0 ou IN(t) < 0
Fig.5.51: Vetores disponveis para os subsetores genricos SS-i-a e SS-i-b, em funo tambm do sentido da maior corrente, em mdulo, para o setor.
Como o conversor opera de maneira simtrica, a partir da Fig.5.51, observa-se que, se no for utilizado o vetor Vi _ 2 ( Vi _ 2 _ A e Vi _ 2 _ B ), a corrente IN(t) ir apresentar, dentro de cada setor, valor mdio positivo ou negativo, sequencialmente. Por isso, ir se caracterizar como uma forma de onda com freqncia igual a trs vezes a freqncia da rede, mas valor mdio nulo. Por superposio, a utilizao do vetor Vi _ 2 _ A gera um valor mdio negativo para IN(t), enquanto que a utilizao do vetor Vi _ 2 _ B gera um valor mdio positivo. Lembrando ainda que a porcentagem do perodo de comutao em que se pode aplicar um desses vetores limitada pela relao entre a tenso de sada e a tenso de
237
pico de linha da rede, o que pode forar a utilizao do vetor Vi _ 5 em seu lugar, pois apresenta maior amplitude. Ento, para os subsetores SS-i-a e SS-i-b, o vetor equivalente que deve ser gerado dado por:
V EQ = VEQ = VEQ [cos( ) + j sen( )]
(Eq.5.47)
Os vetores que sero utilizados no subsetor SS-i-a, tomando-o como referncia, so apresentados na Tab.5.18.
Tab.5.18: Vetores utilizados para o subsetor genrico SS-i-a, para o conversor C.
V0 = 00 Vi _ 4 = VO 2 0 2
Vi _ 2 = VO Vi _ 5 = VO
1 6 2 6
30 30
Desta forma, o vetor equivalente gerado ser:
VEQ
1 2 2 cos(30) + Di _ 4 (t ) VO + Di _ 5 (t ) VO cos(30) + Di _ 2 (t ) VO 2 6 6 = (Eq.5.48) + j D (t ) V 1 sen(30) + D (t ) V 2 sen(30) O i_5 O i_2 6 6
V EQ = VO
2 2
Di _ 2 (t ) V Di _ 2 (t ) + Di _ 5 (t ) + j O + Di _ 5 (t ) (Eq.5.49) Di _ 4 (t ) + 2 6 2
Define-se ento:
Di _ x (t ) =
De forma que:
Di _ 2 (t ) 2
+ Di _ 5 (t )
(Eq.5.50)
VEQ = VO
V 2 Di _ 4 (t ) + (Di _ x (t ) ) + j O Di _ x (t ) 2 6
(Eq.5.51)
Ento, iguala-se parte real e imaginria da (Eq.5.47) e da (Eq.5.51):
2 Di _ 4 (t ) + Di _ x (t ) VEQ cos( ) = VO 2 V sen( ) = VO D (t ) i_x EQ 6
]
(Eq.5.52)
Resolvendo a (Eq.5.55), obtm-se:
238
6 VEQ sen( ) D (t ) = i_x VO 2 2 VEQ Di _ 4 (t ) = sen( + 150) VO

Ou ainda:
(Eq.5.53)
6 VEQ sen( ) Di _ 2 (t ) + D (t ) = i_5 2 VO 2 2 VEQ Di _ 4 (t ) = sen( + 150) VO

Lembrando que:
(Eq.5.54)
Di _ 2 (t ) + Di _ 4 (t ) + Di _ 5 (t ) 1
(Eq.5.55)
E, logicamente, o vetor nulo aplicado de modo a completar o restante do perodo de comutao, ou seja:
D0 (t ) = 1 Di _ 2 (t ) + Di _ 4 (t ) + Di _ 5 (t )
(Eq.5.56)
Os vetores que sero utilizados no subsetor SS-i-b, tomando-o como referncia, so apresentados na tab.5.19.
Tab.5.19: Vetores utilizados para o subsetor genrico SS-i-b, para o conversor C.
V0 = 00 Vi _ 6 = VO 2 30 2
Vi _ 2 = VO Vi _ 5 = VO
1 6 2 6
0 0
Desta forma, o vetor equivalente gerado ser:
V EQ
1 2 2 + Di _ 6 (t ) VO cos(30) + Di _ 5 (t ) VO Di _ 2 (t ) VO 2 6 6 = + j D (t ) V 2 sen(30) i_6 O 2
(Eq.5.57)
V EQ = VO
2 6
Di _ x (t ) + VO
6 2 Di _ 6 (t ) + j Di _ 6 (t ) VO 4 4
(Eq.5.58)
Ento, iguala-se parte real e imaginria da (Eq.5.47) e da (Eq.5.58):
239
2 6 Di _ x (t ) + VO Di _ 6 (t ) VEQ cos( ) = VO 4 6 2 VEQ sen( ) = Di _ 6 (t ) VO 4

Resolvendo a (Eq.5.59) obtm-se:
(Eq.5.59)
6 VEQ D (t ) = sen( + 150) i_x VO 2 2 VEQ sen( ) Di _ 6 (t ) = VO

Ou:
(Eq.5.60)
6 VEQ Di _ 2 (t ) + D (t ) = sen( + 150) i_5 2 VO 2 2 VEQ sen( ) Di _ 6 (t ) = VO

Lembrando da restrio:
(Eq.5.61)
Di _ 2 (t ) + Di _ 4 (t ) + Di _ 5 (t ) 1
(Eq.5.62)
E novamente o vetor nulo aplicado de modo a completar o restante do perodo de comutao, ou seja:
D0 (t ) = 1 Di _ 2 (t ) + Di _ 4 (t ) + Di _ 5 (t )
(Eq.5.63)
A varivel Di_2(t) ser definida pela malha de controle do balano das tenses nos capacitores de sada, como ser mostrado em 5.5.3. Assim, Di_5(t) determinado por:
Di _ 5 (t ) = Di _ x (t )
Di _ 2 (t ) 2
(Eq.5.64)
A tab.5.20 mostra a seqncia de vetores adotada bem como o tempo de durao de cada vetor.
240
Tab.5.20: Seqncia e tempo de durao dos vetores para o setor i.
Subsetor SS-i-1
V0
D0 (t ) Ts 2
Vi 2 Di _ 2 (t ) 2 Ts
Vi 4 Di _ 4 (t ) 2 Ts
Vi 5 Di _ 5 (t ) Ts
Subsetor SS-i-2
Vi 4 Di _ 4 (t ) 2 Ts
Vi 2 Di _ 2 (t ) 2 Ts
V0
D0 (t ) Ts 2
V0
D0 (t ) Ts 2
Vi 2 Di _ 2 (t ) 2 Ts
Vi 6 Di _ 6 (t ) 2 Ts
Vi 5 Di _ 5 (t ) Ts
Vi 6 Di _ 4 (t ) 2 Ts
Vi 2 Di _ 2 (t ) 2 Ts
V0
D0 (t ) Ts 2
A utilizao do vetor Vi 2 , limitada pela amplitude da tenso de sada, ou seja, a mxima utilizao do vetor Vi 2 limitada pela amplitude do vetor tenso que necessrio gerar, e pode ser calculada por:
1 2 3 + Di _ 5 (t ) VO VP Di _ 2 (t ) VO 2 6 6 D (t ) + D (t ) 1 i_5 i_2
Resolvendo a (Eq.5.67):
(Eq.5.65)
2 VO 3 V P Di _ 2 (t ) VO D (t ) 1 i_2
(Eq.5.66)
Para o limite mnimo de operao do conversor, definido por VO 3 VP , a utilizao do vetor Vi 2 limitada por:
Di _ 2 (t ) 0,27
(Eq.5.67)
E, da (Eq.5.66), para que se tenha a maior ao de controle possvel sobre IN(t), deve-se garantir que:
2 VO 3 VP 1 VO
VO 3 VP
(Eq.5.68)
A (Eq.5.68) tambm define o limite para que seja possvel implementar a maior defasagem possvel entre tenso e corrente para o conversor C, ou seja, corrente atrasada ou adiantada em at 30o, em relao tenso.
241
5.5.3 - Malha de Controle do Balano de Tenso Conforme visto, pela seqncia de vetores adotada, quando no se utiliza o vetor Vi 2 , pela simetria de operao, observa-se que a corrente IN(t), excluindo as componentes de alta freqncia (comutao), apresenta freqncia igual a trs vezes a freqncia da rede, mas com valor mdio nulo. Desta forma, por superposio, o valor mdio gerado pela aplicao de Vi 2 corresponder ao valor mdio de IN(t). A partir da anlise efetuada, e dos resultados apresentados nas tab.5.12 at tab.5.17, observa-se que, quando aplicado o vetor Vi 2 , a corrente IN(t) que circula no ponto mdio do barramento de sada, corresponde maior corrente de entrada. Alm disso, seu sentido definido simplesmente pela escolha do vetor Vi 2 A (negativo) ou
Vi 2 B (positivo).
Define-se ento a varivel x(t), como varivel de controle para a malha de balano das tenses, cujo mdulo determinar a parcela de Di_x(t) preenchida por Di_2(t), e o sinal determinar a opo pelo vetor Vi 2 A (negativo) ou pelo vetor Vi 2 B (positivo), j que ambos correspondem ao mesmo vetor tenso Vi 2 gerado pelo conversor, mas diferem apenas no sentido imposto a IN(t). Assim, a partir de Di_x(t), determinado para gerar o vetor tenso equivalente pelo conversor, e respeitando o limite fsico das variveis, tem-se:
Di _ 2 _ A (t ) = x(t ) Di _ x (t ), se x(t ) < 0 Di _ 2 _ A (t ) = 0, se x(t ) > 0 Di _ 2 _ b (t ) = 0, se x(t ) < 0 Di _ 2 _ B (t ) = x(t ) Di _ x (t ), se x(t ) > 0
x(t ) Di _ 5 (t ) = Di _ x (t ) 1 2
Alm disso, da (Eq.5.66) pode-se concluir que:
(Eq.5.69)
(Eq.5.70)
(Eq.5.71)
2 VO 3 VP 2 VO 3 V P x(t ) 2 2 VO VO 2 x(t ) 2
(Eq.5.72)
E, da (Eq.5.66), para que se tenha a maior ao de controle possvel sobre IN(t), deve-se garantir que:
242
2 VO 3 VP 1 VO
VO 3 VP
(Eq.5.73)
Restando apenas a restrio natural dada por:
2 x(t ) 2
(Eq.5.74)
Ento, a partir da (Eq.5.53) e da (Eq.5.60), lembrando que quando aplicado o vetor Vi 2 a corrente IN(t) corresponde maior corrente em mdulo no setor, pode-se determinar o valor mdio de IN(t), em um setor, por:
6V EQ I N _ med (t ) = x(t ) sen(t ) I P sen t + dt VO 0 3 6

6
(Eq.5.75)
Considera-se que o vetor tenso equivalente gerado pelo conversor apresenta mdulo igual ao vetor tenso da rede, mostrado na (Eq.5.15). Considera-se ainda que x(t) aproximadamente constante no perodo analisado. Tem-se, desta forma:
I N _ med (t ) = x(t )
3 VP I P 6 6 [sen(t )] sen t + dt VO 0 3
(Eq.5.76)
I N _ med (t ) = x(t )
3 VP I P 4 VO
(Eq.5.77)
Mas, a potncia mdia de sada, definida em funo da potncia mdia de entrada e do rendimento do conversor, dada por :
PO =
Logo:
3 VP I P 2
(Eq.5.78)
I N _ med (t ) = x(t )
PO
2 VO
(Eq.5.79)
Ento, conforme apresentado em 3.10, controla-se a diferena (combinao linear) entre as tenses nos dois capacitores de sada, de forma que seja nula, para garantir a igualdade (balano) entre as duas tenses. Obtm-se ento o circuito equivalente da Fig.5.52:
243
I N (t ) + V N (t )
I CN (t )
I RN (t )
Fig.5.52: Circuito equivalente para o controle do balano de tenso.
Onde IN(t), apresentado na Fig.5.40, dado por:
I N (t ) = I O1 (t ) I O 2 (t ) = C1
Ou:
dV (t ) V (t ) dVO1 (t ) VO1 (t ) + C2 O2 O2 dt RO1 dt RO 2
(Eq.5.80)
I N (t ) = C N
Onde:
dV N (t ) V N (t ) + dt RN
(Eq.5.81)
C1 = C 2 = C N
E:
RO1 = RO 2 = R N
(Eq.5.82)
V N (t ) = VO1 (t ) VO 2 (t )
(Eq.5.83)
A varivel controlada VN(t), que corresponde diferena entre as tenses nos dois capacitores de sada. Como se deseja igualdade entre VO1(t) e VO2(t),adota-se referncia nula para VN(t). A funo de transferncia pode ser calculada por:
VN ( s ) RN = I N ( s ) s CN RN + 1
Ento, substituindo a (Eq.5.75) na (Eq.5.80):
(Eq.5.84)
V N ( s ) PO RN = x( s ) 2 VO s C N R N + 1
(Eq.5.85)
Como dito, a varivel da malha de controle do balano de tenso, x(t) pode apresentar valores positivos ou negativos. Entretanto, utiliza-se apenas seu mdulo para implementar o vetor Vi 2 , mas usa-se seu sinal para optar pela utilizao de Vi 2 A (negativo) ou Vi 2 B (positivo).
244
Sugere-se a utilizao de um controlador do tipo PI, onde a diferena entre VO1(t) e VO_2(t), que corresponde ao erro, injetada no controlador, que fornece como sada a varivel de controle x(t), utilizada ento para definir a seqncia de vetores utilizada, conforme apresentado. A arquitetura e a estratgia de controle e modulao so mostradas na Fig.5.53.
5.5.4 - Aplicao do Autocontrole A anlise novamente idntica apresentada para os conversores A e B, onde o sinal de controle k(t), proveniente da malha de controle da tenso total de sada, multiplicado pelo vetor corrente de entrada, determinando diretamente o vetor tenso equivalente que deve ser gerado pelo conversor. Utilizou-se tambm o mesmo controlador de tenso. Novamente foram efetuadas simulaes utilizando o PSpice, empregando o autocontrole, associado modulao vetorial, para o conversor C, com as mesmas especificaes utilizadas anteriormente, exceto pela tenso de sada. Optou-se por aumentar a tenso de sada, para melhor ilustrar a ao da malha de controle do balano de tenso. A limitao do sinal x(t), e conseqentemente do vetor Vi 2 , no representa comumente uma restrio significativa, j que geralmente as cargas so pouco desbalanceadas, de forma que a malha de controle do balano das tenses age transitoriamente, no sendo necessrio impor uma corrente IN(t) com valor mdio elevado. Foram efetuadas duas simulaes, uma com as cargas balanceadas, e outra com o mximo desbalano possvel de ser controlado, com 75% da carga no barramento superior e 25% no barramento inferior. Os parmetros utilizados nas simulaes foram: tenso de entrada de 220V(eficaz-fase) 60Hz e uma potncia total de 15kW, com, tenso de sada total igual a 933V (para ilustrar a atuao mxima da malha de controle de balano das tenses de sada), com indutores de entrada de 500uH. A Fig.5.53 mostra a arquitetura da estratgia de autocontrole adotada, associada modulao vetorial, para o conversor C.
245
D1 -
D2
D3
V1
D1a
D1b
L1 I1
S1a
D2a
S1b
D2b
+ VO1
CO1
RO1
V2
L2 I2
S2a
D3a
I N (t )
S2b
D3b
V3
L3 I3
D4 D5 D6 S3a S3b
+ VO 2
CO 2
RO 2
+
VN (t ) = VO1 (t ) VO 2 (t )
MODULAO VETORIAL x(t)
VEQ = k I kI
I3 I2 I1
V E T O R
Controlador Balano Tenso
VERRO
VO (t ) = VO1 (t ) + VO 2 (t ) + VO _ REF
Fig.5. 53: Implementao autocontrole associado modulao vetorial, para o conversor B.
A correntes de entrada obtidas, para ambos os casos, como era de se esperar, foram absolutamente idnticas s obtidas para os conversores A e B, inclusive com o mesmo defasamento entre tenso e corrente de 1,11o. A atuao da malha de controle do balano das tenses de sada no causou qualquer perturbao ou deformao nas correntes de entrada, e nem mesmo na tenso total de sada. A Fig.5.54 mostra, em azul, a trajetria descrita pelo vetor corrente multiplicado por k, que corresponde trajetria do vetor tenso gerado pelo conversor e em vermelho, a trajetria descrita pelo vetor tenso de entrada, para os dois casos.
VEQ = k I
VIN
Fig.5.54: Trajetria do vetor tenso de entrada (em vermelho) e do vetor corrente vezes k (em azul)..
A Fig.5.55 mostra as tenses e as correntes de entrada:
246
30,0A 0 30,0A SS1a SS1b SS2a SS2b SS3a SS3b SS4a SS4b SS5a SS5b SS6a SS6b
Setor 1
Setor 2
Setor 3
Setor 4
Setor 5
Setor 6
Fig.5.55: Tenses (/6) e correntes de entrada, para os dois casos simulados.
Para o primeiro caso, onde as cargas esto perfeitamente balanceadas, a Fig.5.56 mostra o tempo percentual em que so aplicados os vetores genricos em cada setor; a Fig.5.57 mostra as razes cclicas resultantes, com que so comandados os interruptores de cada brao; a Fig.5.58 mostra a corrente IN(t) resultante, filtrando-se as componentes de alta freqncia (comutao); e a Fig.5.59 mostra as correntes injetadas na carga superior e inferior, tambm filtrando-se as componentes de alta freqncia (comutao).
50% 0 50% 0 50% 0 50% 0

V0
Vi _ 4
Vi _ 5
Vi _ 6
Setor 1
Setor 2
Setor 3
Setor 4
Setor 5
Setor 6
Fig.5.56: Tempo percentual de aplicao dos vetores genricos, para cada setor, com cargas balanceadas.
247
50%
D1 (t )
50%
D2 (t )
50%
D3 (t )
Setor 1
Setor 2
Setor 3
Setor 4
Setor 5
Setor 6
Fig.5.57: Razes cclicas resultantes para os interruptores de cada brao, com cargas balanceadas.
2,0A 1,0A 0A -2,0A -2,0A
Setor 1
Setor 2
Setor 3
Setor 4
Setor 5
Setor 6
Fig.5.58: Corrente no ponto mdio IN(t) filtrando as componentes de alta freqncia (comutao), para cargas balanceadas.
17,0A 16,0A 15,0A 17,0A 16,0A 15,0A SS1a SS1b SS2a SS2b SS3a SS3b SS4a SS4b SS5a SS5b SS6a SS6b
I O1 (t )
I O 2 (t )
Setor 1
Setor 2
Setor 3
Setor 4
Setor 5
Setor 6
Fig.5.59: Corrente nas cargas, filtrando as componentes de alta freqncia (comutao), para cargas balanceadas.
248
Para o segundo caso, onde as cargas esto desbalanceadas (75% e 25%), a Fig.5.60 mostra o tempo percentual em que so aplicados os vetores genricos para cada setor; a Fig.5.61 mostra as razes cclicas resultantes, com que so comandados os interruptores de cada brao; a Fig.5.62 mostra a corrente IN(t) resultante, filtrando-se as componentes de alta freqncia (comutao); e a Fig.5.63 mostra as correntes injetadas na carga superior e inferior, tambm filtrando-se as componentes de alta freqncia (comutao).
50% 0 50% 0 50% 0 50% 0
V0
Vi _ 2 _ B
Vi _ 4
Vi _ 6
Setor 1
Setor 2
Setor 3
Setor 4
Setor 5
Setor 6
Fig.5.60: Tempo percentual de aplicao dos vetores genricos, para cada setor, para cargas desbalanceadas.
50% 0
D1 (t )
50% 0
D2 (t )
50% 0
D3 (t )
Setor 1
Setor 2
Setor 3
Setor 4
Setor 5
Setor 6
Fig.5.61: Razes cclicas resultantes para os interruptores de cada brao, com cargas desbalanceadas.
249
32,0A
16,0A
0A
Setor 1
Setor 2
Setor 3
Setor 4
Setor 5
Setor 6
Fig.5.62: Corrente no ponto mdio IN(t) filtrando as componentes de alta freqncia (comutao), para cargas desbalanceadas.
32,0A
I O1 (t )
16,0A
I O 2 (t )
0A SS1a SS1b SS2a SS2b SS3a SS3b SS4a SS4b SS5a SS5b SS6a SS6b
Setor 1
Setor 2
Setor 3
Setor 4
Setor 5
Setor 6
Fig.5.63: Corrente nas cargas, filtrando as componentes de alta freqncia (comutao), para cargas desbalanceadas.
5.6 - CONCLUSES
A partir dos resultados apresentados, pode-se observar que, do ponto de vista das correntes de entrada, os resultados foram idnticos aos obtidos no captulo 4, como era de se esperar. Em ambos os casos, com modulao vetorial, ou com uma estratgia de modulao analgica, a estratgia de controle das correntes garante correntes senoidais e em fase com as tenses de entrada. Observa-se ainda um pequeno defasamento entre tenso e corrente, que no compromete o fator de potncia, mas ajuda a evitar a deformao das correntes na passagem por zero. Alm disso, assim como para as outras estratgias de modulao apresentadas no captulo anterior, o autocontrole garante estabilidade e robustez ao sistema. Apresenta uma caracterstica bastante vantajosa na questo da injeo de rudo no sistema, j que no se utiliza mais sinal de erro.
250
Com relao modulao vetorial para o conversor C, pode-se concluir que facilita e otimiza o controle do balano das tenses de sada. Alm disso, a modulao vetorial permite visualizar estratgias de modulao analgicas, que possibilitem obter resultados semelhantes, se mostrando tambm uma ferramenta bastante til para a anlise dos retificadores PWM trifsicos. Foi observado que, apesar de no haver ondulao na tenso total de sada para o conversor C (exceto alta freqncia), h ondulao de 180Hz para cada barramento individualmente. Isto se deve exatamente pela ondulao na corrente IN(t). Entretanto, esta ondulao pode ser suprimida, zerando IN(t), utilizando para isso o vetor
Vi 2 , atravs da varivel x(t).

Na estratgia de modulao vetorial adotada para o conversor C, possvel manter as tenses de sada balanceadas, at o limite onde uma das cargas corresponde a 25% da carga total e a outra 75%. Nesta situao, a curva que determina o tempo de aplicao do vetor nulo toca o zero, enquanto a curva que determina o tempo de aplicao do vetor Vi 2 (utilizado para controlar IN(t)) atinge 100%, como se pode observar na Fig.5.60. Este o limite em que a corrente em uma das cargas toca o zero (Fig.5.63), fato esperado, j que o conversor no permite reverso de corrente na carga.
Concluso Geral Preliminar e Proposta de Continuao
251
CONCLUSO GERAL
O objetivo principal deste trabalho foi estudar a modelagem, propor estratgias de controle, analisar as caractersticas e os limites de operao dos retificadores PWM trifsicos sem neutro, principalmente dos unidirecionais. Na literatura so propostas diversas estratgias de controle para os retificadores PWM trifsicos, todavia, em sua grande maioria restringem-se s topologias bidirecionais, onde o controle reconhecidamente mais simples, principalmente quando se utiliza modulao vetorial.. Foi analisada a estratgia de controle clssica, baseada no princpio utilizado para o boost pfc monofsico, aplicada aos trifsicos. Buscou-se explicar o princpio de funcionamento, pois sabido que um retificador trifsico sem neutro no corresponde simplesmente associao de trs monofsicos. Na realidade, a adaptao desta estratgia aos retificadores pwm trifsicos possibilita a obteno de bons resultados, apesar de apresentar algumas caractersticas particulares, usualmente ignoradas. Alm do fato de que diferentes topologias requerem diferentes adaptaes desta estratgia. Foram analisados ainda os limites fsicos de operao para os retificadores pwm trifsicos unidirecionais, observando que suas caractersticas permitem o processamento de energia reativa, possibilitando, por exemplo, a associao em paralelo dos retificadores pwm unidirecionais a outros conversores convencionais, compensando seus harmnicos de corrente, de modo que a associao dos conversores apresente fator de potncia unitrio, onde a corrente total apresente reduzida taxa de distoro harmnica. Tambm foi desenvolvida uma estratgia de controle que no utiliza referncia artificial, mas a prpria tenso de alimentao. Esta estratgia, neste trabalho denominada autocontrole, apresentou excelentes resultados, com tima dinmica e robustez, dentre outras vantagens em relao ao controle clssico, como reduo do rudo injetado no sistema. Observou-se apenas uma restrio: esta estratgia permite apenas a operao como retificador, j que a inverso do ganho de amostragem leva o sistema instabilidade, no sendo possvel operar como inversor, no caso das topologias bidirecionais. A estratgia de autocontrole foi adaptada s estratgias de modulao analgicas, mas tambm associada modulao vetorial. Em todos os casos foram obtidos excelentes resultados. Ainda, para o pfc monofsico, observou-se que o autocontrole implementa exatamente o defasamento ideal, entre corrente e tenso, para evitar a deformao da
Concluso Geral Preliminar e Proposta de Continuao
252
corrente na passagem por zero, caracterstica tambm importante para algumas topologias trifsicas unidirecionais. Tambm foi estudado o controle do balano de tenso na sada dos retificadores 3-nveis. Quando utilizada modulao vetorial, observa-se a facilidade de controlar o balano de tenso, atravs da corrente no ponto mdio de sada. Existem estados topolgicos idnticos, sob o ponto de vista da tenso imposta sobre os indutores de entrada, mas que alteram o sentido da corrente mdia no ponto mdio do barramento de sada. Alm disso, para a estratgia de controle clssica, pode-se controlar o balano de maneira indireta, somando um sinal conveniente s referncias de corrente. Esta estratgia deve, no entanto, respeitar alguns limites, j que pode perturbar o sistema, deformando as correntes e podendo lev-lo instabilidade. Ainda, utilizando a modulao vetorial para controlar o balano de tenso na sada do conversor trs-nveis analisado, foi visto que a ao de controle nestes conversores est limitada, fisicamente, pela relao entre a tenso de sada e o valor de pico das tenses de entrada. Com a estratgia apresentada, possvel operar com um desbalano de at 25%-75% nas cargas, em regime permanente, mantendo o balano das tenses de sada, sem deformar as correntes de entrada. A estratgia de autocontrole apresentada tambm pode ser aplicada para controlar filtros ativos paralelos, monofsicos ou trifsicos, realimentando a corrente total das cargas em paralelo com o filtro. Deve-se lembrar, no entanto, que o fato de se utilizar apenas um controlador proporcional (realimentao proporcional natural), limita a derivada de corrente que se pode impor. Por isso, se o filtro for associado em paralelo com cargas cujas correntes apresentem derivadas elevadas (harmnicas de elevada freqncia), recomenda-se a utilizao de um filtro passa-baixas na entrada. Este filtro, todavia, precisar filtrar apenas componentes de alta freqncia, apresentando baixo volume.
Referncias Bibliogrficas
253
REFERNCIAS BIBLIOGRFICAS
[1] BORGONOVO, D. Modelagem e Controle de Retificadores PWM Trifsicos Empregando a Transformao de Park - Dissertao de Mestrado INEP UFSC Novembro/2001. INTERNATIONAL ELETROTECHNICAL COMISSION, International Standard, Geneve-Switzerland, 1998. IEC 61000-3-4
[2]
[3]
INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, IEEE Recommended Practices for Harmonic Control in Electric Power System, IEEE 519, 1992. PTTKER, F. Correo do Fator de Potncia para Instalaes de Baixa Potncia Empregando Filtros Ativos Tese de Doutorado INEP UFSC Julho/2000. SEIXAS, F. M. Conversores CA-CC de 12kW com Elevado Fator de Potncia Utilizando Autotransformador com Conexo Diferencial de Mltiplos Pulsos Tese de Doutorado INEP UFSC Outubro/2001 BORGONOVO, D.; BARBI, I. A Passive Three-Phase Rectifier with High Power Factor. Anais do COBEP, p.234-239, 2003. BARBI, I.; NOVAES, Y. R.; PTTKER, F.; BORGONOVO, D. Retificadores PWM Trifsicos Unidirecionais com Alto Fator de Potncia. Revista da SOBRAEP, p.1-14, 2002. SPIAZZI, G.; LEE, F. C. Implementation of Single-Phase Boost Power Factor Correction Circuits in Three-Phase Applications. Switching Rectifiers for Power Factor Correction, Volume V, VPEC Publication Series. BORGONOVO, D.; NOVAES, Y. R.; BARBI, I. A Three-Phase Three-Switch TwoLevel PWM Rectifier . IEEE Power Electronics Specialists Conference, 2003.
[4]
[5]
[6]
[7]
[8]
[9]
[10] NABAE, A.; TAKAHASHI, I.; AKAGI, H. A New Neutral-Point-Clamped PWM Inverter, IEEE Trans. Ind. Appl., vol 17, no. 5, pp.518-523, Outubro/1981. [11] KOLAR, J. W.; ZACH, F. C. A Novel Three-Phase Three-Switch Three-Level Unity Power Factor PWM Rectifier. Proceedings of the 28th Power Conversion Conference, pp. 125-138. Nremberg, Alemanha. Junho/1994. [12] BARBI, I. Correo de Fator de Potncia para Fontes de Alimentao. Notas de Aula Publicao Interna INEP UFSC Florianpolis 2000. [13] BARBI, I. ; SOUZA, A. F. Correo de Fator de Potncia para Fontes de Alimentao. Apostila Publicao Interna INEP UFSC Florianpolis 1995.
254
[14] ASSOCIAO BRASILEIRA DE NORMAS TCNICAS. Especificaes de Sistemas Retificadores Chaveados para Telecomunicaes. Rio de Janeiro 1999. [15] HELDWEIN, M. L. Unidade Retificadora Trifsica de Alta Potncia e Alto Desempenho para Aplicao em Centrais de Telecomunicaes. Dissertao de Mestrado INEP UFSC Florianpolis 1999. [16] BLAUTH, Y. B. Retificadores trifsicos Controlados com Elevado Fator de Potncia e Multinveis de Corrente. Tese de Doutorado INEP UFSC Florianpolis 1999. [17] DANTE, R. G. Controle Digital de um Retificador Trifsico com Alto Fator de potncia e Tenso de sada regulada. Dissertao de Mestrado INEP UFSC Florianpolis 1997. [18] OLIVEIRA, A. H. Retificador Trifsico, com Elevado Fator de Potncia Utilizando o Conversor CC-CC Sepic no Modo de Conduo Contnua. Dissertao de Mestrado INEP UFSC Florianpolis 1996. [19] KOLAR, J. W.; ERTL, H. and ZACH, F. C. Considerations for Unidirectional Three-Phase PWM Rectifier Systems with Low Effects on the Mains. Proceedings of the 6th International Conference on Power Electronics and Motion Control, Budapeste, Oct. 1-3, Vol.2, pp. 560-565 (1990). [20] PRASAD, A. R.; ZIOGAS, P. D. and MANIAS, S. An Active Power Factor Correction Technique for Three-Phase Diode Rectifiers. IEEE Transactions on Power Electronics, Vol. 6, No. 1, pp. 83-92 (1991). [21] KOLAR, J. W.; ERTL, H. and ZACH, F. C. Power Quality Improvement of ThreePhase AC-DC Power Conversion by Discontinuous-Mode Dither-Rectifiers. Proceedings of the 6th International (2nd European) Power Quality Conference, Mnchen, Oct. 14-15, pp. 62-78 (1992). [22] KOLAR, J. W.; ERTL, H. and ZACH, F. C. Space Vector-Based Analysis of the Input Current Distortion of a Three-Phase DiscontinuousMode Boost Rectifier System. Record of the 24th IEEE Power Electronics Specialists Conference, Seattle (WA), June 20-24, pp. 696-703 (1993).
[23] KOCZARA, W. Unity Power Factor Three-Phase Rectifiers. Proceedings of the 6th International (2nd European) Power Quality Conference, Mnchen, Germany, Oct. 14-15, pp. 79-88 (1992). [24] KOLAR, J. W. and ZACH, F. C. A Novel Three-Phase Three-Switch Three-Level PWM Rectifier. Proceedings of the 28th Power Conversions Conference, Nrnberg, Germany, June 28-30, pp. 125-138 (1994). [25] ZHAO, Y. Li and LIPO, T. A. Forced Commutated Three-Level Boost-Type Rectifier. Conference Record of 28th IEEE Industry Applications Society Annual Meeting, Toronto, Canada, Oct. 2-8, Pt. II, pp. 771-777 (1993).
255
[26] ERTL, H.; KOLAR, J. W. and ZACH, F. C. Analysis of Different Current Control Concepts for Forced Commutated Rectifier (FCR). Proceedings of the 11th International Conference on Power Conversion, Mnchen, Germany, June 17-19, pp. 195-217 (1986). [27] MALESANI, L. and TENTI, P. Three-Phase AC/DC PWM Converter with Sinusoidal AC Currents and Minimum Filters Requirements. IEEE Transactions on Industry Applications, Vol. IA-23, No. 1, pp. 71-77 (1987). [28] KOLAR, J. W.; DROFENIF, U. and ZACH, F. C. VIENA Rectifier II A Novel Single-Stage High Frequency Isolated Three-Phase PWM Rectifier. Proceedings of the 13th IEEE Applied Power Electronics Conference, Anaheim (CA), Feb. 15-19, Vol. 1, pp. 23-33 (1998). [29] TAJESHITA, T. and MATSUI, N. PWM Control and Input Characteristics of ThreePhase Multi-Level AC/DC Converter. Record of the 23rd IEEE Power Electronics Specialists Conference, Toledo, June 29 July 3, Vol. I, pp. 175-180 (1992). [30] BOROJEVIC, D.; HITI, S.; VLATKOVIC, V. and LEE, F. C. Control Design of Three-Phase PWM Buck Rectifier with Power Factor Correction. Proceedings of the 10th Annual VPEC Power Electronics Seminar, Blacksburg, Sept. 20-22, pp. 1-9 (1992). [31] SOUZA A. F. Retificadores Monofsicos de Alto Fator de Potncia com Reduzidas Perdas de Conduo e Comutao Suave Tese de Doutorado INEP UFSC Abril/1998. [32] BARBI, I. Teoria Fundamental do Motor de Induo. Florianpolis: Editora da UFSC/ELETROBRS, 1985. [33] MIDAVAINE, H;, MOIGNE, P. and BARTHOLOMEUS, P. Multilevel Three-Phase Rectifier with Sinusoidal Input Currents. IEEE Power Electronics Specialists Conference, 1996. [34] REMOR, J.P. Autocontrole de Um Retificador Boost PFC Monofsico - Dissertao de Mestrado INEP UFSC - Novembro/2004. [35] WATANABE, E. H.; AREDES. M. Teioria de Potncia Ativa e Reativa Instantnea e Aplicaes- Filtros Ativos e FACTs XII Congresso Brasileiro de Automtica 3, Vol. I, pp. 81-102 1998.

Controle Retificadores PWM Borgonovo

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Controle Retificadores PWM Borgonovo

Încărcat de

Drepturi de autor:

Formate disponibile

DEIVIS BORGONOVO

ANLISE MODELAGEM E CONTROLE DE RETIFICADORES PWM TRIFSICOS

ANLISE MODELAGEM E CONTROLE DE RETIFICADORES PWM TRIFSICOS

Florianpolis, Junho de 2005.

ANLISE MODELAGEM E CONTROLE DE RETIFICADORES PWM TRIFSICOS

______________________________________ Prof. Ivo Barbi, Orientador, Dr. Ing.

Prof. Cludio Manoel da Cunha Duarte, Dr.

Prof. Arnaldo Jos Perin, Dr. Ing.

Prof. Denizar Cruz Martinz, Dr.

A Deus. minha famlia.

A imaginao mais importante que o conhecimento Albert Einstein

ANLISE MODELAGEM E CONTROLE DE RETIFICADORES PWM TRIFSICOS DEIVIS BORGONOVO

ANALISYS MODELING AND CONTROL OF THREEPHASE PWM RECTIFIERS DEIVIS BORGONOVO

1.3 - FATORES DE DESEMPENHO EM SISTEMAS TRIFSICOS.................................. 22

1.4 - CONVERSORES CA-CC - RETIFICADORES ........................................................... 27

1.5 - CONCLUSES ........................................................................................................... 43

3.3 - CONTROLE DAS CORRENTES DE ENTRADA ........................................................ 86

3.4 - CONTROLE CLSSICO ............................................................................................. 94

3.4.2 - CONTROLE DO CONVERSOR B ........................................................................................... 98 3.4.3 - CONTROLE DO CONVERSOR C ........................................................................................... 99

3.5 - LIMITES PARA A TENSO DE SADA.................................................................... 102

3.6 - LIMITES FSICOS PARA O CONTROLE DAS CORRENTES................................. 106

3.11 - CONCLUSES ....................................................................................................... 141

4.2.4 -RESULTADOS DE SIMULAO........................................................................................... 155 4.2.5 - RESULTADOS EXPERIMENTAIS ........................................................................................ 156

4.3 - AUTOCONTROLE PARA RETIFICADORES PWM TRIFSICOS ......................... 158

4.4 - CONCLUSES ......................................................................................................... 183

5.3 - AUTOCONTROLE E MODULAO VETORIAL PARA O CONVERSOR A ......... 192

5.4 - AUTOCONTROLE E MODULAO VETORIAL PARA O CONVERSOR B ......... 207

5.5 - AUTOCONTROLE E MODULAO VETORIAL PARA O CONVERSOR C ......... 225

5.6 - CONCLUSES ......................................................................................................... 249

CONCLUSO GERAL ........................................................................................... 251 REFERNCIAS BIBLIOGRFICAS ...................................................................... 253

FTLA OFF ON PWM TDH / THD Y

3. Smbolos de unidades de grandezas fsicas.

4. Smbolos para referenciar elementos de circuitos.

Captulo 1 Introduo Geral

Captulo 1 Introduo Geral

Captulo 1 Introduo Geral

Captulo 1 Introduo Geral

1.2 - FATORES DE DESEMPENHO PARA SISTEMAS MONOFSICOS

Tem-se ainda a potncia reativa, como resultado da relao abaixo:

Captulo 1 Introduo Geral

Ento, a potncia mdia, conforme apresentado na (Eq.1.3), dada por:

A tenso eficaz definida na (Eq.1.5) como:

Da mesma forma, a corrente eficaz dada por:

Captulo 1 Introduo Geral

Tem-se, ento, a potncia aparente dada por:

Substituindo a (Eq.1.12) e a (Eq.1.19), na definio de fator de potncia apresentada na (Eq.1.1) obtm-se:

Captulo 1 Introduo Geral

2 I P _ n sen(n t + n ) dt + 0 n =1 (Eq.1.28) I ef = 2 1 + I P _ n sen(n t + n ) I P _ i sen(i t + i ) dt 2 n =1 i =1 0 in

Retirando a componente fundamental da somatria:

Normalizando em funo da componente fundamental da corrente:

Define-se a taxa da distoro harmnica da corrente (TDHI), por:

Captulo 1 Introduo Geral

Substituindo a (Eq.1.32) na (Eq.1.31):

Substituindo a (Eq.1.35) na (Eq.1.32) e na (Eq.1.33):

A potncia mdia, ou potncia ativa, definida por:

[VP sen( t )] I P _ n sen(n t + n ) dt

Captulo 1 Introduo Geral

2 [VP sen( t )] I P _ 1 sen( t + 1 ) dt + 1 0 P= 2 2 + [V sen( t )] I P _ n sen(n t + n ) dt P n =1 0

Logo, substituindo os resultados obtidos na (Eq.1.38) e na (Eq.1.42):

Captulo 1 Introduo Geral

Desta forma, o valor eficaz da tenso dado por:

2 VP _ n sen(n t + n ) dt + 0 n =1 Vef = 2 1 + VP _ n sen(n t + n ) VP _ i sen(i t + i ) dt 2 0 n =1 i =1 in

Assim, substituindo a (Eq.1.50) na (Eq.1.49), tem-se: