PLL

Departamento
de Electrnica
Prctica. Introduccin a los Lazos
Enganchados en Fase
(PLL- Phase Locked Loop)
Grado en Ingeniera en Electrnica de Comunicaciones
Control Electrnico
Elena Lpez Guilln
Marta Marrn Romera

CURSO 2012/13
ndice
Control Electrnico. Departamento de Electrnica 1
1. Conceptos previos sobre fases y frecuencias
2. Estructura y diagrama de bloques de un PLL
3. Funcin de transferencia
4. Anlisis del funcionamiento del PLL
5. Parmetros caractersticos de los PLL
6. Detectores de fase
7. Tipos de PLLs
8. Aplicaciones de los PLLs
1. Conceptos previos
sobre fases y frecuencias
Seal de banda estrecha: v(t) = a(t)cos(u(t))
v(t)
t
Si la amplitud es constante: v(t) = Acos(u(t))
v(t)
t
u (t) es la
fase absoluta
v(t)
t
v(t) = Acos(u(t))
t
u(t)
Podemos escribir:

u(t)=e
r
t+|
r
(t)

donde e
r
es una frecuencia constante
cualquiera y |
r
(t) es la fase relativa a
esta frecuencia.

|
r
(t
1
)
e
r
t
1

t
1

Ahora buscamos una e
r
a la que |
r
(t)
est acotada:

u(t)=e
r
t+|
r
(t)=e
0
t+|
0
(t)

As obtenemos la frecuencia media
e
0
y la fase relativa a dicha frecuencia
|
0
(t).
t
u(t)
t
1

|
r
(t
1
)
e
r
t
1

e
0
t
1

|
0
(t
1
)
La pulsacin instantnea de la seal se obtiene derivando la fase instantnea:

O (t)= du(t)/dt = e
0
+d|
0
(t)/dt

En estas expresiones, las fases se expresan en rad y las pulsaciones en rad/s.
Para pasar la frecuencia instantnea a Hertzios hay que dividir por 2t.

F (t)= (1/2t) O(t)= (1/2t)du(t)/dt = f
0
+ (1/2t)d|
0
(t)/dt

NOTA:

Dos seales con la misma frecuencia pueden tener fases distintas, con desfasaje
(diferencia de fase) constante. Es decir, las fases relativas son distintas.

Sin embargo, dos seales con la misma fase instantnea tienen necesariamente la
misma frecuencia instantnea.
2. Estructura y diagrama de bloques
de un PLL
2.1. Estructura bsica de un PLL
V
e
= k(Au)
v
i
v
o
Salida
Entrada
v
e
v
d
v
i
= V
i
sen(u
i
) v
o
= V
o
sen(u
o
)
Detector de fases:
entrega una tensin
proporcional a la diferencia
de fases
Filtro paso-bajo:
Necesario para filtrar la
salida del detector de
fases
Oscilador
controlado por
tensin (VCO):
La frecuencia de la
seal de salida
depende de una
tensin de control
IMPORTANTE: Como lo que se compara son las fases de las seales de entrada y
salida, el sistema tiende a anular la diferencia de fases y de frecuencias, pero las
amplitudes pueden tener valores distintos:
de un PLL
En este caso, la salida V
o
se ha
enganchado a la misma frecuencia
que la entrada V
i
, pero se mantiene un
desfasaje constante.

En un PLL, siempre se produce el
enganche en frecuencia
v
i
v
o
Au
v
i
v
o
En este caso, la salida V
o
se ha
enganchado en frecuencia y tambin
en fase con la seal de entrada V
i
.

Para que tambin se produzca el
enganche en fase, el filtro debe
cumplir ciertas condiciones. Esto se
justificar ms adelante.
El objetivo en este apartado es modelar el funcionamiento del PLL y obtener su diagrama
de bloques.

Funcionamiento del VCO
Frecuencia de salida f
osc
proporcional a una tensin de entrada V
d
, que puede tomar
valores positivos y negativos. Cuando V
d
=0, la frecuencia de salida es f
osc0
(frecuencia
central o de libre oscilacin):
f
osc
=

f
osc0
+K
osc
V
d
e
osc
= e
osc0
+2tK
osc
V
d

Para poder modelar el sistema en Laplace, es necesario linealizar su comportamiento
entorno a e
osc0
. Referimos todas las variables relativas a ella:

de un PLL
2.2. Diagrama de bloques de un PLL
}
+ = u
t
d osc osc osc
dt t V K t
0
0
) ( 2t e
}
= u =
= =
= =
t
d osc osc osc
d osc osc osc o
d osc osc osc o
dt t V K t
V K
V K f f f
0
0 0
0
0
) ( 2
2
t e |
t e e e
Para poder comparar |
o
con la seal de entrada, la fase y frecuencia de sta deben ser
tambin relativas a e
osc0
:

Esquema del PLL linealizado entorno a e
osc0
:

Ecuaciones de los bloques:

de un PLL
t
osc i i 0
e | u =
-
VCO
Conv.
u/V
Filtro
pasa-
bajos
-
VCO
Conv.
u/V
Filtro
pasa-
bajos
VCO VCO
Conv.
u/V
Filtro
pasa-
bajos
|
o
|
i
v
d
v
e |
e
}
=
=
=
=
t
d osc o
e d
e d e
o i e
dt t V K t
t V F t V
t K t V
t t t
0
) ( 2 ) (
)) ( ( ) (
) ( ) (
) ( ) ( ) (
t |
|
| | | Detector de error:
Convertidor u/V:
Filtro paso-bajo:
VCO:

0 osc i i
f F f =
de un PLL
s
K
s V
s
s F
s V
s V
K
s
s V
s s s
osc
d
o
e
d
d
e
e
o i e
t |
|
| | |
2
) (
) (
) (
) (
) (
) (
) (
) ( ) ( ) (
=
=
=
=
Detector de error:
Convertidor u/V:

Filtro paso-bajo:
VCO:

Funciones de transferencia en Laplace:

Diagrama de bloques:

-
K
d
F(s)
|
e
(s)

|
o
(s)

v
d
(s)
v
e
(s)
|
i
(s)
Conv. u/V Filtro paso-bajo VCO
s
K
osc
t 2
3. Funciones de transferencia
-
K
d
F(s)
|
e
(s)

|
o
(s)

v
d
(s) v
e
(s)
|
i
(s)
s
K
osc
t 2
Funcin de transferencia en lazo abierto:
osc d v
v osc d
e
o
K K K con
s
s F K
s
s F K K
s
s
s T t
t
|
|
2
) ( ) ( 2
) (
) (
) ( = = = =
Funcin de transferencia en lazo cerrado:
) (
) (
) ( 1
) (
) (
) (
) (
s F K s
s F K
s T
s T
s
s
s H
v
v
i
o
+
=
+
= =
|
|
IMPORTANTE:

Si F(s) es un filtro paso bajo de orden 1, el PLL es de orden 2 y de tipo 1.

Si la entrada es senoidal (la fase |
i
(t) es una rampa), en rgimen permanente el sistema sigue la fase de entrada
con un error constante (|
e
=cte), es decir hay un desfasaje constante entre la entrada y la salida (necesario para
que Vd=0 y el VCO modifique su frecuencia respecto a la de libre oscilacin para adaptarse a la de la seal de
entrada). Por lo tanto, las frecuencias se igualan, pero existe un desfasaje constante.

Este desfasaje se puede eliminar haciendo que F(s) tenga un polo en el origen (el sistema se convierte en tipo 2).
Diagrama de bloques considerando la frecuencia relativa como entrada y salida:
|
e
(s)
-
K
d
F(s)
f
e
(s)

f
o
(s)

v
d
(s)
v
e
(s) f
i
(s)
s
t 2
+
K
osc
Funcin de transferencia en lazo abierto:
osc d v
v osc d
e
o
K K K con
s
s F K
s
s F K K
s f
s f
s T t
t
2
) ( ) ( 2
) (
) (
) ( = = = =
Funcin de transferencia en lazo cerrado:
) (
) (
) ( 1
) (
) (
) (
) (
s F K s
s F K
s T
s T
s f
s f
s H
v
v
i
o
+
=
+
= =
CONCLUSIN:

La funcin de transferencia es igual en fase que en frecuencias.

Si la entrada es senoidal con frecuencia constante (entrada f
i
(t) escaln), al ser el sistema tipo 1, en rgimen
permanente s que se anula el error de frecuencias f
e
, mientras que el de fase |
e
se mantiene constante. Misma
conclusin que en diapositiva previa.
NOTA: El carcter paso bajo de la funcin de transferencia de un PLL implica que
las modulaciones lentas de fase se transfieren a la salida, mientras que las
modulaciones rpidas de fase se ven rechazadas por el proceso de filtrado.

Consideraciones respecto al TIPO y el ORDEN de un PLL:

Si F(s) no tiene ceros en el origen, el tipo mnimo de un PLL es 1.
Podemos incrementar el tipo del PLL aadiendo ms polos en el origen en el
filtro F(s).
El orden de un PLL es siempre un grado superior al orden del filtro F(s)
utilizado.
Se consigue con F(s)=A. (NOTA: su estudio es terico, pues debido a la implementacin del detector de
fases, los PLLs NECESITAN un filtro de primer orden para eliminar armnicos no deseados a la salida del detector de
fase)
4.1. El PLL de Orden 1 y Tipo 1
A K K A K
con
s A K s
A K
s T
s T
s f
s f
s H
s
A K
s T
osc d v v
v
i
o
v
t
t
t 2
1 1
1
1
) ( 1
) (
) (
) (
) (
) (
= =
+
=
+
=
+
= =
=
-1.4 -1.2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2
-0.08
-0.06
-0.04
-0.02
0
0.02
0.04
0.06
0.08
Lugar de las races en funcin de A
x
Respuesta en frecuencia
a) Aplicacin de un escaln de frecuencia
PLL
F
i
(t)

F
o
(t)

F
i
t
f
1
f
osc0
F
o

t
f
osc0
PLL
H(s)
f
i
(t)

f
i
t
f
1 f
o

t
Usamos el modelo linealizado entorno a f
osc0
para poder utilizar la funcin de
transferencia H(s):
f
o
(t)

( )
) 1 ( ) (
1
) ( ) (
/
1
1 1
t
t
t
o o i
e f t f
s s
f
s f
s
f
s f

=
+
= =
f
1
t = 10s
t = 1s
0 20 40 60
t [s]
f
o
(t)

Qu pasa con la fase de la seal de salida del oscilador ante un escaln en la
frecuencia de entrada?
u
i
t
t
u
o

?
Como
1
2
2
1
2
) (
) (
) (
+
=
+
= =
s
s
A K K
s
s f
s
s G
osc d
i
e
t
tt
t
t
|
Entonces
Estudiamos el error de fase del sistema, |
e
:
( )
t
t t |
t
t t
|
/
1
1
1 2 ) (
) 1 (
2
) ( ) ( ) (
t
e i e
e f t
s s
f
s f s G s
=
+
= =
0 20 40 60
t [s]
|
e
(t)
t
2
= 10s
2tf
1
t
2
t
1
= 1s
2tf
1
t
1
Es necesario que exista diferencia de fases en rgimen permanente para que cambie la
frecuencia de salida de tal forma que la frecuencia de ambas seales coincidan.
Evolucin de las seales ante un escaln en la frecuencia de entrada:

Escaln en la frecuencia f
1
= 0,25 f
osc0
F
i
t
f
1 f
osc0
v
osc
v
e
|
e

|
e
()
b) Aplicacin de un escaln de fase
PLL
u
i
(t)

u
i
t
F
o
(t)
Respuesta de la frecuencia relativa del
oscilador f
o
ante un escaln |
1
en la
fase de entrada:
t
tt
|
t
t | |
t t
|
|
t
o
o
i
e t f
s s s
s
s f
s
s
=
+
=
+
=
=
2
) (
1
2
1 2
1
) (
) (
1
1 1
1
0 5 7,5 10
t [s]
f
o
(t)
t
2
= 10s
t
1
= 1s
|
1
/(2tt
1
)
|
1
/(2tt
2
)
0 5 7,5 10
t [s]
f
o
(t)
0 5 7,5 10
t [s]
f
o
(t)
t
2
= 10s t
2
= 10s
t
1
= 1s t
1
= 1s
|
1
/(2tt
1
)
|
1
/(2tt
2
)
NOTA: La frecuencia
relativa tiende a cero
slo si la frecuencia de
la seal de entrada
coincide con la de
libre oscilacin
Qu sucede con la diferencia de fases (error de fase) ante un escaln en la fase de
entrada?
t
| |
t
t | |
t
t
|
|
|
t
e
e
i
e t
s s s
s
s
s
s
=
+
=
+
=
=
1
1 1
1
) (
1 1
) (
) (
t = 10s
t = 1s
|
1
0 20 40 60
t [s]
|
e
(t)
t = 10s t = 10s
t = 1s t = 1s
|
1
0 20 40 60
t [s]
|
e
(t)
|
1
|
1
0 20 40 60
t [s]
|
e
(t)
0 20 40 60
t [s]
0 20 40 60
t [s]
|
e
(t)
NOTA: El error de fase
tiende a cero slo si la
frecuencia de la seal
de entrada es la de
libre oscilacin
La frecuencia de ambas seales termina coincidiendo de nuevo, y la diferencia de fase se
acaba anulando en el caso de que la frecuencia de Vi sea la de libre oscilacin
ui

t
Evolucin de las seales ante un escaln en la fase de entrada:

v
i
v
osc
Escaln en la fase
|
1
= t/2
A|
Ventajas e inconvenientes del PLL del orden 1 y tipo 1

Sencillez de implementacin del filtro (incluso ausencia de filtro)

El nico parmetro que se puede ajustar (A) influye en la frecuencia de corte, el
ancho de band de ruido, el tiempo de asentamiento, el error de fase y los mrgenes
de enganche y mantenimiento: demasiados condicionantes para un nico parmetro.

Muy poco utilizado en la prctica: para conseguir un buen mantenimiento se hace
necesaria una ganancia elevada, lo que lleva a un ancho de banda tambin elevado.

En caso de desvanecimiento temporal de la seal de entrada, y si se supone que
entonces el detector de fase entrega una tensin nula, el VCO pasa a oscilar a su
frecuencia central y el reenganche cuando se restablezca la seal ser lento.

Ejemplo de filtro F(s):
( )
=
=
+ +
+
=
+ +
+
=
C R
C R
con
s
s
Cs R R
Cs R
s F
2 2
1 1
2 1
2
2 1
2
1 ) (
1
1
1
) (
t
t
t t
t
( )
( )
( ) ( )
1
1
1
) ( 1
) (
) (
) (
) (
1 ) (
) (
1
2
2 1
2
2
2 1
2
+
+
+
+
+
=
+
= =
+ +
+
= =
s
K
K
s
K
s
s T
s T
s f
s f
s H
s s
s K
s
s F K
s T
v
v
v
i
o
v v
t t t
t
t t
t
Lugar de las races en funcin de Kv
x
x o
2 1
1
t t +
2
1
t
Aplicacin de un escaln en la frecuencia de entrada:
( ) ( )
1
1
1
) ( ) ( ) (
1
2
2 1
2 1 1 1
+
+
+
+
+
= = =
s
K
K
s
K
s
s
f
s H
s
f
s f
s
f
s f
v
v
v
o i
t t t
t
Ejemplo: K
v
= 10
5
-10
7
Hz/rad t
2
=0.210
-6
/t seg (t
1
+

t
2
)=0.210
-6
/t seg

Con t
2
= 0 existe ms posibilidad de
optimizar la respuesta dinmica.
Ejemplo de filtro F(s):
=
=
+ +
=
+ +
=
C R
C R
con
s
s
Cs R
Cs R R
s F
2 2
1 1
1
2 1
1
2 1
1 ) ( 1 ) (
) (
t
t
t
t t
( ) | |
( ) 1
1 ) (
) ( 1
) (
) (
) (
) (
1 ) (
) (
2 1
2
1
2 1
2
1
2 1
+ + +
+ +
=
+
= =
+ +
= =
s s
K
s
s T
s T
s f
s f
s H
s
s K
s
s F K
s T
v
i
o
v v
t t
t
t t
t
t t
Lugar de las races en funcin de Kv
x o
El resultado es semejante al obtenido en el PLL de Orden 2 y Tipo 1 anterior. Luego
se puede optimizar de igual forma la respuesta dinmica. La ventaja es que al ser de
tipo 2 se anula la diferencia de fases en rgimen permanente ante un escaln de
frecuencia.
Otra forma de realizar un PLL de Orden 2 y Tipo 2:
Salida
Entrada
+
-
+ V
CC
- V
CC
C
R
2
R
1
Salida
Entrada
+
-
+ V
CC
- V
CC
C
R
2
R
1
+
-
+ V
CC
- V
CC
C
R
2
R
1
Para que salga lo mismo que en el caso anterior, K
v
tiene que ser negativa, en caso
contrario, el PLL sera inestable.
Ventajas e inconvenientes del PLL de orden 2 y tipo 2

Este bucle es el ms utilizado porque es el ms sencillo que consigue mantener el
enganche a una frecuencia con un error de fase nulo, gracias al carcter integrador
del filtro.

Este PLL permite que el VCO siga oscilando a la misma frecuencia si se desvanece la
seal de referencia, por lo que al restablecimiento de la seal la recuperacin del
enganche es prcticamente instantnea.

Su comportamiento transitorio no depende de la frecuencia de partida.

Necesidad de un elemento activo (amplificador operacional) para implementar el
filtro.
Margen de mantenimiento esttico (hold-in range): Es el margen de
frecuencias de entrada en las que el lazo permanece enganchado en las siguientes
condiciones: partimos del lazo enganchado y cambiamos la frecuencia de entrada
muy lentamente. Se corresponde con el lmite fsico de frecuencias en las que
funcionan los componentes del PLL .
Margen de mantenimiento dinmico (pull-out range): Estando el PLL
enganchado, es el salto instantneo mximo de la frecuencia de entrada que puede
producirse sin que el PLL se desenganche (independientemente de que despus
vuelva a engancharse).
Margen de enganche lineal (lock-in range): Es el margen de frecuencia de
entrada en el PLL, simtrico respecto a la frecuencia de libre oscilacin, tal que el
bucle acaba enganchndose, sin superar el margen lineal del detector de fase.
Margen de enganche no lineal (pull-in range): Es el margen ms amplio en el
que el enganche se produce a pesar de superar el margen lineal del detector de
fase. El enganche es ms lento y se produce en un proceso no lineal.
Error de fase: Es la diferencia de fases de entrada y salida. Depende del tipo de
detector de fases y del filtro usados y, a veces, de la frecuencia de entrada.
Margen de mantenimiento esttico (hold-in)
Margen de enganche no lineal (pull-in)
Margen de mantenimiento
dinmico (pull-out)
Margen de enganche lineal
(lock-in)
f
osc0

Frecuencia central o de libre oscilacin (f
osc0
): Es aquella a la que oscila el
VCO cuando se le aplica el valor central de su margen de tensin de entrada.
Clculo de los mrgenes caractersticos:

Margen de mantenimiento esttico (Ae
L
): Se determina en rgimen permanente y
vendr dado por el margen de frecuencias que puede producir el VCO, aunque suele venir
limitado por el detector de fase que es el componente que antes pierde la linealidad:

Ae
L
=K
v
A|
emax

Margen de enganche lineal (Ae
C
): Se puede demostrar que aproximadamente vale:

Ae
C
~ 2e
n

Margen de enganche no lineal (Ae
p
): Se puede demostrar que aproximadamente
vale:

Siempre Ae
C
< Ae
p
< Ae
L

( )
2
2 2
n v n p
K e e e ~ A
El tipo de detector de fase condiciona ciertos aspectos del funcionamiento del PLL.

Tipos de detectores de fase:

DETECTORES ANALGICOS detector basado en mezclador.

DETECTORES DIGITALES

Detector basado en puerta OR-Exclusiva
Detector basado en biestable RS activado por flancos
Detector fase-frecuencia
6.1. Detector de fase basado en mezclador
-
Conv.
u/V
Detector de fases
V
i
sen(u
i
)
V
o
sen(u
o
)
v
e
V
i
sen(u
i
)
V
o
sen(u
o
)
v
e
( ) ( ) ( ) ( ) | |
o i o i d o o i i m e
K sen V sen V K V u + u u u = u u = cos cos
2
m
o i d
K
V V K =
Como y

Luego se comporta como se ha previsto, pero estando |
o
retrasada 90 con relacin al
comportamiento terico definido por |
o.

Comportamiento bastante lineal si sen(x)~x, es decir si:
i osc i
t | e + = u
0 o osc o
t | e + = u
0
( ) ( ) | | t K V
osc o i o i d e 0
2 cos cos e | | | | + + =
Este trmino se elimina
por filtrado
( ) ( ) ( ) 2 2 cos t | | t | | | | + ~ + = =
o i d o i d o i d e
K sen K K V
Aproximacin vlida para valores pequeos del ngulo
( ) ( ) 2 ' ' 2 t | | | | t | | = = + ~
o o o i d o i d e
siendo K K V
60 90 < +
o i
| |
Control Electrnico. Departamento de Electrnica
33
|
i
-|
o
-90 -60 -30 0 30 60 90
-1
0
1
Error
-50%
0%
50%
-90 -30 30 90 0
|
i
-|
o
v
e
=K
d
sen(|
i
-|
o
)
v
e
=K
d
(|
i
-|
o
)

El lmite de validez del detector es:

Fuera de estos lmites, cambia el
signo de K
d
, lo que genera problemas
de estabilidad en el lazo, que se
desenganchar.

Por lo tanto, este rango limita el
margen de enganche del PLL.

90 ) ' ( 90 < <
o i
| |
90 ) 90 ( 90 < + <
o i
| |
0 ) ( 180 < <
o i
| |
Caractersticas del detector de fase basado en mezclador:
Ventajas:
Trabaja con seales analgicas, por lo que puede operar hasta frecuencias
muy altas.
El filtro es del doble de la frecuencia de la seal generada.

Inconvenientes:
El valor de la constante K
d
es , es decir, depende de la
amplitud de las seales. A veces hay que limitarlas para acotar el valor de K
d
.
La diferencia de fases mxima posible es de 180. Concretamente:
2
m
o i d
K
V V K =
0 ) ( 180 < <
o i
| |
6.2. Detector de fase basado en puerta Or-Exclusiva
-
Conv.
u/V
Detector de fases
V
i
(u
i
)
V
o
(u
o
)
v
e
v
i
(u
i
)
v
o
(u
o
)
v
e
v
e
180 0 360 |
i
|
o

No es
simtrica
respecto a 0 !
t
t
t
v
i
(u
i
)
v
e
v
o
(u
o
)
t
t
t
v
i
(u
i
)
v
o
(u
o
)
v
e
v
o
(u
o
)
t
t
v
i
(u
i
)
v
e
t
v
e
v
e

v
e

Ahora adelantamos la representacin t/2:
|
i
|
o

v
e
0 90
-90
El mismo evento que suceda en |
i
|
o
ahora sucede t/2 radianes antes, es decir, sucede en
|
i
|
o
-t/2 = |
i
(|
o
+ t/2)
=
|
i
|
o
. Siendo en este caso |
o
= |
o
+ t/2.
Por tanto, el desarrollo terico seguido es vlido para |
o
, estando |
o
adelantada 90 con
relacin a la fase realmente existente, que es |
o
.
El lmite de validez del detector es: , es decir,
El valor de K
d
es K
d
=V
emax
/t.

180 ) ( 0 < <
o i
| |
90 ) ' ( 90 < <
o i
| |
Caractersticas del detector de fase con puerta OR-Exclusiva:
Ventajas:
El circuito digital es relativamente sencillo, por lo que puede operar hasta
frecuencias bastante altas.
d
es independiente de la amplitud de las seales de
entrada.
El filtro es del doble de la frecuencia de la seal generada.

Inconvenientes:
La diferencia de fases mxima posible es de 180. En este caso:
180 ) ( 0 < <
o i
| |
6.3. Detector de fase basado en biestable RS activado por flanco
180 0 360 |
i
|
o

v
e
ATE-UO EC PLL53
t
t
t
v
e
v
i
(u
i
)
v
o
(u
o
)
v
e

t
t
t
v
e
v
i
(u
i
)
v
o
(u
o
)
v
e

t
t
t
v
e
v
i
(u
i
)
v
o
(u
o
)
v
e

No es simtrica
respecto a 0
Ahora adelantamos la representacin t radianes:
-180
0 180
|i |
o

El mismo evento que suceda en |
i
|
o
ahora sucede t radianes antes, es decir, sucede en
|
i
|
o
-t = |
i
(|
o
+ t)
=
|
i
|
o
. Siendo en este caso |
o
= |
o
+ t.
Por tanto, el desarrollo terico seguido es vlido para |
o
, estando |
o
adelantada 180 con
relacin a la fase realmente existente, que es |
o
.
El lmite de validez del detector es: , es decir,
El valor de K
d
es K
d
=V
emax
/(2t).

180 0 360
|
i
|
o

v
e
v
e max

360 ) ( 0 < <
o i
| |
180 ) ' ( 180 < <
o i
| |
Caractersticas del detector de fase con biestable RS activo por flanco:
Ventajas:
La diferencia de fases mxima posible es de 360. En este caso: 0 < (f
e

f
osc
) < 360
d
es K
d
= V
e max
/(2t), es decir, no depende de la
amplitud de las seales.

Inconvenientes:
El filtro es de la frecuencia de la seal generada.
El circuito digital es relativamente complejo, por lo que no puede operar a
frecuencias muy altas.
6.4. Detector de fase-frecuencia
Idea general: Conseguir tener el equivalente a dos detectores basados en biestables activados por
flancos: uno que funcione para diferencias de fases relativas de entre 0 y 360 y otro entre 360 y 0.
S
R
Q
S
R
Q
v
e
(u
e
)
v
osc
(u
osc
)
-
V
U
v
Au
V
D
+
S
R
Q
S
R
Q
S
R
Q
S
R
Q
v
e
(u
e
) v
e
(u
e
)
v
osc
(u
osc
) v
osc
(u
osc
)
-
V
U
v
Au
V
D
+
180
0
360
|
i
|
o

v
e
v
e max

-180
-360
-v
e max

Control Electrnico. Departamento de Electrnica
45
t
t
t
v
U
v
i
(u
i
)
v
o
(u
o
)
t
v
D
t
v
e
v
i
(u
i
)
t
t
v
o
(u
o
)
t v
U
v
e
t
t
v
D
v
i
(u
i
)
t
t
v
o
(u
o
)
t
v
U
v
e
t
t
v
D
v
e

v
e

v
e

Una transferencia como sta es ms
deseable, ya que no se produce
cambio de signo de Kd
.

Circuito real
usado en el
PLL 4046A
Caractersticas del detector de fase frecuencia:
Ventajas:
La diferencia de fases mxima posible es de 720. En este caso: -360 < (|
i
|
o
) <
360
El valor de la constante Kd no depende de la amplitud de las seales.
Es el detector de fase con mejor enganche.

Inconvenientes:
El filtro es de la frecuencia de la seal generada.
El circuito digital es relativamente complejo, por lo que no puede operar a
frecuencias muy altas.
7. Tipos de PLL
PLL analgico o lineal (Linear PLL - LPLL): el detector de fase es analgico,
generalmente un mezclador. Todos los elementos del lazo operan en el dominio del
tiempo continuo. Pueden modelarse utilizando Laplace.

PLL digital (Digital PLL DPLL): el detector de fase es digital, y puede utilizarse
en prcticamente cualquier aplicacin (muy tpicos en sintetizadores de frecuencia). El
resto de elementos siguen siendo analgicos (filtro, VCO..). (Ej: 74HC/HCT4046A)

PLL completamente digital (All Digital PLL ADPLL): Todos los bloques son
discretos y todas las seales son en tiempo discreto. El VCO se reemplaza por un
oscilador controlado digitalmente (DCO). (Ej: 74HC/HCT297)

Software PLL (SPLL): Se trata de una implementacin en tiempo discreto del LPLL
o el DPLL, generalmente usando un DSP. El filtro se implementa mediante una
ecuacin en diferencias. El anlisis se realiza utilizando la transformada Z.
8. Aplicaciones de los PLLs
Algunas de las ms habituales son:
1. Recuperacin de portadoras (extrayndolas de la seal y el ruido que las
acompaa). Estas portadoras pueden utilizarse en el proceso de demodulacin de la
seal, y en el caso de seales moduladas en fase o frecuencia el propio PLL puede
entregar la seal demodulada (entrada al VCO)
2. Sintetizadores de frecuencia. Permiten que las frecuencias de entrada y salida
sean diferentes manteniendo entre ellas una relacin exacta. Se obtienen
introduciendo un divisor de frecuencia en el lazo de realimentacin (generalmente
programable).
3. Regeneracin de seales de reloj.
4. Otras aplicaciones: control de velocidad de motores, analizadores de espectro,
etc.


PLL

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

PLL

Încărcat de

Drepturi de autor:

Formate disponibile

Departamento

S-ar putea să vă placă și