CIRCUITOS INTEGRADOS ARITMETICOS Los circuitos aritmticos bsicos, debido a su gran uso en multiples aplicaciones, los encontramos en forma

de IC (en una pastilla) El circuito sumador total tpico lo encontramos en forma de 4 sumadores completos independientes o como un sumador de 4 bits capaz de sumar dos palabras binarias ed 4 bits. Si combinamos los circuitos sumadores totales con otros circuitos lgicos, obtendremos:

Sumadores-restadores Multiplicadores ALU (unidades lgicas-aritmticas de multiples utilidades

CARACTERISTICAS DEL 7483 Es un circuito integrado que realiza la funcin de sumador total, efecta la suma de dos nmeros binarios de 4 bits. SUMADOR DE DOS PALABRAS DE 4 BITS Los 4 bits de la palabra A se introducen por sus correspondientes entradas; anlogamente, se introduce la palabra B por sus correspondientes entradas. El Carry de entrada lo ponemos a masa ya que no tenemos ningn acarreo anterior. Por las salidas obtendremos el resultado de la suma en binario. Si el resultado llevase acarreo en el ltimo miembro, en el carry de salida saldria un 1 lgico. Este es el uso ms corriente que tiene este circuito integrado. SUMADOR DE DOS PALABRAS DE 8 BITS La salida del arrastre de la suma de A con B la introducimos en la entrada de arrastre del segundo circuito integrado, que se sumar a los bits A y B del segundo circuito integrado, en C obtendremos la salida de carry total; los acarreos intermedios se realizan directamente en el interior del circuito integrado. RESTADOR DE DOS PALABRAS DE 4Bits Los cuatro inversores convierten la palabra B a su forma en complemento a 1. Poner el acarreo de entrada a 1 lgico es lo mismoque si sumamos +1 al sustraendo, con esto conseguimos el complemento a 2 del sustraendo; luego, se euman minuendo y sustraendo y hemos efectuado la resta; en este caso, el acarreo de salida se descarta. RESTADOR DE DOS PALABRAS DE 8 Bits Lo explicado para 4 bits nos sirve igualmente con 8 bits aunque habr que aadir otro integrado e interconectarlos de modo adecuado. SUMADOR-RESTADOR DE DOS PALABRAS DE 4Bits

Hemos observado que los circuitos sumadores son bastante parecidos. Si los combinamos de una forma adecuada, obtendremos un circuito verstil que podr sumar o restar a nuestra voluntad. DESARROLLO PRCTICO Montar el circuito de la figura 9.1, comprobar que funciona como un sumador de dos palabras de 4 bits, realizar varios ejemplos. A1 A2 A3 A4 B1 B2 B3 B4 S1 S2 S3 S4 Cout 0001100010010 0010011010000 0101110000011 1010001111010 Montar el circuito de la figura 9.2, comprobar que funciona como un sumador de dos palabras de 4 bits, realizar varios ejemplos. A1A2A3A4A5A6A7A8 B1B2B3B4B5B6B7B8 S1S2S3S4S5S6S7S8 Cout 0010100110010001101110100 1001011001011001111010000 1001111011010000011011101 Montar el circuito de la figura 9.3, comprobar que funciona como un restador de dos palabras de 4 bits, realizar varios ejemplos. A1 A2 A3 A4 B1 B2 B3 B4 S1 S2 S3 S4 Cout 0100010011110 1010010101001 1011000010101 Montar el circuito de la figura 9.5, comprobar que funciona como un sumador y restador de dos palabras de 4 bits, realizar varios ejemplos. A1 A2 A3 A4 B1 B2 B3 B4 S1 S2 S3 S4 Cout 0101001110000 1001001111000 1010101101011 A1 A2 A3 A4 B1 B2 B3 B4 S1 S2 S3 S4 Cout 0101001100011 1001001100011 1010101111100

Montar el circuito de la figura 9.6 comprobar las posibles combinaciones, compararlas con la tabla 9.1 COMBINACION BCD COMBINACION BCD EXCESO A 3 NATURAL A1 A2 A3 A4 B1 B2 B3 B4 S1 S2 S3 S4 Cout 0001100010010 0010011010000 0101110000011 1010001111010 Montar el circuito de la figura 9.7, comprobar que funciona como un sumador de 8 bits, realizar varios ejemplos. A1A2A3A4A5A6A7A8 B1B2B3B4B5B6B7B8 S1S2S3S4S5S6S7S8 Cout 0010100110010001101110100 1001011001011001111010000 1001111011010000011011101 A1A2A3A4A5A6A7A8 B1B2B3B4B5B6B7B8 S1S2S3S4S5S6S7S8 Cout 0010100110010001100101110 1001011001011001001111001 1001111011010000110011010

Circuitos Aritmticos
Introduccin Los circuitos integrados ms representativos para la realizacin de operaciones aritmticas bsicas tales como la suma y la comparacin. Adicionalmente, se analiza una ALU en circuito integrado con la cual se pueden llevar a cabo una variedad de operaciones de lgica y aritmtica. La forma mas simple de realizar una operacin aritmtica electrnicamente, es usando un circuito llamado semi-sumado (Haft Adder). Este dispositivo permite que sean aplicados 2 bits de entradas (A,B) para producir dos salidas: uno correspondiente a resultado de la suma (S) y la otra correspondiente a acarreo (C) segn se muestra en la tabla N1.
A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 C 0 0 0 1

TABLA N1. Tabla de Verdad el circuito semi-sumador Como se puede notar, la salido S es el resultado de una EX-OR entre A y B como entradas: por otro lado C es el resultado de una AND entre las mismas entradas. En la figura N1 se muestra el circuito de semi-sumador. Este semi-sumador presenta la limitacin de que no posee uno entrada para el acarreo de la etapa previa, en caso de que desee sumar mas de 2 bits. Se debe recurrir entonces a sumador total b sumador completo (Full Adder). Este tipo de circuito acepta 3 bits de entrada por separado, llamados sumando, consumando y acarreo de entrada A, B y Cin respectivamente, mientras que las salidas son S y Cout.

Figura N1. El semisumador

Sumadores binarios de 4 bits: Las operaciones aritmticas se presentan con tal frecuencia que se han desarrollado un nmero de circuitos integrados especiales para llevarlas a cabo. El 74LS283 es un buen exponente de esta clase de dispositivos, siendo, en esencia, un sumador hexadecimal de 4 bits, Por lo tanto, acepta como entradas dos nmeros de 4 bits de cada uno, A y B, y un bit de acarreo previo, CO. Los 4 bits correspondientes al nmero A se conectan a las entradas Al, A2, A3 y A4. Las cuatro entradas del dato B se conecta de manera similar. El sumador genera como resultado un nmero de 4 bits correspondientes a la suma de los dos datos, A y B, adems de un bit de acarreo, C4. En la figura N2 se muestra la configuracin de pines del 74LS283.

Figura N 2. Configuracin de pines del 74LS283 La operacin del circuito integrado puede describirse en forma resumida de la siguiente manera:

Si la suma de los dos datos de entrada ms el acarreo previo arroja un resultado entre O y 15, la suma aparecer en las salidas de suma y el bit de acarreo de salida, C4 se hace igual a cero.

Si el resultado de la suma se sita entre 16 y 31, el bit de acarreo C4 se pone en 1 y las salidas correspondientes a los bits de suma se hacen iguales al valor del resultado menos 16. Observe que en el su mador de 4 bits, el bit de acarreo resultante posee un peso binario igual a 16.

Ejemplo: Suponga entradas a un sumador como el siguiente: A4A3A2A1= 01112 (716) B4B3B2B1 = 10102 (A16) CO=1 En este caso, la suma de los tres datos de entrada, 0111 + 1010 + 1 resulta ser igual 18. De acuerdo a las reglas anteriores, se produce un bit de acarreo igual 1 y las salidas adoptan un valor de 2 (esto es, 18 menos 16). Por lo tanto, C4 = 1 y 4 3 2 1=0010. Sumadores en cascada Es posible implementar sumadores para palabras de tamao superiores a 4 bits si se disponen varios 74LS283 en cascada. Para el efecto, basta simplemente con conectar la salida C4 del sumador de menor peso a la entrada CO del sumador siguente. En la figura N 3 se muestra como se conectaran dos 74LS283 en cascada para con formar un sumador de 8 bits. Los dos sumadores se muestran recibiendo como datos a dos nmeros binarios de 8 bits cada uno cuyos valores son: A=11001010, B = 11100111,CO=0. El resultado de la operacin, mostrado tambin en la misma figura es 10110001 y C4= 1.+

Figura N 3. Configuracin en cascada 74LS283 La operacin de resta con el 74LS283 El mismo circuito integrado descrito anteriormente puede ser utilizado para llevar a la prctica operaciones de resta. Ms an, tanto la suma como la resta son, desde el punto de vista digital, muy similares, por lo cual resulta fcil la implementarla de circuitos digitales que permitan seleccionar una u otra operacin. En la figura N4 se muestra la forma como podra alambrarse, con la ayuda de 4 compuertas XOR auxiliares, un circuito sumador que permita, segn la posicin de un conmutador de seleccin, ejecutar la suma o la resta de dos datos binarios de 4 bits cada uno.

Figura N 4. Configuracin 74LS283 como restador/sumador de 4 bits Unidades de lgica y aritmtica, ALU Las ALU (Arithmetic Logic Units), o unidades de lgica y aritmtica, son dispositivos muy verstiles que pueden programarse para llevar a cabo una gran variedad de operaciones aritmticas y lgicas entre dos palabras binarias. En la figura N 5 se muestra e! diagrama de pines de 74LS181, una ALU de 4 bits en tecnologa TTL. Como se observa de la figura, el positivo consta de dos grupo lneas de entrada A3A2A1A0 y B3B2B1B0, un grupo lneas neas de salida F3F2F1F0, un grupo de lneas selectoras de funcin S3S2S1S0 una lnea selectora de modo M, una entrada de acarreo previo Cn. una salida de acarreo resultante Cn+4, una salida de comparacin A=B y dos

salidas de expansin P,G.

Son circuitos combinacionales integrados que disponen n de n entradas y un nmero de salidas igual o menor a 2 , actan de modo que segn cual sea la combinacin de las variables de entrada se activa una nica salida, permaneciendo el resto de ellas desactivada. Suelen disponer de una entrada adicional denominada de inhibicin o strobe de modo que cuando esta entrada se encuentra activada, pone todas las salidas a 0. Por ejemplo un decodificador de 2 entradas y 22=4 salidas, tendra la siguiente tabla de verdad:

Sus ecuaciones lgicas seran:

Que una vez implementado con puertas NOT y AND, quedara:

Imagen 05. Elaboracin propia Un ejemplo tpico es el decodificador BCD a decimal, cuya tabla de verdad ser:

Los decodificadores pueden ser de dos tipos:

No Excitadores. Se denominan as a un tipo de decodificadores cuyas salidas solo pueden acoplarse a otros circuitos digitales de la misma familia integrada, ya que dan una corriente muy pequea en dichas salidas, incapaz de activar ningn otro componente. Decodificadores Excitadores. Son aquellos cuyas salidas dan suficiente corriente como para atacar, no solo a otros circuitos integrados de la misma familia, sino tambin a otros dispositivos, tales comodisplays, lmparas, rels, transductores,... Un decodificador muy comn es el de siete segmentos, este circuito combinacional activa simultneamente varias salidas, decodifica la informacin de entrada en BCD a un cdigo de siete segmentos adecuado para que se muestre en un display de siete segmentos, es el procedimiento empleado en todas las calculadoras, los relojes digitales,...

Imagen 06. Elaboracin propia Su tabla de verdad sera:

En las imgenes siguientes puedes ver, qu segmentos estn encendidos en dos nmeros, el 6 y el 7. En el 7, como indica la tabla de verdad, estn encendidos el a, el b y el c (encendido quiere decir en este caso valor lgico a 1)

Imagen 07. Elaboracin propia En el 6, estn apagados el a y el b (apagado quiere decir valor lgico a cero) Aplicacion de los decodificadores: funciones lgicas con decodificadores Implementacin de

Una de las principales aplicaciones de los decodificadores es que permite implementar ecuaciones correspondientes al funcionamiento de una funcin lgica. Ejemplo. A partir de la tabla de la verdad siguiente:

La funcin cannica ser

Para implementar la funcin lgica empleando un decodificador, actuaremos del siguiente modo: En primer lugar se debe utilizar un decodificador que tenga igual o mayor nmero de lneas de entrada que el nmero de variables de la funcin lgica. En nuestro ejemplo un decodificador de cuatro a diez lneas, con salidas activas a nivel bajo y conectando a masa la entrada de mayor peso Luego, miramos las salidas del decodificador que hacen que la salida de la funcin sea 1, segn la tabla de verdad, corresponde a las salidas: S1=001, S3=011, S4=100 y S7=111 Ahora debemos sumar estos trminos para conseguir la funcin lgica deseada, para lo que emplearemos el tipo de puertas adecuado que podrn ser:

Puertas OR, si hemos utilizado decodificadores con salidas activas en nivel alto, ya que la funcin se debe activar cuando sea 1, uno o varios de los trminos que constituyen la funcin.

Puertas NAND, si hemos utilizado decodificadores con salidas activas en nivel bajo, ya que la funcin se debe activar cuando sea 0 uno o varios de los trminos que constituyen la funcin. En caso de que alguna combinacin de la tabla de verdad que provocan 1 en la salida de la funcin no tuviera correspondencia con las salidas del decodificador, se confeccionarn mediante puertas lgicas la combinacin correspondiente, llevndose la salida de esta combinacin junto a la del circuito, a una puerta OR final.

Conclusin Dada la importancia de las operaciones aritmticas bsicas en el diseo de circuitos digitales, se ha realizado un recuento de los principales circuitos integrados que las implementan. En particular, se examinaron los sumadores de 4 bits y la forma como pueden conectarse en cascada para aumentar el tamao de los nmeros procesados. Adicional- mente, se demostr el uso de sumadores que con una pequea cantidad de lgica adicional permiten obtener fcilmente la operacin de resta. Las ALUs, o unidades de lgica y aritmtica, tan interesantes como verstiles, fueron introducidas mediante el anlisis del circuito integrado 74LS181 que las representa bien. Sin embargo, para aplicaciones menos exigentes, se plante la posibilidad de una implementacin alterna a travs de la 74LS381, que aunque menos poderosa que la 181, es mucho ms sencilla de utilizar. Finalmente, el tema de los circuitos comparadores de magnitud se discuti en algn de talle a travs de la explicacin de la operacin de un comparador de magnitud de 4 bits tpico como es el 74LS85. La disponibilidad de pines de control adicionales en este dispositivo hace posible extender el proceso de comparacin a nmeros binarios de mayor tamao, mediante el artificio de la conexin en cascada de tantos comparadores como sea necesario para alcanzar los objetivos planteados.

Referencias Bibliograficas RODRGUEZ, Luis (1999). Electrnica digital Moderna. Compaa Editorial Tecnolgica CEKIT. TOCCI, Ronald. (1995). Sistemas digitales principios y aplicaciones. Mxico: Prentice Hall. Quinta edicin. Digital systems principles and applications. Traducido por: Edmundo G. Urbina M. WARKELY, John F. (1997). Diseo digital principios y prcticas. Mxico: Prentice Hall.. Digital design principles and practices. Traducido por: Gutirrez R. Raymundo H. BENVENUTO, Omar (1998). Manual Digitales. Barquisimeto Estado Lara.

practico

de

Circuitos

http://irlenys.tripod.com/digitalesi/arit/suma.htm http://www.dinel.us.es/ASIGN/CE_2T/pracs/2008-2009/1p/practica6.pdf http://html.rincondelvago.com/circuitos-aritmeticos-integrados.html http://dac.escet.urjc.es/docencia/ETC-ITIG_LADE/teoriacuat1/tema6_circuitos_combinacionales_puertas_logicas.2xcara.pdf http://circuitos-aritmeticos.blogspot.com/2010/10/definicion.html