SENAI ALVIMAR CARNEIRO RESENDE

Trabalho Eletrnica Digital

Famlia Lgica TTL e CMOS
Vinicius Nahan Fonseca Almeida
30/11/2012
Tel1m-1

Este trabalho vai falar sobre as famlias lgicas TTL e CMOS, os seus parmetros.

Famlia TTL
Todos os circuitos TTL tm estrutura similar, as portas NAND e AND utilizam transistores de mltiplo emissores ou mltiplas junes de diodos nas entradas; as portas NOR e OR usam transistores de entrada separados. Em qualquer dos casos, a entrada ser o catodo (regio N) de uma juno P-N, de modo que uma tenso de entrada de nvel ALTO manter a juno reversamente polarizada e apenas uma pequena corrente de fuga (Iih) fluir. Por outro lado, uma tenso de entrada de nvel BAIXO faz a juno conduzir, e uma corrente relativamente grande(Iil) fluir de volta pra fonte do sinal. A maioria dos circuitos TTL, no todos, tem uma configurao de sada totem-pole. A famlia lgica TTL proporcionou por varias dcadas melhorias gradual na velocidade e no consumo de energia. As caractersticas de entrada da famlia TTL so provenientes do transistor, que tem a configurao de mltiplos emissores (juno do diodo). A polarizao direta ou de qualquer dessas junes de diodos far conduzir. Apenas quando todas as junes estiverem polarizadas inversamente, o transistor estar em corte. Esse transistor de entrada com mltiplos emissores pode ate ter oito emissores, em uma porta NAND de oito entradas. Na sada do circuito a uma configurao denominada totem-pole. O estagio totem-pole e construdo com dois transistores que operam como chaves. A primeira chave tem a funo de conectar o Vcc na sada, produzindo nvel lgico ALTO, a segunda chave tem como funo de conectar a sada a GND, produzindo nvel lgico BAIXO. Assim chave 1 ou chave 2 conduzira, dependendo do estado lgico na sada.

Ao de absoro de corrente
Uma sada TTL atua como absorvedor de corrente no estado baixo, pois recebe corrente da entrada e da porta que esta acionando.

Ao de fornecimento de corrente
Uma sada TTL atua como fornecedora de corrente no estado ALTO, em que um transistor esta fornecendo a corrente de entrada Iih que e necessria para o transistor da porta da carga. E uma pequena corrente de fuga polarizada reversamente (tipicamente 10A).

Faixas de tenso de alimentao e de temperatura

Tanto a serie 74ALS quanto a 54ALS usam uma tenso de alimentao nominal (Vcc) de 5V e pode tolerar uma variao de 4,5 a 5,5V. A serie 74ALS e projetada para operar adequadamente a temperatura ambiente variando de 0 a 70C, enquanto a serie 54ALS pode operar de -55 a +125C. Por causa de maior tolerncia de variaes de tenso e temperatura, a serie 54ALS e a mais cara.

Caractersticas da Serie TTL

TTL padro, serie 74: No e uma escolha muito razovel para novos projetos visto que outros dispositivos tem custo e desempenho melhor. TTL Schottky, Serie 74S: Opera usando comutao saturada na qual muito dos seus transistores, quando esto em conduo, estaro saturados. Ela reduz o atraso de tempo de armazenamento ao impedir que o transistor fique intensamente saturado. TTL Schottky de baixa potencia, serie 74LS(LS-TTL): E uma verso de menor potencia e de velocidade que a 74S. Ela usa transistor Schottky porem com resistores de maior valor do que a 74S. Uma porta NAND tem atraso de propagao mdio tpico de 9,5ns e dissipao media de 2mW. TTL Schottky avanada, serie 74AS(AS-TTL): Fornece uma considervel melhoria na velociade em relao a serie 74S, com requisitos de potencia bem menores.

TTL Schottky avanada de baixa potencia, serie 74ALS(AS-TTL): Tem o produto de velocidade-potencia mais baixo e a menor dissipao de potencia de todas as series TTL.

TTL fast-74F: Utiliza uma tcnica para a fabricao de circuitos integrados que reduz as capacitncias entre os dispositivos internos para alcanar atrasos de propagao reduzidos.

FAMILIA CMOS
Os projetistas de circuitos integrados resolver problemas que surgem na integrao, essencialmente, o uso de transistores. Isso determina as tecnologias de integrao que atualmente existem e so devido a dois tipos de transistores que toleram essa integrao: o bipolar e CMOS variantes. Tecnologia TTL: Transistor para Transistor Lgica. Esta tecnologia faz uso de resistores, diodos e Transistores bipolares de funes lgicas padro. CMOS Tecnologia: Lgica MOS Complementar. Esta tecnologia utiliza basicamente transistores de efeito de campo NMOS e PMOS. Na famlia Complementar lgica MOS, CMOS (semicondutor de xido metlico complementar), o complementar refere-se ao uso de dois tipos de transistores no circuito de sada, em uma configurao semelhante da famlia TTL totem-pole. MOSFET usado em conjunto (MOS Field-Effect Transistor, transistor de efeito de campo MOS) n-canal (NMOS) e p-channel (OGP), em mesmo circuito para obter vantagens sobre as famlias P-MOS e N-MOS. A tecnologia CMOS agora o dominante, porque mais rpido e consome ainda menos energia do que as outras famlias MOS. Estas vantagens so um tanto obscurecidos por a elevada complexidade do processo de fabrico de circuitos integrados e uma densidade inferior a integrao. Assim, o CMOS ainda no pode competir com MOS aplicaes que exigem o mximo em LSI. Lgica CMOS tem tomado um crescimento constante na rea da MSI, principalmente despesa de TTL, com o qual concorre diretamente. O processo de fabricao CMOS mais simples TTL e que tem uma maior densidade de integrao, o que permite mais circuitos que tm um dada rea do substrato e reduz o custo por funo. A grande vantagem que o uso de CMOS apenas uma frao da energia necessria para baixo poder TTL srie (74L00), uma adaptao ideal para aplicaes que utilizam uma bateria ou apoio uma bateria. A desvantagem de CMOS que a famlia a famlia mais lento do que TTL, embora o nova srie de alta velocidade CMOS "HCMOS" (SRIE HC e HCT), que foi lanado em 1983, pode competir com bipolar srie avanado em velocidade e disponibilidade de energia, e com um diminuir o consumo, com 74 e 74LS srie. O primeiro fabricante que produziu circuitos lgicos integrados CMOS chamado estes como srie 4000 (4000, 4001, etc) e este sistema de numerao foi adotado por outros fabricantes. Alguns fabricantes ter produzido uma ampla gama de componentes CMOS e funes aps atribuio de pinos TTL famlia 74xx. Esses nmeros de srie so to 74CXX, 74HCXX, 74HCTXX, ou 74ACXX 74ACTXX, onde o "C" significa CMOS, os "A" indica que so dispositivos avanados e O "T" indica que estes dispositivos so compatveis com a famlia TTL (trabalho com nveis lgicos fornecer e TTL).

INVESTIDORES CMOS. Um dispositivo CMOS funes MOS vrios dispositivos interligados para formar lgico. Combinar circuitos CMOS PMOS e transistores NMOS, cujos smbolos so os mais comuns A base do inversor CMOS circuito mostrado na Figura 2 (a). O inversor CMOS tem dois MOSFETs em srie, de modo que o dispositivo de canal P tem a sua fonte ligada a VDD + (um tenso positiva) e o dispositivo de N-canal que tem a sua fonte ligada terra. Os portes do dois dispositivos esto ligados entre si com uma entrada comum. Os drenos dos dois dispositivos interface com a sada comum. O circuito mostrado na Figura 2 (a) mostra um inversor CMOS e formado por um transistor P-tipo de canal (QP1) e um canal de tipo N (QN1). Para nveis lgicos CMOS so essencialmente VDD + a 0 e lgico 1 e 0 V para lgica 0. Consideremos em primeiro lugar o caso em que A1 = + VDD (entrada A1 alto ('1 ')). Em situao, o porto de QP1 (canal P) est em 0 V em relao fonte de QP1. Assim, QP1 estar no estado OFF com ROFF = 10 QN1 porto (N-canal) ser em relao VDD + com a sua fonte, isto , transistor QP1 transforma corte Estado e da QN1 transistor est ligado. O resultado um caminho de baixa impedncia para a terra e uma impedncia de sada elevada para a sada VDD F. Em seguida, considerar o caso em que A1 = 0 V (entrada A1 baixa ('0 ')). QP1 tem agora o seu porto de um parente potencial negativo sua fonte, enquanto QN1 tem VGS = 0 V. Assim, QP1 iluminado com RON k 1 =? e fora QN1 com ROFF = 10 aproximadamente + VDD. Em resumo QP1 liga eo QN1 transistor transforma corte estadual. O resultado um caminho de baixa VDD impedncia de sada do F e uma alta impedncia de sada para o cho. Como podemos ver, os transistores funcionam de forma complementar. Quando a tenso de entrada a elevada (1 lgico), o transstor NMOS entra em conduo e o transstor PMOS corte entra, fazendo com que a sada seja baixa (lgico 0). A situao oposta ocorre quando o tenso baixa. Estes dados operacionais esto resumidas na Figura 2 (b), o que mostra que o circuito funciona como um Inversor lgico. CMOS NAND Voc pode construir funes lgicas diferentes INVERTER bsica outro. Uma porta NAND formado pela adio de um MOSFET canal P e um MOSFET paralelo N canais seriais em INVERTER bsica. Para analisar este circuito deve ser lembrado que a entrada, 0 V P-MOSPET ligar e desligar o correspondente N-MOSFET, e vice-versa para uma entrada + VDD. Quando ambas as entradas (A1 e B1) est em nvel alto (+ VDD) fazer transistores QP1 e QP2 corte e entrar luzes ambos os N-MOSFETs (transistores QN1 e QN2), que proporciona uma baixa resistncia do terminal de sada para a terra (a sada passa baixo (0) atravs QN1 e QN2). Em todas as outras condies de entrada,

pelo menos, um P-MOSFET est ligado enquanto pelo menos, um N-MOSFET desligado. Isto produz uma sada elevada (por meio de QP1 e QP2). Entradas no utilizadas de uma porta CMOS no podem ser deixadas em aberto, porque a sada ambgua. Quando a entrada de reposio de alguns um porto CMOS deve ser ligado a outra entrada ou uma um dos dois terminais de alimentao. Isto tambm se aplica aos circuitos seqenciais e outros Circuitos CMOS, por exemplo, contadores, flip-flops, etc. Estes dados operacionais esto resumidos na Figura 3 (b), o que mostra que o circuito funciona como um CMOS NAND. CMOS porta NOR A porta NOR CMOS formada pela adio de um P-MOSFET em srie e um N-MOSFET em paralelo para de base do inversor. Mais uma vez, este circuito pode ser analisado com o entendimento de que um BAIXO em qualquer entrada transforma P-MOSFET (QP1 e QP2 entrar conduo) e desligar o N-MOSFET (QN1 e QN2 comparecer ao tribunal) correspondente. A sada vai para alto (1) para QP1 e QP2 atravs. Entradas em um estado de alta, a produo de transistores de QP1 e QP2 entrarem em quadra e tanto transistores QN1 e QN2 em conduo (a sada vai baixo (0) atravs QN1 e QN2). Nos pares de transistores so n-channel e p-canal ou, se for o caso de entrada baixa, uma dos transistores vai para tribunal e outro de conduo. A sada vai baixo (0) atravs do envolvimento aterramento transistores condutora. Portas AND e OR Portas AND e OR podem ser formadas por combinao de CMOS NAND e NOR investidores. 3. Srie CMOS Features Existem vrios na famlia da srie CMOS circuitos digitais integrados, estudar as principais caractersticas de cada 1,7 Series) 4000/14000 A primeira srie foi a srie 4000 CMOS, que foi introduzido pela RCA e serie14000 por Motorola. A srie original a 4000A, 4000B representa o aperfeioamento no que diz respeito ao primeiro e tem maior capacidade de corrente em suas sadas. Apesar do surgimento de nova CMOS srie, a srie 4000 ainda est em uso generalizado. A srie 4000A a linha mais utilizada de Circuitos Integrados Digital CMOS, contm alguns recursos disponveis no TTL srie 7400 e est se expandindo constante. Algumas caractersticas importantes desta famlia lgica so: a) A dissipao de potncia de estado de circuitos lgicos CMOS estticas muito baixa. b) Os nveis lgicos de tenso CMOS so 0 V a VDD para a lgica 0 e 1 lgico. A fonte de VDD pode estar no intervalo de 3 V a 15 V para a srie 4000. A velocidade de

comutao de famlia CMOS 4000A varia com a tenso da fonte. (Ver seco nveis de tenso). c) Todas as entradas CMOS devem estar conectadas a um nvel de tenso. -Srie 74C Esta srie CMOS sua caracterstica principal que suporta terminal por terminal e por funo com dispositivos TTL tm o mesmo nmero (TTL muitas funes, embora no tudo tambm nesta srie so CMOS). Isto faz com que seja possvel substituir alguns circuitos TTL por um projeto CMOS equivalente. Por exemplo, contm duas 74C74 tipo flip-flops D desencadeada pela flanco e tem a mesma configurao dos terminais do CI TTL 7474, que tambm oferece dois flip-flops disparados por borda D-Type. As outras caractersticas so idnticas s do 74C srie. O HC srie / HCT tem como principal caracterstica a velocidade alta. ) Srie 74HC (CMOS de alta velocidade) Esta uma verso melhor da srie 74C. A principal melhoria reside em um aumento de dez vezes na velocidade de comutao (comparvel com os dispositivos da srie 74LS TIL). Outra melhoria maior capacidade de corrente nas sadas. A srie 74HC so CMOS de alta velocidade tm um aumento de 10 vezes a velocidade de comutao. Srie 74HCT tambm de alta velocidade, e compatvel com respeito tenso com dispositivos TTL. ) Srie 74HCT Esta srie tambm uma srie de alta velocidade CMOS, e concebido para ser compatvel em que tenses no que diz respeito a dispositivos TTL, isto , as entradas podem ser provenientes de sadas TTL (Isto no verdade para os CMOS de outras sries.) 4. Caractersticas comuns a todos os dispositivos CMOS Vamos discutir as caractersticas mais importantes de operao e desempenho. A) TENSO 4000 e operados 74C valores VDD, variando de 3 a 15 V, de modo que a regulao da tenso no crtica. A srie 74HC e trabalho 74RCT com uma pequena margem de 2-6 V. Quando utilizar TTL e dispositivos CMOS, em conjunto, habitual que a tenso de alimentao de 5 V para uma nica fonte de alimentao de 5 V para VDD e VCC para dispositivos CMOS o TTL. Se os dispositivos CMOS opera com uma tenso superior a 5V para trabalhar com TTL Medidas especiais devem ser tomadas.

B) os nveis de tenso Quando as entradas sadas CMOS manuseados somente nveis de tenso CMOS podem ser a sada muito prximo de 0V para o estado baixo, VDD e para o estado de alta. Este o resultado direto da alta Resistncia de entrada de dispositivos CMOS, que atrai muito pouca corrente da sada para o que ligado. Os requisitos de tenso de entrada para dois estados lgicos so expressos como uma percentagem da tenso de alimentao. Assim, quando se opera com CMOS VDD = 5 V, aceita tenso de entrada inferior VIL (max) = V 1.5 como baixo, e qualquer tenso de entrada maior do que o HIV (min) = 3,5 V como HIGH. C) a imunidade ao rudo O rudo chamado de "perturbao involuntria pode provocar uma mudana indesejada na circuito de sada. "rudo pode ser gerado externamente pela presena de motores sem escovas ou interruptores, conexes ou acoplamento por linhas de energia nas proximidades ou picos de corrente fornecer. O circuito lgico deve ter alguma imunidade ao rudo que definido como "o capacidade de suportar variaes de tenso entradas indesejadas sem alterar seu status Sada ". Os fabricantes fornecem uma margem de segurana para evitar exceder os valores crticos de conhecido como margem de rudo de tenso. Na Figura 5. tm os valores crticos das tenses de entrada e de sada de uma porta lgica e margens de rudo alto e baixo. Se a tenso de entrada mnima para uma porta de elevado valor VIHmn a tenso mnima de de alto nvel de sada deve ser igual ou superior ao HIV min . Porm, para evitar a influncia de rudo que afecta Ao lado, e no permitir que uma tenso de sada abaixo VIHmn mais o nvel de rudo margem elevado (VNIH): HIV VOH min = min + VNIH Para determinar o valor de o mesmo critrio aplica Volmax mas utilizando o nvel da margem de rudo baixa (VNIL): Volmax = Vilmax VNIL Margem de rudo em baixa (VNIL): VNIL = Vilmax Volmax Margem de rudo de alto nvel (VNIH): VNIH = VOHmn - VIHmn As margens de rudo so os mesmos em ambos os estados e dependem de VDD. Em VDD = 5 V, as margens de rudo so de 1,5 V. Observamos maior imunidade a rudo do que TTL, CMOS sendo uma alternativa atraente para aplicaes que esto expostos a um ambiente com muito barulho. Evidentemente margem de rudo pode ser melhorada atravs da utilizao de um valor maior do que VDD custa de um aumento O consumo de energia devido tenso maior oferta. Suponha que opere em um nvel baixo de VOL = 0,4 V a 0,8 V. VIL max = Sob estas condies, tem uma margem de rudo para o nvel baixo: VNIL = 0,8-0,4 = 0,4

D) a dissipao de energia A potncia dissipada a potncia mdia dissipada a elevada e baixa. Resultando na potncia mdia a porta vai consumir. Como foi discutido, uma das principais razes para a utilizao de lgica CMOS a sua "muito baixa consumo de energia ". Quando um circuito de lgica CMOS esttico (sem alterao) ou em dissipao de energia restante extremamente baixo, aumentando com o aumento da velocidade comutao. Isto pode ser observado por anlise de cada um dos circuitos. Independentemente do estado de sada, existe uma resistncia muito alta entre o terminal de VDD e solo, pois h sempre um. MOSFET fora no caminho atual. Por esta razo, produz uma energia DC dissipao porto CMOS tpico apenas 2,5 nW para quando VDD = 5 V, VDD = 10 ainda aumentar apenas 10 nW. Com estes valores de PD fcil ver por que a famlia CMOS amplamente utilizado em aplicaes onde o consumo de energia uma preocupao primordial. F) PD aumenta com a freqncia Em contraste, o CMOS porto depende da freqncia. A dissipao de energia em um CMOS IC muito baixa enquanto uma condio dc. Infelizmente, PD sempre crescer em proporo com a freqncia em que os circuitos de alterar status. Sempre que uma sada CMOS vai de alto a baixo, a qual fornecida a corrente de carga com oscilao momentnea da capacitncia de carga. Estas capacitncias capacitncia compreendem entrada combinada de cargas que so conduzidos e capacitncia de sada do dispositivo em si. Estes picos curtos-circuitos so fornecidos por VDD e pode ter uma amplitude normal de 5 mA e uma durao de 20-30 ns. Obviamente, quando aumenta a freqncia de comutao, no haver mais do que estes picos de corrente por segundo e as mdias de consumo de corrente aumenta VDD. Assim, em freqncias mais altas, CMOS comea a perder algumas de suas vantagens em relao a outras famlias lgicas. Como regra geral, um porto CMOS ser o mesmo, em mdia, um PD Prximo porto 74LS em freqncia em torno de 2 a 3 MHz dc CI Para MSI, a situao ms10 complexo do que est expresso aqui e um designer lgica deve realizar uma anlise detalhada determinar se ou no o CMOS tem uma vantagem em termos de dissipao de energia a uma certa freqncia operao. G) fator de carga Como N-MOS e P-MOS, CMOS so extremamente grande resistncia de entrada Que quase nenhuma corrente a partir da fonte de sinal, cada entrada representa CMOS geralmente uma carga de terra 5 pF. Devido sua capacitncia de entrada limita o nmero de Entradas CMOS que podem ser operados com uma sada CMOS. Assim, o fator de carga CMOS depende do atraso de propagao mximo permitido. Comumente este fator de carga de 50 para baixas freqncias (<1 MHz). Claro que,

para altas frequncias, o fator de carga diminui. A sada CMOS tem de carregar e descarregar a combinao em paralelo de cada uma capacitncia de entrada, de modo que a sada de comutao de tempo aumenta em proporo com o nmero de cargas conduzidas, cada carga CMOS aumenta conduo circuito de atraso de propagao de 3 ns. Assim, podemos concluir que o fator de carga depende do atraso mximo CMOS propagao permitido H) velocidade de comutao O CMOS, como N-MOS e P-MOS tem de conduzir capacitncias de carga relativamente grande, a velocidade de comutao mais rpido devido resistncia de sada baixa em cada estado. Lembre-se que a N-MOS capacitncia de carga de sada deve cobrar atravs de resistor relativamente grande (100 k?). No circuito de CMOS, a resistncia de sada no estado HIGH RON valor da P-MOSFET, que geralmente de 1 k? ou menos. Isto permite um carregamento mais rpido carregar capacitncia. A velocidade de comutao valores depende da tenso de alimentao utilizado, por exemplo, uma porta NAND 4000 tempo de propagao da srie de 50 ns para VDD = 5 V e 25ns para VDD = 10 V. Como podemos ver, enquanto VDD maior pode operar em freqncias superior. claro que, quanto maior VDD ser uma dissipao de energia aumentada. Uma porta NAND ou 74HC srie tem uma mdia tpd 7411CT cerca de 8 ns quando trabalha com VDD = 5V. Esta velocidade comparvel srie 74LS. I) ENTRADAS CMOS. Entrada CMOS nunca deve ser deixada desligada, como eles so muito sensveis eletricidade rudo e esttico, o que pode facilmente ativar o MOSFET P e N-canal no estado condutor, produzindo maior dissipao de energia e superaquecimento possvel. Eles devem ser ligado a um nvel de tenso fixo de alta ou baixa (0 V ou VDD) ou a uma outra entrada. Esta regra aplica-se mesmo s entradas de portas lgicas outras que no so usados no mesmo pacote. (Suscetibilidade J) a uma carga esttica Famlias MOS lgica so especialmente suscetveis a danos causados por cargas eletrostticas. A saber, conseqncia direta da impedncia de entrada elevada destes IC. Uma pequena carga eletrosttica circula estas impedncias elevadas pode levar a tenses perigosas. O CMOS protegido contra danos esttico, incluindo em suas entradas diodos de proteo zener. Concebido para conduzir e limitar a amplitude da tenso de entrada para nveis bastante inferiores aos necessria para causar danos. Enquanto zener geralmente cumprem a sua funo, s vezes no comear a dirigir rpido o suficiente para evitar que o IC de danos. Conseqentemente, ainda uma boa idia de observar as precaues de manuseio para todos submetidos antes CI.11

6. Diferena entre famlias CMOS e TTL As diferenas mais importantes entre as duas famlias so: a) No fabrico de circuitos integrados utilizados transistores bipolares e TTL par transistor MOSFET de tecnologia CMOS b) As CMOS requer muito menos espao (na rea IC), devido compacidade do Transistores MOSFET. Alm disso, devido sua densidade elevada integrao, os CMOS esto superando bipolar ICs na rea de integrao em grande escala, LSI grande memria IC calculadora microprocessadores e VLSI. c) O IC CMOS est consumindo menos energia do que TTL. d) CMOS so mais lentas na velocidade de operao TTL. e) Os CMOS tm maior imunidade a rudos de TTL. f) tem um alcance maior tenso CMOS e uma maior taxa de ocupao do TTL. Podemos dizer que: TTL: projetado para alta velocidade. CMOS: projetado para baixo consumo de energia. Atualmente dentro dessas duas famlias criaram outro, tentando obter o melhor de ambos: baixo consumo de energia e alta velocidade. A famlia lgica ECL est a meio caminho entre TTL e CMOS. Esta famlia nasceu como um tentar obter a velocidade de TTL e CMOS de baixa potncia, mas raramente 7. Bibliografia -Tocci, Ronald J. (Sistemas Digitais) 11 edio - Christian Ta vernier, "circuitos lgicos programveis", auditrio, 1994.