BUSES

Cabrera-Byron, Caldern-Cristian, Ocampo-Lenin, Quishpe-Henry Universidad Nacional de Loja Ingeniera en Sistemas Loja-Ecuador
{bgcabrerag, clcalderono, lsocampov, hdquishpem} @unl.edu.ec

II. PROCESO I. INTRODUCCIN

Los componentes de un computador (CPU, Memoria, E/S) se conectan entre s mediante un conjunto de lneas que transmiten lneas seales con a funciones lo que

A. ESTRUCTURAS DE INTERCONEXIN Una computadora est constituida por un conjunto de unidades o mdulos de 3 tipos elementales (CPU, memoria y E/S) que se comunican entre s. El conjunto de lneas que conectan los diversos mdulos se denomina estructura de interconexin. El diseo de la estructura depende de los intercambios que se deban producir. Memoria.- Est constituido por palabras de la misma longitud, a cada una de ellas se le asigna una nica direccin numrica (0,1,, N-1). El tipo de operacin se indica mediante seales de control Read (Leer) y Write (escribir) Mdulo de E/S.- Funcionalmente es similar a la memoria. Hay dos tipos de operaciones (lectura y escritura), puede controlar ms de un dispositivo externo (port o puerto) y a c/puerto se le asigna una direccin (0,1,, N1).

especficas, estn denominamos buses.

conforman

Conoceremos lo que es un bus, sus caractersticas principales, tambin veremos los elementos esenciales que conforman el diseo de un bus. Aqu tenemos los tipos de buses, su anchura, el mtodo de arbitraje, la temporizacin y los tipos de transferencia de datos mediante el bus. Tambin veremos la jerarqua de los buses, la estructura del bus, donde tenemos las lneas/buses de datos, direccin y control, las cuales conforman el bus del sistema. Hablaremos del funcionamiento del bus en el envo y recepcin de datos, por ultimo describiremos algunas caractersticas principales del bus ms utilizado el cual es bus PCI.

 CPU.- Lee instrucciones y datos, escribe datos una vez que los ha procesado, y utiliza ciertas seales para controlar el funcionamiento del sistema.

Bus, es la palabra inglesa para autobs, haciendo referencia a que puede llevar varios pasajeros en un mismo vehculo, en especfico, al transporte de datos en un mismo medio. Este transporte de datos es simplemente un conjunto de lneas elctricas comunes que conectan todos los dispositivos y componentes de la computadora, en donde los circuitos observan las cargas en estas lneas para identificar los datos y responder cuando su nmero de identificacin es transmitido y comienzan a transmitir o recibir datos en otro conjunto de

Figura 1. Mdulos de un computador

cables. Este transporte es el medio por el cual viajan los datos.

B. CONCEPTO

Es

un camino

que un

permite cierto

comunicar de

selectivamente

nmero

componentes o dispositivos de acuerdo a ciertas normas de conexin. Su operacin bsica se denomina ciclo de bus que es el conjunto de pasos necesarios para realizar una transferencia elemental entre dispositivos conectados al bus. [1] C. CARACTERISTICAS Figura 2. Bus del sistema Un bus es un mecanismo de interconexin entre distintas unidades funcionales o mdulos. Es un camino de comunicacin entre dos o ms dispositivos, normalmente es un medio de transmisin. Ejemplo: Un dato de 8 bits puede transmitirse mediante 8 lneas del bus. Un bus se caracteriza por la cantidad de informacin que se transmite en forma simultnea. Este volumen se expresa en bits y corresponde al nmero de lneas fsicas mediante las cuales se enva la informacin en En un intervalo de tiempo se puede transmitir una secuencia de dgitos binarios en una sola lnea.

forma simultnea. Un cable plano de 32 hilos permite la transmisin de 32 bits en paralelo. El trmino "ancho" se utiliza para designar el nmero de bits que un bus puede transmitir simultneamente. Por otra parte, la velocidad del bus se define a travs de su frecuencia (que se expresa en Hercios o Hertz), es decir el nmero de paquetes de datos que pueden ser enviados o recibidos por segundo. Cada vez que se envan o reciben estos datos podemos hablar de ciclo. De esta manera, es posible hallar la velocidad de transferencia mxima del bus (la cantidad de datos que puede transportar por unidad de tiempo) al multiplicar su ancho por la frecuencia. Por lo tanto, un bus con un ancho de 16 bits y una frecuencia de 133 MHz. D. ESTRUCTURA DE UN BUS Est compuesto por varias lneas o caminos de comunicacin donde cada lnea es capaz de transmitir seales binarias 1 o 0 El bus principal es el Bus del sistema, que conecta CPU con memoria y con mdulos de E/S La principal funcin de un bus ser, pues, servir de soporte para la realizacin de transferencias de informacin entre dichas unidades. La unidad que inicia y controla la transferencia se conoce como master del bus para dicha transferencia, y la unidad sobre la que se realiza la transferencia se conoce como slave. Los papeles de master y slave son dinmicos, de manera que una misma unidad puede realizar ambas funciones en transferencias diferentes. Por ejemplo, una unidad de DMA hace de slave en la inicializacin que realiza el master, la CPU, para una operacin de E/S. Sin embargo, cuando comienza la operacin, la

unidad de DMA juega el papel de master frente a la memoria, que en esta ocasin hace de slave.

Para garantizar el acceso ordenado al bus, existe un sistema de arbitraje, centralizado o distribuido, que establece las prioridades cuando dos o ms unidades pretenden acceder al mismo tiempo al bus, es decir, garantiza que en cada momento slo exista un master.

Para establecer el tiempo de duracin de las transferencias y que sea conocido tanto por el master como por el slave, un bus debe disponer de los medios necesarios para la sincronizacin master-slave.

El bus de sistema est constituido, usualmente entre cincuenta y cien lneas. A cada se le asigna un significado o una funcin particular. Aunque existen diseos de buses muy diversos, en todos ellos, las lneas se pueden clasificar en tres grupos funcionales (figura 2) lneas de datos, de direcciones y de control:

Figura 8. Esquema de interconexin mediante un bus.

1. Lneas/bus de datos: Camino para transferir datos entre el resto de componentes de un computador. Este es un bus bidireccional, pues los datos pueden fluir hacia o desde la CPU.

El conjunto constituido por estas lneas se denomina bus de datos. El bus de datos puede incluir entre 32 y cientos de lneas, cuyo nmero se conoce como anchura del bus de datos. Puesto que cada lnea solo puede transportar un bit cada vez, el nmero de lneas determina cuantos bits se pueden transferir al mismo tiempo. La anchura del bus es un factor clave a la hora de determinar las prestaciones del conjunto del sistema. Por ejemplo, si el bus de datos tiene una anchura de ocho bits, y las instrucciones son de 16 bits, entonces el procesador debe acceder al mdulo de memoria dos veces por cada ciclo de instruccin.

Claramente, la anchura del bus de direcciones determina la mxima capacidad de memoria posible en el sistema. Adems las lneas de direcciones generalmente se utilizan tambin para direccionar los puertos de E/S.

Usualmente, los bits de orden ms alto se utilizan para seleccionar una posicin de memoria o un puerto de E/S dentro de un mdulo. Por ejemplo, un bus de 8 bits, la direccin 01111111 e inferiores haran

referencia a posiciones dentro de un mdulo de memoria (el mdulo 0) con 128 palabras de memoria, y las direcciones 10000000 y superiores designaran dispositivos conectados a un mdulo de E/S (modulo 1). Es un medio de comunicacin unidireccional, debido a que los datos fluyen en un nico sentido, de la CPU a la memoria u otros dispositivos.

Figura 9. Bus de datos

2. Lneas/bus de direcciones: Designan la fuente o el destino del dato situado en el bus de datos. Por ejemplo, si el procesador desea leer una palabra (8, 16 o 32 bits) de datos de la memoria, sita la direccin de la palabra deseada en las lneas de direcciones.

Figura 10. Bus de direcciones 3. Lneas/bus de control: se utilizan para controlar el acceso y el uso de las lneas de datos y de direcciones. Puesto que las lneas de datos y de direcciones son compartidas por todos los componentes, debe existir una forma

de controlar su uso. Las seales de control transmiten tanto rdenes como informacin de temporizacin entre los mdulos del sistema. Las seales de temporizacin indican la validez de los datos y las direcciones. Las seales de rdenes especifican las operaciones a realizar.

Peticin de bus (Bus request): indica que un mdulo necesita disponer del control del bus. Cesin de bus (Bus grant): indica que se cede el control del bus a un mdulo que lo haba solicitado.

Peticin de interrupcin (Interrup request): indica si hay una interrupcin pendiente. Interrupcin reconocida (Interrup ACK): Seala que la interrupcin pendiente se ha aceptado.

Reloj (clock): se utiliza para sincronizar las operaciones. Inicio (reset): pone los mdulos conectados en su estado inicial.

E. FUNCIONAMIENTO DE UN BUS Figura 11. Bus de control Algunas lneas de control tpicas son: Escritura en memoria (Memory write): hace que el dato del bus se escriba en la posicin direccionada. Lectura de memoria (Memory read): hace que el dato de la posicin direccionada se situ en el bus. Escritura de E/S (I/O write): hace que el dato del bus se transfiera a travs del puerto de E/S direccionado. Lectura de E/S (I/O read): hace que el dato del puerto de E/S direccionado se situ en el bus. Transferencia reconocida (Transfer ACK): indica que el dato se ha aceptado o se ha situado en el bus. Figura 12. Funcionamiento de un bus Envi de datos: Si un mdulo va a enviar datos de un mdulo a otro (1) debe obtener el uso del bus (2) transferir el dato por el bus. Recepcin de datos: Si un mdulo necesita datos de otro modulo (1) debe obtener el uso del bus (2) transferir la peticin al otro modulo mediante lneas de control y direccin.

transferencia de lectura o escritura de datos. Este mtodo de uso de las mismas lneas para usos F. ELEMENTOS DE DISEO DE UN BUS Aunque existe una gran diversidad diseos de buses, hay unos pocos parmetros o elementos de diseo que sirven para distinguir y clasificar los buses. La siguiente tabla enumera los elementos claves. deferentes se llama multiplexado en el tiempo. La ventaja del multiplexado en el tiempo es el uso de menos lneas, cosa que ahorra espacio y normalmente, costes. La desventaja es que se necesita una circuitera ms compleja en cada mdulo. La dedicacin fsica se refiere al uso de mltiples buses, cada uno de los cuales conecta solo un subconjunto de mdulos. Un ejemplo tpico es el uso de un bus de E/S para interconectar todos los mdulos de E/S; este bus a su vez se conecta al bus principal a travs de algn tipo de modulo adaptador de E/S. la ventaja potencial de la dedicacin fsica es su elevado rendimiento, debido a que hay menos conflictos por el
Tabla 1 Elementos de diseo de un bus

acceso al bus (bus contention). Una desventaja es el incremento en el tamao y el costo del sistema.

Tipos de Buses Las lneas del bus se pueden dividir en dos tipos genricos: dedicadas y multiplexadas. Una lnea de bus dedicada est permanente asignada a una funcin o a un subconjunto fsico de componentes del computador. Un ejemplo de dedicacin funcional, es comn en muchos buses, es el uso de lneas separadas para direcciones y para datos. Sin embargo, no es esencial. Por ejemplo, la informacin de direccin y datos podra transmitirse a travs del mismo conjunto de lneas si se utiliza una lnea de control de direccin valida. Al comienzo de la transferencia de datos, la direccin se sita en el bus y se activa la lnea de direccin valida. En ese momento, cada mdulo dispone de un periodo de tiempo para copiar la direccin y determinar si es el mdulo direccionado. Despus la direccin se quita del bus, y las mismas conexiones se utilizan para la subsecuente

Anchura del bus Direccin.-el ancho de este bus afecta a la capacidad del sistema, cuanto ms ancho es mayor es el rango de posiciones a las que se puede hacer referencia. Datos.- mientras ms ancho es el bus de datos, mayor es el nmero de bits que se transmiten a la vez

G. TRANSFERENCIA Elementos implicados en una Transferencia Master: inicia y dirige las transferencias(CPU) Slave: obedece y accede a las peticiones del master(memoria, dispositivo E/S) Tipos bsicos de Transferencia

Escritura: Master Lectura:

Slave Master (lectura

Control de la transferencia Sincronizacin.determinar el inicio y el

Slave

final de cada transferencia. Arbitraje.- controlar el acceso al bus en caso de varios master I. MTODO DE ARBITRAJE El Arbitraje del bus es el proceso para determinar a que controlador del bus intento acceder. El control del bus puede necesitar ms de un mdulo

Lectura-modificacin-escritura escritura en la misma direccin)

Lectura despus de escritura (escritura lectura en una misma direccin) Bloque (transferencia de bloques de datos a diferentes direcciones)

H. TIPOS DE TRANSFERENCIA DE DATOS Memoria a procesador: el procesador lee una instruccin o un dato desde la memoria. Procesador a memoria: el procesador

1. Centralizado.- Un nico dispositivo (maestro) asigna tiempos en el bus

escribe un dato en la memoria. E/S a procesador: el procesador lee datos de un dispositivo de E/S a travs de un mdulo de E/S. Procesador a E/S: el procesador enva datos al dispositivo de E/S. Memoria a E/S y viceversa: en estos dos casos, un mdulo de E/S puede intercambiar datos directamente con la memoria, sin que tengan que pasar a travs del procesador, utilizando el acceso directo a memoria (DMA).

2. Distribuido.- Cada mdulo puede controlar el acceso al bus ya que comparten el uso del bus J. TEMPORIZACIN Forma de controlar los tiempos en el bus

1. Sincrnico.- la presencia de un evento est determinada por la presencia de un reloj con intervalos de 1 a 0 llamados ciclo de bus.

Ciclo del Bus Operaciones bsicas: 1. Direccionamiento del Slave 2. Especificacin del tipo de operacin(L/E) 3. Transferencia del dato 4. Finalizacin del ciclo de bus. 2. Asincrnico.- la presencia de un evento en el Figura 3. Lectura sncrona.

bus es consecuencia y depende de que se produzca un evento previo no precisan la existencia de una seal de reloj.

Figura 6. Bus tradicional Figura 4. Escritura asincrona.

Figura 5. Lectura asincrona

Figura 7. Bus de altas prestaciones.

K. JERARQUIA DE BUSES L. BUS PCI Las prestaciones de un bus van disminuyendo a medida que se van conectando un mayor nmero de dispositivos. Para optimizar el rendimiento de un bus se utilizan los buses organizados jerrquicamente, es por ello que tenemos: Bus de arquitectura tradicional Bus de altas prestaciones. Interconexin de Componente Perifrico Muy popular con ancho de bus elevado Adecuado para mdulos de entrada salida de alta velocidad como: adaptadores de pantalla grfica, controladores de red, controladores de disco, etc. Ancho de bus actual 64 bits Velocidad de transferencia 528 MB Permite que otros buses se conecten a el

Trabaja desde 1990, Sistemas Pentium, Intel Utiliza temporizacin sncrona y arbitraje centralizado

[2] S. Dormido, M. A. Canto, J. Mira y A. Delgado. Editorial Sanz y Torres, 1994 HAYES, J. P, Estructura y tecnologa de computadores II" [3] Organizacin y Arquitectura de Computadores Williams Stallings, Sptima Edicin, Editorial Pearson Educacin (Prentice Hall), [4] Arquitectura De Computadoras, Morris Mano. Editorial Pearson Educacin. 3ra Edicin.

Figura 13. Bus PCI

III. CONCLUSIONES

El bus permite la correcta comunicacin entre los dispositivos interconectados

El bus en paralelo enva la informacin por bits mientras el bus en serie por bytes.

El bus en serie posee un nmero mayor de ventajas a la hora de ahorrar recursos y mejorar el rendimiento.

IV. REFERENCIAS

[1] Pedro Miguel Anasagasti,9 Edicin, Editorial: Thomsom: Fundamentos de los computadores II.