FACULTAD DE CIENCIAS

TRABAJO DE LABORATORIO 2013 1

INTEGRANTES: QUINTO ENRQUEZ, DANTE

CURSO: CIRCUITOS DIGITALES PROFESOR: CASTILLO OCAA, GUIDO SECCIN: LABORATORIO

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

INDICE

1. OBJETIVO DE ESTUDIO

2. EQUIPOS

3. FUNDAMENTO TERICO

4. PROCEDIMIENTO EXPERIMENTAL

5. CONCLUSIONES

6. BIBLIOGRAGIA Y RECOMENDACIONES

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

LABORATORIO N2

1. OBJETIVO
- Entender y disear un circuito comparador y un circuito sumador

2. EQUIPOS
- Integrados DM74LS04, DM74LS32, DM74LS08 - Protoboard - Fuente de Poder DC de 5V - Cables para las conexiones

3. FUNDAMENTO TERICO
CIRCUITO COMPARADOR Los circuitos comparadores son sistemas combinacionales que comparan la magnitud de dos nmeros binarios de n bits e indican cul de ellos es mayor, menor o s existe igualdad entre ellos. Existen varias configuraciones de circuitos de un nivel sencillo a uno ms complejo para determinar relaciones de magnitud. Comparador de Magnitudes de un Bit La comparacin de dos bits se puede realizar por medio de una compuerta OR exclusiva o una NOR exclusiva. La salida del circuito es 1 si sus dos bits de entrada son diferentes y 0 si son iguales. La figura 1 muestra el circuito comparador de dos bits.

Figura 1. Comparador de magnitudes de un bit

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

Comparador de Magnitudes de Dos Bits Los nmeros A y B de dos bits en orden significativo ascendente a descendente se ordenan de la siguiente forma: A = A1A0 B = B1B0 En un comparador de dos bits se utilizan dos compuertas OR Exclusiva. El comparador se muestra en la figura 2 los bits ms significativos se comparan en la compuerta 1 y los dos menos significativos en la compuerta 2. En el caso de nmeros iguales, los bits tambin son iguales, teniendo como salida en cada XOR el valor 0. Cada XOR se invierte y la salida de la compuerta AND tendr un 1. En nmeros diferentes, los bits sern diferentes y la salida de cada XOR ser 1.

Figura 2. Comparador de magnitudes de dos bits. Comparador de magnitudes de cuatro bits En el diagrama 3 se muestra un comparador de magnitud de cuatro bits. Las entradas son A y B y las salidas son las tres variables binarias A>B, A=B y A<B. Escribiendo los coeficientes de los nmeros A y B en orden significativo de ascendente a descendente: A = A3A2A1A0 = Ai+3Ai+2Ai+1Ai B = B3B2B1B0 = Bi+3Bi+2Bi+1Bi

Figura 3 Comparador de magnitudes de cuatro bits. Salida A=B

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

Los dos nmeros son iguales si todos los nmeros del mismo peso son iguales, es decir A3=B3, A2=B2, A1=B1 y A0=B0. La igualdad de los nmeros Ai y Bi se determina comparando los coeficientes segn el valor 0 1 para los dos bits. En la comparacin se emplea la variable yi. Esta variable binaria es igual a 1 si los nmeros de entrada A y B son iguales, de lo contrario ser igual a 0. Por consiguiente, la comparacin de dos bits en la posicin i de un nmero, est dada por: yi (Ai=Bi) = AiBi + AiBi = (Ai Bi)'

Por ejemplo, s A3 = 1 y B3= 1; y3 ser igual a y3 = A3B3 + A3B3 = 11 + 11 = 1 pero s A3 = 1 y B3= 0 ; y3 = A3B3 + A3B3 = 10 + 01 = 0. La comparacin se realiza para el resto de los coeficientes Ai y Bi. El nmero A ser igual a B s se cumple la condicin yi=1 para todos los coeficientes, es decir una operacin AND: (A=B) = y3y2y1y0 La variable binaria A=B es igual a 1 solamente si todos los pares de dgitos de los nmeros son iguales. Salidas A>B y A<B La comparacin en este caso se comienza desde el bit ms significativo. Los dgitos se comparan uno a uno y si estos son iguales se prueba con el siguiente par de bits menos significativos. La comparacin continua hasta que se encuentra un par de dgitos desiguales. En la posicin donde se encuentre un uno en A y un 0 en B se puede afirmar que A>B. Por el contrario, s A es igual a0 y B igual a 1 entonces A<B. La funcin correspondiente a cada salida es: (A>B) = A3B3 + y3A2B2 + y3y2A1B1 + y3y2y1A0B0 (A<B) = A3B3 + y3A2B2 + y3y2A1B1 + y3y2y1A0B0

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

Figura 4 Comparador de magnitudes de cuatro bits CIRCUITO SUMADOR Sumador Medio El circuito combinacional que realiza la suma de dos bits se denomina sumador medio. La figura 5 muestra el smbolo lgico de sumador medio. En el circuito las entradas son A y B y la salida S corresponde a la suma y Cout al acarreo de salida.

Figura 4 Smbolo lgico del sumador medio La tabla de verdad 1 est dada por las reglas de la suma binaria.

Tabla 1 Tabla de verdad del sumador medio

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

La salida obtenida a partir de la tabla de verdad es: X + Y = Cout S El bit de acarreo Cout es 1, slo cuando A y B tienen el valor de 1; por tanto entre A y B se puede establecer una operacin AND: Cout = AB El bit de suma S es 1, slo si las variables A y B son distintas. El bit de acarreo es 0 a no ser que ambas entradas sean 1. Por consiguiente, la salida S puede expresarse en trminos de la operacin OR Exclusiva: S = AB + AB = A El circuito se muestra en la figura 5. B

Figura 5 Circuito Lgico del Sumador Medio. Sumador Completo El sumador completo acepta dos bits y un acarreo de entrada y genera una suma de salida junto con el acarreo de salida. La tabla 2 muestra la tabla de verdad del sumador completo. Las entradas A, B y Cin denotan al primer sumando, el segundo sumando y el acarreo de entrada. Las salidas S y Cout representan a la suma y el acarreo de salida.

Tabla 2 Tabla de verdad del sumador completo La salida S en la tabla de verdad corresponde a la operacin OR- Exclusiva: S = ABCin + ABCin + ABCin + ABCin

17 de abril de 2014

EE

LABORATORIO N2 S = Cin(AB + AB) + Cin (AB + AB)

CIRCUITOS DIGITALES

S = Cin(AB + AB) + Cin (AA + AB + AB + BB) S = Cin(AB + AB) + Cin ((A + B)(A + B)) S = Cin(AB + AB) + Cin ((AB)(AB)) S = Cin(AB + AB) + Cin (AB + AB) S = (A B) Cin

El mapa de karnaugh de la salida Cout se muestra en la figura 6

Figura 6 Mapa para la salida Cout de un Sumador Completo. La salida Cout est dada por: Cout = AB + ACin + BCin El circuito se muestra en la figura 7

Figura 7 Circuito Lgico del Sumador Completo.

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

4. PROCEDIMIENTO EXPERIMENTAL
Disear un circuito comparador de 2 bits

Tabla de Verdad ENTRADAS A2 B1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 SALIDAS S2 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1

A1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B2 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

S1 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0

S3 0 1 1 1 0 0 0 1 0 0 0 1 0 0 0 0

Diseo del circuito

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

Diseado en logic.ly Comparador (A>B)

Diseado en logic.ly Comparador (A=B)

10

17 de abril de 2014

EE

LABORATORIO N2 Disear un circuito sumador de 2 bits

CIRCUITOS DIGITALES

Diseado en logic.ly Sumador de dos nmeros de 2 bits (11+11= 110)

Diseado en logic.ly Sumador de dos nmeros de 2 bits (11+00=11)

11

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

Diseado en logic.ly Sumador de dos nmeros de 2 bits (11+01=100)

Diseado en logic.ly Sumador de dos nmeros de 2 bits (10+01=11)

12

17 de abril de 2014

EE

LABORATORIO N2

CIRCUITOS DIGITALES

5. CONCLUSIONES Y RECOMENDACIONES
Se ha diseado un circuito comparador y sumador de 2 bits, tambin se ha simulado con plataforma online logic.ly para comprobar el diseo. Se entendido los principios y mtodo para disear circuitos comparadores y sumadores.

6. BIBLIOGRAFA
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030901.htm

logic.ly

13