Tecnologas de fabricacin y familias de componentes digitales en CI

Objetivos: 01.- Reconocer fsicamente el dispositivo lgico en CI. 02.-Elaborar tablas de funcionamiento de dispositivos lgicos bsicos en CI. 03.-Obtener la curva de transferencia de las familias lgicas ms populares. 04.-Realizar pruebas dinmicas de las familias lgicas ms populares. Tareas para experimentar: 1.- identificar y registrar las caractersticas de los dispositivos de la unidad EB200(cdigo N001*550*) de DEGEM SYSTEMS. Los cdigos que encontramos son los siguientes:

Para lo CMOS 74HC04-------(compuerta NOT). (inversor hexadecimal ). 74HC32-------(compuerta OR). 74HC00-------(compuerta NAND). 74HC08-------(compuerta AND). 74HC02-------(compuerta NOR). 74HC86-------(compuerta AND).

Para los TTL 74LS04-------(compuerta NOT).(inversor hexadecimal ). 74LS32-------(compuerta OR). 74LS00-------(compuerta NAND). 74LS08-------(compuerta AND).(cudruple de 2 entradas). 74LS02-------(compuerta NOR). 74HC86-------(compuerta XOR).

2.- realizar la prueba de funcionamiento de la puerta lgica 1. Anotar en las tablas correspondientes, los niveles lgicos y de voltaje (tericos y prcticos). Para los CMOS Compuerta NOT entrada Entrada teorica Entrada real 0 0.022 1 4.98v Compuerta XOR A Entrada terica 0 0 1 1 Para los TTL Compuerta NOT A Entrada terica 0 1 Entrada real 0.765v 3.57v Salida terica 1 0 Salida real 3.35v 0.132v Entrada real 0.002v 0.001v 4.326v 4.337v Entrada terica 0 1 0 1 B Entrada real 0v 4.878v 0.001v 4.88v Salida terica 0 1 1 0 S Salida real -0.001v 4.789v 4.776v 0.001v salida Salida teorica 1 0 Salida real 4.76v -0.002v

Compuerta NOR A Entrada terica 0 0 1 1 Entrada real 0.751v 0.121v 3.557v 3.557v Entrada terica 0 1 0 1 B Entrada real 0.121v 4.98v 0.121v 4.982v Salida terica 1 0 0 0 S Salida real 3.35v 0.174v 0.173v 0.168v

3.-obtener la curva de transferencia de esta familia, en condiciones de abanico de salida mnima y mxima. Obtenemos una grafica de la siguiente forma:

CMOS

4.8V Voltaje umbral 0.45V

Vsal, 0 mx = Mxima tensin en la salida de una compuerta cuando su estado lgico es cero y con cargabilidad de salida mxima. Vsal, 1 mn = Mnima tensin a la salida de una compuerta cuando su estado lgico es uno y con cargabilidad mxima posible. Vu, 0 = Tensin de umbral del estado lgico de entrada cero. Vu, 1 = Tensin de umbral del estado lgico de entrada uno.

Obtenemos: 0 lgico 0.47v 1 lgico 4.8V voltaje umbral igual Vu,o=0.07v. Voltaje Vu,1>2V TTL

3.4V Voltaje umbral 0.18V

Obtenemos: 0 lgico 1v 1 lgico 3.4V voltaje umbral igual Vu,o=0.18v. Voltaje Vu,1>1.8V 4.- medir tiempos (prueba dinmica) de conduccin y de corte en condiciones de abanico de salida mnimo y mximo. CMOS: Para 100KHZ

TTL Para 100KHZ

Conclusin: Notamos que los voltajes de salida alta mnima ( ) de lo CMOS son mayores lo TTL, igualmente los voltajes de salida baja mximas son los CMOS mayores que los TTL. Y hemos obtenido valores diferente en sus nmeros lgicos En 1 lgico el CMOS es mayor que TTL. En 0 lgico TTL es mayor que el CMOS. CMOS 00.02v 14.8v TTL 00.18v 13.4v

Notamos que los CMOS son rpidos y algo adicional podemos decir que son ms pequeos y con ms cuidado en usarlos en diferencia de los TTL que son ms lentos, ms grandes y ms resistentes.

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Per, DECANA DE AMRICA)

FACULTAD INGENIERA ELCTRICA Y ELECTRNICA

E.A.P. ING. ELECTRNICA

TEMA: transistor bipolar en conmutacin

Curso : circuitos digitales I

Profesor : Luis Alberto Silva Garate Integrantes:

Ciclo Turno

:V : mircoles 6-8 pm