>PROGRAMA DE INGENIERIA DE SISTEMAS

UNIVERSIDAD DEL QUINDO <

BUS PCI
Juan David Fernndez Diaz, Cristian David lvarez Garca Programa de Ingeniera de sistemas, Facultad de Ingeniera, Universidad del Quindo - Colombia.

Resumen En un computador, existen ranuras de expansin, en donde se pueden introducir tarjetas que permiten mejorar las prestaciones para la transferencia de datos de este; El slot (ranura de expansin) PCI, fue desarrollado por Intel con el objetivo de que no se atestara el mercado con varias permutaciones arquitectnicas de buses de datos. El PCI est constituido interiormente, con componentes que permiten optimizar el funcionamiento local y perifrico de un computador como lo es el arbitraje. El futuro parece demostrarnos que los buses en paralelo a pesar de ser veloces, y prestarse para su utilizacin a grandes distancia; estn quedando atrs con buses en serial como lo es el ETHERNET, que poco a poco estn mejorando su desempeo, y no se queda atrs USB, que en su versin 2.0 presenta mejoras de velocidad, grandsimas ndice de TrminosBus PCI, Slot, Buses serial, Buses en paralelo, Arbitraje, rea local, perifricos.

II. MONTAJES, EXPERIMENTO Y RESULTADOS

Bus PCI
ste bus (Peripheral Component Interconnect) surge como alternativa al bus EISA. No es exactamente un bus local, es ms bien un bus intermedio que se encuentra entre el puente norte y el puente sur, y se est separado del bus local por un controlador que hace de pasarela. Fue desarrollado por Intel en 1992 y desde entonces se puede encontrar en cualquier ordenador, aunque actualmente est siendo sustituido por el PCI-Express. Se puede encontrar tanto de tamao: 32 bits (33 MHz) como de 64 bits (66 MHz). El bus de interconexin de componentes perifricos (PCI Peripheral Component Interconnect) tiene un elevado ancho de banda con un protocolo plug and play, diseado para cumplir con las ms altas demandas de funcionamiento de los componentes perifricos de alto desempeo de PCs y estaciones de trabajo, y para tener gran variedad de aplicaciones. Este estndar se ha convertido rpidamente en el ms aceptado en la industria de los computadores y es ampliamente utilizado para aplicaciones tales como video, sistemas de audio, tarjetas aceleradoras de grficos, adaptadores de red, tarjetas de adquisicin de datos y dispositivos de almacenamiento de datos.

I. INTRODUCCIN Un computador internamente, presenta maneras de mejorar su rendimiento, como lo es la ranura PCI, que permite mejorar las prestaciones de la transferencia de un computador, ya sea en tamao de 32 bits o 64 bits; en bsqueda de este constante mejoramiento los buses serial parecen alcanzar una importancia resaltable sobre los paralelos, gracias al problema de desempeo y velocidad del que siempre se hablaba, se est mejorando continuamente. Mediante el bus PCI se pueden administrar mejoras a cualquier computador que lo posea, es por ello que el desarrollo y la evolucin de este tipo de puertos se presta para crear diferentes tarjetas compatibles que permitan, en ocasiones solucionar problemas, o expandir capacidades.
Manuscrito entregado en abril 1 de 2013. Este trabajo fue desarrollado en la asignatura de Arquitectura de Computadores.
Juan David Fernndez Daz, e-mail: juandfernandez@outlook.com Cristian David lvarez, e-mail: genius.xf@ hotmail.com.

Antecesores del bus PCI

Bus ISA

El bus ISA cuyas siglas significan: Industry Standar Architecture, fue creado por IBM en el ao 1981. En primer lugar era un bus de 8 bits, pero posteriormente (en 1984) lleg a extenderse hasta a los 16 bits. Est en desuso a finales de los 90, aunque a pesar de ello, es la base de los ordenadores personales modernos y fue la arquitectura usada en la mayora de ellos. Cabe destacar que, a pesar de estar en desuso, este bus actualmente sera ms rpido que algunos de los perifricos que se le podran conectar a l.

Bus EISA

El bus EISA, cuyas siglas significan: Extended Industry Standard Architecture, fue creado en 1988 por Compaq en respuesta al intento de monopolio de IBM tras lanzar el

>PROGRAMA DE INGENIERIA DE SISTEMAS MCA. Este bus mantuvo la compatibilidad con las tarjetas de expansin ISA, lo cual tuvo sus ventajas y sus desventajas. Como ventaja obtuvo la calificacin de estndar, sin embargo, el mantener la compatibilidad con ISA le oblig a funcionar a una velocidad de 8.33 Mhz (32 MBps)

UNIVERSIDAD DEL QUINDO <

Velocidad del bus

VL-Bus (VESA local bus)

Ancho del bus de 64 bits Tiempo de acceso Operacin concurrente del bus

El nombre de este bus, que se cre en 1992 y tuvo mucho auge hasta 1994, hace referencia al comit que lo creo: Video Electronics Standards Asociation (VESA); Es un bus de 32 bits que al utilizar el concepto de bus local permite conectar la tarjeta de vdeo directamente al procesador, evitando de esta manera los cuellos de botella que se producan con otros buses. Es compatible con el bus ISA consiguiendo mejorar la respuesta grfica, pero el hecho de que su diseo estuviese tan ligado al del procesador 486 fue lo que propici su desuso. Se dise inicialmente para permitir una velocidad mxima de: 33MHz (133 MBps), el ancho de banda del primer 486.

Mbytes/ seg. Si se trabaja con una frecuencia de 66 MHz se pueden obtener velocidades de hasta 528 Mbytes/seg. para buses PCI de 64 bits. La revisin 2.2 da soporte para velocidades de 33 MHz y 66 MHz. Total definicin para la extensin de 64 bits. 60 ns para una velocidad del bus de 33 MHz Los puentes (bridges) soportan total concurrencia con el bus del procesador, el bus PCI (o buses PCI) y la expansin del bus simultneamente en uso. Total soporte de maestros de bus PCI, lo cual permite el acceso total al bus, acceso a la memoria principal y dispositivos de expansin a travs de los puentes PCI PCI. Adicionalmente un maestro PCI puede accesar un dispositivo que reside sobre otro bus PCI de menor jerarqua. La arbitracin del bus puede estar ejecutndose mientras otro maestro del bus esta realizando una transferencia sobre el bus PCI. Para la implementacion PCI "Target" se requieren 47 terminales; para el PCI "Initiator" se requieren 49 terminales. Esto indica un uso economico de las seales del bus. Se realiza un chequeo de la paridad sobre el bus de direcciones de datos y sobre el bus de comandos de forma integral. Memoria, entradas/salidas y configuracin de direcciones. La especificacin tiene en cuenta una configuracin total de los registros necesarios para soportar deteccin y configuracion automatica de dispositivos Los "drivers" utilizan el mismo conjunto de comandos y definicin de

Soporte de bus maestro

Caractersticas del bus PCI

Caracterstica Independencia del procesador Descripcin Los componentes diseados para el bus PCI son especficos del estndar del mismo nombre, de tal modo que se asla el diseo del dispositivo con respecto a posibles actualizaciones del procesador Una implementacin tpica del bus PCI soporta aproximada- mente 10 cargas elctricas, y cada uno de los dispositivos presenta una carga al bus; cada dispositivo puede contener hasta 8 funciones PCI. La especificacin provee soporte hasta de 256 buses PCI. Uno de los mayores objetivos de diseo de las especificaciones PCI es crear un sistema de diseo que maneje la menor corriente posible. Un bus PCI de 32 bits soporta una velocidad mxima de transferencia de datos de 132 Mbytes/seg. Para un bus PCI de 64 bits la velocidad mxima corresponde a 264

Arbitracin del bus oculta

Pocos terminales

Soporte de hasta aproximadamente 80 funciones PCI por bus PCI

Chequeo integral de todas las transacciones

Soporte hasta de 256 buses

Bajo consumo de potencia

Tres espacios direcciones Autoconfiguracin

de

Todas las transacciones de escritura y de lectura pueden ejecutarse en modo "rfaga" (burst mode)

Transparencia del software

>PROGRAMA DE INGENIERIA DE SISTEMAS status cuando se comunican con dispositivos PCI o sus correspondientes dispositivos de expansin. Tarjetas para el bus PCI La especificacin incluye una definicin de los conectores y de las tarjetas para el bus PCI.

UNIVERSIDAD DEL QUINDO < Tabla 1. Frmulas para clculos de la transferencia

Transferencia de datos en el bus PCI

En la ilustracin 1 se puede visualizar una abstraccin general cmo funciona el ciclo de transferencia de datos en un bus PCI, y en la tabla1 se puede ver, la velocidad a la que este bus, realiza la transferencia de datos.

A continuacin se especificara especficamente un poco ms Seales de control de interfaz Seal Funcin FRAME# Inicio y final de transacciones. IRDY# Dispositivo Initiator Ready. TRDY# Dispositivo seleccionado(seal de Target) DEVESEL# Interrupcin de la transaccin (seal del Target). STOP# Interrupcin de la transaccin (seal del Target) IDSEL Seleccin para la configuracin. PERR# Indica errores de paridad. SEER# Indica errores graves del sistema. REQ# Solicitud del bus. GNT# Concesin del bus. CLK Reloj del sistema. RST# Seal de reset (inicializacin) INTA#...INTD# Interrupciones las cuales como se puede observar son 4. acerca de este proceso con el apoyo de la siguiente tabla de control (Tabla 2). Tabla 2: Seales de control

Velocidad de transferencia de un PCI Modo de calculo Transferencia de datos = Datos X Frecuencia de trabajo Frmula Transferencia de datos = ( #bits / 8 ) X Frecuencia de trabajo en bytes/segundo Sustitucin de datos con Transferencia de datos = ( Hz transformados en 64 bits / 8 ) X 66,000,000 bytes/s bytes/s Se convierten bits en bytes Transferencia de datos = ( 8 bytes ) X 66,000,000 bytes/s Resultado en Transferencia de datos = bytes/segundo 528,000,000 bytes/segundo Se convierte a Megabytes/s Transferencia de datos = 528,000,000 bytes/segundo / 1,048,576 bytes Resultado final y redondeo Transferencia de datos = 503.54 MB/s Ilustracion 1. Pasos de la transferencia de datos

Lineamientos de la transferencia de datos Transferencia entre dos dispositivos o Master: Iniciador de la transferencia. o Target: Objeto de la transferencia. o Existe ciclo especial Broadcast para enviar mensajes a todos los dispositivos del bus. Bus multiplexado: una transferencia se divide en dos fases: o Fase de direccin: Se indica la direccin. Tiene lugar a comenzar la transaccin. Se pueden realizar interrupciones en esta fase. o Fase de datos: Se transfieren los datos. se realizan rfagas de transferencia, lo que permite tener una o ms transferencias. Una fase de datos solo se completa cuando tanto master como target estn preparados. En base a lo anterior, mediante la expresin de ciclos de reloj (Ilustracin 2) de esta manera se realiza una transferencia (Universidad De Sevilla).

>PROGRAMA DE INGENIERIA DE SISTEMAS

UNIVERSIDAD DEL QUINDO < [3] Ibarrola, J. E. (16 de 10 de 2007). www.alegsa.com. Recuperado el 30 de 3 de 2013,

[4] Corts Romero, J. A., Camargo Bareo, E., & Camargo Bareo, C. I. (2001). Capacidades y funcionalidades del BUS PCI. Revista Tecnura, 4(8), 60-67. [5] Mayor, A. D. P. R., & Pacheco, N. S. N 3.7 BUSES DEL SISTEMA. . IV. CONCLUSIONES Las ranuras de expansin que posee la tarjeta madres nos brinda la posibilidad de mejorar, las caractersticas de los equipos de cmputo. El arbitraje en un bus de datos, permite evitar coaliciones en este. Los perifricos de una computadora estn en segundo plano a comparacin de los dispositivos de rea local (memoria, CPU).

Ilustracin 1: Ciclos de reloj de transferencia

Arbitraje
Son los lineamientos reglamentarios para la asignacin del bus que requiera su uso, en caso de que varios dispositivos hagan parte del rea local y quieran hacer uso de l, lo que permite evitar interferencias de funcionamiento, optimizando la transferencias de un computador, y priorizando a los dispositivos master (Castillo, 2011).

Diseo a futuro
El futuro de los diseos de buses es el tipo de bus en serie, ya que este representa un ahorro importante de costos, y disminuye el nmero de lneas para la transmisin de datos, ya que este procedimiento lo realiza bit a bit; USB 2.0 representa una importante mejora en la velocidad de la transmisin de datos entre el perifrico y el procesador, lo que permite estar cerca de poder ser implementado para el control de instrumentos industriales; La interface de comunicacin Ethernet es una jugosa alternativa, que gracias a su gran desempeo y velocidad entre los equipos que se interconectan sustenta la escalable importancia que toma en las industrias de control industrial.

III. BIBLIOGRAFA [1] Castillo, M. (15 de noviembre de 2011). http://tamaraphd.blogspot.com. Recuperado el 30 de marzo de 2013, [2] http://www.informaticamoderna.com. Recuperado el 29 de marzo de 2013.