UNIVERSIDAD NACIONAL DE INGENIERA FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

INFORME DE EXPERIENCIA N 2:

CURSO

LABORATORIO DE SISTEMAS DIGITALES I

PROFESOR

VILCA ROMAN ARTURO DIONICIO

INTEGRANTES

:
ORTIZ CASTIGLIONI DENIS SANCHEZ CHINCHAY MICHAEL 20071017H 20071031K

SECCION

FECHA

22/ 10/2010

DISPLAYS DE 7 SEGMENTOS En muchos lugares pblicos habris visto unos indicadores luminosos que nos indican el turno. Normalmente son de dos dgitos, lo que les permite contar hasta 99. El funcionamiento de estos visualizadores consiste en el apagado o encendido de una serie de luces que forman cada uno de los siete segmentos utilizados para formar los nmeros. Lo realmente complicado es el circuito que se encarga de encender unos segmentos y apagar otros para formar el nmero que interese. Nosotros vamos a investigar y tratar de entender estos visualizadores, que nos permitir contar de 0 a 9. Este es un sistema muy importante, porque la humanidad esta dependiendo ms de la tecnologa, se adapta cada vez mejor a un modelo de vida electrnico, lo que se ve en todas partes. COMPONENTES ELECTRNICOS SEMICONDUCTORES EL DIODO Es un dispositivo semiconductor que permite el paso de la corriente elctrica en una direccin y la bloquea en la opuesta. Est Formado por dos cristales Semiconductores, uno con escasez de electrones denominado tipo P, y el segundo con exceso de electrones, o tipo N. Esta unin semiconductora se encapsula bajo formas distintas que dependen del fabricante y a la funcin a la que se destinan, y que disponen de unos terminales conductores para su conexin con otros componentes. El terminal conectado al semiconductor de tipo P recibe el nombre de nodo, mientras que el conectado de tipo N recibe el nombre de ctodo, un diodo se comportara como un circuito de baja resistencia siempre que el nodo este polarizado a superior tensin que el ctodo. En caso contrario, presentara una elevada resistencia entre sus terminales y se comportara como un circuito abierto. Esta descripcin corresponde a un diodo de propsito general. Existen diodos construidos para aprovechar alguna caracterstica especial, entre los que destacan el diodo emisor de luz (LED) y el diodo Zener. Diodo Emisor de Luz (LED) Cuando un diodo es polarizado directamente, se convierte en conductor. El cambio energtico que experimentan los electrones en estas circunstancias se manifiesta en algunos compuestos, como el arseniuro de galio (1), con la presencia de una radiacin de luz visible o infrarroja. Galio, de smbolo Ga, es un elemento metlico que se mantiene en estado lquido en un rango de temperatura ms amplio que cualquier otro elemento. El galio se encuentra en el grupo 13 (o IIIA) del sistema peridico. Su nmero atmico es 3.

Los diodos emisores de luz estn especialmente diseados para aprovechar la emisin de luz, y se construyen de forma que la unin queda en la zona ms exterior posible del dispositivo, protegidos por un material transparente. Segn el material semiconductor empleado, se obtienen diodos luminiscentes de color rojo, verde o amarillo. Existen tambin versiones con dos colores, provistos con una estructura de tres patillas, comn la del centro y especfica para color la de cada extremo. DISPLAYS DE 7 SEGMENTOS Muchos equipos electrnicos proporcionan informacin al usuario mediante la utilizacin de seales luminosas, como la emisora sintonizada en un equipo de radio o la lectura de tensin en un voltmetro digital. Para representar las cifras numricas se agrupan siete diodos en de segmentos. Estos diodos tienen conectados entre s todos los nodos. Un display de este tipo est compuesto por siete u ocho LEDs de diferentes formas especiales y dispuestas sobre una base de manera que puedan representarse todos los smbolos numricos y algunas letras. Los primeros siete segmentos son los encargados de formar el smbolo y con el octavo podemos encender y apagar el punto decimal.

Denominacin de los segmentos de Display:

Esta es la denominacin de los 7 segmentos en los modelos comerciales. Esquema elctrico del visualizador: Se ha realizado el esquema de tres segmentos de los 7 que lo componen ya que el resto es idntico. Se ha optado por una configuracin de nodo comn. La decisin ha sido totalmente aleatoria, por lo que servira exactamente igual una configuracin de ctodo comn. Como se puede deducir del esquema, el nmero de cables entre la placa controladora y el visualizador digital es de 8. (7 para los segmentos y 1 para el negativo la alimentacin.

Esquema Anteriormente se ha comentado que el display que se va a estudiar es de ctodo comn, esto significa que todos los ctodos de los LEDs estn conectados, alimentaremos cada LED por separado por su correspondiente nodo. Tambin existen displays de nodo comn, estos son similares a los que vamos a

utilizar en nuestro montaje con la salvedad de que las conexiones a alimentacin y masa seran al revs. La correspondencia de los pines y cada uno de los LEDs del display puede verse en la siguiente figura:

Los pines 3 y 8 corresponden con el ctodo de los LEDs (son los situados en el centro de las dos filas de pines), para el resto se sigue el criterio mostrado en la tabla. Por ejemplo, si alimentamos el Display por el pin 2 (utilizando una de las resistencias comentadas) y unimos el pin 3 o el 8 a masa, se encender el segmento inferior (marcado como d en la figura). Si alimentamos por el pin 5 lo que encenderemos ser el punto decimal indicado como en la figura DP (del ingls Dot Point). MONTAJE DE UN DISPLAY El montaje, de la siguiente forma: Pin del Puerto B 0 ($01) 1 ($02) 2 ($04) 3 ($08) 4 ($10) 5 ($20) 6 ($40) 7 ($80) Pin del Display 9 10 6 7 5 4 2 1 Segmento f, superior izquierda g, central b, superior derecha a, superior DP, punto decimal c, inferior derecha d, inferior e, inferior izquierda

Al tratarse de un Display de ctodo comn, cada vez que activemos, es decir, pongamos a '1' lgico, uno de los bits de salida del puerto B, encenderemos el LED correspondiente en el Display. Ntese que si hubisemos utilizado un Display de nodo comn, el conexionado y la forma de operacin seran diferentes. En nuestro caso, la correspondencia entre pines del puerto B y el LED del Display queda como la de la figura.

PROPIEDADES GENERALES DE UN DISPLAY DE 7 SEGMENTOS. Patillaje

La G corresponde a masa. Cada patilla se corresponde con un segmento, al cual debemos aplicar una tensin positiva. Caractersticas Solidez: excelente Angulo de visibilidad: 150 grados Consumo por dgito: 150 mW Vida media en horas: 100000 Luminosidad: buena Facilidad de montaje: excelente Vcc (general): 1'5 V La Vcc depende del color del LED. Para un color rojo: Vcc: 1'7 V Vcc (mx): 2 V Dependiendo de la tensin aplicada obtendremos una intensidad. Es aconsejable no sobrepasar la Vcc recomendada. Si se alcanza la Vcc mxima se puede destruir el segmento. Proteccin Cada segmento (y el punto) es un led como cualquier otro. Debido a esto la corriente media que se debe aplicar es de 15 mA. Dependiendo de la lgica que estemos empleando debemos utilizar una resistencia por cada entrada y as no forzar el dispositivo: Lgica TTL (5V): 220 ohmios Lgica CMOS (12V): 680 ohmios. Esta resistencia debe ser situada en cada patilla, haciendo de puente entre la seal lgica de excitacin y el Display. COMPONENTES DE UN DISPLAY. Los displays de 7 segmentos son por dems conocidos. Son muy usados en los equipos electrnicos desde hace aos, y no ofrecen ningn tipo de dificultad. Se los utiliza, en general, en forma directa o multiplexada. En forma directa, es usado normalmente en chips que tienen incluidos los drivers para ello; como ser el ICL7107.

En forma multiplexada, son utilizados por ejemplo con un micro controlador, el cual genera las seales para manejar los puntos comunes (nodo o ctodo) por un lado y los segmentos, por el otro. En general, la corriente para encender cada segmento es del orden de 20 a 50mA dependiendo del Display, la frecuencia de multiplexado, etc. Para lograr esto, se utiliza algn transistor PNP para manejar el nodo comn, o NPN para el ctodo comn. Para los segmentos; un clsico ULN2003 (o ULN2004, ULN2803, etc.), o en forma directa para los micro-controladores que tienen la capacidad de manejar 20mA por lnea de entrada-salida. Por supuesto, hay que limitar la corriente con el uso de una resistencia en cada segmento. Tomemos como ejemplo un equipo con 4 dgitos. El conjunto para manejarlo queda formado por: 4 transistores PNP Un chip de 18 pines (ULN2803) 12 resistencias (8 para segmentos, y 4 para las bases de los transistores) Desde ya que el costo de este material no es elevado, pero si tenemos en cuenta el tamao del PCB, la provisin de cada tem, el armado y la puesta en marcha, vemos que comienza a tener cierta importancia. Si agregamos, el consumo de corriente total exclusivamente de los display s (25mA x 8) es de aproximadamente 200mA. Esto condiciona al transformador o al disipador en el caso de alimentar el equipo con 12VDC. Tambin puede exigir el uso de un micro controlador capaz de manejar dicha corriente en sus lneas de entrada- salida para ahorrarnos el ULN. Otro punto de importancia, es la emisin de ruido al conmutar cada dgito. Existen en forma standard, displays de 7 segmentos de bajo consumo. Lamentablemente por ahora, de tamao 0.3. Cuando las limitaciones de costo, tamao o corriente consumida son importantes, estos ofrecen una gran solucin. El costo es exactamente el mismo que uno normal. La corriente por segmento, es de 2mA, multiplexado con un microcontrolador puede manejarse desde 3mA. Adems, la mayora de los microcontroladores que tienen Isink=10mA, admiten de carga, un led a 5VDC sin aumentar la corriente de 10mA; lo que nos posibilita eliminar las resistencias limitadoras de corriente de cada segmento. Por consiguiente el driver de dichos displays est formado nicamente por 4 transistores PNP, y 4 resistencias para las bases de los mismos (que en los microcontroladores que tienen algunas lneas de 10mA el resto de las lneas es generalmente de 1.5mA, por consiguiente, podemos tambin eliminarlas). La corriente total consumida, puede variar desde (3mA x 8) 24mA, hasta (10mA x 8) 80mA. Por ende, se redujo de una forma muy importante el tamao del PCB, el costo de material, armado, puesta en marcha, y la corriente consumida. Para referencia, el costo es el mismo que el comn, y aproximadamente de $0.70. CLASES DE DISPLAYS FEO202 4 digits, 1 colon, 3 decimal points 0,5 inch (12.7 mm) character height 3 1/2 digits, 1 colon, 3 decimal points. A plus/minus sign, and LOW BAT INDICATOR 0,5 inch (12.7 mm) character height 4 1/2 digits, 2 colons, 4 decimal points. A plus/minus sign, and LOW BAT INDICATOR 0,4 inch (10,2 mm) character height

FEO203

FEO206

Encapsulado: DIL-40 (40 pines, 0.1" de separacin) Dimensiones: 50.80 x 30.48 x 3.05 (mm) Aplicaciones: voltmetros y contadores digitales, termmetros digitales, relojes. CARACTERISTICAS Bajo consumo Alto contraste Conector con pines Angulo de visin ancho Rpida respuesta

Una aplicacin de los LEDS: el Display de 7 segmentos Una de las aplicaciones ms populares de los LEDS es la de sealizacin. Quizs la ms utilizada sea la de 7 LEDS colocados en forma de ocho tal y como se indica en la figura.

Simplificacin de funciones lgicas por el mtodo grfico de Karnaugh Suponiendo que conozcamos la tabla de la verdad de un circuito combinacional, a partir de la cual deseamos disear dicho circuito, lo ms corriente es tener que buscar una expresin simplificada de la funcin o funciones a implementar. En este artculo tratar de explicar cmo ello es posible de una forma sencilla gracias al empleo de un mtodo de simplificacin grfico muy extendido (extendido precisamente por esto, por su facilidad de uso). Para ello me ayudar de una tabla ejemplo mediante la cual ir explicando todo lo referente a este tipo de simplificacin de funciones lgicas. Pero antes, un poco de teora necesaria: Mapas de Karnaugh para dos, tres, cuatro y cinco variables: El aspecto de los mapas de Karnaugh es el de la siguiente figura:

De izquierda a derecha y de arriba a abajo aparecen los mapas para dos, tres, cuatro y cinco variables. Note que en cada mapa existe una lnea diagonal en la esquina superior izquierda. Por encima y por debajo de dicha lnea aparecen los nombres de las variables implicadas (en este caso a, b, c, d y/o e, segn el mapa, aunque pudieran ser otros diferentes), de tal forma que para el mapa de cuatro variables, por ejemplo, las combinaciones de ceros y unos de la parte superior del mapa son las combinaciones posibles de las variables a y b, en este orden, y las combinaciones de dgitos binarios del lateral izquierdo son la posibles combinaciones de las variables c y d, tambin en ese orden. La adyacencia grfica y la adyacencia algebraica Dos casillas son adyacentes grficamente si estn una junto a otra en el mapa de Karnaugh, teniendo en cuenta que nunca deben considerarse las diagonales. Por otro lado, dos casillas de un mapa de Karnaugh son adyacentes algebraicamente si en el conjunto formado por los bits de sus coordenadas x e y slo hay un dgito diferente, no importando la posicin en la que se encuentre dicho dgito. Pues bien, siempre se verifica que dos casillas que sean adyacentes grficamente tambin lo son algebraicamente (recuerde que no vale en diagonal). El recproco no es cierto en general, de tal forma que hay casillas que son adyacentes algebraicas y no lo son grficamente. La adyacencia algebraica es la que realmente hay que tener en cuenta en el proceso de simplificacin grfica. Podemos decir que la adyacencia algebraica es "ms fuerte" que la grfica. Sin embargo, a efectos de poder realizar la simplificacin de forma fcil convendra que los dos tipos de adyacencias coincidiesen para tener una imagen grfica de las adyacencias algebraicas. Lamentablemente esto no es as, pero con objeto de conseguir una imagen mental y grfica de las adyacencias algebraicas podemos ayudarnos de las siguientes figuras: - Para tres variables:

- Para cuatro variables:

- Para cinco variables (tiene buena visin espacial?):

Si a usted no se le da bien la visualizacin espacial siempre puede aplicar la regla comentada en principio para saber si dos casillas de un mapa son o no adyacentes. La prctica en esta cuestin le har finalmente no tener que ni pensarlo. Las formas cannicas de las funciones lgicas Toda funcin lgica es posible expresarla en cualquiera de las dos formas canonicas que existen. Estas dos formas de representacin universales son por un lado la forma de maxitrminos o maxterms y por otro lado la forma de minitrminos o minterms. Cada una de estas formas cannicas est formada por un nmero de trminos variable. En cada uno de esos trminos deben aparecer todas las variables de la funcin, ya sea en forma negada o en forma directa (sin negar). Adems, en las forms cannicas no existen trminos repetidos. Centrmonos primeramente en la forma canonica de minitrminos. En esta forma cada uno de los trminos estar formado por productos lgicos de unas variables (negadas una a una o no) con otras (negadas una a una o no), teniendo que aparecer finalmente en cada trmino todas y cada una de las variables que intervienen en la funcin (negadas o no una a una). Por ltimo, todos los trminos involucrados debern sumarse lgicamente en una nica expresin. Este expresin es la forma cannica de minitrminos. El aspecto de una forma cannica de este tipo tendr un aspecto similar a los siguientes:

Veamos ahora la forma cannica de maxitrminos. En ella los trminos se forman no con el producto lgico, sino con la suma lgica y la expresin completa de maxitrminos se consigue multiplicando lgicamente

todos los trminos y no sumndolos como pasaba en la otra forma cannica. As, ejemplos de formas cannicas de maxitrminos podran ser los siguientes:

La relacin existente entre tablas de la verdad y formas cannicas: Supongamos que tenemos una tabla de la verdad de una funcin lgica tal como la que sigue (W es la funcin y a, b y c las variables de dicha funcin): a b c W 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 Para expresar W en forma cannica de minitrminos debemos fijarnos en aquellas filas de la tabla en las que W=1. Cada una de estas filas corresponder a un trmino de la forma cannica. Dentro de cada trmino, si una variable tiene valor cero deber negarse. Por contra, si tiene valor uno deber aparecer sin negar. Entonces, la forma cannica de minitrminos correspondiente a la funcin W es la siguiente:

Veamos ahora la forma cannica de maxitrminos. En este caso es necesario fijarse en las filas de la table en las que W=0. Igual que antes, cada una de estas filas corresponder a un trmino de la forma cannica de maxitrminos. Ahora bien, dentro de cada trmino la variable que tenga valor cero debe aparecer sin negar y negada la que tenga valor uno. As pues, W en forma cannica de maxitrminos sera la siguiente:

Basta de teora! He aqu la tabla de la verdad: La tabla que usaremos para explicar la simplificacin grfica de Karnaugh es la siguiente: a b c d F G H 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 1 1 1 0 1 0 1 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 0 1 0 1

0 1 1 1 1 1 1 1 1

1 0 0 0 0 1 1 1 1

1 0 0 1 1 0 0 1 1

1 0 1 0 1 0 1 0 1

1 1 0 1 1 1 0 0 1

1 0 0 0 1 0 0 0 0

1 1 0 1 0 0 0 1 1

En esta tabla se han diferenciado las funciones de salida de las variables de entrada gracias al empleo de maysculas (para las funciones) y minsculas (para las variables). Tenemos pues cuatro variables de entrada y tres funciones de salida. Cada una de estas funciones corresponder a una salida de nuestro circuito combinacional (es por eso que reciben ese nombre, funciones de salida). Por contra, cada una de las variables de entrada corresponder a una entrada del circuito. Entonces, la tabla de la verdad indica cmo se comportar el circuito, desde el punto de vista de sus salidas, ante cualquier combinacin lgica en sus entradas (vea que en la tabla aparecen todas las combinaciones lgicas posibles de entrada). Empecemos diciendo que de esta tabla se podran sacar las formas cannicas (de minitrminos o de maxitrminos) de las funciones F, G y H y, a partir de estas formas cannicas, implementar el circuito lgico correspondiente a cada funcin. Sin embargo, esta forma de proceder no es la ms adecuada por motivos de economa de medios, ya que las formas cannicas no son las expresiones ms simples de una determinada funcin, y mientras ms simple sea una funcin ms simple ser el circuito que la implemente. As pues, se hace necesario simplificar las formas cannicas para obtener otras expresiones ms simples. Es aqu donde entran en juego los mapas de Karnaugh. Como ya se desprende de lo comentado ms arriba, la simplificacin se puede llevar a cabo de la forma cannica de minitrminos o de la forma cannica de maxitrminos. A nosotros nos toca decidir. Cmo?. Pues el criterio que considero ms lgico (salvo demostracin en contra) es el de simplificar la forma cannica que ya de por s sea ms simple, o sea, la que tenga menos trminos. En el caso de la funcin F de la tabla estaramos hablando de forma cannica de maxitrminos. Bien, pues simplifiquemos primeramente F en su forma cannica de maxitrminos. Para ello eligiremos un mapa de Karnaugh de igual nmero de variables que las que tenga la funcin a simplificar, en este caso ser de cuatro variables. A continuacin, colocaremos ceros en las casillas del mapa cuyas coordenadas correspondan con los valores de las variables que producen los ceros de F:

A continuacin hay que intentar realizar agrupamientos de los ceros colocados en el mapa. Slo se permiten agrupamientos de un nmero de ceros que sea una potencia de dos (2, 4, 8, 16 , etc.) y nunca en diagonal. Adems, los agrupamientos que se hagan hay que tratar que sean lo mayor posible. Los agrupamientos que pueden realizarse en el mapa de ms arriba son los siguientes:

La simplificacin de la funcin se producir en los agrupamientos. As, ninguno de los dos ceros de la lnea inferior no se han podido agrupar. Eso har que cada uno de ellos de lugar a un maxitrmino de la siguiente forma:

O sea, la variable que tenga valor cero aparece en el maxitrmino de forma directa y la que tenga el valor uno aparece de forma negada. Esto respecto a los trminos que no se simplifican. Respecto a los que s se simplifican lo hacen de la siguiente forma:

Como puede verse, se sigue la misma regla que en los trminos no simplificados en cuanto a la negacin o no de una variable, pero adems, cada agrupamiento (y no cada casilla) da lugar a un trmino en el que la variable que cambia de valor en las casillas del agrupamiento desaparece del trmino directamente, o sea, no se incluye en l. La funcin F simplificada tendr el siguiente aspecto:

Sera posible simplificar an ms la funcin F? S, pero ya aplicando mtodos de simplificacin algebraica. Por ejemplo, se podra sacar factor comn c + d', con lo que quedara:

Pasemos a simplificar otra funcin de las de la tabla. Acometamos la simplificacin de la funcin G. Esta funcin tiene menor nmero de unos que de ceros. Por tanto, simplificaremos por minitrminos. Adems, como G tiene cuatro variables deberemos usar un mapa de Karnaugh de ese nmero de variables. Ahora se irn rellenando las casillas igual que en el caso anterior pero con unos en lugar de con ceros (es un convenio que permite que se sepa con un simple vistazo si se est trabajando con base en minitrminos o en maxitrminos):

Agrupando segn la regla que ya se ha visto tendremos:

En el agrupamiento cambia (y por tanto desaparece de su trmino correspondiente) la variable c y en el uno no agrupado no se puede hacer simplificacin alguna (y por tanto su trmino contendr todas las variables). As pues:

Como puede verse, el criterio que se ha seguido para negar o no una variable es el contrario que en el caso de los maxitrminos, es decir, en minitrminos una variable se niega si su valor es cero y se deja sin negar si su valor es uno. Bien, pasemos ya a simplificar la funcin restante, o sea, la funcin H. Esta funcin tiene igual nmero de

ceros que de unos, as que es indiferente que nos basemos en minitrminos o en maxitrminos. Yo personalmente tengo preferencia por los minitrminos. Basmonos en minitrminos pues. El mapa de Karnaugh con los agrupamientos ya hechos ser el siguiente:

La funcin H simplificada segn Karnaugh ser

Se podra simplificar H de forma algebraica hasta conseguir lo siguiente:

Por tanto, como resumen de las funciones simplificadas tendremos que

Cuestionario

1.

Dadas las siguientes funciones: a) b) c) d) e) f) g) h) i) Simplificar por el mtodo Quine. Simplificar por el mtodo de Q-M. Simplificar por el mtodo del Tabulado o Numrico. Simplificar por el mtodo de Karnaugh. Implementar la funcin simplificada usando solo NAND. Implementar la funcin simplificada usando solo NOR. Implementar la funcin simplificada usando solo AOI. Implementar la funcin simplificada usando solo XOR. Comprobar experimentalmente el funcionamiento en el laboratorio.

Para a) y e) tenemos: A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

AB AD
1 1 1 1 0 0 0 0 1 0 1 0 1 0 1 0

Para b) y f) tenemos: A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

CD
0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

Para c) y g) tenemos:

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

CD ABC
1 0 0 0 1 0 0 0 1 0 1 1 1 0 0 0

Para d) y h) tenemos:

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A B C D
0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0

2.

Simplificar e implementar en el laboratorio, la funcin incompletamente especificada, simplificada por el mtodo del Tabulado o Numrico a cuatro literales. Determinar adems los IPE, IPES, IPNE y trminos opcionales, si los hay.

A 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3.

B 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

D 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

C E BE

0 1 0 1 1 1 1 1 0 0 0 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 0 1 0 1 0

VCC 5V J1 2 7405N Key = Space J2 3 7408J Key = Space VCC J3 7408J 5 U2B 4 7405N Key = Space LED1 U4B 7 1 U3A 6 U5A 8 7432N R2 330 9 U1A

Key = Space J4 GND

GND

Simplificar e implementar en el laboratorio, la funcin incompletamente especificada, por el mapa-K a cuatro literales.

A 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 4.

B 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

D 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

AC DE

1 1 1 1 0 0 1 0 1 1 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0

VCC 5V A 1 U1A 7402N GND Key = Space C 6 7432N Key = Space VCC D 8 U3A 3 7408J 2 R1 330 4

Key = Space B

7 U4A 5

Key = Space 9 E

U2A 7405N

LED1

Key = Space

GND

Disee e implemente en el laboratorio los siguientes circuitos, que sern controlados segn la siguiente tabla: S1 0 0 1 1 S0 0 1 0 1 Funcin de Salida Complemento a 2 de numero de 4 bits Detector de paridad impar de numero de 4 bits Conversor de cdigo GRAY a BINARIO de 4 bits. Conversor de cdigo BINARIO a GRAY de 4 bits

El circuito debe tener 4 entradas y 4 salidas, las cuales deben visualizarse en LEDs, utilice compuertas tri-state para manejar datos de 4 bits.

Diseo de cada funcin: Complementador a 2 de un nmero binario de 4 bits BINARIO A 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 COMPLEMENTO A 2 C3 0 1 1 1 1 1 1 1 C2 0 1 1 1 1 0 0 0 C1 0 1 1 0 0 1 1 0 C0 0 1 0 1 0 1 0 1 8 9 10 11 12 13 14 15 A 1 1 1 1 1 1 1 1 BINARIO B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 COMPLEMENTO A 2 C3 1 0 0 0 0 0 0 0 C2 0 1 1 1 1 0 0 0 C1 0 1 1 0 0 1 1 0 C0 0 1 0 1 0 1 0 1

C3 A ( B C D)
Diseo del circuito:

C 2 B (C D)

C1 C D

C0 D

1 3 2

C3

1 3 2 1 3 2 1

C2

C1 3

C 2

1 3 2 D C0

Detector de paridad impar de un A 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 1 8 9 10 11 12 13 14 15

numero binario de 4 bits A 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 F 1 0 0 1 0 1 1 0

Diseo del circuito:

A B 1 3 2 C D 1 3 2 F

1 3 2

Conversor de cdigo gray a binario de 4 bits

G3 B3

G2

G1

G0

B2

B1

B0

GRAY A 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 1 1 0 0 D 0 1 1 0 0 1 1 0 C3 0 0 0 0 0 0 0 0

BINARIO C2 0 0 0 0 1 1 1 1 C1 0 0 1 1 0 0 1 1 C0 0 1 0 1 0 1 0 1 8 9 10 11 12 13 14 15 A 1 1 1 1 1 1 1 1

GRAY B 1 1 1 1 0 0 0 0 C 0 0 1 1 1 1 0 0 D 0 1 1 0 0 1 1 0 C3 1 1 1 1 1 1 1 1

BINARIO C2 0 0 0 0 1 1 1 1 C1 0 0 1 1 0 0 1 1 C0 0 1 0 1 0 1 0 1

Diseo del circuito:

B3 A

1 3 2 B B2

1 3 C 2 B1

1 3 D 2 B0

Conversor de binario a gray de 4 bits

G3 B3

G2 B2

G1 B1

G0 B0

BINARIO A 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 C3 0 0 0 0 0 0 0 0

GRAY C2 0 0 0 0 1 1 1 1 C1 0 0 1 1 1 1 0 0 C0 0 1 1 0 0 1 1 0 8 9 10 11 12 13 14 15 A 1 1 1 1 1 1 1 1

BINARIO B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 C3 1 1 1 1 1 1 1 1 0

GRAY C2 1 1 0 1 0 C1 0 0 1 1 1 1 0 0 0 0 C0 0 1 0 0 0 1 1 0

Diseo del circuito:

G3 B3

1 3 B2 2 G2

1 B1 2 3

G1

1 3 B0 2 G0

Diseo del control

1 3 2 1 2 Z0

1 3 S0 2 Z1

2 1 3 2 Z2

S1

1 3 2

Z3

Tabla de valores: S1 0 1 2 3 0 0 1 1 S0 0 1 0 1 Z3 0 0 0 1 Z2 0 0 1 0 Z1 0 1 0 0 Z0 1 0 0 0

Entonces implementando todos los circuitos el esquema queda como se muestra:

R5 2 A 1 R6 B COMPLEMENTADOR A DOS C R7 2 1 D R8 2 1 3 3 2 1 3 3

2 1

PARIDAD IMPAR

2 1 2 GRAY A BINARIO 1

2 1

2 1

2 1 2 BINARIO A GRAY 1

2 1

2 1

S1

D0 D1 CONTROL D2

S0 D3

5.

Disee un circuito lgico combinacional, cuya entrada es un nmero codificado en binario de 4 bits y cuya salida es la representacin en cdigo BCD del nmero binario de entrada. Se pide lo siguiente: a) La tabla de combinaciones. b) Las funciones de salida, simplificadas por el mtodo del mapa-K. c) La implementacin del circuito en el laboratorio, usando cualquier compuerta, las salidas deben visualizarse en LEDs.

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

I7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

I6 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

I5 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

I4 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1

I3 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0

I2 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1

I1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0

I0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

I0 D I1 AC ABC I 2 AB BC I 3 ABC I 4 AB AC I5 0 I6 0 I7 0

VCC 5V U1A 1 A U4A 7408J 74ALS04BM Key = Space 9 U1B 2 7408J I41A

25

21 74ALS32M 22 23 24

U4B 12 74ALS04BM

U1C 3 I31D 7408J 7408J R5 330 16 U5B 4 74ALS08M I21B 74ALS32M 5 74ALS08M I4 R4 330 17 I3 R3 330 18 I2 R2 330 19 I1 R1 330 20 I0

Key = Space

U4C 14 74ALS04BM

11

U5C

Key = Space

VCC

10

U2A 7 7408J I11C 74ALS32M 6 U5D 8 74ALS08M GND

U5A 74ALS08M 15

Key = Space

GND

6.

Disear e implementar en el laboratorio, un circuito detector de cdigo, que nos permita visualizar en diodos LED, el equivalente binario del cdigo que se intenta detectar, que se muestra en la tabla. La entrada es un numero binario de cuatro bits (generado en forma manual, o a travs de un circuito contador), la salida debe ser el cdigo detectado y deben tener un visualizador (LEDs de distintos colores). Por otro lado, si ocurre una entrada invlida del cdigo detectad, los LED de salida deben apagarse.

S1 0 0 1 1 Solucin:

S0 0 1 0 1

Funcin de salida Exceso 3 Gray ( LED VERDE) Aiken (LED AMARILLO) 8 4 -2 -1 ( LED ROJO) BCD ( LED ANARANJADO)

Exc 3 GRAY

AIKEN

8-4-2-1

BCD

N A B C D A B C D A B C D A B C D 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 1 0 0 0 1 2 0 1 1 1 0 0 1 0 0 1 1 0 0 0 1 0 3 0 1 0 1 0 0 1 1 0 1 0 1 0 0 1 1 4 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 5 1 1 0 0 1 0 1 1 1 0 1 1 0 1 0 1 6 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 7 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 8 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 9 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 1

Exc. 3 Gray

84-2-1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1

Aiken

N 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Para el Exceso 3 Gray

BINARIO A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

0 0 1 0 1 1 1 1 0 0 1 0 1 1 1 1

1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1

00 01 11 10

1 1 01 1 11 10 1 1
00

1 1 1 1 1

F = B + CD Para el cdigo Aiken:

00 01 11 10

1 1 1 1 01 1 1 1 11 1 1 1 10 1
00

F = AC + AB + BCD+ ABC

BCD 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0

Para el cdigo 8- 4 -2 -1 :
00 01 11 10

1 1 1 1 1 01 1 1 1 11 1 1 10
00

F= AB + AB + ACD + ACD Para el cdigo BCD

00 01 11 10

1 01 1 11 1 10 1
00

1 1 1 1

1 1

F = A + ABC

7.

Un cdigo BCD se transmite a un receptor lejano. Los bits son , , , con como el MSB. El receptor contiene un circuito detector de errores BCD que examina el cdigo recibido para ver si es un cdigo BCD legal (es decir 1001). Disee e implemente en el laboratorio con compuertas NORs este circuito para producir un nivel ALTO en cualquier condicin de error.

A3 A2 A1 A0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

f A3 A2 A3 A1

0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1

VCC 5V A3 10 7402N Key = Space A2 11 7402N Key = Space A1 VCC 13 7402N Key = Space A0 U1D 7402N Key = Space GND 9 7402N f I3 I2 I1 I0 U1C 8 U2C 7402N 5 U1B 7 7402N 4 U3C 3 7402N R1 330 1 U3D 2 R2 330 12 R3 330 14 R4 330 15 R5 330 16 U1A 6 U2B 17

GND

8.

Disear e implementar en el laboratorio un conversor de cdigo que convierta el cdigo EXCESO 3 GRAY al cdigo AIKEN, emplee en el diseo compuertas OR-EXCLUSIVAS de dos entradas y otras compuertas. Visualizar las salidas en LEDs.

G3 0 0 0 0 0 0 0 0 1 1

G2 0 1 1 1 1 1 1 1 1 0

G1 1 1 1 0 0 0 0 1 1 1

G0 0 0 1 1 0 0 1 1 0 0

A3 0 0 0 0 0 1 1 1 1 1

A2 0 0 0 0 1 0 1 1 1 1

A1 0 0 1 1 0 1 0 0 1 1

A0 0 1 0 1 0 1 0 1 0 1

A0 G2 G3 G1 G0 G3 G2G1 G0 A1 G2 G3 G0 G3G1 G0 A2 G3G2 G1 G0 G3G2G0 G3G1 G0 A3 G3

VCC 5V

U1A 1 7408J U1B 2 7408J 15 U1C 14 7408J 32 U1D 5 7408J G3 U5A 16 7404N Key = Space 7408J 9 U2C 3 U2D 7 7408J G2 U5B 8 7404N Key = Space U3B 11 G1 U5C 12 7404N Key = Space U8D 18 U5D 13 7404N Key = Space 7486N U4D 20 7486N 25 U3C 19 7408J 7432N 30 7408J 7486N 10 U7D 17 A12A R1 330 R2 330 R3 330 R4 330 26 27 28 29 A3 A2 A1 A0 7432N A22B 31 7432N U2B 4 7408J

U6A 6

VCC

GND

G0

U9D 23 7408J

A51A U12D 21 7408J U14D 24 7408J U13D 22 7408J 7432N

GND

9.

Disee e implemente en el laboratorio un circuito combinacional con 4 lneas de entrada que representen un dgito decimal en BCD y 4 lneas de salida que generan el complemento de 9 del cdigo de entrada, visualice la salida en un display de 7 segmentos.

A 0 0 0 0 0 0 0 0 1 1

B 0 0 0 0 1 1 1 1 0 0

C 0 0 1 1 0 0 1 1 0 0

D 0 1 0 1 0 1 0 1 1 1

C3 1 1 0 0 0 0 0 0 0 0

C2 0 0 1 1 1 1 0 0 0 0

C1 0 0 1 1 0 0 1 1 0 0

C0 1 0 1 0 1 0 1 0 1 0

C0 D C1 C C2 A B C C3 ABC

VCC 5V

U3A 7408N 26 U5A 24 7404N Key = Space U4A 25 23 7404N Key = Space U6A 16 7404N Key = Space 7486N 17 U2A 7408N 22 7404N Key = Space U1B C3 C2 C4 C0 27 29 7408N R1 330 18 R2 330 19 R3 330 20 R4 330 21 28 U2B 30

A1

B1

VCC

C1

GND

D1

U5D 15

GND

BIBLIOGRAFIA http://www.terra.es/personal2/equipos2/karnaugh.htm http://es.wikipedia.org/wiki/Visualizador_de_siete_segmentos http://www.monografias.com/trabajos11/leds/leds2.shtml http://lasclases.com/CircuitosLogicos/tema11.html http://www.monografias.com/trabajos14/karnaughmapa/karnaughmapa.shtml http://www.unicrom.com/Dig_mapa-karnaugh.asp http://html.rincondelvago.com/mapa-de-karnaugh.html

OBSERVACIONES Los display de 7 segmentos son dispositivos que consta de 7 diodos los cuales tienen su polaridad segn manual. Los mtodos que usamos en este laboratorio para reducir el problema expuesto en cada inciso es muy prctico y fcil de realizar. Es necesario tener cuidado al conectar nuestra fuente de alimentacin ya que se puede ocasionar un cortocircuito afectando al resto de la clase. Los modelos puestos en esta experiencia no solo presentan una sola presentacin sino que puede variar depende de los componentes que tengamos al alcance.

CONCLUSIONES

Los display de 7 segmentos son herramientas muy tiles a la hora de representar cantidades en pantalla, debido a su configuracin. Los circuitos implementados tienen diferentes estructuras para cada grupo de trabajo esto es debido a los mtodos de reduccin empleados en cada grupo. Para nuestro caso, los circuitos implementados se presentaron muy pequeos en relacin a los del laboratorio anterior, esto demuestra que nuestra reduccin es muy efectiva. Los resultados de estos circuitos son similares a los presentados en el problema debido a que se usaron los principios y axiomas de la lgica para su reduccin. Se pudo notar en esta experiencia que todo lo implementado se puede representar mediante multiplexores lo cual facilitara el implemento de cada uno de estos.