Projeto e Estudo Dos Circuitos de Controle Dos Conversores Implementados

Equation Section 3
CAPTULO 3

Projeto e Estudo dos Circuitos de Controle dos Conversores
Implementados

3.1 - INTRODUO

Neste captulo sero feitos estudos sobre os circuitos de controle implementados para cada
aplicao proposta. O circuito de controle responsvel pela gerao dos pulsos de comando que
acionaro os interruptores do circuito de potncia. Ser detalhado o tratamento dado a cada sinal
usado para gerar os pulsos.

3.2 ESTUDO DO CI 3524

O CI 3524 [23], cuja estrutura interna mostrada na figura 3.1, foi usado na gerao dos
pulsos de comando para os interruptores presentes nas pontes dos reguladores Boost/Inversor e
com transformador srie. O CI 3524 um modulador de largura de pulso regulvel, o qual pode
ser usado na gerao dos pulsos de qualquer circuito cuja aplicao seja controle de potncia.
Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

120

Figura 3.1 - Estrutura interna do C.I.3524.

Internamente este integrado possui um regulador de +5V, capaz de fornecer at 50mA aos
circuitos externos a ele ligados. Alm disso, um amplificador diferencial, um oscilador, um
modulador de largura de pulso, um biestvel para controle da sada, dois transistores de
chaveamento e uma seo de limitao de corrente e desligamento (shutdown), completam o
circuito.
Os terminais do CI 3524 so mostrados na figura 3.2. Detalhando a funo de cada bloco
da figura 3.1, tem-se: o regulador, que do tipo linear, protegido contra curto-circuito; ele
alimenta parte do circuito interno e aproveitado para gerar a tenso de referncia para o controle
da tenso de sada do circuito de potncia, bastando assim, um divisor resistivo ligado na entrada
no inversora do CI, ou na inversora, de modo que na estrutura global o sistema possua
realimentao negativa.


121

Figura 3.2 - Pinagem do CI3524.

O oscilador do integrado um multivibrador astvel, no qual a freqncia de operao
definida atravs de um resistor e um capacitor ligados aos terminais 6 e 7, respectivamente. Esse
oscilador prov uma sada para controlar o biestvel interno, que libera imediatamente o sinal
PWM para a sada e inibe a transio brusca de ambas as sadas. A freqncia do pulso definida
pelo produto Ct x Rt e o valor do capacitor Ct define o tempo morto, que a largura de pulso
disponvel no terminal 3.
O sinal de sada transmitido para os transistores drivers, dependendo da condio do
biestvel, ou seja, a freqncia em cada transistor dividida pela metade, com um pulso por vez
para cada transistor. O amplificador de erro um amplificador diferencial por transcondutncia.
A funo do bloco limitador de corrente sobrepor-se sada do amplificador de erro,
tomando o controle da largura de pulso para si. Esta largura cai para cerca de 25% quando a
tenso percebida entre as entradas -CL e +CL for de 200mV.
O oscilador, cuja funo produzir um sinal responsvel pela temporizao do
modulador, trabalha com freqncia fixa. O modulador fornece ao elemento de potncia os
pulsos com a largura necessria, a qual controlada pelo amplificador de erro. Este ltimo
compara a tenso de sada com uma referncia, gerando uma sada proporcional diferena dos
dois sinais.


122
3.3 - ESTUDO DO CONTROLE DO REGULADOR SRIE COM TRANSFORMADOR

As figuras 3.3(a) e 3.3(b) mostram o diagrama de conexes e o esquema eltrico do
circuito de controle para o regulador srie com transformador. A figura 3.4 mostra o circuito de
isolamento de pulsos utilizado para os interruptores principais do circuito de potncia. O circuito
de isolamento para os interruptores auxiliares mostrado na figura 3.5.

(a)

123

(b)
Figura 3.3 - Circuito para gerao dos pulsos.

A diferena entre os dois circuitos de isolamento est no modo como o sinal de comando
conduzido ao gate do interruptor. Na figura 3.4, o sinal de sada do CI4050 conduzido a um
circuito conhecido como tiristor dual.
Neste circuito, o sinal de pulso somente acionar o interruptor S1 quando o transistor Q1
(PNP) estiver conduzindo. Para que Q1 conduza, necessrio que o valor da tenso dreno-
source do interruptor em questo, seja menor que o valor da tenso do sinal de comando que
aciona o terminal emissor do transistor Q1.
Portanto, este circuito s permite que o interruptor entre em conduo se a tenso dreno-
source estiver prxima de zero. Isto garante a entrada em conduo no modo ZVS, sendo que a
tenso dreno-source reduzida a zero devido ao do circuito ressonante.


124

Figura 3.4 - Circuito de isolamento do pulso do interruptor S1.

Figura 3.5 - Circuito de isolamento do pulso do interruptor auxiliar.

Outros trs estgios de isolao, idnticos ao da figura 3.4, e o estgio mostrado na figura
3.5, complementam o circuito de controle.
A seguir, ser feito um estudo da lgica da gerao dos pulsos de comando efetuada pelo
circuito de controle presente na figura 3.3.


125
3.3.1 - PULSOS DE COMANDO

A figura 3.6 mostra os sinais digitais e analgicos usados para se obter os pulsos para os
interruptores. Para tornar os sinais de controle com subidas e descidas mais acentuadas, foi
empregado o circuito integrado 4050 [24] tornando o sinal retangular.

Figura 3.6 - Sinais gerados pelo circuito de controle.


126
O Sinal 1 o pulso gerado pelo 3524. Este sinal possui a freqncia especificada pela
relao entre a resistncia e capacitncia conectadas aos terminais 6 e 7, respectivamente, do
CI3524. O Sinal 2 o pulso 1 aps passar pelo CI 4050.
O sinal 3 o complementar de 2, obtido atravs do CI 4049 [24]. Os sinais 2 e 3 so
aplicados nas entradas de dois monoestveis, CI 4528 [24], sensveis transio negativa, que
fornecem os pulsos 7 e 8, cujas larguras so definidas pelas malhas RC ligadas a estes
monoestveis. Os pulsos 2 e 3 tambm so aplicados nas entradas de quatro optoacopladores,
HP2601, cada um para providenciar pulsos isolados para os interruptores principais.
O pulso 5 o pulso que determina o semiciclo positivo da tenso de alimentao. O pulso
5 o prprio pulso 4 aps passar pelo CI4050. O pulso 6 seu complementar, portanto determina
o semiciclo negativo. Isto feito para gerar os pulsos para os interruptores auxiliares.
O interruptor auxiliar Sa1, no semiciclo positivo, dever efetuar a ressonncia para o
interruptor S1, e no semiciclo negativo, para o interruptor S2.
A seguir os sinais 5, 6, 7, e 8 passam pelo CI 4081 [24], que contm quatro portas E de
duas entradas, originando os sinais 9 (5 e 8), 10 (6 e 7), 11 (6 e 8) e 12 (5 e 7). Estes,
sinais so conduzidos ao CI 4071, que contm quatro portas OU, obtendo-se assim os pulsos 13
(11 ou 12) e 14 (9 ou 10), que sero isolados utilizando o circuito da figura 2.5, e aplicados
nos interruptores auxiliares Sa1 e Sa2, respectivamente.
O CI HP2601 utiliza a lgica TTL, logo os sinais 9, 10, 11, 12, 13 e 14 acionam este CI
com uma corrente de 10mA, suficiente para opera-lo corretamente. Os sinais obtidos aps a
isolao so complementares a 9, 10, 11, 12, 13 e 14, e possuem amplitudes de 5V. Para
converter estes pulsos para 15V, foi utilizado um transistor BC337 com ganho RB/RC igual a 3, o
que garante a saturao quando os pulsos de 5V chegarem base.

127
Os sinais obtidos no coletor de cada BC337, usado na transformao dos nveis de tenso,
so complementares aos pulsos da base, logo esto em fase com 9, 10, 11, 12, 13 e 14
respectivamente. Os sinais obtidos nos coletores dos BC337 so levados a um CI 4050.
Os pulsos para os interruptores auxiliares, depois do CI 4050, so conduzidos a um par de
transistores na configurao totem pole, para que este estgio acione os transistores MOSFETs
IRF740 com o ganho de corrente necessrio.
Os pulsos para os interruptores S1, S2, S3 e S4, aps o CI4050, so levados a um estgio
conhecido como tiristor dual, que um circuito que s permite a passagem do pulso para o
interruptor quando a tenso sobre este estiver nula, habilitando a entrada em conduo no modo
ZVS para estes interruptores.

3.4 - CIRCUITO DE CONTROLE DO REGULADOR CA/CA BOOST/INVERSOR

Neste item so mostradas as estratgias de controle do pr-regulador Boost, com correo
do fator de potncia, e do Inversor utilizado na converso CC/CA. O conversor Boost foi
empregado como um pr-regulador, capaz de corrigir o fator de potncia na entrada, de modo a
aproxim-lo da unidade.
A seguir, ser dada uma breve descrio das estratgias de controle mais comuns para
obteno de fator de potncia unitrio. Ser dado nfase monitorao da corrente pelo mtodo
de controle da corrente mdia, j que esta a estratgia utilizada pelo CI UC3854 da UNITRODE
[25], que foi utilizado para controlar o conversor Boost e obter fator de potncia unitrio.
Tambm ser apresentada a modulao por largura de pulso (PWM Senoidal), que foi utilizada
no controle do circuito inversor.

128
3.4.1 - PRINCIPAIS TCNICAS ATIVAS PARA CORREO DO FATOR DE
POTNCIA

As principais tcnicas utilizadas para se obter alto fator de potncia, na operao dos
conversores, so apresentadas resumidamente a seguir:

CONTROLE PELO PICO DE CORRENTE [28]

Este mtodo se baseia na monitorao do valor de pico de um sinal de corrente. Atravs
de um sensor de corrente, feita uma, a amostragem da forma de onda da corrente de entrada.
Quando o valor desta corrente atingir o valor de uma determinada corrente de referncia, obtida
atravs de um divisor resistivo, o interruptor bloqueado.
O fechamento do interruptor determinado pela prpria freqncia de chaveamento. A
figura 3.7 representa as formas de onda do mtodo de controle pelo pico de corrente.

Figura 3.7 - Mtodo de controle pelo pico de corrente.

Onde:

129
I
ent
- corrente de entrada;
i
ref
- corrente de referncia.

O mtodo de controle pelo pico de corrente apresenta as seguintes caractersticas:

- alto fator de potncia;
- operao de modo contnuo;
- freqncia de operao constante;
- distoro da corrente de entrada prxima de zero;
- esquema de controle complicado, sendo necessrio, para a regulao de tenso de
sada, um sensor de corrente e um circuito multiplicador.

MODULAO POR HISTERESE [28]

A tcnica da modulao por histerese se baseia na monitorao da corrente de entrada
dentro de uma determinada faixa, denominada de faixa de histerese. A obteno da faixa de
histerese feita atravs da utilizao de divisores resistivos, conseguindo com isto duas amostras
da tenso de entrada.
A figura 3.8 representa o modelo de monitorao de corrente atravs da faixa de histerese.


130

Figura 3.8 - Controle da corrente por histerese.
Onde:

I
L
- corrente de entrada; I
rs
- corrente mxima; I
ri
- corrente mnima.

Utiliza-se um sensor de corrente para monitorar a corrente de entrada, sendo que este
sensor pode ser, simplesmente, uma resistncia ou um transformador de corrente mais o estgio
de retificao.
A tcnica de controle de corrente por histerese baseia - se na comparao de uma amostra
da corrente de entrada, obtida atravs do sensor de corrente, com os dois sinais de tenso que
definem a faixa de histerese. O circuito de controle comanda a abertura do interruptor no
momento em que a corrente atinge o valor mximo e habilita o interruptor quando a corrente
atinge o valor mnimo.
O mtodo de controle da corrente por histerese apresenta as seguintes caractersticas:
- freqncia varivel;
- operao em modo contnuo;
- necessita de sensor de corrente e de um circuito multiplicador para a regulao de
tenso de sada, tornando complexo o esquema do circuito de controle.

131
CONTROLE PELA CORRENTE MDIA [29]

O mtodo de controle pela corrente mdia consiste na gerao de uma corrente de
referncia que monitorar a corrente de entrada, sendo que esta corrente de referncia produzida
por um circuito multiplicador e por um divisor.

Figura 3.9 - Monitorao da corrente pelo Mtodo de Controle da Corrente Mdia.

O controle da corrente pelo mtodo da corrente mdia apresenta as seguintes
caractersticas:

- freqncia de operao constante;
- operao no modo contnuo;
- necessita de sensor de corrente, multiplicador e integrador, tornando complexo o
esquema do circuito de controle.


132
MODULAO POR LARGURA DE PULSO (PWM) SENOIDAL [29]

Este tipo de tcnica de controle consiste em variar senoidalmente o tempo de bloqueio ou
conduo do interruptor. Obtm-se a abertura ou fechamento do interruptor pela comparao de
uma onda triangular ou dente de serra, com uma onda senoidal, fazendo com que a razo cclica
tenha uma variao senoidal. A figura 3.10, representa o comportamento deste tipo de
modulao.

Figura 3.10 - Controle por Largura de Pulso.
Onde:
Vtri - onda triangular; Vent - tenso de entrada.

A modulao por largura de pulso senoidal apresenta as seguintes caractersticas:
- modo de operao contnuo ou descontnuo;
- freqncia fixa;
- fator de potncia razovel devido distoro harmnica de corrente, contudo o
contedo harmnico diminui com o aumento da freqncia de chaveamento;
- fcil implementao.

133
CONTROLE DE CORRENTE BANG-BANG COM FREQUNCIA FIXA [30]

Esta estratgia de controle utiliza algumas caractersticas das modulaes descritas
anteriormente. Na modulao por histerese, a corrente monitorada dentro da faixa delimitada
por duas senides. Na estratgia Bang-Bang, com freqncia fixa, a corrente monitorada
dentro da faixa delimitada pela soma de uma senide e uma onda dente de serra, como mostra a
figura 3.11, com a vantagem de ter freqncia de chaveamento constante.

Figura 3.11 - Controle de Corrente BANG-BANG com freqncia fixa.

Na estratgia de controle Bang-Bang com freqncia fixa, a corrente tem a referncia
senoidal para seguir, por isso pode-se obter alto fator de potncia e baixa distoro harmnica na
corrente de entrada.
No controle pelo pico de corrente, a primeira estratgia apresentada, a corrente tem a
referncia a seguir. O interruptor bloqueado quando a corrente do conversor atinge a referncia
e entra em conduo com o sinal definido pela freqncia de chaveamento, portanto, o
chaveamento realizado por duas comparaes distintas. Na estratgia de controle Bang-Bang

134
com freqncia fixa, a corrente do conversor comparada com a onda dente de serra, desta
comparao so gerados os pulsos com freqncia fixa e largura de pulso varivel.

3.4.2- CIRCUITO DE CONTROLE DO PR-REGULADOR BOOST

Para se obter fator de potncia elevado na entrada do regulador Boost/Inversor utilizou-se
o circuito integrado UC3854 da UNITRODE [25], desenvolvido para fazer correo do fator de
potncia. Este CI utiliza o mtodo da corrente mdia para corrigir a corrente de entrada e
melhorar o fator de potncia.

PRINCPIO DE FUNCIONAMENTO DO CI UC3854 [25]

O circuito integrado UC3854 da UNITRODE foi desenvolvido para reduzir a distoro
harmnica total na forma de onda da corrente da linha. Este circuito integrado possibilita o
projeto de um pr-regulador com condies de operar sobre uma larga faixa de potncia, sem
necessidade de levar em considerao a tenso e/ou freqncia da rede local.
O funcionamento do CI 3854 baseado na gerao de um sinal de referncia para se
conseguir monitorar a corrente de entrada [25]. A configurao bsica do circuito de controle
para qualquer conversor de potncia mostrada na figura 3.12.


135

Figura 3.12 - Configurao bsica do CI 3854.

Observa-se na figura 3.12 que no UC3854 a corrente de referncia originada por um
circuito multiplicador-divisor que apresenta trs laos de realimentao.

- Lao de Realimentao de Corrente (entrada A) - A forma de onda da tenso de
entrada amostrada, atravs de um resistor, no terminal 6 do CI UC3854 (entrada A da figura
3.12). Este sinal definir a forma de onda e a freqncia do sinal de referncia gerado pelo
circuito multiplicador/divisor.

- Lao Regulador de Tenso - Este lao tem como funo a regulao da tenso de sada.
Consiste de um circuito que compara a tenso de sada com um sinal de referncia. A sada deste
circuito o termo B, presente na equao AB/C
2
, e influi diretamente no sinal de referncia
gerado pelo circuito multiplicador/divisor.


136
- Lao de Realimentao da Tenso de Entrada - O sinal retificado da rede atenuado
e filtrado, atravs de um filtro passa baixa, gerando para o circuito multiplicador-divisor um nvel
CC proporcional ao valor eficaz da tenso de entrada. Este lao possibilita o ajuste da amplitude
da corrente de referncia conforme o valor da tenso de entrada.
A tenso de sada permanece praticamente constante. Se ocorrer um aumento da potncia
de sada, ou se houver reduo no valor da tenso da rede, a amplitude da corrente de referncia
aumentar, fornecendo mais corrente para manter a tenso de sada regulada.

O circuito integrado UC3854 apresenta as seguintes funes complementares:
- regulador para tenso de referncia;
- comparador para proteo;
- habilitador compatvel com a lgica TTL;
- soft-start.

CI UC3854 APLICADO AO PR-REGULADOR BOOST

A indutncia
Boost
L do conversor Boost pode ser calculada usando as regras de projetos
apresentadas em [25].

in
P
S
F
L
=
000 . 25
(henries) (3.1)

Onde F
S
a freqncia de chaveamento, e P
in
a potncia de entrada.

137
O valor de indutncia determinado pela equao (3.1) resultar em um ripple na
corrente de entrada, cujo valor pico a pico de 0,2 2.
o
I , para a condio de plena carga e
mnima tenso de linha.
O valor da capacitncia de sada C
0
freqentemente calculado em termos da energia que
deve ser fornecida pelo capacitor durante a queda da tenso de entrada. Se a tenso de sada cai
de um valor V
0
para um valor no menor do que Vmin durante o perodo t
d
, ento:

|
.
|
\
|
=
2
min
2
. 5 , 0
ent
V
o
V
o
C
d
t
o
P (joules) (3.2)
Onde:
P
0
- Potncia de sada;
V
0
- Tenso de sada;
V
entmin
- Tenso de entrada mnima;
t
d
- Tempo em que o conversor no fornece energia para a carga.

Com um valor de capacitncia elevado, haver menor ripple presente na tenso de
sada. O valor do ripple presente na sada (V
0r
), para o capacitor C
0
, dado pela equao (3.3):

Co
o
V
o
P
or
V

=
120 2t
(volts de pico) (3.3)
Onde:
P
0
- potncia de sada;
V
0
- tenso CC de sada.

A figura 3.13 mostra o esquema do circuito interno do UC3854 aplicado ao conversor
Boost.

138

Figura 3.13 - Esquema do CI 3854.

Funes dos terminais do Circuito Integrado UC3854

A descrio das funes dos terminais do CI3854 ser apresentada com base na figura
3.13. Todos os valores dados so tpicos, a menos que indicados de outro modo. Tambm, os
smbolos dos componentes usados nesta seo correspondem aos da figura mencionada.

1) V
CC
(alimentao), Terminal 15: O valor da tenso de alimentao recomendada para
este CI est entre 18V e 30V. Para o dispositivo ser habilitado, Vcc mnimo dever ser 16V e o
terminal 10 (Enable) dever estar habilitado com nvel alto (Vcc).

2) ENA, Terminal 10: Se a entrada ENABLE est em nvel baixo, o UC3854
permanecer inativo, mesmo se V
CC
estiver acima de 16V.


139
3) R
set
, Terminal 12: O valor de R
set
determina o valor mximo da corrente de referncia
que o multiplicador pode fornecer, e consequentemente, da corrente de linha. A corrente de sada
do multiplicador ser designada por I
m
.

( )
set
R
m
I
75 , 3
max = (Ampres) (3.4)

O sinal negativo indica que a corrente flui para fora do terminal 5. Se o resistor R
2

colocado entre o terminal 5 e o sensor de corrente, R
S
, o pico da corrente de entrada ser limitado
por:

( )
s
R
set
R
R
i
I
.
1
. 75 , 3
max = (ampres) (3.5)

4) C
t
, Terminal 14: O capacitor C
t
, juntamente com o resistor R
set
, determinam a
freqncia de chaveamento.

set
R
t
C
s
f
.
25 , 1
= (Hz) (3.6)

A freqncia mxima no deve exceder 200kHz.

5) REF, Terminal 9: O CI 3854, quando habilitado, fornece uma tenso regulada de 7,5
volts no terminal 9, com corrente limitada em 30mA.


140
6) GT DRV, Terminal 16: Esta sada pode alimentar o gate de um MOSFET de
potncia, com um pico de corrente instantnea de 1A, permitindo tempo de chaveamento menor
que 100ns. O pico de tenso na sada deste terminal limitado internamente em 16V.
O pico de corrente limitado por um resistor de 10O, que deve inserido em srie com o
gate do MOSFET.

7) I SENSE (Sensor de Corrente), Terminais 3,4 e 5: A tenso atravs do sensor de
corrente, Rs, amplificada nos terminais 4 e 5, que so os terminais de entrada do amplificador
de corrente.
Os componentes de realimentao requeridos entre os terminais 3 e 5 so mostrados na
figura 3.14a. A resposta deste amplificador mostrada na figura 3.14b, com os pontos crticos
marcados.

Figura 3.14 - Circuito Sensor de Corrente (a). Diagrama de Mdulo e Fase (b).

Observa-se que a resposta em fase desvia de 90
o
nas vizinhanas do zero, atingindo um
valor de somente 35
o
quando os dois pontos de quebra so separados por um fator de 10. Isto

141
importante quando houver a combinao deste amplificador com o estgio de potncia em um
lao fechado, porque o conversor Boost introduz um atraso de fase adicional de 90
0
graus.

Z P . 10 = (3.7)

A figura 3.14b, mostra o polo (P) e o zero (Z) da resposta em freqncia, os quais so
dados por:

s rad
C R
Z /
2 . 6
1
= (3.8)
s rad
C R
P /
. 6
1
= (3.9)
Onde:

4 2
4 . 2
C C
C C
C
+
= (3.10)

8) MULTIPLICADOR e QUADRADOR. Terminais 5,6,7 e 8: Nestes blocos calcula-
se a quantidade Im:

( )
2
1
rms
V
ac
I
a
V
m
K
m
I
= (ampres) (3.14)
Onde:
- I
m
a corrente de sada do multiplicador intrnseco (IMULTOUT);
- K
m
a constante de multiplicao;
- V
a
a tenso de sada do amplificador;
- I
ac
a corrente do terminal 6;

142
- V
rms
a tenso no terminal 8.

A tenso VAOUT (terminal 7) controla diretamente a potncia. A faixa de controle de
1V (potncia zero) at 5,6V (mxima potncia). Escolhendo-se o valor 5V para corresponder ao
mximo de potncia exigida em um dado projeto, ter-se- uma margem suficiente, acima daquele
valor, antes que ocorra a limitao.
Pode-se, ento selecionar valores para Vac e Vrms tais que, em baixa tenso de linha e
carga total, a tenso V
a
seja 5V.
A constante multiplicadora K
m
, aproximadamente igual a -1. O sinal negativo indica
que a corrente Im flui para a sada do terminal 5. A tenso Vm que aparece no terminal 5 depende
do valor de R1.

9) I
ac
, terminal 6: Esta corrente fornece, para o UC3854, uma amostra retificada da
forma de onda da tenso de alimentao, necessria para gerar a corrente de referncia. Esta
amostra obtida atravs de um resistor de alto valor, R8. Um resistor de compensao, R
10
,
necessrio do terminal 6 para o terminal 9.

8
25 , 0
10
R R = ohms (3.15)

I
ac
dever estar na faixa de 0 a 1mA. Entretanto, para tenses de linha que podem ser to
altas quanto 275Vrms, o valor de R8 dever ser no mnimo de 500kO.

10) VRMS, Terminal 8: A tenso no terminal, dever ser um nvel CC proporcional ao
valor rms da tenso de linha. Um circuito para este objetivo mostrado na figura.3.15.

143
Este filtro de duplo-polo atenua as vrias harmnicas presentes na tenso de rede, sem
introduzir atraso excessivo na sada CC. Isto resulta em baixa distoro na tenso Vrms. A tenso
aplicada ao terminal 8 ser mantida entre os valores de 1V a 5V. Os valores obtidos devem
satisfazer estas exigncias para uma faixa de tenso de entrada de 75Vrms a 275Vrms.
A figura 3.15 mostra o circuito de determinao da tenso CC.

Figura 3.15 - Circuito para a obteno da tenso CC no terminal 8.

A resposta em freqncia para o circuito da figura 3.15 mostrada na figura 3.16.

Figura 3.16 - Resposta em freqncia do circuito para a obteno da tenso CC.

11) VSENSE (Sensor de Tenso). Terminais 7 e 11: Exceto durante o soft start, a
entrada no inversora, do amplificador de erro, polarizada internamente em 7,5V. A corrente de
polarizao de entrada de 50nA, o que possibilita o uso de resistores de altos valores, uma
caracterstica valiosa em vista da alta tenso envolvida.

144
A figura 3.17 mostra o amplificador operacional intrnseco do UC3854 que faz a
regulao da tenso de sada (terminal 7).

Figura 3.17 - Circuito intrnseco do UC3854 para a regulao da tenso de sada.

A sada do amplificador operacional vai para o multiplicador intrnseco do UC3854. A
tenso desta sada varia de 1 Volt, para valores mnimos de carga, at 5,6 Volts, para valores
mximos. Os valores de C3 e R4 so determinados por:

120
. 120 . 2
1
3 . 4
G
C R
t
= (3.11)
Onde:

,
1 , 0
120
or
v
G = (3.12)
A ondulao de tenso ( ) '
or
v ,da tenso na sada do amplificador operacional, dada por:

o
V
or
v
or
v
5 , 7 .
,
= (3.13)
Onde ( ) v
or
a ondulao da tenso de sada do conversor, dada por:

Co
omed
I
or
v
. 120 . 2t
= (3.14)

Onde: - I
omed
a corrente mdia de sada do conversor (Ampre);
- C
0
o valor da capacitncia de sada do conversor (Farads).

145
A freqncia de corte para o circuito da figura 3.17 dada por:

3
. 4 . . .
2
.
2
1
C R Co
a
V
o
V
ref
V
o
P
C
f
t
= (3.15)
Onde:
P
O
- Potncia de sada do conversor (Watts);
V
ref
- Tenso de referncia para o controle (Volts);
V
a
- Faixa de variao da tenso de sada do amplificador operacional (Volts).
A resistncia R5 garante a estabilidade e dada por:

3 . . 2
1
5
C
C
f
R
t
= (3.16)

12) PK LIM, Terminal 2: Este terminal tem por funo controlar o valor mximo da
corrente de entrada. Se a entrada (terminal 2) estiver com nvel negativo, o comparador bloqueia
instantaneamente os pulsos PWM.
Os componentes
4
R e R
5
, mostrados no esquema completo da figura 3.13, proporcionam
um valor limite para o pico da corrente de entrada. O capacitor C
3
pode ser adicionado para
filtrar rudos. Os valores de R4 e R5 so dados por:

Rs R
R
PKLIM
I
. 7
3 . 5 , 7
= (3.17)


146
13) SS (Soft Start), terminal 13: Em um circuito Boost, a tenso de sada no pode ser
menor que a tenso de pico da linha. Em tal sistema, a caracterstica soft-start somente pode ser
efetiva em uma faixa de tenso de sada acima daquele valor.

3.4.2.3 - Circuito de Gerao dos pulsos para o Conversor BOOST

O circuito para gerao dos pulsos para o pr-regulador BOOST, utilizando o UC3854,
mostrado na figura 3.18.

Figura 3.18 - Circuito de controle do conversor BOOST com o UC3854.


147
3.4.3- TCNICAS DE CONTROLE DE TENSO PARA INVERSORES

Em muitas aplicaes necessrio controlar a tenso de sada do inversor para compensar
variaes da tenso CC de entrada ou da carga. Existem vrias tcnicas para variar o ganho do
inversor. Um dos mtodos mais eficientes para controlar o ganho incorporar o controle PWM
no circuito de controle do inversor. As tcnicas mais comuns so:

1. - modulao PWM simples;
2. - modulao PWM mltipla;
3. - modulao PWM senoidal;
4. - modulao PWM senoidal modificada.

- MODULAO PWM SIMPLES

No controle PWM simples existe apenas um pulso a cada semiciclo da forma de onda de
sada, e a largura do pulso variada para controlar a tenso de sada do inversor.
A figura 3.19 mostra as formas de onda desta modulao em relao variao do ndice
de modulao M, definido pela equao (3.18).

r
c
A
M
A
= (3.18)


148
O harmnico dominante nesta modulao o terceiro e o fator de distoro aumenta
significativamente para uma tenso de sada baixa.

Figura 3.19 - Gerao de pulsos e tenso de sada para a modulao PWM simples.

MODULAO PWM MLTIPLO

O contedo harmnico na tenso de sada pode ser reduzido usando muitos pulsos em
cada semiciclo da tenso de sada. A gerao dos sinais de gatilho pode ser obtida atravs das

149
formas de onda da figura 3.20, comparando o sinal de referncia com uma onda triangular. A
freqncia do sinal de referncia determina a freqncia da forma de onda de sada, e a
freqncia da onda triangular determina o nmero de pulsos por semiciclo. O ndice de
modulao controla a tenso de sada.
Esta modulao tambm conhecida como PWM uniforme. O nmero de pulsos por
semiciclo dado pela equao (3.19):

2 2
f
m
o
f
c
f
p = = (3.19)

Onde m
f
= f
c
/ f
o
definido como razo de freqncia de modulao.
A variao do ndice de modulao, M, de 0 a 1, varia a largura dos pulsos de 0 a
p
t
e a
tenso de sada de 0 a V
s
. Se D a largura de cada pulso, o valor eficaz da tenso de sada dado
por:

t
=
(
=
+ t
t t
=
}
pD
s
V t d
D p
D p
s
V
p
o
V
2 / 1
) (
2 / ) / (
2 / ) / (
2
2
2
(3.20)

A ordem das harmnicas a mesma da modulao PWM simples, entretanto o fator de
distoro significativamente reduzido. As perdas por chaveamento aumentam devido ao
nmero de pulsos.
Quanto maior o valor de p, menores sero as amplitudes dos harmnicos de baixa ordem e
maiores sero as amplitudes de alguns harmnicos de ordem alta. Contudo, os harmnicos de
ordem alta podem ser filtrados facilmente.


150

Figura 3.20 - Gerao de pulsos e tenso de sada para a modulao PWM mltiplo.

MODULAO PWM SENOIDAL

Ao contrrio de se manter a mesma largura para todos os pulsos, como no caso da
modulao PWM uniforme, na modulao PWM senoidal a largura dos pulsos varia em
proporo amplitude de uma onda senoidal utilizada como sinal de referncia. O fator de
distoro e as harmnicas de baixa ordem so reduzidos significativamente.
A obteno dos sinais de comando mostrada na figura 3.21. Estes sinais so gerados
pela comparao de um sinal de referncia senoidal com uma onda triangular de freqncia f
c
.
Esta modulao comumente usada em aplicaes industriais e abreviada como SPWM.

151
A freqncia do sinal de referncia, f
r
, determina a freqncia do sinal de sada do
inversor, f
o
, e sua amplitude, A
r
, controla o ndice de modulao M, e consequentemente, o valor
eficaz da tenso de sada, V
o.
O nmero de pulsos por semiciclo depende da freqncia da
triangular.
O valor eficaz da tenso de sada pode ser alterado variando o ndice de modulao M. Se
D
m
a largura do pulso de ordem m, o valor eficaz da sada ser dado pela equao (3.21):

2 / 1
1
|
|
|
.
|
\
|
=
t
=
p
m
m
D
s
V
o
V (3.21)

O fator de distoro menor que aquele obtido com a modulao PWM uniforme. Este
tipo de modulao elimina os harmnicos de ordens menores que 2p-1. A tcnica PWM elimina
harmnicos de baixa ordem, e os harmnicos resultantes possuem freqncias que so mltiplas
da freqncia de chaveamento f
c
.
As freqncias em que os harmnicos de tenso ocorrem so dadas por:

( )
c
f k
f
jm
n
f = (3.22)

O valor de pico da fundamental da tenso de sada, para controles PWM e SPWM, pode
ser aproximadamente encontrado atravs de:

s
DV
m
V =
1
(3.23)


152

Figura 3.21 - Gerao de pulsos para a modulao PWM Senoidal.

MODULAO PWM SENOIDAL MODIFICADA

Para a modulao PWM senoidal, a largura dos pulsos que esto perto do pico da onda
senoidal no variam significativamente com a variao do ndice de modulao. Isto
caracterstico da onda senoidal. Ento a tcnica SPWM pode ser modificada, de modo que a
onda triangular seja aplicada durante os primeiros e os ltimos 60 graus por semiciclo (isto , 0 a
60
o
e 120 a 180
o
).
Esta modulao conhecida como MSPWM e mostrada na figura 3.22. Com isto o valor
eficaz da fundamental aumentado, bem como ocorre uma reduo dos harmnicos presentes na
sada. Tambm ocorre uma reduo do nmero de pulsos por semiciclo o que reduz as perdas por
chaveamento.


153

Figura 3.22 - Gerao de pulsos para a modulao PWM Senoidal Modificada.

3.4.4- CIRCUITO DE CONTROLE DO INVERSOR

Para o circuito inversor, utilizou-se a modulao a dois nveis por ser a mais simples de se
implementar. Utilizando esta tcnica, possvel obter tenso e corrente senoidais na sada, sem
distores durante a passagem por zero. Outra razo para justificar esta escolha a possibilidade
de utilizar a mesma clula de comutao suave usada para o regulador srie com transformador.

154
Para modular uma corrente senoidal no indutor de sada, foi utilizada a tcnica de
chaveamento PWM senoidal descrita neste Captulo. As figuras 3.23(a) e 3.23(b) mostram o
diagrama de conexes e o esquema eltrico do circuito de controle implementado.

(a)

(b)
Figura 3.23 Circuito de controle para o circuito Inversor.


155
IMPLEMENTAO DA LGICA DE COMANDO

Para se utilizar a tcnica PWM senoidal necessrio obter um sinal de referncia fixo,
sincronizado com a rede. Em um prottipo industrial imperativo gerar este sinal de referncia
utilizando algum circuito analgico/digital para que a referncia fique imune s variaes da
tenso da rede. Existem vrios circuitos que podem ser utilizados para gerar uma senide
sincronizada com a tenso de alimentao. O CI 8038 da UNITRODE pode ser utilizado para esta
aplicao.
No prottipo montado em laboratrio, o circuito Boost/Inversor foi alimentado atravs
de um Varivolt e o sinal de referncia foi obtido da rede de alimentao, utilizando-se um
transformador. A este sinal foi somado um nvel CC, de modo que ele fique dentro da forma de
onda triangular gerada no terminal 7 do CI 3524.
Utilizou-se o comparador do 3524 como um Buffer, j que internamente sua sada
ligada ao terminal 9. A tenso do terminal 9 (sinal de referncia deslocado de um nvel CC)
comparada com a triangular do terminal 7, resultando o pulso PWM senoidal representado pelo
sinal 1 na figura 3.23.
O sinal 2 o sinal 1 tratado por um Buffer (CI4050), e 3 seu complementar
(CI4049). Os sinais 2 e 3 so aplicados nas entradas de dois monoestveis, CI 4528 [24],
sensveis transio negativa, gerando assim os pulsos 4 e 5. Os pulsos 2 e 3 acionam, cada um,
dois estgios de isolao, como mostra a figura 3.24. Este estgio de isolao idntico ao
utilizado para os interruptores principais do regulador srie com transformador.


156

Figura 3.24 Estgio de isolamento para os interruptores principais.

Os pulsos 4 e 5 controlam os interruptores auxiliares e acionam, cada um, um estgio de
isolao como o mostrado na figura 3.25.

Figura 3.25 Estgio de isolao para os interruptores auxiliares.

A figura 3.26 mostra o diagrama dos pulsos obtidos em cada estgio do circuito lgico


157

Figura 3.26 Diagrama de pulsos.

Os pulsos 4 e 5 acionam os interruptores auxiliares Sa1 e Sa2. Estes interruptores entram
em conduo no modo ZVS devido presena do indutores Lr1 e Lr2. Com a entrada de um dos
interruptores auxiliares inicia-se o estgio ressonante. Este estgio responsvel por anular a
tenso sobre os interruptores principais.
O circuito da figura 3.24 responsvel por isolar os pulsos para os interruptores principais
e identificar o momento em que as tenses sobre estes so nulas. Apenas nesta condio o sinal
de pulso atinge o gate do interruptor, colocando-o em conduo no modo ZVS.

3.5- CIRCUITO DE CONTROLE DO REGULADOR SRIE COM CAPACITOR

Utilizou-se um conversor Forward para implementar as fontes V1 e V2 utilizadas no
regulador srie com capacitor. O circuito de controle do conversor Forward mostrado na figura
3.27.

158

Figura 3.27 - Circuito de controle do conversor Forward.

Uma amostra da tenso de sada realimentada atravs do opto-acoplador Til111. Esta
tenso de amostra aplicada no terminal 2 do CI 3524. No terminal 3 aplicado um sinal de
referncia. Os terminais 2 e 3 do CI 3524 so as entradas inversora e no-inversora de um
amplificador operacional interno. O sinal de erro entre estes sinais ser integrado e amplificado,
estando disponvel no terminal 9. Este sinal comparado com uma onda triangular, e desta
comparao resultar o pulso 1 mostrado na figura 3.27. O pulso 2 o prprio pulso 1 aps
passar pelo CI 4050. O pulso 2 dever ser isolado antes de acionar os interruptores S1 e S2
presentes no circuito do conversor Forward a dois transistores.
O circuito de isolamento mostrado na figura 3.27, utiliza um transformador de pulso com
dois secundrios. Quando o pulso 2 aplicado na base do BC327, o BC337 entra em conduo,
transferindo energia para os secundrios. Quando o pulso 2 retirado, o BC 327 entra em

159
conduo, bloqueando o BC337. O transformador de pulso desmagnetizar atravs do zener
BZX79C15.
Para o circuito de controle do regulador srie com capacitor necessrio obter um sinal
de referncia fixo, sincronizado com a rede e independente desta. Em um equipamento comercial,
este sinal de referncia obtido utilizando algum circuito analgico/digital, para que a referncia
fique imune s variaes da tenso da rede. Existem vrios circuitos que podem ser utilizados
para gerar uma senide sincronizada com a tenso de alimentao. O CI 8038 da UNITRODE
pode ser utilizado para esta aplicao.
No prottipo montado em laboratrio, o regulador srie com capacitor foi alimentado
atravs de um Varivolt e o sinal de referncia foi obtido da rede de alimentao utilizando-se um
transformador. O circuito de controle do regulador srie mostrado na figura 3.28.

Figura 3.28 - Circuito de controle do regulador srie com capacitor.

O sinal de referncia (Vreferncia) e uma amostra da tenso de alimentao (Vamostra -
obtida atravs de um varivolt) so conduzidos a um circuito diferencial. O sinal de sada deste
circuito o sinal Verro (Vreferncia - Vamostra) utilizado para modular a tenso sobre o
capacitor srie.

160
Atravs do circuito diferencial pode-se obter uma tenso de erro positiva (em fase com o
sinal de referncia), negativa (defasada de 180
0
), ou mesmo nula se a tenso da rede estiver em
seu valor nominal.
O sinal de erro e uma amostra da tenso do capacitor srie (VC) so conduzidos a um
comparador para gerar os pulsos de controle. O pulso positivo aciona 2 CIs HP2601,
responsveis pela isolao dos pulsos para os interruptores S1 e S2. O pulso negativo aciona
outros dois CIs HP2601, isolando os pulsos para os interruptores S3 e S4. O estgio de isolao

Figura 3.29 - Circuito de isolamento de pulsos.

3.6 - CONCLUSO

Neste captulo mostrou-se os circuitos de controle dos reguladores CA/CA srie e do
regulador Boost/Inversor. Fez-se um estudo sobre os CIs base para estes controles, o CI 3524,
que foi implementado para gerar pulsos PWM para o regulador srie com transformador e para o

161
conversor Forward, utilizado para implementar as fontes V1 e V2 do regulador srie com
capacitor, e pulsos PWM senoidal para o circuito inversor.
O CI UC3854 foi utilizado para gerar o pulsos para o conversor Boost, atuando como pr-
regulador e na correo do fator de potncia do regulador Boost/Inversor. Mostrou-se que este CI
possui inmeras vantagens, como por exemplo, facilidade e simplicidade de implementao e
reduzido nmero de componentes eletrnicos empregados em seu circuito.
Os reguladores srie com capacitor e Boost/Inversor necessitam de um circuito para gerar
um sinal senoidal, o qual usado no circuito de controle para gerar os pulsos.
Apresentou-se as principais tcnicas ativas de correo de fator de potncia, bem como
suas principais caractersticas.
Apresentou-se algumas tcnicas de controle de tenso para inversores.

Projeto e Estudo Dos Circuitos de Controle Dos Conversores Implementados

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Projeto e Estudo Dos Circuitos de Controle Dos Conversores Implementados

Încărcat de

Drepturi de autor:

Formate disponibile

Equation Section 3

S-ar putea să vă placă și