Documente Academic
Documente Profesional
Documente Cultură
Tema 2 - 1
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Concepto de computador
Mquina que acepta datos de entrada, efecta con ellos unas operaciones aritmticas y/o lgicas y produce resultados de salida, todo ello sin intervencin de un operador humano
Computador
Tema 2 - 2
Los programas se introducan en el computador estableciendo manualmente conexiones fsicas entre las unidades Los programas eran cableados Haba un panel frontal de conexiones Cambiar el programa implicaba cambiar las conexiones
Tema 2 - 3
Tema 2 - 4
Lee de Forest
Tema 2 - 5
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Tema 2 - 6
1951: UNIVAC II
Mas rpida Ms memoria
Tema 2 - 7
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Tema 2 - 8
Tema 2 - 9
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Tema 2 - 10
Tema 2 - 11
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Generaciones de computadores
Tema 2 - 12
Tema 2 - 13
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Tema 2 - 14
Fabricacin de chips
Tema 2 - 15
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Fabricacin de chips
Pentium (1993)
Tema 2 - 17
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Memoria Central o Principal (MM) Perifricos: -Memoria masiva o secundaria (discos duros, CDs, ..)
-Unidades de entrada (teclado, ratn,) -Unidades de salida (monitor, impresoras,)
Tema 2 - 18
Esta idea sigue vigente, aunque con algunas modificaciones. Von Neumann establece 5 unidades funcionales bsicas: - Unidad de Control (UC) - Unidad de Entrada - Unidad de Memoria - Unidad Aritmtico Lgica (ALU) - Unidad de Salida
Tema 2 - 19
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Instrucciones
Datos
ENTRADA
UNIDAD DE CONTROL (UC) UNIDAD ARITMTICO LGICA (ALU)
Datos
SALIDA
Resultados o datos de salida
Tema 2 - 20
Unidad de entrada
Recibe datos e instrucciones desde el mundo exterior
Unidad de salida
Devuelve los resultados al mundo exterior
Unidad de memoria
Almacena datos e intrucciones necesarios para la ejecucin del programa actual
Unidad de control
Recibe seales de estado del resto de unidades Emite seales de control al resto de unidades
Tema 2 - 21
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
La interconexin entre la CPU y el resto de unidades funcionales del computador se realiza mediante hilos conductores en paralelo, que transmiten simultneamente informacin, denominados buses
Bus de datos Transporta los datos que se transfieren entre las unidades Suele ser bidireccional Bus de direcciones Transporta la direccin de la posicin de memoria o del puerto perifrico que interviene en el trfico de informacin Suele ser unidireccional Bus de control Contiene hilos que transportan las seales de control y las seales de estado indicando La direccin de transferencia de datos Temporizacin de la transmisin Seales de interrupcin
Tema 2 - 22
Memoria principal
Acceso a la memoria: Las lneas de RD (lectura) y WR (escritura) indican a la memoria la operacin a realizar Con la seal READY la memoria indica que la operacin ha terminado Estas lneas forman parte del bus de control
RD WR READY
Bus de control
Memoria
Bus de direcciones
Decod
0 0 0 1 1 0 0 0 0 0 1 0
0 0 1 0 0 1 0 0 0 0 0 0
0 0 0 0 0 1 1 0 0 0 1 0
1 1 1 0 0 1 1 0 0 0 0 0
1 1 1 0 0 1 1 1 0 1 1 0
1 1 1 1 0 1 1 0 0 0 1 0
0 1 0 0 0 1 1 1 0 1 0 1
1 0 1 0 1 1 1 1 0 0 0 0
0 1 2 3 4 5 6 7
28 29 30 31
Bus de datos
1 Kbit 1 Mbit (Megabit) 1 KByte 1 MByte (Megabyte) 1 GByte (Gibabyte) 1 TByte (Terabyte) 1 PByte (Petabyte) 1 EByte (Exabyte)
Base 10
Base 2
Tema 2 - 24
Unidad Aritmtico-Lgica (ALU) Circuito conbinacional capaz de sumar, restar, efectuar operaciones lgicas y de desplazamiento de bits.
Operacin
ALU
SR
SR: Registro de estado. Informa sobre el resultado de la ltima operacin realizada por la ALU.
Tema 2 - 25
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Tema 2 - 26
Qu es un microprocesador?
Un microprocesador es una CPU implementada en un nico circuito integrado Un microprocesador realiza las funciones tpicas de cualquier CPU
Tema 2 - 27
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Perifrico de E/S
Perifrico de E/S
Interfase
Interfase
Tema 2 - 28
Qu es un microcontrolador?
Un microcontrolador es un circuito integrado que contiene , total o parcialmente los cinco elementos bsicos de un computador completo (UC, ALU, E/S Y Memoria)
Tema 2 - 29
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Programa: conjunto de instrucciones almacenadas en la MP que se ejecutan secuencialmente (salvo saltos) y realizan una tarea especfica Cada instruccin se trae de la MP a la CPU, junto con los operandos correspondientes Esquema general de conexin CPU - MP
Memoria Principal
Bus Direcciones Bus Datos Bus Control
MAR. PC IR
MDR R0 R1 ... Rn
Control
ALU
C.P.U.
Tema 2 - 30
CPU UC ALU Registros Especficos IR (Instruction Register, Registro de Instruccin): instruccin que actualmente se est ejecutando PC (Program Counter, Contador de Programa): direccin de la siguiente instruccin que debe ejecutarse. MAR (Memory Address Register, Registro de Direcciones de Memoria): direccin de memoria a la que se est accediendo MDR (Memory Data Register, Registro de Datos de Memoria): datos ledos/escritos de/en memoria Generales: almacenamiento temporal de datos Buses: lneas para la comunicacin entre las distintas unidades. Bus del sistema: comunica CPU con MP Bus de direcciones: conecta MAR con MP Bus de datos: conecta MDR con MP Bus de control: gobierna (controla) la comunicacin entre CPU y MP
Tema 2 - 31
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
W R
R D
R E A D Y
C P U
0
M D R M A R
D ec o d
B u s d e d i r e c c io n e s
B u s d e d a to s
X1 X2 RESET OUT SOD SID TRAP RST 7.5 RST 6.5 RST 5.5 INTR INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 VS S
1 2 3 4 5 6
40 39 38 37 36 35
VCC HOLD HLDA CLK RESET IN READY IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8
P
D0-D7 A0-A15
RD WR READY
Memoria
Bus de datos 8 Bus de direcciones 16 A0-A15
RD WR READY
8 0 8 5
7 8 9 10 11 12 13 14 15 16 17 18 19 20
34 33 32 31 30 29 28 27 26 25 24 23 22 21
D0-D7
Tema 2 - 32
Operacin de lectura CPU Poner direccin de memoria a leer en MAR Activar RD Esperar READY Recoger el dato del MDR Desactivar RD Memoria Ante una seal de RD Recoger direccin de memoria del bus de direcciones Decodificar direccin Copia palabra decodificada al bus de datos Activar seal READY Esperar desactivacin de RD Desactivar READY
CPU
Unidad de Control
Memoria
READY WR RD
MDR
MAR
Decod
Bus de direcciones
Bus de datos
Tema 2 - 33
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Operacin de escritura CPU Poner direccin de memoria a escribir en MAR Poner dato a escribir en MDR Activar WR Esperar READY Desactivar WR Memoria Ante una seal de WR Recoger direccin de memoria del bus de direcciones Decodificar direccin Copia el contenido del bus de datos en la palabra decodificada Activar READY Esperar desactivacin de WR Desactivar READY
CPU
Unidad de Control
Memoria
READY WR RD
MDR
MAR
Decod
Bus de direcciones
Bus de datos
Tema 2 - 34
Tema 2 - 35
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Tema 2 - 36
T e c la d o
IN
D e co d
2 8 2 9 3 0 3 1
P a n t a lla
O U T
C P U
M A R P C IR U C
R R R R 0 1 2 3
M D R R au x
A L U
Supngase una computadora con el siguiente lenguaje mquina: Instrucci Instruccin ENT Rx SAL Rx CAR M(m) ALM M(m) MOV Rx,Ry SUM Rx,Ry cdigo 000xx--001xx--010mmmmm 011mmmmm 100xxyy101xxyyDescripci Descripcin__ Rx teclado pantalla Rx R0 memoria memoria R0 Rx Ry Rx Rx+Ry
Las instrucciones tienen un tamao de 8 bits y la memoria de esta computadora tiene 32 palabras de 8 bits
Tema 2 - 38
Lenguaje mquina:
T e c la d o
IN
2 2 3 3
8 9 0 1
P a n ta lla
O UT
C P U
M A R P C IR U C
R 0 R 1 R 2 R 3
M D R R au x
A L U
Programa que guarde en memoria 2 nmeros introducidos por el teclado, los sume y saque el resultado por pantalla. Nemotcnicos ENT R0 ALM M(00) codigo mquina 00000000 01100000 comentarios ; leo dato del teclado ; lo guardo en memoria
Tema 2 - 39
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Existen varias magnitudes que determinan las prestaciones de las distintas unidades que componen un computador. Veremos: Capacidad de almacenamiento Tiempo de acceso Longitud de palabra Ancho de banda Rendimiento
Tema 2 - 40
Ancho de Banda
Cantidad de informacin transferida por segundo entre una unidad y otra Ejemplo: El ancho de banda entre la CPU y la Memoria puede ser de 2GB/seg
Tema 2 - 41
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
; F es la frecuencia
Velocidad de funcionamiento
Suele darse en MIPS (Millones de instrucciones por segundo) O en Mflops (Millones de operacin con datos de coma flotante por segundo) Lo anterior es un poco ambiguo porque depende del tipo de programa La comunidad cientfica ha establecido Computadores de referencia como el Sun SPARC 10/40 Conjuntos de programas de pruebas (benchmarks) Uno de los ms conocidos es el SPEC95
Tema 2 - 42
En la actualidad se utiliza el SPEC CPU2000 que utiliza como referencia un computador UltraSPARC10 e incluye 19 aplicaciones de prueba nuevas (compresin de datos, procesamiento de textos, juego de ajedrez, ..) no incluidas en el SPEC95
Tema 2 - 43
Departamento de Sistemas Informticos (Albacete) Universidad de Castilla La Mancha
Microprocesador 4004 8008 8085 8086 80286 80386 80486 Pentium Pentium II Pentium III Pentium 4
Ao 1971 1972 1976 1981 1984 1988 1990 1993 1996 1999 2000
Tamao Tamao Capacidad palabra Direccin Direccionamiento (bits) (bits) 100 KHz. 4 10 640 bytes 200 KHz. 8 14 16 KBytes 1 MHz. 8 16 64 KBytes 5-10 MHz. 16 20 1 MByte 8-16 MHz. 16 24 16 MBytes 16-33 MHz. 32 32 4 GBytes 25-66 MHz. 32 32 4 GBytes 66-200 MHz. 32 32 4 GBytes 233-450 MHz. 32 36 64 GBytes 450 MHz-1GHz. 32 36 64 GBytes 1.3 3.06 GHz. 32 36 64 GBytes Frecuencia
Tema 2 - 44