Sumador en serie

En un sumador en serie, las entradas A y B consisten en trenes de impulsos sincronizados en dos lneas del operador. Hemos destacado, anteriormente, que la adicin de dos nmeros de varios dgitos puede hacerse aadiendo a la suma de los dgitos de significado idntico al arrastre del resultado inmediatamente anterior. Con respecto a los trenes de impulsos, sealaremos que la premisa anticipada equivale a decir que, en un momento dado, debemos sumar en forma binaria, a los impulsos A y B, el impulso de acarreo procedente del resultado obtenido en un periodo de tiempo anterior.

Este circuito difiere de la configuracin del sumador completo en paralelo por la inclusin de un tiempo de retardo, que ser igual al lapso entre impulsos. Por tanto, el impulso de acarreo se retrasa dicho tiempo y se agrega a los impulsos, dgitos de A y de B, en el momento exacto.

Se observa que la suma en paralelo es ms rpida que en serie porque todos los dgitos se suman simultneamente en el primer caso, y secuencialmente en el segundo. Pero, en el sumador en serie, slo se precisa un sumador completo, mientras que en el sistema en

paralelo se necesita uno por cada bit. Por lo que la suma en paralelo supone ms incremento de coste que la suma en serie.

Sumador en paralelo

Con circuitos integrados, la suma se realiza empleando sumadores completos, y no con dos semisumadores. El circuito tiene tres entradas: Los sumandos An y Bn, y el acarreo, arrastre o "carry", Cn-1. Las salidas son la suma S y el acarreo Cn. La tabla de verdad que representa a un sumador en paralelo es la siguiente:

An 0 0 0 0 1 1 1 1

Bn 0 0 1 1 0 0 1 1

Cn 0 1 0 1 0 1 0 1

S 0 1 1 0 1 0 0 1

Cn 0 0 0 1 0 1 1 1

De esta tabla de verdad podramos deducir las ecuaciones lgicas correspondientes a las salidas S y Cn, correspondientes a la suma y al acarreo final, respectivamente. El circuito de la figura representa la solucin a las ecuaciones correspondientes a un sumador completo.
CIRCUITO DERIVADOR El Circuito Derivador realiza la operacin matemtica de derivacin, de modo que la salida de este circuito es proporcional a la derivada en el tiempo de la seal de entrada. En otras palabras, la salida es proporcional a la velocidad de variacin de la seal de entrada. La magnitud de su salida se determina por la velocidad a la que se aplica el voltaje a los cambios de la entrada. Cuanto ms rpido se produzcan los cambios en la entrada, mayor ser la tensin de salida.

COMPONENTES El circuito derivador es exactamente lo opuesto al circuito integrador. Como con el circuito integrador, en el circuito derivador hay una resistencia y un condensador formando una red RC a travs del amplificador operacional, pero en este caso, la reactancia, X C, est conectada a la entrada inversora del amplificador operacional, mientras que la resistencia, R F, forma el elemento de realimentacin negativa. La reactancia del condensador juega un papel importante en el rendimiento de un circuito derivador. Resumiendo, los componentes necesarios que hay que conectar a un amplificador operacional son los siguientes:

Un condensador conectado a la entrada inversora. Una resistencia de realimentacin conectada entre la salida y la entrada inversora. CLCULOS

Dado que la entrada no-inversora est conectada a tierra:

Si se considera el amplificador operacional como un amplificador operacional ideal:

Por lo tanto, las corrientes que atraviesan el condensador y la resistencia sern iguales:

Esta corriente tendr la siguiente expresin:

La tensin VR es:

La tensin de salida es:

La tensin de salida tendr la siguiente expresin:

FUNCIONAMIENTO DEL CIRCUITO Si la tensin aplicada a la entrada cambia a un ritmo lento, es decir, con una pendiente pequea, el circuito responde de la siguiente manera:

La reactancia del condensador en ohmios es alta. La relacin RF/XC es baja. La ganancia del amplificador operacional es baja.

Si la tensin aplicada a la entrada cambia a un ritmo acelerado, es decir, con una pendiente grande, el circuito responde de la siguiente manera:

La reactancia del condensador en ohmios es baja. La relacin RF/XC es alta. La ganancia del amplificador operacional es alta.

Cuando la tensin aplicada a la entrada inversora cambia de 0 voltios a una tensin negativa, la salida es una tensin positiva.

Cuando la tensin aplicada a la entrada inversora cambia de 0 voltios a una tensin positiva, la salida es una tensin negativa.

Si se aplica una seal que cambia constantemente en la entrada del amplificador operacional (seales de onda cuadrada, triangular o de onda sinusoidal), la salida resultante cambiar, y su forma depender de la constante de tiempo RC de la combinacin de la resistencia y el condensador.

INCONVENIENTES El circuito derivador en su forma bsica tiene dos desventajas principales. Una es que sufre de inestabilidad a altas frecuencias, y la otra es que la entrada capacitiva hace que sea posible que seales de ruido aleatorio y cualquier tipo de ruido o armnicos presentes en el circuito se amplifiquen ms que la seal de entrada. Esto ocurre porque la salida es proporcional a la pendiente de la entrada, por lo que se requiere algn tipo de filtro. Para minimizar estos inconvenientes (inestabilidad y ruido), se modifica la forma bsica de un circuito derivador con amplificador operacional de la siguiente manera:

Se coloca en la entrada inversora una resistencia R in (en serie con el condensador C in) y se agrega un condensador Cfen paralelo con la resistencia de realimentacin R f. De esta manera, a bajas frecuencias, el circuito actuar como un circuito derivador, y a altas frecuencias, actuar como un amplificador con realimentacin resistiva, porporcionando un rechazo mejor ante el ruido. Estos dos componentes (Rin y Cf) reducen la capacidad de derivacin del circuito, pero slo lo hacen hasta la frecuencia que determinan las resistencias y condensadores.

INTRODUCCION A INVERSORES

Un inversor, tambin llamado ondulador, es un circuito utilizado para convertir corriente continua en corriente alterna. La funcin de un inversor es cambiar un voltaje de entrada de corriente directa a un voltaje simtrico de salida de corriente alterna, con la magnitud y frecuencia deseada por el usuario o el diseador. Los inversores son utilizados en una gran variedad de aplicaciones, desde pequeas fuentes de alimentacin para computadoras, hasta aplicaciones industriales para manejar alta potencia. Los inversores tambin son utilizados para convertir la corriente continua generada por los paneles solares fotovoltaicos, acumuladores o bateras, etc, en corriente alterna y de esta manera poder ser inyectados en la red elctrica o usados en instalaciones elctricas aisladas. Un inversor simple consta de un oscilador que controla a un transistor, el cual es utilizado para interrumpir la corriente entrante y generar una onda cuadrada. Esta onda cuadrada alimenta a un transformador que suaviza su forma, hacindola parecer un poco ms una onda senoidal y produciendo el voltaje de salida necesario. Las formas de onda de salida del voltaje de un inversor ideal debera ser sinusoidal. Los inversores ms modernos han comenzado a utilizar formas ms avanzadas de transistores o dispositivos similares, como los tiristores, los triac's o los IGBT's. Inversores ms eficientes utilizan varios artificios electrnicos para tratar de llegar a una onda que simule razonablemente a una onda senoidal en la entrada del transformador, en vez de depender de ste para suavizar la onda. Se pueden clasificar en general de dos tipos: 1) inversores monofasicos y 2) inversores trifasicos. Condensadores e inductores pueden ser utilizados para suavizar el flujo de corriente desde y hacia el transformador.

Adems, es posible producir una llamada "onda senoidal modificada", la cual es generada a partir de tres puntos: uno positivo, uno negativo y uno de tierra. Una circuitera lgica se encarga de activar los transistores de manera que se alternen adecuadamente. Inversores de onda senoidal modificada pueden causar que ciertas cargas, como motores, por ejemplo; operen de manera menos eficiente. Inversores ms avanzados utilizan la modulacin por ancho de pulsos con una frecuencia portadora mucho ms alta para aproximarse ms a la onda seno o modulaciones por vectores de espacio mejorando la distorsin armnica de salida. Tambin se puede predistorsionar la onda para mejorar el factor de potencia. Los inversores de alta potencia, en lugar de transistores utilizan un dispositivo de conmutacin llamado IGBT (Insulated Gate Bipolar transistor Transistor Bipolar de Puerta Aislada).

2) DESCRIPCIN DEL CIRCUITO Se trata de un montaje de un transistor bipolar BJT, tipo NPN (MC 140) en emisor comn. El transistor est polarizado mediante un divisor de tensin compuesto por R1, R2, Rc y Re. R1 y R2 se encargan de que los 12V que se le aplican como alimentacin, queden reducidos a un valor adecuado para polarizar la base. Rc y Re son unas resistencias que limitan la intensidad que circula por el colector y por el emisor. C1 es un condensador de acoplamiento y C2 y C3 son condensadores de desacoplamiento, cuya misin es aislar

la componente continua de la seal que se le aplica, de una etapa con respecto a la siguiente. Ve es por donde se le aplica la seal de entrada y Vs1 y Vs2 son los terminales de salida. Funcionamiento: Este circuito corresponde a un inversor trifsico de 2 niveles con modulacin PWM, que lo componen una seal moduladora senoidal, encargada de dar la referencia de la tensin de salida del inversor en forma y frecuencia y una seal portadora con forma triangular encargada de generar la frecuencia de los pulsos de disparo en los switch, los pulsos de disparo los conseguiremos por medio de la comparacin de la seal portadora y la seal moduladora, a esta comparacin se le denomina control PWM.

CONSTRUCCIN Y CARACTERSTICAS DEL JFET

La construccin bsica del JFET de canal-n se muestra en la figura 1. Observe que la mayor parte de la estructura es el material tipo n que forma el canal entre las capas difundidas en material tipo p. El extremo superior del canal tipo n se conecta mediante contacto hmico a la terminal denominada como drenaje (drain) (D), mientras que el extremo inferior del mismo material se conecta por medio de contacto hmico a la terminal llamada la fuente (source) (S). Los dos materiales tipo p se encuentran conectados juntos y al mismo tiempo hacia la terminal de compuerta(gate) (Q). Por tanto, esencialmente el drenaje y la fuente se conectan en esencia a los extremos del canal tipo n y la compuerta, a las dos capas del material tipo p. En ausencia de cualquiera de los potenciales aplicados, el JFET tiene dos uniones p-n bajo condiciones sin polarizacin. El resultado es una regin de agotamiento en cada unin, como se ilustra en la figura 1, que se parece a la misma regin de un diodo bajo condiciones sin polarizacin. Recurdese tambin que una regin de agotamiento es aquella regin carente de portadores libres y por lo tanto incapaz de permitir la conduccin a travs de la regin.

Figura 1. Estructura fsica de un JFET canal n. En la figura 2 se ha aplicado un voltaje positivo VDS y a travs del canal y la compuerta se ha conectado en forma directa a la fuente para establecer la condicin VGS = 0 V. El resultado es que las terminales de compuerta y fuente se hallan al mismo potencial y hay una regin de agotamiento en el extremo inferior de cada material p, semejante a la distribucin de las condiciones sin polarizacin de la figura 1. En el instante que el voltaje VDD ( = VDS) se aplica, los electrones sern atrados hacia la terminal de drenaje, estableciendo la corriente convencional iD con la direccin definida de la figura 2. La trayectoria del flujo de carga revela con claridad que las corrientes de fuente y drenaje son equivalentes (iD = Is). Bajo las condiciones que aparecen en la figura 2, el flujo de carga es relativamente permitido y limitado nicamente por la resistencia del canal n entre el drenaje y la fuente.

Figura 2.Operacin del JFET en un circuito externo. En cuanto el voltaje VDS se incrementa de 0v a unos cuantos voltios, la corriente aumentar segn se determina por la ley de Ohm, y la grfica de iD contra VDS aparecer como se ilustra en la figura 3. La relativa linealidad de la grfica revela que para la regin de valores inferiores de VDS la resistencia es esencialmente una constante. A medida que VDS se incrementa y se aproxima a un nivel denominado como Vp en la figura 3, las regiones de agotamiento de la figura 2 se ampliarn, ocasionando una notable reduccin en la anchura del canal. La reducida trayectoria de conduccin causa que la resistencia se incremente, y provoca la curva en la grfica de la figura 3. Cuanto ms horizontal sea la curva, ms grande ser la resistencia, lo que sugiere que la resistencia se aproxima a "infinito" ohmiaje en la regin horizontal. Si VDS se incrementa hasta un nivel donde parezca que las dos regiones de agotamiento se "tocaran", como se ilustra en la figura 4, se tendra una condicin denominada como estrechamiento (pinch-off). El nivel de VDS que establece esta condicin se conoce como el voltaje de estrechamiento pellizco y se denota por Vp, como se muestra en la figura 3. En realidad, el trmino "estrechamiento" es un nombre inapropiado en cuanto a que sugiere que la corriente iD disminuye, al estrecharse el canal, a 0 A. Sin embargo, como se muestra en la figura 4, es

poco probable que ocurra este caso, ya que iD mantiene un nivel de saturacin definido como IDSS en la figura 3. En realidad existe todava un canal muy pequeo, con una corriente de muy alta densidad. El hecho de que iD no caiga por el estrechamiento y mantenga el nivel de saturacin indicado en la figura 3 se verifica por el siguiente hecho: la ausencia de una corriente de drenaje eliminara la posibilidad de diferentes niveles de potencial a travs del canal de material n, para establecer los niveles de variacin de polarizacin inversa a lo largo de la unin p-n. El resultado sera una prdida de la distribucin de la regin de agotamiento, que ocasiona en primer lugar el estrechamiento.

Figura 3. Caracterstica iD-VDS para un JFET de canal n.

Figura 4. JFET en condicin de estrechamiento. En la figura 5, se muestran las caractersticas de transferencia y las caractersticas iD-VGS para un JFET de canal n. Se grafican con el eje iD comn. Las caractersticas de transferencia se pueden obtener de una extensin de las curvas iD-VDS. Un mtodo til de determinar la caracterstica de transferencia es con ayuda de la siguiente relacin (ecuacin de Shockley):

(1)

Por tanto, slo se necesita conocer IDSS y Vp, y toda la caracterstica queda determinada. Las hojas de datos de los fabricantes a menudo dan estos dos parmetros, por lo que se puede construir la caracterstica de transferencia o utilizar la ecuacin (1) directamente. Ntese que iD se satura (es decir, se vuelve constante) conforme VDS excede la tensin necesaria para que el canal se estreche. Esto se puede expresar como una ecuacin para VDS (sat) para cada curva, como sigue:
(2)

Conforme VGS se vuelve mas negativo, el estrechamiento se produce a menores valores de VDS y la corriente de saturacin se vuelve mas pequea. La regin til para operacin lineal es por arriba del estrechamiento y por debajo de la tensin de ruptura. En esta regin, iD est saturada y su valor depende de VGS, de acuerdo con la ecuacin (1) o con la caracterstica de transferencia.

(a)Caractersticas VGS Figura 5. Caractersticas del JFET.

de

transferencia

(b)Caractersticas

iD-

Ntese, de la figura 5, que conforme VDS aumenta desde cero, se alcanza un punto de ruptura en cada curva, ms all del cual la corriente de drenaje se incrementa muy poco a medida que VDS continua aumentando. El estrechamiento se produce en este valor de la tensin drenaje a

fuente. Los valores de estrechamiento de la figura 5 estn conectados con una curva roja que separa la regin ohmica de la regin activa. Conforme VDS continua aumentando ms all del punto de estrechamiento, se alcanza un punto donde la tensin entre drenaje y fuente se vuelve tan grande que se produce ruptura por avalancha. En el punto de

ruptura, D aumenta lo suficiente, con incrementos insignificantes en VDS. Esta ruptura se produce en la terminal de drenaje de la unin compuerta-canal. Por tanto, se produce avalancha cuando la tensin drenaje-compuerta, VDG, excede la tensin de ruptura (para VGS=0v), para la unin pn. En este punto, la caracterstica iD-VDS exhibe la peculiar forma mostrada a la derecha de la figura 5.