Tcnico Superior Universitario en Mecatrnica

Sistemas Digitales 3A
Unidad III. Circuitos lgicos combinacionales

Prctica # 4 Mapas de Karnaugh

Esta prctica se centrara en el diseo, con un nmero mnimo de compuertas (AND, OR y NOT), de un decodificador lgico para ilustrar las aplicaciones de las expresiones booleanas y de los mapas de Karnaugh. En la Figura 1 se muestra un display formado por 7 segmentos, en donde excitando determinadas combinaciones de estos segmentos se pueden obtener uno de los diez dgitos decimales. Y en la Figura 2 se presenta la configuracin para cada uno de los diez dgitos.

Fig. 1. Display de 7 segmentos. Por ejemplo para obtener un 1 se excitan los segmentos b y c; para producir un 2 se excitan los segmentos a, b, d, e, g, y as sucesivamente.

Fig. 2. Combinacin de segmentos para 10 dgitos.

Lgica de decodificacin de segmentos

Cada segmento se utiliza para varios dgitos decimales, por lo tanto cada segmento tiene que activarse mediante su propio circuito de decodificacin que detecta la aparicin de cualquier nmero en el que hay que usar ese segmento. A partir de la Figura 2 se determinan los segmentos que hay que activar para representar cada uno de los dgitos, los cuales se enumeran en la Tabla 1.

M. en C. Hctor Ramn Azcaray Rivera

Tcnico Superior Universitario en Mecatrnica

Sistemas Digitales 3A
Unidad III. Circuitos lgicos combinacionales Dgito Segmentos 0 a, b, c, d, e, f 1 b, c 2 a, b, d, e, g 3 a, b, c, d, g 4 b, c, f, g 5 a, c, d, f, g 6 a, c, d, e, f, g 7 a, b, c 8 a, b, c, d, e, f, g 9 a, b, c, d, f, g Tabla 1. Segmentos activados para casa dgito decimal La lgica de decodificacin de segmentos requiere cuatro entradas en cdigo BCD y siete salidas, una para cada segmento del display, como se indica en el diagrama de bloques de la Figura 3. Y en la tabla 2 se muestra se presenta la tabla de verdad de salida mltiple (corresponde a 7 tablas de verdad). Si aparece un 1 en las columnas de salida de la tabla, indica que el segmento est activado.

a A B C D

Lgica de Decodificacin a 7 segmentos

g

Fig 3. Diagrama a bloques de lgica de decodificacin. Puesto que el cdigo BCD no incluye los valores 1010, 1011, 1100, 1101, 1110 y 1111, estas combinaciones no van nunca a aparecer en las entradas y pueden, por tanto tratarse como condiciones indiferentes (X), como se muestra en la Tabla 2. Expresiones booleanas de la lgica de segmentos. A partir de la tabla de verdad, se puede escribir para cada segmento una expresin suma de productos o producto de sumas estndar. Por ejemplo, la suma de productos estndar para el segmento a es: + + + + + + + = De esta forma se desarrollan cada una de las expresiones para el resto de los segmentos. Como puede apreciarse la expresin del segmento a contiene 8 productos, mientas que la del segmento e slo contiene 4 segmentos, que representan cada una de las entradas BCD que activan el segmento.

M. en C. Hctor Ramn Azcaray Rivera

Tcnico Superior Universitario en Mecatrnica

Sistemas Digitales 3A
Unidad III. Circuitos lgicos combinacionales Entradas Segmentos Dgito Decimal A B C D a b c d e f 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 0 0 2 0 0 1 0 1 1 0 1 1 0 3 0 0 1 1 1 1 1 1 0 0 4 0 1 0 0 0 1 1 0 0 1 5 0 1 0 1 1 0 1 1 0 1 6 0 1 1 0 1 0 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 8 1 0 0 0 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 10 1 0 1 0 X X X X X X 11 1 0 1 1 X X X X X X 12 1 1 0 0 X X X X X X 13 1 1 0 1 X X X X X X 14 1 1 1 0 X X X X X X 15 1 1 1 1 X X X X X X Tabla 2. Tabla de verdad para la lgica de 7 segmentos

g 0 0 1 1 1 1 1 0 1 1 X X X X X X

Desarrollo de la prctica
Implementar el decodificador BCD a 7 SEGMENTOS utilizando compuertas lgicas AND, OR y NOT. Procedimiento: 1. Obtener cada una de las expresiones lgicas suma de productos (SOP) estndar correspondiente a cada uno de los segmentos de salida del display de 7 segmentos. 2. Obtener la expresin lgica SOP mnima de cada uno de los segmentos. 3. Implementar grficamente, por medio de smbolos lgicos, los circuitos lgicos correspondientes a cada una de las expresiones mnimas. 4. Realizar la simulacin del bloque completo del decodificador en entorno Proteus. 5. Una vez comprobado mediante simulacin que las expresiones obtenidas son correctas, realizar el circuito lgico fsico del decodificador, el cual ser comprobado posicionando cada una de las combinaciones BCD en el dipswitch de entrada.

M. en C. Hctor Ramn Azcaray Rivera

Tcnico Superior Universitario en Mecatrnica

Sistemas Digitales 3A
Unidad III. Circuitos lgicos combinacionales

Indicaciones: 1. El nombre del archivo con el reporte deber indicar el nmero de prctica y el nmero de equipo para identificarlo dentro de la carpeta. 2. Los archivos deben estar en formato PDF, Word u Open Office. 3. El reporte debe contener todas y cada una de la secciones siguientes: a. Portada b. ndices i. General ii. Figuras iii. Tablas c. Introduccin i. Objetivo general ii. Objetivos especficos d. Marco terico e. Desarrollo de la prctica f. Simulaciones (debe ser en ISIS Proteus y debern anexar el archivo de simulacin) g. Circuitos fsicos (debern colocar imgenes de sus protoboard una vez que les revise su prctica, recuerden la presentacin tambin cuenta). h. Resultados i. Conclusiones (discutir entre los integrantes del equipo y anotar conclusiones generales del trabajo). j. Referencias bibliogrficas 4. Los reportes sern entregados los das lunes teniendo como lmite las 23:59:59 horas, cualquier reporte entregado despus de esa hora no ser tomado en cuenta. 5. Pueden comenzar a elaborar sus circuitos, si tienen dudas el da de prctica me preguntan.

M. en C. Hctor Ramn Azcaray Rivera