CIRCUITO DE DRIVER PARA LLEVAR SEALES DE PWM DE MICROCONTROLADORES O MICROPROCESADORES A TRANSISTORES DE POTENCIA El circuito implementado es como el que se muestra

en la figura 1.

Figura 1. Circuito implementado de drivers de potencia Las entradas de la compuerta nand 1 se cortocircuitaron de tal modo que funcionara como una compuerta not , con una entrada de pwm con ciclo de dureza variable se midieron formas de onda a la entrada, salida de la compuerta nand 1, salida de la compuerta nand 2, y entre las terminales colector-emisor del IGBT. Los estados lgicos esperados son los que se muestran en la tabla 1. Tabla 1. Posibles estados lgicos PWM CONTROL(seguridad) Puerta IGBT 0 0 0 0 1 1 1 0 1 1 1 1 En todas las medidas que se hicieron se referenciaron respecto a la forma de onda del tren de pulsos pwm a la entrada de la primera compuerta nand que

aparece de color amarillo mostrando que se midi con el canal uno del osciloscopio. Para medir la forma de onda a la salida de la compuerta nand 1, se observ que se necesitan ms de 7 voltios como entrada uno lgico con una polarizacin de 15V; por lo que se estableci como uno lgico un nivel alto de la entrada pwm de 8 voltios, la seal a la salida de la compuerta nand 1 es la que se muestra en la figura 1, asi como tambin se observo que variando el ciclo de dureza de la entrada pwm desde el 10 hasta el 90% no cambia el estado de esta salida De igual manera se observo que variando la frecuencia no se presentan variaciones en la entrega lgica a la salida en mencin, variando la frecuencia en el rango desde 50 Hz hasta 40kHZ no cambia sustancialmente la entrega de voltaje, excepto solo por el tiempo de respuesta de la propia fuente y no por la respuesta de la compuerta.

Figura 1. Salida de la compuerta NAND 1(Duty cicle:50%)

Figura 2. Salida de la compuerta NAND 1(Duty cicle:10%)

En relacin con la onda de salida en la compuerta NAND 2, la forma de onda observada a 50hZ se muestra en la figura 3, en donde igualmente se observo que no presenta cambios su comportamiento lgico con la variacin del ciclo de dureza de la seal pwm de entrada:

Figura 3. Salida de la compuerta NAND 2(Duty cicle:50%)

A pesar de que la onda a la salida de la compuerta 2 presenta la forma de onda esperada hay un pequeo retardo de tiempo para pasar de nivel bajo a nivel alto y viceversa; en la siguiente grafica (4)puede observarse la limitacin que se tiene para trabajar a niveles de frecuencia superiores a 74 kHZ donde los transitorios entre paso de nivel alto a nivel bajo y paso de nivel bajo a nivel alto se traslapan. De igual manera, se verificaron formas de ondas cuando por la base del transistor npn se enva una seal de seguridad que satura el transistor enviando la entrada conectada a colector de la NAND 2 a cero lgico o tierra, en la figura 7 puede observarse como se tienen un solo estado a la salida de la NAND 2 para una seal de seguridad activada y alternantes estados lgicos de la entrada.

Figura 6. Seal a la salida de la compuerta NAND 2

Figura 7. Seal a la salida de la compuerta NAND 2 con seal de seguridad activada.

Con base en los resultados obtenidos basados en las graficas anteriores puede construirse una tabla de verdad para cada nivel lgico obtenido etapa por etapa del circuito implementado, teniendo en cuenta el nivel de voltaje mnimo necesario en la entrada respectiva, los resultados se muestran en la tabla 2. Tabla 2. Resultados obtenidos PWM 0 0 1(8v) 1(8V) CONTROL(seguridad) 0 1(5V) 0 1(5V) Salida NAND 1 1(15V) 1(15V) 0 0 Puerta IGBT 0 1(15V) 1(15V) 1(15V)

CONCLUSIONES

Se verifica la tabla de verdad esperada antes de la realizacin de las pruebas Se necesitan mnimo 8 voltios como nivel alto de la entrada pwm para poder alcanzar el uno lgico requerido a la entrada de la compuerta NOT (implementada como NAND cortocircuitada). La seal respecto a la entrada presenta retardos de tiempo de estabilizacin al pasar por dos compuertas como se muestra en la grafica 6, lo que limita la frecuencia de trabajo y ha de ser un factor importante cuando se requiera implementar este diseo. Con el circuito implementado es posible convertir un tren de pulsos pwm con nivel alto de 5 voltios a 15 voltios en la puerta del IGBT.

DISEO EN EAGLE DEL CIRCUITO: El circuito mostrado en la figura 1 representa solo la seal de puerta para un transistor de potencia, en virtud de que se requieren 6 distintos circuitos. El diseo en Eagle del circuito completo se muestra en la figura 8 en donde estn representados el esquemtico y el diseo en layout.

b) Figura 8. a. diseo en esquemtico, b. diseo en layout

a)