UNIVERSIDADE FEDERAL DE OURO PRETO-UFOP INSTITUTO DE CINCIAS EXATAS E APLICADAS-ICEA

RELATRIO FLIP FLOPS E CIRCUITOS SEQUENCIAIS

Antnio Agnaldo F. da Silva Augusto Srgio Dias Silveira Eduardo Flvio Cruz Fabrcio Mendes Barreto

Agosto 2013

INTRODUO

Circuitos sequencias so amplamente usados em sistemas lgicos por sua capacidade de armazenamento, ou seja, tem as sadas dependentes da variveis de entrada ou do estado anterior. Tais circuitos usam dispositivos de memria em conjunto com a lgica combinacional. Os flip-flops so elementos de memrias mais importantes, e usam o conceito de realimentao no seu desenvolvimento. So conhecidos vrios flipflops, como: Flip-Flop S-R, Flip-Flop J-K, Flip-Flop D, Flip-Flop T, entre outros. Aplicaes bsicas de flip-flops so os contadores e registradores e geralmente esses flip-flops funcionam com uma entrada de sinal chamada de CLOCK, que nada mais , que um sinal de onda quadrado ou retangulares que determina se o sistema sncrono.

OBJETIVOS

Montar e analisar o funcionamento de circuitos sequenciais bsicos; Familiarizao com os CIs dos flip-flops D e JK; Manipulao do tempo de set-up do CI 4013; Projetar, montar e verificar o funcionamento de contadores.

MATERIAIS

Osciloscpio; Multmetro; Mdulo de treinamento em eletrnica analgica/digital da Minipa; Placa de treinamento M-1113A (Flip-Flops); Cabos de conexo.

DESENVOLVIMENTO

O primeiro procedimento realizado foi a simulao dos circuitos no software Multisim. Algumas questes sobre o tema da prtica tambm foram respondidas e se encontram no anexo I. Com as simulaes feitas e os supostos defeitos corrigidos partiu-se para prtica. Em seguida Utilizou-se a Placa de treinamento M-1113A (Flip-Flops) para montar o circuito da atividade 1, e o resultado est na tabela abaixo:

Posio 1 2 3 4 5 6 7 8

D 1 1 0 0 0 1 1 0

Clock 0 1 1 0 1 0 1 1

PRESET 0 0 0 0 0 0 0 0

CLEAR 0 0 0 0 0 0 0 0

Q Led apagado Led aceso Led apagado Led apagado Led apagado Led apagado Led aceso Led apagado

Pode-se observar que quando o pulso de clock est em ALTO(1) a sada Q permanece com o mesmo nvel da entrada (D), ento o led se acende por que quando acontece o pulso de clock a entrada est em ALTO. Analisou-se o mesmo circuito variando agora as entradas assncronas PRESET e CLEAR.

Posio 1 2 3 4 5 6 7 8

D 0 0 0 1 1 1 1 0

Clock 0 1 0 0 1 0 1 1

PRESET 0 0 1 1 1 1 0 0

CLEAR 0 0 0 0 1 0 1 1

Q Led apagado Led apagado Led aceso Led aceso Led apagado Led apagado Led apagado Led apagado

Verificou-se que o PRESET tem a funo de mandar nvel ALTO para a sada e a funo CLEAR mandar nvel baixo pra sada. Quando ambos atuam juntos nada verificou. Montou-se um segundo circuito com flip-flop D, observado na figura abaixo:

VCC 5V

S1
6 5 3 4 SD1 D1

U1A
O1 ~O1 1 2

CP1 CD1

LED1 R1 470 5%

S2

4013BD_5V

D=Clock 0 0 1 1 0 0

CLEAR

Q Led apagado Led apagado Led Pisca

Quando a entrada do clock vai de ALTO para BAIXO o led pisca pois a entrada D tambm est em ALTO j que as duas esto ligadas juntas.

No prximo circuito observou-se o mesmo funcionamento do circuito anterior .

VCC 5V

U2A 74LS00N S1

U3A 74LS00N

U4A 74LS00N

U5A 74LS00N U1A

6 5 3 4 SD1 D1 CP1 CD1 O1 ~O1 1 2

LED1 R1 470 5%

S2

4013BD_5V

D=Clock 0 0 1 1 0 0

CLEAR

Q Led apagado Led apagado Led Pisca

Para o seguintes circuito percebeu-se que quando as entradas J e K esto ao mesmo tempo em nvel ALTO(1), a sada Q comuta o nvel, ou seja , se estiver em O vai para 1 e vice-versa.

XSC1 VCC 5V
A + _ + B _

XFG1
Ext T rig + _

S1 U1A
7 6 3 SD1 J1 CP1 K1 CD1 ~Q1 2 Q1 1

S2

5 4

4027BD_5V

J 0 0 1 1

K 0 1 0 1

PRESET 0 0 0 0

CLEAR 0 0 0 0

CLK SUBIDA SUBIDA SUBIDA SUBIDA

Q 1 0 1 toggle

No mesmo circuito, aumentou-se muito a frequncia do clock e verificouse que o sistema no funcionou como o esperado, pois a frequncia muito alta gerou atrasos no sinal de sada e por isso no identificamos a forma de onda de sada. O ultimo circuito da prtica um contador assncrono, que vai decrescendo a partir dos pulsos de clock.

U4

VCC 5V XFG1 U1A

7 6 3 5 4 SD1 J1 CP1 K1 CD1 ~Q1 2 Q1 1 7 6 3 5 4 SD1 J1 CP1 K1 CD1 ~Q1 2

DCD_HEX_BLUE

U2A
Q1 1 7 6 3 5 4 SD1 J1

U3A
Q1 1

CP1 K1 CD1 ~Q1 2

4027BD_5V S1

4027BD_5V

4027BD_5V

Key = Space

Q2 0 0 0 0 1 1 1 1

Q1 0 0 1 1 0 0 1 1

Q0 0 1 0 1 0 1 0 1

Pulso de Clock 1 2 3 4 5 6 7 8 9

ANEXO I

1.Quais so os dois tipos de entradas que um FF com clock possui? R: Entradas de clock e entradas de controle. 2. Qual o significado do termo disparado por borda? R:A entrada ativada por transio de sinal de clock. 3. Explique por que as entradas R e S afetam a sada Q apenas durante a transio ativa de CLK. R: Por que o clock permanecer em nvel alto apenas por alguns nanosegundos. 4. O flip-flop JK tem alguma condio de entrada ambgua? R: No 5. Que condio de entrada para J e K sempre seta a sada Q no instante em que ocorre a transio ativa de CLK? R: J = 1 e K = 0 6. Estude o comportamento dos FFs RS, D e JK. 7. Como funcionam os comandos PRESET e CLEAR no FF-JK e no FF-D? PRESET 0 0 1 1 CLEAR 0 1 0 1 SAIDA No permitido Q=1 Q=0 Operao com clock