Documente Academic
Documente Profesional
Documente Cultură
Esta compuerta es bastante popular, debido a que se puede utilizar como una puerta universal, es decir, las puertas NAND se pueden combinar para implementar las operaciones de las puertas AND, OR y del inversor (NOT). Su nombre es una contraccin de NOT-AND, e implica una funcin AND complementada (negada). La compuerta NAND genera una salida a nivel bajo solo cuando todas las entradas estn a nivel alto. Cuando cualquiera de las entradas est a nivel bajo, la salida se pondr a nivel alto. En una compuerta NAND de dos entradas, la salida X es un nivel bajo si las entrada A y B estn a nivel alto; X es un nivel alto si A o B estn a nivel bajo o si ambas, A y B, estn a nivel bajo. Compuerta NOR. Al igual que la compuerta NAND, es un elemento til, puesto que tambin se pueden implementar las puertas AND, OR y el inversor con la combinacin de estas. Su nombre es una contraccin de NOT-OR, e implica una funcin OR con la salida invertida (complementada). La compuerta NOR genera una salida a nivel bajo cuando cualquiera de sus entradas est a nivel alto. Cuando todas sus entradas estn a nivel bajo, la salida se pondr a nivel alto. Compuerta OR-EXCLUSIVA (XOR). La salida de una puerta OREXCLUSIVA se pone a nivel alto solo cuando las dos entradas estn a niveles lgicos opuestos. Cuando las entradas estn en bajo o en alto la salida se pone a nivel bajo. Compuerta NOR-EXCLUSIVA (XNOR). Su salida es opuesta a la puerta XOR. Cuando dos niveles lgicos de entrada son opuestos, la salida de la puerta XNOR es un nivel bajo y cuando las entradas estn al mismo nivel lgico la salida se pondr a nivel alto. B) Tabla de verdad para la compuerta NAND Tabla 1. Tabla de verdad para la puerta NAND Entradas A 0 0 1 1 B 0 1 0 1
Salida X 1 1 1 0
Salida X 1 0 0 0
Tabla de verdad para la compuerta XOR Tabla 3. Tabla de verdad para la puerta XOR Entradas A 0 0 1 1 B 0 1 0 1
Salida X 0 1 1 0
Tabla de verdad para la compuerta XNOR Tabla 4. Tabla de verdad para la puerta XNOR Entradas A 0 0 1 1 B 0 1 0 1
Salida X 1 0 0 1
Tabla 5. Simbologa normalizada (simbologa IEC) y no normalizada (simbologa IEE) Compuerta NAND Smbolo normalizado Smbolo no normalizado
NOR
XOR
XNOR
Estas compuertas que se presentan en la tabla 5 tienen muchas aplicaciones y difieren de las vistas en el material porque son las negaciones de las compuestas bsicas excepto la XOR que es un arreglo de compuertas AND, OR y NOT, pero la XNOR es su negacin
2. Tabla de verdad para el circuito propuesto Tabla 6. Tabla de verdad circuito lgico propuesto i0.1 i0.2 i0.3 i0.4 i0.5 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1
Q0.0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0
El nmero total de combinaciones entre entradas del diagrama propuesto se determina con la siguiente expresin
Luego observando el comportamiento del diagrama presentado de manera interactiva se establecen los cinco casos donde la salida es un uno, es decir, donde se enciende Q0.0 y las dems combinaciones de entradas se rellenan con cero en la tabla de verdad. Primer caso
Segundo caso
Tercer caso
Cuarto caso
Quinto caso
3. Tabla de verdad para el esquema propuesto Tabla 7. Tabla de verdad esquema propuesto A B 0 0 1 1 0 1 0 1
Z 1 0 0 1