Sumrio

Introduo Conceitos Bsicos Microprocessadores

Processadores Atuais
Eduardo Amaral

Barramentos Bits internos e bits externos Clock interno e clock externo Memria cache Co-processador aritmtico

Linha evolutiva dos processadores Processadores com dois ou mais ncleos A Evoluo dos barramentos As Novas Tecnologias Envolvidas Referncias e sites relacionados

Introduo
Existem dois modelos de computao usados em processadores:
CISC (em ingls: Complex Instruction Set Computing, Computador com um Conjunto Complexo de Instrues)
possui um grande conjunto de instrues; processadores Intel e AMD.

Conceitos Bsicos Microprocessadores

RISC (em ingls: Reduced Instruction Set Computing, Computador com um Conjunto Reduzido de Instrues)
possui um conjunto pequeno de instrues (tipicamente algumas dezenas) implementadas diretamente em hardware; processadores da Apple, Motorola, IBM e SUN.

Lei de Moore

Barramentos

Bits internos e bits externos

Bits internos

Barramento: Conjunto de conexes eltricas/lgicas paralelas que permite a transmisso de dados, endereos e sinais de controle entre os diversos mdulos funcionais do computador.

Quantidade de bits que os processadores so capazes de processar por vez.

Bits externos
Quantidade de bits que podem ser transmitidos ao mesmo tempo; Especial ateno ao barramento de dados.

Clock Interno e Clock Externo

Clock Interno
Nmero de instrues que podem ser executadas a cada segundo; Medido em Hz; Indica a freqncia na qual o processador trabalha.

Memria cache
Um tipo rpido de memria (SRAM - Static RAM) que serve para armazenar os dados mais frequentemente usados pelo processador, evitando na maioria das vezes que ele tenha que recorrer a uma memria mais lenta (DRAM -Dynamic RAM). Dividido em nveis:
Cache L1 (Level 1) Cache L2 (Level 2) Cache L3 (Level 3)

Clock Externo
Indica a freqncia de trabalho do barramento. Frequncia de comunicao com a placa me.

Co-processador aritmtico
A funo do coprocessador aritmtico auxiliar o processador principal no clculo funes complexas, como: Seno; Coseno; Tangente; etc. Unidade de clculo de nmeros reais. Cada vez mais utilizadas, principalmente em programas de CAD, planilhas, jogos com grficos tridimensionais e de processamento de imagens em geral.

Linha evolutiva dos processadores

8086 16 bits internos e externos 8088 16 bits internos e 8 bits externos 80386 32 bits internos 16 bits externos (SX) e 32 bits externos (DX) Co-processador externo Vrios fabricantes 80486 32 bits internos e externos Co-processador integrado (DX). Sem co-processador (SX). 8 KB de cache interno Pentium 32 bits internos e 64 bits externos 16 KB de cache interno pipeline para nmeros inteiros de 5 estgios. Pentium MMX 57 microinstrues para tratar com multimdia 32 KB de cache interno

Linha evolutiva dos processadores

Pentium II Execuo especulativa (Pentium PRO) Instrues MMX 32 KB de Cache L1 (no ncleo) 256 KB de Cache L2 (na borda) Pipelines de 10 estgios. Celeron (PII) Sem cache L2 Pentium III 70 novas microinstrues (incluindo as instrues SSE) 256 ou 512 KB de Cache L2 (no ncleo) Pentium 4 Pipelines de 20, 21 e 31 estgios (hyper pipeline) Barramento do sistema Net Burst de 400 MHz Instrues SSE2 (Streaming SIMD Extensions 2) - 144 novas instrues 512 a 2 MB de Cache L2 Tecnologia Hyper-Threading Extreme Edition - Cache L3 EM64T x AMD64 (Athlon 64)

Tecnologia Hyper-Threading

Processadores com dois ou mais ncleos - Arquitetura multicore

Justificativa: dificuldade no aumento do clock interno
quanto mais megahertz um processador tiver, mais calor ele gerar (dissipao de energia).

Processadores com dois ou mais ncleos - Arquitetura multicore

Baseados em mquinas CMP (Chip Multiprocessor).

CMP um multiprocessamento simtrico (SMP) implementado em um nico chip. Uso de vrios processadores em um mesmo encapsulamento, compartilhando ou no a cache de nvel 2 ou 3.

Processadores com dois ou mais ncleos - Arquitetura multicore

Existem duas formas de se fabricar processadores de mltiplos ncleos:
multi-chip
cada ncleo cortado de diferentes partes do waffer e ento so colocados juntos dentro de um mesmo encapsulamento.

A Evoluo dos barramentos

CPU CPU A A

DDR

CPU CPU B B

PCI-X North North Bridge Bridge PCI PCI Bridge Bridge

PCI Express PCI-X PCI PCIBridge Bridge- Tnel TnelHT HT

DDR

PCI Express

monoltica
os ncleos j so fabricados em apenas um nico chip.

IDE, FDC, USB, Etc.

South South Bridge Bridge

PCI
IDE, FDC, USB, Etc.

I/O I/O Hub Hub

PCI

A Evoluo dos barramentos

Exemplo: Processadores Intel Core2

A Evoluo dos barramentos

Exemplo: Processadores AMD Athlon64 X2

As Novas Tecnologias Envolvidas

Processadores Intel
Celeron e Pentium
Celeron Dual Core
FSB 800 MHz L2 512 KB a 1 MB compartilhado Instrues SSE3

As Novas Tecnologias Envolvidas

Processadores Intel
i3 e i5
2 ncleos (i3 e i5) e 4 ncleos (somente i5) Tecnologia Hyper-Threading Cache L1 de 64KB, L2 de 256 KB, L3 de 4 MB (i3) e L3 de 8 MB (somente i5) Dois canais de memria DDR3 de 1333/1066 MHz chipset de vdeo integrado ao processador Turbo Boost (overclock) somente no i5 DMI - Direct Media Interface (baseado no PCI express), 2,5 GT/s - nmero de transferncias por segundo (16 bits) Instrues SSE4.2

Pentium Dual Core

Tecnologia Intel SpeedStep FSB 800 a 1066 MHz L2 1 MB a 2 MB compartilhado Instrues SSE3

As Novas Tecnologias Envolvidas

Processadores Intel
i7
4 ncleos ou 6 ncleos (Extreme Edition) Tecnologia Hyper-Threading Cache L1 de 64KB, L2 de 256 KB e L3 de 8 MB ou de 12 MB (Extreme Edition) Trs canais de memria DDR3 de 1066 MHz Turbo Boost (overclock) Barramento melhorado (QPI - QuickPath Interconect) 4,8 GT/s ou 6,4 GT/s) Instrues SSE4.2

As Novas Tecnologias Envolvidas

Processadores Intel
i7

As Novas Tecnologias Envolvidas

Processadores AMD
Sempron e Athlon 64
Single-core Tecnologia AMD64 128 KB de cache L1 256KB, 512 KB ou 1 MB(somente Athlon 64) de cache L2; Tecnologia HyperTransport: HT800 ou HT1000(somente Athlon 64) Controlador de memria DDR2 (no Sempron somente em alguns modelos) Instrues SSE3

Processadores AMD
Athlon X2 e Athlon II X2/X4

Processadores AMD
Phenom X3 e X4

Processadores AMD
Phenom II X3 e X4
Cache L3 compartilhado (ou 6 MB ou 4MB) 512K de cache L2 por ncleo Modelos que suportam DDR2 e modelos que suportam DDR3 Um link de 16 bits com at 4000MT/s. At 8,0 GB/s HyperTransport I/O de largura de banda; At 16 GB / s em modo HyperTransport Generation 3.0 Instrues SSE4 Fabricao em 45 nm

Arquitetura multicore

Questionrio
H alguma relao entre as antigas arquiteturas de processadores e as novas? Qual? O que melhor determina a escolha de um processador? possvel tentar prever algumas modificaes futuras nos processadores? Quais?

Referncias e sites relacionados

MORIMOTO, C. E. Hardware, o Guia Definitivo. So Paulo: GDH Press e Sul Editores, 2007. TANENBAUM, A. S. Organizao Estruturada de Computadores. So Paulo: Prentice-Hall, 2006. TORRES, G. Hardware Curso Completo. 4 ed. So Paulo: Axcel Books, 2002. Intel Corporation. Disponvel em http://suporte.intel.com Advanced Micro Devices, Inc. Disponvel em http://www.amd.com