Sunteți pe pagina 1din 0

I.E.S.

JUAN DE LA CIERVA
CICLO FORMATIVO DE GRADO SUPERIOR
DESARROLLO DE PRODUCTOS ELECTRNICOS
LGICA DIGITAL Y MICROPROGRAMABLE
1 DICIEMBRE 2000


Lgica Digital y Microprodramable Curso 1999-2000 1
Nombre:. N de Matricula:..


1. Demostrar mediante los postulados del lgebra de Boole que es cierta la
igualdad:

b a b a b b a a = ) . ( . ) . (

(1 puntos)

2. Demostrar mediante los postulados del lgebra de Boole que es cierta la
igualdad:
c b a c a c b a . . . f + = + =
(1 puntos)


3. Expresar el nmero decimal 760,25 en los siguientes cdigos: Binario Natural,
BCD y hexadecimal.
(1 puntos)


4. Disear con puertas lgicas un codificador de prioridad de 4 entradas activas a
nivel bajo, sus salidas correspondientes en binario natural activas a nivel alto y
una salida que indique que no hay ninguna entrada activa.

(2 puntos)
5. Utilizando un C.I. del tipo 74155, implementar un decodificador de 4 a 8 lneas
(2 puntos)

6. En el circuito de la figura que se entrega en la hoja adjunta, obtener:
La tabla de verdad de la Funcin F1 ordenando las variables en el orden
d,c,b,a ,siendo la d la de mayor peso
La tabla de verdad de la Funcin F2 ordenando las variables en el orden
d,c,b,a ,siendo la d la de mayor peso
La tabla de verdad de la Funcin F3 ordenando las variables en el orden z,
y, x ,siendo la z la de mayor peso
La tabla de verdad de la Funcin F4
Implementar la funcin F3 con un multiplexor del tipo 74153 y una puerta
inversora.
Implementar la funcin F2 con puertas lgicas
Implementar la Funcin F1 con un decodificador de 4 a 16 lneas del tipo
74154




I.E.S. JUAN DE LA CIERVA
CICLO FORMATIVO DE GRADO SUPERIOR
DESARROLLO DE PRODUCTOS ELECTRNICOS
LGICA DIGITAL Y MICROPROGRAMABLE
1 DICIEMBRE 2000


Lgica Digital y Microprodramable Curso 1999-2000 2








7. Disear un circuito,. utilizando circuitos MSI, que acepte como entrada dos
palabras de 4 bits A y B, entregando a su salida otra palabra Z tambin de 4 bits, de tal
forma que si
A < B entonces Z = B
A > B entonces Z = A
(2 puntos)

8. Sintetizar un visualizador de cuatro dgitos decimales, realizado con displays de
siete segmentos en nodo comn y decodificador de BCD a 7 segmentos del tipo 7447. El
visualizador deber cumplir las siguientes normas:
Si el nmero decimal a representar es menor de 1.000, no debern encenderse los
ceros no significativos de la izquierda.
El cero decimal se representar por un solo 0 en la posicin de menor peso.
(2 puntos)
9. Analizar el circuito de la figura 1, obteniendo su tabla de verdad escribiendo
ordenadamente de izquierda a derecha los distintos valores que toman las variables a, b y c.
Seguidamente utilizando un multiplexor del tipo 74153 y puertas lgicas realiza un circuito
que cumpla la tabla de verdad del circuito.



1
Tabla de funcionamiento del
decodificador de 4 a 10 lneas 7442
ANSI-IEEE 91-1984
15
A
14
B
13
C
12
D
2
3
2
3
4
3
4
5
4
5
6
5
6
7
6
7
9
7
8
10
8
9
11
9
0
1
0
1
2
1
BCD/DEC
1
2
4
8
Tabla de funcionamiento del multiplexor
74151
MUX
EN
7
0
11
A
10
B
2
9
C
0
4
D0
1
3
D1
2
2
D2
3
1
D3
4
15
D4
5
14
D5
6
13
D6
7
12
D7
0
7
G
W
6
Y
5
G
ANSI-IEEE 911984
7 6 5 4 3 2 1 0
D C B A D C B A D C B A D C B A D C B A D C B A D C B A D C B A Y + + + + + + + =
2
Tabla de funcionamiento del
multiplexor 74153
G
0
3
0
14
A
1
2
B
EN
1
15
1Y 7
0
6
1C0
1
5
1C1
2
4
1C2
3
3
1C3
10
2C0
11
2C1
12
2C2
13
2C3
2Y
9
1G
2G
MUX
Decodificador de 4 a 16 lneas EL 74154
&
21
22
20
74154
10
9
8
7
6
5
4
1
2
3
9
8
7
6
5
4
3
0
1
2
1
2
4
8
BIN/DEC
ANSI-IEEE 91-1984
10
11
12
13
14
15
11
13
14
15
16
17
A0
A1
A2
A3
G1
G2
23
H H
H L
L H
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
L L
__ __
1G 2G
H H H H H H H H H H H H H H H H
H H H H H H H H H H H H H H H H
H H H H H H H H H H H H H H H H
L H H H H H H H H H H H H H H H
H L H H H H H H H H H H H H H H
H H L H H H H H H H H H H H H H
H H H L H H H H H H H H H H H H
H H H H L H H H H H H H H H H H
H H H H H L H H H H H H H H H H
H H H H H H L H H H H H H H H H
H H H H H H H L H H H H H H H H
H H H H H H H H L H H H H H H H
H H H H H H H H H L H H H H H H
H H H H H H H H H H L H H H H H
H H H H H H H H H H H L H H H H
H H H H H H H H H H H H L H H H
H H H H H H H H H H H H H L H H
H H H H H H H H H H H H H H L H
H H H H H H H H H H H H H H H L
X X X X
X X X X
X X X X
L L L L
L L L H
L L H L
L L H H
L H L L
L H L H
L H H L
L H H H
H L L L
H L L H
H L H L
H L H H
H H L L
H H L H
H H H L
H H H H
Salidas
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Ent. binarias
A3 A2 A1 A0
3
Doble decodificador de 2 a 4 lneas
74155
Tabla de funcionamiento
ANSI-IEEE 91-1984
X/Y
1
1C
1Y0
7
1Y1
6
1Y2
5
1Y3
4
0
1
2
3
2Y0
9
2Y1
10
2Y2
11
2Y3
12
0
1
2
3
2
1
13
A
2
3
B
14
15
&
&
EN
EN
1G
2G
2C

S-ar putea să vă placă și