Phase Locked-Loop (PLL): Fundamento y aplicaciones

R. Pindado Universitat Politcnica de Catalunya Departament dEnginyeria Electrnica

E.U.E.T.I.T. c/Coln,1 08222 Terrassa. E-mail: pindado@eel.upc.es
Resumen: La presente ponencia introduce la terminologa de los circuitos de bucle de enganche de fase (Phase Locked-Loop: PLL) analgico. Presenta el clculo de los mrgenes de frecuencia entre los que se produce la sintona de un PLL y examina el comportamiento del mismo dentro y fuera de sintona. El trabajo finaliza con una exposicin de algunas de las principales aplicaciones de los circuitos PLL. .

1. Introduccin El circuito PLL es un sistema realimentado cuyo objetivo principal consiste en la generacin de una seal de salida con amplitud fija y frecuencia coincidente con la de entrada, dentro de un margen determinado. Comprende tres etapas fundamentales, vase figura 1: Comparador de fase (CF). Suministra una salida que depende del valor absoluto del desfase entre las seales de salida y de entrada. En algunos casos, esta etapa est constituida por un multiplicador. Filtro pasa-bajo (PL). Destinado a la transmisin de la componente de baja frecuencia de la salida de la etapa anterior. Oscilador controlado por tensin (VCO). Genera la tensin de salida, con frecuencia dependiente de la tensin de salida del filtro PL.
vi
ViM sen(i t+i )

v d = K m ViM VoM sen ( i t + i ) sen( o t + o ) = = K d [cos( o t - i t + o - i ) - cos( o t + i t + o + i )]

(1)

con, Kd = Km ViM V oM 2 i = 2f i o = 2f o (1a)

siendo Kd la ganancia de conversin del CF (Phase comparator-conversion gain). La seal de salida comprende dos componentes con pulsaciones o-i y o+i. Cuando el PLL est fuera de sintona (oi y |o-i|>>1) ambas se sitan en la banda atenuada del filtro, la tensin de salida de ste es prcticamente nula y la pulsacin de la seal de salida se fija en co. Por el contrario, si el PLL est sintonizado (o=i) una de las dos componentes anteriores es continua, es tambin el valor medio de tensin de salida del filtro (Vfm) y, a travs del VCO modifica la frecuencia de la seal de salida2. Como Vfm depende del desfase o-i, la realimentacin impone que, en rgimen permanente las seales de salida y entrada tengan un desfase dependiente de la desviacin de frecuencia o-co. 2. Mrgenes de captura y de enganche 2.1.Margen de enganche. Partiendo del supuesto de que el bucle est sintonizado la salida del multiplicador es v d = K d [cos( o - i ) - cos(2 o t + o + i )] (2)

CF

vd

PL

vf

VCO

vo
VoM sen(ot+o)

Fig.1. Diagrama de bloques de un circuito PLL

Cuando el PLL est fuera de sintona, a frecuencia de seal de entrada muy alta o bien muy baja, la tensin de salida adopta la pulsacin central (co)1. Existe una banda de frecuencias (L margen de enganche, lock range) entre las que el PLL est en sintona, caracterizada por i=0, y otra entre las que el circuito es capaz de sintonizar (C margen de captura, capture range). El margen de captura es siempre inferior al de enganche y ambos estn centrados respecto a la pulsacin central [1], ver figura 2.

Tensin que comprende dos componentes: una continua y otra con frecuencia doble a la de entrada. Admitiendo que esta ltima resulte suficientemente atenuada por el filtro, la tensin de salida y la pulsacin de oscilacin del VCO son, respectivamente: v d K d cos( e ) o co + K v cos( e )
2

Fig.2. Mrgenes de captura y de enganche

(3a) (3b)

En todo el estudio se admitir que CF es un multiplicador; entonces su tensin de salida es,

1

fco: Frecuencia natural o de libre oscilacin (Free-running frequency)

El VCO verifica la relacin o= co +K0vf siendo K0 su ganancia de conversin (VCO conversin gain)

60

en las que e = o - i es el desfase entre las seales de entrada y de salida y K v (igual a K0 Kd [2]) es la ganancia de lazo (loop gain). Mientras el bucle est sintonizado, la pulsacin de salida slo puede variar entre los siguientes lmites LS co + K v LI co K v (4)

1 i = co

4 2 K 2 Kv v + 1 1 co 2

(10)

Una nueva iteracin produce los resultados (11) y (12) que confirman la solucin. vf = Kd 4 2 K 2 v +1 +1 2 Kv 4 2 K 2 v +1 +1 2 co Kv (12) (11)

o lo que es anlogo, el PLL permanece sincronizado dentro del margen siguiente: L = LS - LI = 2K v f L = L 2 (5)

i = co

denominado margen de enganche (lock range). 2.2.Margen de captura. Como el proceso de captura sucede en un rgimen transitorio, la determinacin de los lmites entre los que se produce es tediosa, aunque puede recurrirse a procesos iterativos e introducir hiptesis simplificadoras. La captura implica que la componente de frecuencia fo-fi de salida del multiplicador, ver ecuaciones 1, se site en la banda pasante del filtro; por ello, su tensin de salida se puede aproximar segn las frmulas 6. Por otra parte, el PLL sintoniza a una frecuencia relativamente prxima a su valor natural. vf con: f = arc tg ( o - i ) (6a) Kd 1 + ( o - i ) 2 2 cos ( o t - i t + e - f ) (6)

Por tanto, las pulsaciones lmite de captura son CS = co + Kv CI = co Kv (13)

La captura o sintona del PLL se realiza dentro del margen siguiente: C = CS CI = 2 Kv f C = C 2 (14)

denominado margen de captura (capture range). Cuando el PLL est sintonizado, la ecuacin (6) degenera en la (15a), deducindose (15b). La variacin de la tensin de salida del filtro y de la desviacin de pulsacin con el desfase existente entre las seales de salida y entrada se representa en la figura 2. v f K d cos ( e ) o = co + K 0 v f = co + K v cos ( e ) (15a) (15b)

Supngase que se parte de una pulsacin de entrada muy alejada de la natural ( | i - co | 1 ) de manera que el PLL est fuera de sintona ( o co ) y que se vara progresivamente i acercndose hacia co. En el momento de la captura, en primera aproximacin y como mximo, el valor de tensin del filtro es: vf = Kd 1 + ( o - i ) 2 2 (7)

Por tanto, la pulsacin de la tensin de salida pasa a ser, o = co + o bien, i co = Kv 1 + ( co - i ) 2 2 (9)

Fig.2. Tensin de salida del filtro y desviacin de pulsacin en funcin del desfase cuando el PLL est en sintona.

Kv 1 + ( o - i ) 2 2

(8)

Haciendo uso de la aproximacin 2K v 1 se determinan las soluciones (10).

Dicha caracterstica de transferencia presenta una doble utilidad. Por una parte, determina el valor de la tensin de salida del filtro en funcin del desfase entre las seales de

61

entrada ya salida del PLL, ver figura 3 superior. Por otra parte, define el desfase entre ambas seales en funcin de la desviacin de frecuencia cuando el PLL est sintonizado, vase figura 3 inferior.
o - co Kv Kd vf

comparador de fase es continua y, por tanto, se encuentra dentro de la banda pasante del filtro. La componente AF, de frecuencia doble al valor de la entrada (tambin a la de salida) se sita en la banda atenuada. En consecuencia, la tensin de salida del filtro es prcticamente continua, con valor dependiente del desfase e. De acuerdo con las figuras 3, el valor absoluto del desfase e es {inferior, igual, superior} a 90 grados segn que la desviacin de frecuencia de la seal de salida con respecto a la de libre oscilacin sea {positiva, nula, negativa}. Por otra parte, el valor medio de tensin de salida del filtro ser {positivo, nulo, negativo}, si el valor absoluto del desfase e es {inferior, igual, superior} a 90 grados. Se consideran tres casos, correspondientes a sendos valores de frecuencia de la seal de entrada incluidos en el margen de captura. Las figuras 4 muestran algunas formas de onda obtenidas como resultados de simulacin3 durante los regmenes transitorio y permanente, a partir de condiciones iniciales nulas. La tabla 2 registra los valores del desfase entre las seales de entrada y de salida (e) as como el valor medio de la tensin de salida del filtro (Vfm) en los tres casos considerados, coincidentes con los obtenidos en la anterior figura 3.

o-

-K v o - co Kv

-Kd vf Kd

o-

fi (kHz) 1 0,95 1,05

e () 90 105,5 75,5

Vfm (mV) 0 -25 25

-K v

-Kd

Tabla 2. Resultados del PLL en sintona

Fig.3. Doble interpretacin de la caracterstica de transferencia. Superior: Tensin de salida del filtro en funcin del desfase. Inferior: Desfase en funcin de la desviacin de frecuencia.

3.2. El PLL fuera de sintona. Cuando el PLL est desintonizado, las dos componente AF y BF de salida del comparador de fase se sitan en la banda atenuada del filtro, por lo que el valor medio de su tensin de salida es nulo. Como consecuencia, la frecuencia de la seal de salida se ajusta a la de libre oscilacin y, por tanto, la frecuencia de salida es independiente de la de entrada. Tal proceso puede verse en las figuras 5, que muestran resultados anlogos a los del punto 2.1, correspondiendo a dos casos de frecuencia de la seal de entrada (500 y 1500Hz) exterior al margen de captura. 4. Algunas consideraciones El filtro pasa-bajo juega un doble papel en las prestaciones del PLL. Por una parte, atena las componentes de alta frecuencia en la salida del comparador de fase; por otra, provee de una cierta memoria al circuito que asegura el volver a capturar de la seal si el sistema sale de sintona a causa de un ruido transitorio, por ejemplo. Constituye, sin duda, uno de los principales problemas del diseo [2].

3. Sintona y desintona del PLL Para todos los resultados presentados en este apartado, se utiliza un PLL con los datos expuestos en la tabla 1. Amplitud de seales entrada y salida: ViM=VoM=5(V) Constante de tiempo del filtro =10(ms). Frecuencia de libre oscilacin: fCO=1000(Hz) Frecuencias lmite de captura: fCS=1056(Hz) fCI=944(Hz) Frecuencias lmite de enganche: fLS=1200(Hz) fLI=800(Hz)
Tabla 1. Datos utilizados para el PLL

Para la mejor comprensin de los resultados presentados, conviene recordar que el espectro en frecuencia de la tensin de salida del CF comprende dos componentes cuyas frecuencias corresponden a o-i y o+i, segn se expuso en (1). Componentes que, en adelante, sern abreviadas mediante BF y AF, respectivamente. 3.1. El PLL sintonizado. Como se explic en el apartado 1 de introduccin, si el PLL est en sintona, la componente BF de salida del

Simulacin realizada con TUTSIM v.6.0.

62

fi=1000 (Hz)
vi vo (V) 6 vi vo v f (mV) 60
v i vo (V) 6 vo vi v f (mV) 60

40
4 40

2 v 0 f v f

20

2 vf vf

20

-2

-20

-2

-20

-4

-40

-4

-40

-6 0 5 10 15 20 25

t (ms)

-60 30

-6 98 98,5 99 99,5

-60 100 t (ms)

fi=950 (Hz)
vi vo (V) 6 vi vo v f (mV) 60 vi vo (V) 6 vo vi v f (mV) 60

40

40

20

20

0 v -2 f v f

0 v

-20

-2

-20

-4

-40

-4

-40

-6 0 5 10 15 20 25 30 t (ms)

-60

-6 98 98,5 99 99,5

-60 100 t (ms)

fi=1050 (Hz)
vi vo (V) 6 vi vo v f (mV) 60
vi vo (V) 6 vo vi v f (mV) 60

4 v 2 f v f

40

4 v f

40

20

20

-2

-20

-2

-20

-4

-40

-4

-40

-6 0 5 10 15 20 25 30 t (ms)

-60

-6 98 98,5 99 99,5

-60 100 t (ms)

Fig.4. PLL en sintona. Tensiones de salida del filtro (vf), de entrada (vi) y salida (vo) del PLL en regmenes transitorio (izquierda) y permanente (derecha).

63

fi=500 (Hz)
vi vo (V) 6 vi vo v f (mV) 30 vi vo (V) 6 v f (mV) vi vo 30

20

20

2 v 0 f v f

10

10

0 v f

-2

-10

-2

-10

-4

-20

-4

-20

-6 0 5 10 t (ms) 15

-30

-6 97 98 99

t (ms)

-30 100

fi=1500 (Hz)
vi vo (V) 6 vi vo v f (mV) 30
vi vo (V) 6 vi vo v f (mV) 30

20

20

2 v 0 f

10

2 v f

10

-2

-10

-2

-10

-4

-20

-4

-20

-6 0 5 10

-30 15 t (ms)

-6 97 98 99

-30 100 t (ms)

Fig.5. PLL fuera de sintona. Tensiones de salida del filtro (vf), de entrada (vi) y salida (vo) del PLL en regmenes transitorio (izquierda) y permanente (derecha).

5. Algunas aplicaciones del PLL. A modo de ejemplo, se presentan algunas de las mltiples aplicaciones de los circuitos de enganche de fase. Aplicacin 1. Una de las aplicaciones principales del PLL es la deteccin y separacin de componentes del espectro de la seal de entrada contenidos en el margen de captura. Por ejemplo, la tensin de entrada en el caso de la figura 6 es cuadrada con 5(V) de amplitud y frecuencia de 140(Hz) y su sptimo armnico (980Hz y 910mV) cae dentro del margen de captura controlando la frecuencia de la seal de salida. En los casos que el PLL no suministre tensin de salida sinusoidal, triangular o cuadrada por ejemplo, el circuito puede entrar en sintona de una forma intempestiva o nodeseada. Este efecto se produce para frecuencias de entrada elevadas, al coincidir con algn armnico de la seal de salida.

vi (V) 6

vo

vi

vo

-2

-4

-6 80 85 90 95 t (ms) 100

Fig.6. Sintona del PLL con el sptimo armnico de una seal de entrada cuadrada de 140 (Hz).

Aplicacin 2. Constituye una aplicacin interesante del PLL el filtrado o reconstruccin de seales con altos niveles de ruido. Por ejemplo, en la figura 7 muestra la respuesta del circuito ante una seal de entrada de 1040 (Hz) altamente contaminada; puesto que la componente

64

fundamental es la nica situada dentro del margen de captura, se produce una sintona a su frecuencia.
v i vo (V) 8 6 4 2 0 -2 -4 -6 -8 96 vi vo

6. Conclusiones Se ha explicado el funcionamiento del circuito analgico en bucle de enganche de fase, obviando el alto grado matemtico que entraa [1-2]. Se han presentado numerosos resultados de simulacin, en condiciones de sintona y desintona, que avalan el conjunto de programas desarrollado en Tutsim. Finalmente, se ha expuesto una perspectiva del amplio conjunto de aplicaciones derivadas del empleo de los circuitos PLL.
Referencias [1]

97

98

99

100 t (ms)

Connelly J.A. Macromodeling with Spice. Prentice-Hall International. 1992. Pindado R. Electrnica analgica integrada. Introduccin al diseo mediante problemas. Marcombo. 1997. http://www.web-ee.com/primers/primer_bottom.htm. Artculos sobre PLL para receptores y transmisores de HF. http://www.radiolab.com.au Applied Radio Lbas. Software gratuito de diseo y simulacin. www.osicom.com/notes/ddstutor.html www.geocities.com/CapeCanaveral/5611/dds.html www.ti.com/sc/docs/apps/logic/. Texas Instruments. Ver digital_phase_locked_loops_plls_.html. Circuitos y notas de aplicacin. www.chipcenter.com/onlinetools/ ChipCenter Questlik. Notas de aplicacin interactivas. www.a-ten.com/alz/ecd.htm. Atlantis Enterprises. Amplia referencia bibliogrfica.

Fig.7. El PLL ante una seal de entrada sinusoidal contaminada de 1040 (Hz).

[2] [3]

Aplicacin 3. El fundamento de los sintetizadores de frecuencia reside en la realimentacin del circuito de un PLL mediante un divisor de frecuencia (relacin N), vase la figura 8. Con ello se consigue la sintona cumpliendo la relacin o = N i .
vi
ViM sen(i t+i )

[4] [5] [6] [7]

CF

vd

PL

vf

VCO

vo
VoM sen(ot+o)

Divisor de frecuencia por N

[8] [9]

Fig.8. Diagrama en bloques de un sintetizador de frecuencia

Aplicacin 4. El PLL ofrece un amplio espectro de aplicaciones en los campos de la desmodulacin FM y la multiplicacin, divisin y sntesis de frecuencia. Una aplicacin tpica es la modulacin FSK (Frequency Shift Keying) para la transmisin de datos mediante una portadora que es desplazada entre dos frecuencias preseleccionadas. El desplazamiento se consigue controlando el VCO mediante la seal binaria de datos a transmitir.

[10] http://www.analog.com/siteMap.html. Pgina de Analog Devices. Visitar PLL Frequency Synthesizers. [11] www.onsemi.com/pub/Collateral/MC14046B-D.PDF On Semiconductor Hoja Tcnica del circuito PLL MC 4046B.

65