UNIVERSIDAD ALBERT EINSTEN FACULTAD DE INGENIERIA DEPARTAMENTO DE ING.

ELCTRICA

CTEDRA: Electrnic Di!it l CATEDRTICO: ING. E"# r"$ Fer%&n CICLO: '()('*+

MANUAL TE,RICO) PRCTICO

Anti!#$ C#-c tl&n. L Li/ert ". 0#li$ ('*+

1

CONTENIDO:

*. INTRODUCCION A LA ELECTRONICA DIGITAL (. SISTEMAS NUMERICOS +. COMPUERTAS LOGICAS 1. E2PRESIONES BOOLEANAS 3. SISTEMAS COMBINACIONALES 4. SISTEMAS SECUENCIALES 5. APLICACI,N DE C6TOS. DIGITALES 7 GU8AS PRCTICAS )

INTRODUCCION A LA ELECTRONICA DIGITAL

La Electrnica Digital es la parte de la Electrnica que trabaja con variables discretas. Este hecho implica que un pequeo cambio en alguna de las variables del circuito (siempre que no cambie su valor discreto no producir! un cambio apreciable en el comportamiento del circuito. Es decir" el comportamiento del circuito no depende del valor e#acto de la seal. La Electrnica $nalgica es la parte de la Electrnica que trabaja con variables continuas de tal %orma que un pequeo cambio en alguna variable puede producir un gran cambio en el comportamiento del circuito. &or lo tanto" las variables ser!n n'meros reales. (n mismo circuito electrnico" dependiendo de la )ona de operacin que interese" tiene su operacin analgica * digital. &or ejemplo" en la %igura se muestra la %orma de operacin de un sistema electrnico t+pico. En esta %orma de operacin" podemos observar que en los e#tremos apenas e#iste un cambio en la seal de salida independientemente de la magnitud del cambio en la seal de entrada, estas son las )onas que le interesan a la rama digital de la Electrnica" *a que sin conocer el valor e#acto de la seal de entrada podemos dar un valor de salida. En cambio" la parte central se produce el caso contrario" es decir" para un pequeo cambio de la seal de entrada e#iste un gran cambio en la seal de salida, esta es la )ona donde se interesa la rama analgica de la Electrnica" *a que debemos conocer e#actamente el valor de la seal de entrada (su valor continuo para poder dar un valor a la seal de salida.

(na ve) llegados a este punto" nos preguntamos por qu- estudiar los circuitos digitales. La ra)n b!sica radica en el aumento de %iabilidad en el procesamiento * transmisin de la in%ormacin *a que una pequea degradacin de la seal no in%luir! en su valor (o en su in%luencia como entrada
3

en un circuito digital . $ este motivo se le pueden aadir otros m!s" como pueden ser/ se dispone de un soporte matem!tico adecuado" como son las !lgebras discretas, e#isten tecnolog+as de %abricacin adecuadas, contamos con una amplia distribucin comercial debido a su amplia aplicacin en m'ltiples campos" etc. Dentro de los circuitos digitales" e#iste una divisin en dos grandes grupos/ circuitos combinacionales * circuitos secuenciales. Los circuitos combinacionales se caracteri)an por el hecho de que las salidas 'nicamente dependen de la combinacin de entradas * no de la historia anterior del circuito, por lo tanto" no tienen memoria * el orden de la secuencia de entradas no es signi%icativo. Los circuitos secuenciales se caracteri)an por el hecho de que las salidas dependen de la historia anterior del circuito adem!s de la combinacin de entradas, por lo que estos circuitos s+ disponen de memoria * el orden de la secuencia de entradas s+ es signi%icativo.

ESTADOS LOGICOS Lo que com'nmente en lgica es %also o verdadero" en la lgica digital lo vemos representado mediante d+gitos utili)ando e#clusivamente los valores 0 * 1" n'meros que de por s+ no tienen un valor num-rico de tipo 1eal" sino m!s bien de tipo discreto" es decir " 0 * 1 representan distintos estados del objeto de estudio" determinado por cada persona a la hora de poder desarrollar un circuito digital. Los circuitos digitales %uncionan generalmente bajo tensiones de 2 voltios en corriente continua" 3eneralmente" el estado lgico 0 representa una ausencia de tensin" un nivel bajo, * el estado lgico 1 representa una e#istencia de tensin" un nivel alto. 4ediante la combinacin de estos valores es posible generar una serie de datos convertible a cualquier cdigo utili)ando la normativa aplicable en cada caso" es decir" est!n bien identi%icadas" ra)n por la cual a un determinado nivel de tensin se lo llama estado alto (5igh o (no lgico, * a otro" estado bajo (Lo6 o 7ero lgico" por lo que las seales el-ctricas con que trabaja un sistema digital son 08 * 28. Las seales digitales se regulan por las magnitudes o valores discretos" para nuestro trabajo" representados tales valores por dos niveles el cero * el uno. 7ada uno de estos valores recibe el nombre de 9:; (binar* digit . 7ada d+gito del n'mero binario" encendido o apagado" se conoce como /it. (na serie de varios bits en sucesin se conoce com'nmente como palabra binaria o simplemente palabra.

FAMILIAS 9 DIGITALES

SERIES

DE

DISPOSITIVOS

Las %unciones lgicas b!sicas se han manejado como niveles de voltaje con los cuales se de%ine tanto el cero (<'< como el uno (<*< " se har! un resumen breve sobre cmo se implementan algunas %unciones lgicas" usando para ello diagramas esquem!ticos elementales sin llevar a cabo un an!lisis t-cnico que involucre %rmulas en los cuales se hable de par!metros t-cnicos. &osiblemente la manera m!s sencilla de implementar %unciones lgicas sea mediante el uso de diodos" los cuales permiten el paso de la corriente el-ctrica en una sola direccin m!s no en la direccin contraria. Esta manera de construir %unciones lgicas es conocida de varias maneras tales como <Diode Logic<" <Diode=Diode Logic< o inclusive como <Diode=1esistor Logic<.
El %uncionamiento es/ si las entradas a los diodos D* * D( en las terminales 3 * . son <'< (cero voltaje aplicado en ellas entonces no llegar! voltaje alguno a la terminal 1. 7uando ambas entradas son <'< la salida ser! <'<. >i aplicamos un voltaje (un <*< a la terminal 3 * mantenemos la entrada a la terminal . en <'<" entonces la corriente el-ctrica podr! %luir directamente de la terminal 3 a la terminal 1 poniendo un <*< (el voltaje aplicado en la entrada del diodo D* en la salida. Esta corriente el-ctrica no puede %luir por el diodo D( aunque su entrada sea <'< porque el diodo solo es capa) de conducir corriente el-ctrica en la direccin indicada por la %lecha en su s+mbolo. >i la entrada en la terminal 3 es <*< * la entrada en la terminal . es <'<" la salida ser! <*<. Lo mismo ocurrir! cuando la entrada en la terminal 3 sea <'< * la entrada en la terminal . sea <*<. En pocas palabras" cuando cualquiera de las entradas es <*< la salida ser! tambi-n <*<. ? si ambas entradas son <*< la salida ser! <*<.

La principal desventaja de utili)ar 'nicamente diodos para implementar %unciones lgicas es que los diodos no proporcionan manera alguna de poder invertir un <*< lgico convirti-ndolo en un <'<" o viceversa. &or otro lado" como los diodos no proporcionan ampli%icacin alguna (en el sentido el-ctrico de la potencia de la seal digital" la seal se va deteriorando r!pidamente por las p-rdidas cumulativas de voltaje a trav-s de los diodos. @ue precisamente la invencin del transistor bipolar lo que abri el camino para la miniaturi)acin electrnica * la dram!tica reduccin de costos que permitieron la construccin de circuitos lgicos cada ve) m!s complejos a precios accesibles al consumidor general. En su esencia m!s b!sica el transistor" adem!s de su capacidad para poder
2

ampli%icar seales analgicas tales como seales de audio * video cu*os voltajes pueden tomar cualquier valor dentro de ciertos rangos" ten+a inherentemente la capacidad para poder actuar como un inversor lgico. En el siguiente diagrama esquem!tico" podemos ver que si aplicamos un voltaje Vin de B2 volts a la base del transistor" el transistor se <encender!< conduciendo corriente el-ctrica" * al hacer tal cosa el transistor se comportar! como un <corto circuito< con lo cual el voltaje V$#t entre sus otras dos terminales" el colector (la terminal superior * el emisor (la terminal in%erior ser! pr!cticamente de cero.
>i el interruptor el-ctrico a la i)quierda del circuito es bajado de modo tal que a la base del transistor *a no le llegue ning'n voltaje" entonces el transistor se comportar! como un circuito <abierto<" * el voltaje de salida V$#t ser! el mismo que ha* entre su colector * su emisor" o sea B2 volts. >i designamos al voltaje de B2 volts como un <*< lgico * al voltaje de cero volts como un <'< lgico" lo que tenemos en esencia es un circuito que con un <*< a la entrada nos produce un <'< a la salida" * con un <'< a la entrada nos produce un <*< a la salida.

7on la adicin de algunos cuantos componentes adicionales" podemos irle agregando al transistor b!sico m!s terminales de entrada con las cuales podemos construir otros bloques lgicos" adem!s de proporcionarle al diseo b!sico un %uncionamiento el-ctrico m!s estable que el que puede proporcionar el circuito anterior. ;ras la invencin del transistor * el circuito integrado se abri el camino a la miniaturi)acin de componentes electrnicos que promet+a reducir el espacio ocupado por cualquier aparato electrnico" el consumo de energ+a para poder tenerlo operando * el costo de los componentes para construir un equipo electrnico. Las %amilias lgicas de circuitos integrados en un principio %ueron identi%icadas casi todas ellas por tres letras como 1;L" ;;L" D;L" 4C>, o por cuatro letras como D7;L * 74C>" una costumbre que todav+a prevalece hasta nuestros d+as. $ continuacin tenemos un resumen de lo que ha* detr!s de estos acrnimos.

L!ic DTL :Di$"e)Tr n-i-t$r)L$!ic;. $qu+ el diseo b!sico est! centrali)ado en torno a un transistor bipolar en cu*a entrada se han aadido varios diodos" como lo muestra el siguiente diagrama esquem!tico/

La %orma en la que trabaja este circuito es la siguiente/ supngase que todas las tres entradas A" B * C est!n conectadas al nivel de voltaje alto (en este caso" Vcc " que identi%icaremos aqu+ de la manera usual como un <1< lgico. >iendo as+" habr! una seal de entrada en la base del transistor que ocasionar! que dicho transistor condu)ca corriente el-ctrica" lo cual har! que la salida del transistor caiga pr!cticamente al nivel de <0<. $hora bien" si cualquiera de las tres entradas A" B * C recibe una seal de <0<" o sea si cualquiera de los diodos a la entrada es <aterri)ado< a tierra el-ctrica con una seal de <cero<" el voltaje a la entrada de la base del transistor ser! pr!cticamente de cero" con lo cual el transistor no conducir! corriente el-ctrica alguna * por lo tanto el voltaje de salida del mismo ser! igual a Vcc o a <1<. Este comportamiento lo podemos resumir de la manera siguiente/ si cualquiera de las entradas A" B C toma un valor de <0<" la salida ser! <1<. Enicamente cuando todas las entradas tienen un valor de <0< podremos tener una salida de <0<.

L!ic DCTL :Direct)C$#<le" Tr n-i-t$r L$!ic; $ di%erencia del diseo D;L que requiere un diodo para implementar cada entrada" la lgica D7;L requiere del uso de un transistor para implementar cada entrada de la compuerta lgica" lo cual naturalmente aumenta el costo * la complejidad del circuito. El diagrama esquem!tico para el componente esencial de esta clase de lgica es el siguiente/
>upngase que ambas entradas A * B no est!n recibiendo voltaje alguno" estando ambas conectadas a <tierra el-ctrica< (que viene siendo el equivalente de una seal de <cero< . En tal caso" ninguno de los dos transistores estar! conduciendo corriente el-ctrica alguna" * la salida ser! igual al voltaje Vcc" o sea un <1< lgico. >i aplicamos un voltaje a cualquiera de los dos transistores (o sea una seal de <1< o a ambos" entonces la salida unida de ambos colectores caer! a un voltaje pr!cticamente de cero. &uesto de otra manera" si cualquiera de las dos entradas A *Fo B toma un valor de <uno<" la salida caer! a <cero<. >e requiere que ambas entradas sean <0< para que la salida sea <1<.

L!ic RTL :Re-i-t$r)Tr n-i-t$r)L$!ic; Esta clase de circuitos integrados %ue la primera que proporcion en el mercado componentes lgicos discretos a bajo costo con los cuales se empe)aron a implementar muchas %unciones lgicas b!sicas.
7uando las tres entradas est!n <aterri)adas a tierra< (el s+mbolo que aparece en la parte m!s in%erior del diagrama " lo cual equivale a un cero (0 lgico" los tres transistores permanecen desactivados" no conducen ninguna corriente" con lo cual a la salida de los mismos ser! igual al voltaje 8cc que equivale al uno (1 lgico. En otras palabras" cuando todas las entradas son (0 " la salida es (1 . &ero cuando una de las entradas A" B o C recibe un voltaje" un (1 " entonces el transistor al cual le llega la seal empie)a a conducir" con lo cual se desploma el voltaje de salida. En otras palabras" si cualquiera de las entradas tiene un valor de (1 " la salida caer! a (0 . La salida ser! (1 'nicamente cuando todas las entradas sean (0 .

L F %ili TTL :Tr n-i-t$r)Tr n-i-t$r)L$!ic;. $qu+ podemos hablar *a de toda una verdadera %amilia de circuitos lgicos basada en la tecnolog+a ;;L" la cual %ue creada por la compa+a ;e#as :nstruments (la misma compa+a que di el primer impulso %uerte al desarrollo de los circuitos con un nivel elevado de integracin . &or la %orma en la cual est! integrada la electrnica interna" el bloque %undamental de la %amilia ;;L se conclu*e al apreciar el diagrama esquem!tico del siguiente circuito ;;L de dos entradas/

El par de transistores mostrados en el lado derecho del diagrama esquem!tico en conjunto recibe el nombre de con%iguracin totems=pole" a semejan)a de los totems indios" * act'an como par inseparable para proporcionar la e%iciencia m!#ima de velocidad que es caracter+stica de la %amilia ;;L. 7omo puede apreciarse en el transistor de entrada" este es un transistor especial de dos colectores que requiere un proceso m!s cuidadoso de %abricacin. 7uando se ensambla un circuito de esta naturale)a a trav-s de componentes individuales discretos" es %recuente agregarle un diodo entre los dos transistores que %orman el conjunto totem=pole que a*uda a impedir que los transistores a la salida condu)can simult!neamente. El circuito integrado b!sico de esta %amilia es el D.00" tambi-n identi%icado en mucha literatura t-cnica como el >ID.00" aunque en realidad las siglas >I puestas al principio simplemente identi%ican de modo 'nico a la compa+a ;e#as :nstruments" el %abricante que di inicio a esta primera gran %amilia de circuitos integrados. El diagrama esquem!tico * el aspecto %+sico de este circuito integrado en su presentacin como paquete D:& (dual in=line pacJage se muestran a continuacin.

(n paso posterior en la evolucin de la %amilia ;;L %ue la implementacin en los circuitos integrados de la misma de diodos basados en el diodo >chottJ*" el cual es representado en los diagramas esquem!ticos con el siguiente s+mbolo/

Kste permiti incrementar de %orma considerable la rapide) con la cual los circuitos integrados pod+an llevar a cabo sus operaciones. La identi%icacin de un circuito integrado de la %amilia >chottJ* ;;L es la misma que la utili)ada por la %amilia ;;L" e#cepto que para denotar su ma*or velocidad se le agrega una <>< intermedia a la nomenclatura de cada componente de la %amilia. De este modo" el equivalente pin=por=pin del circuito integrado D.00 vendr+a siendo el circuito integrado D.>00" que a su ve) vendr+a siendo el bloque %undamental de esta %amilia. La nomenclatura se mantiene constante a trav-s de todos los componentes de esta %amilia. &or ejemplo" en el circuito integrado D.>32" los primeros dos d+gitos <D.< indican que es un circuito integrado correspondiente a la %amilia ;;L" los 'ltimos dos d+gitos <32< indican que se trata de un paquete que inclu*e cuatro compuertas C1 de dos entradas cada una" * la letra <>< intermedia indica que se trata de un circuito integrado de alta velocidad.

SISTEMAS NUMERICOS

El sistema decimal es un sistema en base 10. En una cantidad decimal cada d+gito tiene un peso asociado a una potencia de 10 seg'n la posicin que ocupe. $s+ pues" siguiendo la costumbre legada de los !rabes sarracenos" en la numeracin binaria" al igual que en la numeracin decimal en la cual con%orme se va contando hacia arriba las ci%ras de magnitud creciente correspondientes a las unidades" las decenas" las centenas" etc. se van escribiendo hacia la i)quierda" tambi-n en la numeracin base 2 se acostumbra escribir los n'meros binarios creciendo hacia la i)quierda" * al hacer esto el <bit< de menor magnitud que es puesto en el e#tremo derecho es conocido como el bit menos signi%icativo (en ingl-s/ Least >igni%icant 9it L>9 " mientras que el <bit< de ma*or magnitud es puesto en el e#tremo i)quierdo * es conocido como el bit m!s signi%icativo (en ingl-s/ 4ost >igni%icant 9it 4>9 . El sistema binario es el m!s utili)ado en los circuitos electrnicos digitales. E#isten otros dos sistemas" en las aplicaciones digitales, El he#adecimal * el octal. >u ventaja radica en la %acilidad que o%recen para representar de %orma reducida los n'meros binarios. El sistema binario es un sistema en base dos utili)ado por los computadores digitales * tiene slo dos valores lgicos posibles = <0 * 1< = para sus coe%icientes" los cuales se pueden representar %+sicamente de distintas maneras" como las siguientes/ ;ensiones alto * bajo. :nterruptor cerrado o abierto. 7orriente el-ctrica alta o baja.

En la %igura se muestra una tabla de conversin de un sistema a otro. (sando tablas como -sta es posible acortar la conversin de un n'mero en sistema binario a sistema decimal * viceversa. La tabla anterior de equivalencias puede ser representada usando potencias del n'mero dos (en donde por de%inicin una e#ponenciacin a la potencia cero es tomada como la unidad /

10

('=* (*=( ((=(>(=1 (+=(>(>(= ? (1 = (>(>(>( = *4 (3 = (>(>(>(>( = +(. etc

Ejemplo: 7onvertir a decimal el binario 101101 El 'ltimo n'mero de la derecha es el n'mero menos signi%icativo * el primero de la i)quierda el m!s signi%icativo" por lo que se lleva un orden de potencias como se muestra

1#22 B 0#2. B 1#23 B 1#22 B 0#21 B 1#20

En decimal se tiene/ 22 L 32, 2. L 1A, 23 L G, 22L., 21 L 2, 20 L 1 32 B 0 B G B . B 0 B1 L .210.

Si-te% @e> "eci% l El sistema he#adecimal es un sistema en base 1A * consta de 1A d+gitos di%erentes que son/ del 0 al H * luego de la letra A a la F" es decir 10 d+gitos num-ricos * seis caracteres al%ab-ticos. El sistema he#adecimal se usa como %orma simpli%icada de representacin de n'mero binario * debido a que 1A es una potencia" resulta mu* sencilla la conversin de los n'meros del sistema binario al he#adecimal * viceversa.

11

&ara convertir un n'mero he#adecimal en un n'mero binario se reempla)a cada s+mbolo he#adecimal por un grupo de cuatro bits. Ejemplo: El n'mero .@291A en binario equivale a

Si-te% Oct l El sistema octal es un sistema en base G * est! %orma por G d+gitos. En un n'mero octal" los pesos crecen de derecha a i)quierda en potencias de G. En la tabla se muestran valores de numeraciones. Cbserve que en octal los d+gitos G * H no se usan. La conversin de un n'mero octal en decimal se obtiene multiplicando cada d+gito por su peso * sumando los productos. Ejemplo: 7onvertir 1D22 a decimal G3 L 212, G2 L A. , G1 L G , G0 L 1 1#G3 B D#G2 B 2#G1 B 2#G0 (1 # 212 B (D # A. B (2 # G B (2 # 1 212B ..GB1AB2L HG1G

12

C"i!$ Deci% l Bin ri$ :BCD; El cdigo decimal binario (97D 9inar* 7ode Decimal es utili)ado para e#presar los di%erentes d+gitos decimales con un cdigo binario. &or consiguiente" el cdigo 97D tiene die) grupos de cdigo * resulta pr!ctico para convertir entre decimal * 97D. 7on un n'mero de . bits se pueden representar 2. combinaciones posibles" pero al emplear el cdigo 97D se inclu*en solamente 10 grupos de cdigo binario" en consecuencia las combinaciones 1010" 1011" 1100" 1101" 1110" 1111 no se utili)an. Ejemplo: 7onvertir a BCD el n'mero decimal 6498. 1eempla)ando por los valores de la tabla se obtiene" A.HG10 L (0110 0100 1001 1000 97D

CONVERSION ENTRE SISTEMAS C$nAer-in "e Deci% l Bin ri$ &ara la conversin de decimal a binario se emplean dos m-todos. El primero es divisiones sucesivas * el segundo es suma de potencias de 2. P$r DiAi-i$ne- S#ce-iA >e va dividiendo la cantidad decimal por 2" apuntando los residuos" hasta obtener un cociente cero. El 'ltimo residuo obtenido es el bit m!s signi%icativo (MSB * el primero es el bit menos signi%icativo (LSB .

13

Ejemplo: 7onvertir el n'mero 12310 a binario.

El resultado en binario de 12310 es 10011001

C$nAer-in "e Deci% l @e> "eci% l En la conversin de una magnitud decimal a he#adecimal se reali)an divisiones sucesivas por 1A hasta obtener un cociente de cero. Los residuos %orman el n'mero he#adecimal equivalente" siendo el 'ltimo residuo el d+gito m!s signi%icativo * el primero el menos signi%icativo. Ejemplo: 7onvertir el n'mero 1GAH10 a he#adecimal.

El resultado en he#adecimal de 1GAH10 es D.D1A.

C$nAer-in "e Bin ri$ Oct l El m-todo consiste en hacer grupos de 3 bits hacia la i)quierda * hacia la derecha del punto que indica las %racciones" hasta cubrir la totalidad del n'mero binario. Enseguida se convierte cada grupo de n'mero binario de 3 bits a su equivalente octal.

1.

Ejemplo: 7onvertir el n'mero 010101012 a octal.

C$nAer-in "e @e> "eci% l Deci% l En el sistema he#adecimal" cada d+gito tiene asociado un peso equivalente a una potencia de 1A" entonces se multiplica el valor decimal del d+gito correspondiente por el respectivo peso * reali)ar la suma de los productos. Ejemplo: 7onvertir el n'mero 31@1A a decimal. 3#1A2 B 1#1A1 B 12 # 1A0 (3#22A B (1#1A B(1#12 L DAG B 1A B 12 L DHH10 El resultado en decimal de 31@1A es DHH10.

COMPUERTAS LOGICAS

Dentro de la electrnica digital" e#iste un gran n'mero de problemas a resolver que se repiten normalmente. &or ejemplo" es mu* com'n que al disear un circuito electrnico necesitemos tener el valor opuesto al de un punto determinado" o que cuando un cierto n'mero de pulsadores est-n activados" una salida permane)ca apagada. ;odas estas situaciones pueden ser e#presadas mediante ceros * unos" * tratadas mediante circuitos digitales. Los elementos b!sicos de cualquier circuito digital son las compuertas lgicas. 5a* disponible una gran variedad de compuertas est!ndar" cada una con un comportamiento per%ectamente de%inido" * es posible combinarlas entre si para obtener %unciones nuevas. Desde el punto de vista pr!ctico" podemos considerar a cada compuerta como una caja negra" en la que se introducen valores digitales en sus entradas" * el valor del resultado aparece en la salida. >i bien al pensar en la electrnica digital es mu* com'n que asumamos que se trata de una tecnolog+a relativamente nueva" vale la pena recordar e#perimentos con rel-s e interruptores conectados en serie" paralelo u otras con%iguraciones para crear las primeras compuertas lgicas %uncionales.

12

En la actualidad" una compuerta es un conjunto de transistores dentro de un circuito integrado" que puede contener cientos de ellas. De hecho" un microprocesador no es m!s que un chip compuesto por millones de compuertas lgicas. T /l "e Ver" " 7ada compuerta tiene asociada una tabla de verdad" que e#presa en %orma de lista el estado de su salida para cada combinacin posible de estados en la(s entrada(s . Las compuertas trabajan con estados lgicos tanto en sus entradas como en sus salidas.

Debido a que e#isten compuertas lgicas con m!s de una entrada" la tabla de verdad se presenta acomoda a proporcionar la salida resultante para cada una de las posibles combinaciones de datos que puedan darse en las entradas" de esta %orma la tabla es mas grande cuantas mas entradas tenga la compuerta. ;ambi-n es notable que una tabla de verdad no es solamente para una compuerta espec+%ica sino que puede ser para un circuito %ormado por varias compuertas combin!ndose entre ellas" que proporcionan un resultando para combinacin de entradas. E><re-in B$$le n Las compuertas adem!s de tener un s+mbolo esquem!tico que las distingue posee una e#presin representativa para cada una de ellas" a dicha e#presin se le conoce como e#presin booleana * consiste en proporcionar una in%ormacin de la operacin que reali)a.

1A

>e acostumbra utili)ar las primeras letras del al%abeto para asignarlas a las entradas de una compuerta circuito digital * las 'ltimas letras del al%abeto para las salidas. C$%<#ert AND 7on dos o m!s entradas" esta compuerta reali)a la %uncin booleana de la multiplicacin. >u salida ser! un 1 cuando todas sus entradas tambi-n est-n en nivel alto. En cualquier otro caso" la salida ser! un 0. El operador $ID se lo asocia a la multiplicacin" de la misma %orma que al operador >: se lo asociaba a la igualdad. En e%ecto" el resultado de multiplicar entre si di%erentes valores binarios solo dar! como resultado 1 cuando todos ellos tambi-n sean 1" como se puede ver en su tabla de verdad. 4atem!ticamente se lo simboli)ar! con el signo #.

ML$9

C$%<#ert OR La %uncin booleana que reali)a la compuerta C1 es la asociada a la suma" * matem!ticamente la e#presamos como B. Esta compuerta presenta un estado alto en su salida cuando al menos una de sus entradas tambi-n esta en estado alto. En cualquier otro caso" cuando todas sus entradas son 0 la salida ser! 0. ;al como ocurre con otras compuertas" el n'mero de entradas puede ser ma*or a dos.

ML$B9

C$%<#ert NOT Esta compuerta presenta en su salida un valor que es el opuesto del que est! presente en su 'nica entrada. En e%ecto" su %uncin es la negacin" * el c+rculo en la salida signi%ica que proporciona el estado opuesto. >e utili)a cuando es necesario tener disponible un valor lgico opuesto a uno dado. La %igura muestra el s+mbolo utili)ado en los esquemas de circuitos para representar esta compuerta" * su tabla de verdad. $ menudo se le conoce como inversor.
1D

ML $

C$%<#ert E2OR La compuerta Cr e#clusiva reali)a la operacin lgica correspondiente a comparacin" es decir" una de las entradas deben estar en 1 * la otra en 0 para que la salida sea 1. En caso de que ambas entradas est-n al mismo nivel lgico la salida pasar! a 0. Itese que en la e#presin booleana el signo B est! rodeado por un circulo

ML$

C$%<#ert NAND 7ualquier compuerta lgica se puede negar" esto es" invertir el estado de su salida" simplemente agregando una compuerta IC; que realice esa tarea. Debido a que es una situacin mu* com'n" se %abrican compuertas que *a est!n negadas internamente. La compuerta I$ID es simplemente la negacin de la compuerta $ID vista anteriormente. Esto modi%ica su tabla de verdad" de hecho la invierte (se dice que la niega quedando que la salida solo ser! un 0 cuando todas sus entradas est-n en 1. El pequeo c+rculo en su salida es el que simboli)a la negacin. El numero de entradas debe ser como m+nimo de dos" pero no es raro encontrar I$ID de 3 o mas entradas.

ML$ 9

1G

C$%<#ert NOR (na compuerta Ior es la negacin de una compuerta Cr" obtenida agregando una etapa Iot en su salida. >i se observa su tabla de verdad" la salida de una compuerta Ior es 1 solamente cuando todas sus entradas son 0. La negacin se e#presa en los esquemas mediante un c+rculo en la salida. El n'mero de entradas tambi-n puede ser ma*or a dos.

ML$B9

C$%<#ert E2NOR (na compuerta E#nor (MIC1 no es m!s que una E#or con su salida negada" por lo que su salida estar! en estado alto solamente cuando sus entradas son iguales" es decir tengan el mismo nivel lgico * la salida estar! en estado bajo para cuando las entradas est-n a di%erente nivel lgico.

ML$

C$%<#ert 9ES 1eali)a la %uncin booleana de la igualdad. >u tabla de verdad es tambi-n sencilla/ la salida toma siempre el valor de la entrada. Esto signi%ica que si en su entrada ha* un nivel de tensin alto" tambi-n lo habr! en su salida, * si la entrada se encuentra en nivel bajo" su salida tambi-n estar! en ese estado. En electrnica" generalmente se utili)an compuertas ?es para aumentar el nivel lgico cuando *a esta d-bil" como si %ueran ampli%icadores (bu%%ers en ingles .

1H

ML$

C r cterB-tic - Gener le- "e l$- Circ#it$- Di!it leLas caracter+sticas de un circuito digital se usan con el %in de comparar las compuertas de las distintas %amilias lgicas. Estas se listan a continuacin/ Fan Out (Cargabilidad de salida): Es el m!#imo n'mero de cargas que pueden ser gobernadas en la salida de la compuerta sin alterar su operacin normal. Fan In (Cargabilidad de entrada): Es el m!#imo n'mero de entradas que puede tener una compuerta. ;ensin de (mbral/ (na curva de trans%erencia de una puerta lgica inversora se muestra en la %igura * se distinguen dos tensiones de umbral, la primera para el estado lgico cero (8u" 0 * la segunda para el estado lgico uno (8u" 1 . Los puntos de pendiente =1 representan estas tensiones de umbral. &or lo tanto" la tensin de umbral es la tensin en la que la compuerta comien)a a cambiar de estado lgico.

8sal" 0 m!# L 4!#ima tensin en la salida de una compuerta cuando su estado lgico es cero * con cargabilidad de salida m!#ima. 8sal" 1 m+n L 4+nima tensin a la salida de una compuerta cuando su estado lgico es uno * con cargabilidad m!#ima posible. 8u" 0 L ;ensin de umbral del estado lgico de entrada cero. 8u" 1 L ;ensin de umbral del estado lgico de entrada uno.

En circuitos digitales es com'n conectar dos puertas de las mismas caracter+sticas" una enseguida de otra" tal como indica la %igura. &or consiguiente" la tensin m!#ima de entrada en estado cero 8E"0 m!#" es equivalente a la m!#ima tensin de salida en estado cero 8s"0 m!#. De igual %orma" la tensin m+nima de entrada en estado uno 8E"1 m+n es igual a la tensin m+nima de salida en estado uno 8s"1 m+n.
20

4argen de ruido/ Es el l+mite de tensin de ruido admisible a la entrada del elemento lgico" sin registrar cambios en el estado de la salida. E#isten dos m!rgenes de un ruido" uno para el estado lgico uno * otro para el estado lgico cero. Los m!rgenes de ruido se de%inen tomando como base la gra%ica" en la que se pueden observar/ Margen de ruido en estado cero a la entrada: Es la di%erencia entre 8u" 0 * 8E"0 m!#. 40 L 8u" 0 = 8E"0 m!# L 8u" 0 = 8s"0 m!# Margen de ruido en estado uno a la entrada: Es la di%erencia entre 8E"1 m+n * 8u" 1. 41 L 8E"1 m+n = 8u" 1 L 8s"1 m+n = 8u" 1 ;iempo de programacin medio (tpd / Es el tiempo de retardo promedio en la transicin de una seal de la entrada a la salida en los casos que esta pasa del estado 1 a 0 * viceversa. &otencia disipada/ Es la potencia consumida por la compuerta. La disipacin de potencia en %uncin de la %recuencia de una compuerta TTL es constante dentro del rango de operacin. NiAele- l!ic$- "e c$%<#ert -. En los circuitos ;;L" 8:L es la tensin de entrada v!lida para el rango 0 a 0.G 8 que representa un nivel lgico 0 (9$NC . El rango de tensin 8:5 representa la tensiones v!lidas de un 1 lgico entre 2 * 2 8($L;C . El rango de valores 0.G a 2 8 determina un %uncionamiento no predecible" por lo tanto estos valores no son permitidos.

21

C$nCi!#r ci$ne- "e S li" en l - C$%<#ert - TTL Las compuertas TTL tienes tres tipos de con%iguraciones de salida/ >alida de 7olector $bierto. >alida de &oste ;ot-mico. >alida de ;res Estados. 1 Compuerta con !alida de Colector "bierto La compuerta b!sica ;;L %ue una modi%icacin D;L. La %igura de la compuerta citada se muestra en la %igura $. La resistencia e#terna 1L debe conectarse para que la salida ponga el nivel alto" cuando el transistor O3 est! en corte. >i cualquiera de los niveles lgicos de entrada es cero" la juntura base=emisor en O1 se polari)a directamente. &or consiguiente" la tensin en la base O1 es igual a/ 0.2 8(;ensin de entrada B 0.D(8beO1 L 8bO1 L 0.H 8 El transistor O3 comien)a a conducir cuando la suma de las ca+das de tensin de 8bcO1" 8beO2 * 8beO3 sean superiores a 1.G 8. 7omo la tensin en 8bO1 es 0.H.8" el transistor O3 queda en estado de corte. &or lo tanto" s+ se conecta una resistencia al colector" la tensin de salida ser! un 1 lgico. >i todos los niveles lgicos de entrada son 1" los transistores O2 * O3 se saturan debido a que la tensin en la base de O1 es superior a la suma de las ca+das de tensin 8bcO1" 8beO2 * 8beO3. Entonces el estado de salida es igual a cero lgico (0 .

22

Figura " # Compuerta con !alida de Tipo Tot$mico (Totem %ole) Las compuertas se caracteri)an por tener una impedancia de salida determinada. Esta impedancia se compone de una resistencia m!s una capacitancia. La capacitancia se carga e#ponencialmente de bajo a alto seg'n la constante de tiempo 17" cuando el transistor de salida pasa de bajo a alto. >i se observa la %igura 9 la di%erencia entre una compuerta de colector abierto * una de tipo tot-mico radica en el transistor O. * el diodo D1.

Figura & La salida es baja cuando O2 * O3 se encuentran en saturacin como en la compuerta de colector abierto. La ecuacin siguiente e#presa el valor de la tensin en el colector de O2/ 0.D(8beO3 B 0.2 8(8ceO2 L 8cO2 L 0.H 8. 7omo @ L 8ceO3 L 0.2 8" el transistor O. est! en corte por/ 0.A 8(8beO. B 0.A 8(8D1 P 0.11 8(8cO2 8bO.

23

*a que 8cO2 L 8bO. . &or lo tanto O. est! en corte. El diodo se coloca para provocar una ca+da en el la)o * asegurar el corte de O. con O3 saturado. En una transicin de estado lgico 1 en la salida por causa de cambio en la entrada a 0" los transistores O2 * O3 se cortan. En este caso" la salida se mantiene un instante de tiempo baja debido a que el voltaje en el condensador no puede cambiar instant!neamente. En el momento que O2 entra en corte" O. conduce por el voltaje conectado a su base a trav-s de la resistencia de 1.A Q. El transistor O. se satura moment!neamente por la corriente e#igida por el condensador" increment!ndose el voltaje de acuerdo a una constante de tiempo 17. El proceso anterior es r!pido por la baja resistencia equivalente entre 130 Q" la resistencia de saturacin del transistor * la resistencia del diodo. &or consiguiente" la transicin de un valor lgico bajo a uno alto es m!s r!pida. En la medida de acumulacin de carga a la salida" el voltaje de salida la corriente por el transistor O. disminu*e" por lo que -ste pasa a la regin activa. Entonces" el voltaje de salida es/ @ L 2 = 0.A 8(8beO. = 0.A 8(8D1 L 3.A 8

' Compuerta con !alida de Tres Estados (Triestado) La compuerta de tres estados se presenta en las compuertas de tipo tot-mico que permiten la cone#in alambrada de las salidas para %ormar un bus com'n. Las compuertas de tres estados tienen los siguientes estados de salida/ (n estado de bajo nivel (0 . (n estado de alto nivel (1 . (n estado de alta impedancia o estado %lotante (R . En la %igura 7 se muestran los s+mbolos de las compuertas

Figura C La compuerta de tres estados %unciona normalmente con la entrada B1 en alto. La compuerta inversora de tres estados se activa en su %uncionamiento con la entrada B2 en bajo. 7uando la entrada 91 es baja" la salida es un circuito abierto con una impedancia alta" independiente del valor lgico en la entrada A1 (8er @igura 7.a . En el estado Z no e#iste posibilidad de circulacin de corriente en ning'n sentido. En la tabla se indican los valores de salida para estas dos compuertas.

2.

El circuito en estado Z se basa en bloquear los dos transistores de la salida ;otem= &ole a la ve) cuando se active la entrada de control. La %igura D" muestra el inversor ;;L 3=>tate. La entrada B2 en alto" hace que el transistor T5 se corte, por lo tanto la corriente base colector de T5 satura los transistores T6 * T7. El diodo D6 conduce * esto produce que los transistores de salida del circuito se corten" debido al potencial bajo en el emisor de T1 * el colector de T2. La conduccin de T1" bloquea a T2 * T4 no recibe corriente en la base" por lo que entra a estado de corte. De otro lado" el colector del transistor T2 queda a un potencial mu* pr#imo a masa" llevando a T3 a corte.

Figura D Si%/$l$!B E#r$<e

22

I%<le%ent cin "e circ#it$- "i!it le- %e"i nte c$%/in cin "e c$%<#ert -. 7ada compuerta tiene su %uncin individual" posee varias entradas * una salida" -sta salida proporciona un valor lgico de uno cero seg'n la particularidad operacional de cada compuerta" este dato puede conectarse enviarse a la entrada de otra u otras compuertas para ser procesado * depender! de la %uncin del elemento a cual se conecta el resultado de su salida * as+ sucesivamente se pueden conectar diversas cantidades de compuertas para %ormar un circuito digital. Cbserve el circuito de la %igura * su tabla de verdad

La compuerta que tiene la salida resultante M es una $nd" una entrada de la $nd est! conectada directamente con la variable $ * la otra entrada est! conectada con la salida de la compuerta Cr" esto signi%ica que el resultado de la %uncin Cr se enviar! a la entrada de la $nd. En las cuatro primeras combinaciones de la tabla de verdad cualquier entrada cero en una $nd produce una salida de cero" en este caso la variable $ se encuentra en cero" cuando -sta pasa a 1 le permite que la otra entrada decida la salida. En la quinta combinacin $ est! en 1 lo que signi%ica que la compuerta Cr decide en este caso la salida M" como las variables 9 * 7 est!n en cero la salida de la Cr env+a un cero a la entrada de la $nd dando como resultado una salida de cero. En la se#ta combinacin de la tabla 9 est! en 1 * 7 en 0" dando una salida en la Cr de 1" este resultado multiplicada por 1 que tiene la variable $ env+an la salida M de la $nd a 1. En las 'ltimas combinaciones la compuerta Cr proporciona un 1 a la salida * como la $nd tiene 1 en la entrada la salida M tiene un 1. De esta %orma se completa la tabla de verdad para circuito en particular. 7omplete la tabla de verdad para los dos ejemplos siguientes/

2A

2D

E2PRESIONES BOOLEANAS

E#iste una %orma sencilla * e%ica) de anali)ar el comportamiento de los circuitos lgicos conocida como el !lgebra 9oleana" en honor de su creador el matem!tico ingl-s 3eorge 9oole (1G12=1GA. . En rigor de verdad" cuando 3eorge 9oole cre el !lgebra 9oleana" no lo hi)o precisamente con circuitos lgicos digitales en mente" *a que en su -poca no slo no se hab+an inventado los circuitos integrados ni los transistores" ni siquiera e#ist+an los costosos bulbos electrnicos que posibilitaron el desarrollo de la radio. @ue un ingeniero de nuestros tiempos" 7laude >hannon (1H1A=2001 " a quien se le ocurri la idea de que los principios del !lgebra 9oleana que hab+a aprendido en sus estudios universitarios eran mu* similares a los de los circuitos el-ctricos que estaba estudiando. De hecho la hemos estado utili)ando desde que se introdujeron las tres %unciones lgicas b!sicas. Las %unciones C1" $ID * IC; son e#presiones tomadas directamente de la lgica simblica. Lo que haremos aqu+ es %ormali)ar estos conceptos usando s+mbolos para representar las palabras binarias. El !lgebra 9oleana consiste en utili)ar literales en lugar de combinaciones de <unos< * <ceros< para el an!lisis de los circuitos lgicos" es la teor+a matem!tica que se aplica en la lgica combinatoria. Las variables booleanas son s+mbolos utili)ados para representar magnitudes lgicas * pueden tener slo dos valores posibles/ 1 (valor alto 0 (valor bajo . Las operaciones boolenas son posibles a trav-s de los operadores binarios negacin" suma * multiplicacin" es decir que estos combinan dos o m!s variables para con%ormar %unciones lgicas. (na compuerta es un circuito 'til para reali)ar las operaciones anteriormente mencionadas.

OPERACIONES BOOLEANAS In(ersi)n o Negaci)n (Complemento) Esta operacin se indica con una barra sobre la variable o por medio de un apstro%e en el lado superior derecho de la variable" en este curso emplearemos esta 'ltima notacin. El apstro%e (S es un operador algebraico que invierte el valor de una variable" es decir" si denota la seal de entrada de un inversor" entonces ! representa el complemento de tal seal.
2G

Ejemplo: >+ " 0 entonces ! " 1. En la tabla se muestra el resultado de la inversin lgica.

!uma &ooleana La representacin matem!tica de una suma booleana de dos variables se hace por medio un signo m!s entre las dos variables. Ejemplo: La suma booleana de las variables $ * 9 se enuncia de la siguiente %orma/ M L $ B 9 La suma booleana es 1 si alguna de las variables lgicas de la suma es 1 * es 0 cuando todas las variables son 0. Esta operacin se asimila a la cone#in paralela de contactos. En circuitos digitales" el equivalente de la suma booleana es la operacin #$

M#lti<lic cin B$$le n La representacin matem!tica de una multiplicacin booleana de dos variables se hace por medio un signo punto (T entre las dos variables. La multiplicacin booleana de las variables A * B se enuncia de la siguiente %orma/ " A % B Ejemplo: La multiplicacin booleana es 1 si todas las variables lgicas son 1" pero si alguna es 0" el resultado es 0. En circuitos digitales" el equivalente de la multiplicacin booleana es la operacin A&D

2H

Pr$<ie" "e- "e l - O<er ci$ne- B$$le n Las operaciones booleanas est!n regidas por tres le*es similares a las del !lgebra convencional. Estas inclu*en las le*es conmutativas de la suma * la multiplicacin * la le* distributiva. A. LeDe- c$n%#t tiA - en "$- A ri /le1 *e+ conmutati(a de la suma, se enuncia como sigue/ ' ( " ( ' En aplicacin a los circuitos digitales" podr+amos decir que no importa el orden de cone#in de las entradas a una compuerta #$. # *e+ conmutati(a de la multiplicaci)n: %( " (% En aplicacin a los circuitos digitales" podr+amos decir que no importa el orden de cone#in de las entradas a una compuerta A&D. B. LeDe- -$ci tiA - en tre- A ri /le1 *e+ asociati(a de la adici)n, se escribe en %orma algebraica de la siguiente %orma/ A')B'C*")A'B*'C En la %igura se muestra la aplicacin de la propiedad a las compuertas #$"

# *e+ asociati(a de la multiplicaci)n: A %) B% C* " ) A%B *% C En la %igura se muestra la aplicacin de la propiedad a las compuertas A&D"

30

C. LeD "i-tri/#tiA < r tre- A ri /le-: En el !lgebra de 9oole" la multiplicacin lgica se distribu*e sobre la suma lgica/ A%) B ' C * " A%B ' A%C En la %igura se muestra la aplicacin de la propiedad a las compuertas A&D * #$"

Te$re% - B$$le n$Los teoremas booleanos son enunciados siempre verdaderos" lo que permite la manipulacin de e#presiones algebraicas" %acilitando el an!lisis s+ntesis de los circuitos digitales. Los teoremas booleanos son los siguientes/
1. M B 0 L M 2. MT1 L M 3. MTM L M .. M B M? L M 2. (M B? (M B ?S L M B MT?S B MT? L M A. M B 1 L 1 D. (MS SLM G. M B MS L 1 H. M BMST? L M B ? 10. MT? B MTR B ?TRS L MR B ?TRS 11. MT0 L 0 12. M B M L M 13. M.MSL 0 1.. MT? B MT?S L M

Demostraci)n de un teorema: %( ' %(! " (tili)ando la le* distributiva para tres variables $plicando el teorema 13 se tiene Dando como resultado %( ' %(!" Esta e#presin indica que la suma de dos productos cannicos ad*acentes" es decir que di%ieren en una sola de las variables" se reduce al producto de los dem!s t-rminos suprimi-ndose dicha variable.
31

%( ' %(!" %)('(!*

%( ' %(!" %1

E-E.CICIO 1: (sando los resultados anteriores" se puede anali)ar cualesquier circuito lgico *" mu* a menudo" simpli%icarlo. &or ejemplo" supngase que un circuito lgico tiene la siguiente salida/ $9 B 9 B 7 B 7D El primer paso es %actori)ar los t-rminos comunes como se muestra a continuacin/ ($ B 1 U 9 B 7 U (1 B D (sando el teorema" esta e#presin se reduce de inmediato a lo siguiente/ (1 U 9 B 7 U (1 9B7 >e ve claramente que es m!s %!cil * econmico construir el circuito usando esta 'ltima e#presin (slo se requiere un C1 de dos entradas que usando la e#presin original con la cual se requieren dos bloques $ID * un C1 de cuatro entradas.

E-E.CICIO #: En un circuito lgico tiene la siguiente salida/ ( $ B 9 U ($ B 9 &odemos remover los par-ntesis * simpli%icar esta e#presin llevando a cabo las multiplicaciones requeridas en %orma parecida a la %orma en la cual estamos acostumbrados en el !lgebra tradicional/ >alida L $ $ B $ 9 B 9 $ B 9 9 >eg'n los teoremas enunciados anteriormente/ $U$L0 9 U 9 L9

Entonces que la salida se reduce a/ >alida L $ 9 B $ 9 B 9 &odemos %actori)ar los primeros dos t-rminos como sigue/ ($ B $ U 9 B 9 (sando el teorema que nos dice que $ B $ L 1" la e#presin se simpli%ica a/

32

>alida L 9 B 9 &ero otro de los teoremas nos dice que cualquier variable lgica sumada a s+ misma nos produce la misma variable (este teorema aplica por igual a todas las variables" as+ se trate de variables invertidas " o sea el teorema/ $B$L$ Entonces la e#presin %inal se reduce simplemente a/ >alida L 9

Te$re% - "e DeM$r! n Los teoremas de De4organ demuestran la equivalencia entre las puertas I$ID * negativa = C1" * las puertas IC1 * negativa V $ID. A. El complemento de la suma de variables es igual al producto de los complementos de las variables. (M1 B M2 B.....B Mn S L M1S T M2S T ..... T MnS En el caso de dos variables se tiene" (M B ? S L MS T ?S El circuito equivalente a la ecuacin anterior se muestra en la %igura

Ejemplo 1: Cbtener una compuerta C1 utili)ando compuertas I$ID. ? L ($ B 9 L W($ B 9 SXS L ($ST9S S

33

B. El complemento del producto de variables es igual a la suma de los complementos de las variables. (M1 T M2 T.....T Mn S L M1S B M2S B .....B MnS En el caso de dos variables se tiene" (M T ? S L MS B ?S El circuito equivalente en dos variables a la ecuacin se muestra en la %igura

EEe%<l$ (: Cbtener una compuerta $ID utili)ando compuertas IC1. ? L $T9 L W($.9 SXS L ($SB9S S

EEercici$- "e <lic cin "e Si%<liCic cin "e E><re-i$ne- L!ic Ejemplo ': @ L $T9ST7 B $T9S7S @ L $T9ST(7 B 7S @ L $T9S Ejemplo /: @L ($SB9 T($B9S @ L $T$S B $ST9S B $T9 B 9T9S @ L $ST9S B $T9

3.

Ejemplo 0: @ L W($S B 7 T(9 B DS XS @ L ($S B 7 SB(9 B DS S @L $T7S B 9STD

Ejemplo 1: @ L (M B RS T(R B YT? S B (8TR B YTMS T(? B R S @ L (M B RS TWRST(YS B ?S X B W(8TR B YTMS T(?STRS X @ L (M B RS T(RSTYS B RST?S B 8T?STRTRS B YTMST?STRS @ L YSTMTRS B MT?STRS B RSTRSTYS B RSTRST?S B YTMST?STRS @ L YSTMTRS B MT?STRS B YSTRS B ?STRS B YTMST?STRS @ L YSTRST(1 B M B ?STRST(1 B M B YTMST?STRS @ L YSTRS B ?STRS B YTMST?STRS @ L YSTRS B ?STRST(1 B YTMS @ L RST(YS B ?S

Ejemplo 2: Encontrar la e#presin para el circuito de la %igura.

La e#presin de la compuerta IC1 situada a la i)quierda cu*as entradas son $ * 9 es ($B9 S. Esta es la primera entrada de la compuerta $ID situada a la derecha. La e#presin de la compuerta $ID cu*as entradas son ($B9 S * 7 es ($B9 ST7. La salida de la compuerta $ID es la primera entrada de la compuerta C1 del e#tremo derecho. &or lo tanto" la e#presin de esta compuerta C1 es W($B9 ST7XBD.

32

@$E "e EEercici$-. P rte I Ejercicio ": Encuentre la e#presin de salida del circuito * la tabla de verdad.

Ejercicio &: Encuentre la e#presin de salida del circuito.

Ejercicio C: Encuentre la e#presin de salida del circuito * la tabla de verdad

3A

Ejercicio D: Encuentre la e#presin de salida del circuito.

.espuestas: Ejercicio ":

Ejercicio &:
ABFCD

3D

Ejercicio C:

Ejercicio D:

3G

@$E "e EEercici$-. P rte II >impli%icar/

.espuestas:

3H

Re<re-ent cin <$r -#% "e <r$"#ct$- D <r$"#ct$ "e -#% En la leccin anterior vimos las de%iniciones b!sicas para comprender los m-todos de s+ntesis de circuitos lgicos. En esta leccin se e#plicar!n los dos primeros de estos m-todos para sinteti)ar circuitos lgicos. 1 M$todo de !uma de %roductos (!D%) La suma de productos de una %uncin lgica es la suma de los mint-rminos correspondientes a las l+neas de la tabla de verdad para las que la %uncin produce una salida igual a 1. La %uncin obtenida es la suma de productos. Ejemplo: Cbtener la suma de productos para la %uncin lgica de la tabla

La %uncin puede ser e#presada con%ormando un t-rmino m+nimo por cada combinacin de variables que producen un 1 en la %uncin para luego obtener la suma de todos los t-rminos. La %uncin lgica para la tabla se determina e#presando las combinaciones 010+ 100+ 101 , 111 como A-%B%C-+ A%B-%C-+ A%B-%C * A%B%C. F1" > A+B+C) 2+4+5+7*" A-%B%C- ' A%B-%C- ' A%B-%C ' A%B%C. 7ada mint-rmino de la %uncin anterior representa una compuerta A&D de tres entradas * la implementacin de la %uncin es posible a trav-s de la aplicacin de la operacin #$ a las salidas de las cuatro compuertas A&D. &or tanto" el n'mero total de compuertas A&D depender! del total de mint-rminos de la e#presin. El circuito se muestra en la %igura. En una suma de productos se cumple la igualdad de la %uncin al valor lgico 1 si al menos uno de sus t-rminos productos es igual a 1.

.0

Ejercicio: $ partir de la tabla de verdad" use suma de productos para obtener la e#presin de salida * el circuito. En la tabla de verdad e#isten dos condiciones para las cuales la salida es 1. Estas son las siguientes/ 1. La primera se presenta cuando A es 9ajo(0 * B es $lto(1 . El resultado 1 de esta condicin se puede e#presar como el producto lgico/ A!%B 2. La segunda condicin se presenta cuando A es 1 * B es 0. Esta condicin ocasiona un resultado 1" si el producto lgico es/ A%B!

7omo cualquiera de estas 2 condiciones hace que la salida sea 1" entonces la %uncin lgica que los representa es la suma lgica de los productos anteriores/ F2" A!%B ' A%B! La representacin de la %uncin anterior con compuertas #$ * A&D se muestra en la %igura.

(. MGt$"$ "e <r$"#ct$ "e -#% - :PDS; El producto de sumas de una %uncin lgica es la multiplicacin de los ma#t-rminos correspondientes a las l+neas de la tabla de verdad para las que la %uncin produce una salida igual a 0. La %uncin obtenida es el producto de sumas.
.1

Ejemplo: Cbtener el producto de sumas para la %uncin lgica de la tabla

La %uncin puede ser e#presada con%ormando un t-rmino m!#imo para cada combinacin de variables que producen un 0 en la %uncin * luego obtener el producto de todos los t-rminos. La %uncin lgica para la tabla se determina e#presando las combinaciones 000+ 001+ 011 , 110 como )A'B'C*+)A'B'C-*+)A'B-'C-* , )A-'B'C*. La %uncin lgica es la siguiente/ F4" > A+B+C) 0+1+3+4*" )A'B'C*%)A'B'C-*%)A'B-'C-*%)A-'B'C*. 7ada ma#t-rminos de la %uncin anterior representa una compuerta #$ de tres entradas * la implementacin de la %uncin es posible a trav-s de la aplicacin de la operacin A&D a las salidas de las cuatro compuertas A&D. &or tanto" el n'mero total de compuertas A&D depender! del total de mint-rminos de la e#presin. El circuito se muestra en la %igura. (n producto de sumas es igual a 0 si al menos uno de los t-rminos suma es igual a 0.

.2

Ejemplo: Cbtener el producto de sumas para la %uncin lgica de la tabla 7onsidere el complemento de la %uncin de 9oole F5. Este puede obtenerse de la tabla %ormando un t-rmino m+nimo por cada combinacin que produce un cero * luego haciendo la suma de los t-rminos. El complemento de F5 se e#presa as+/ F5- " A-%B- ' A%B La e#presin F5 se obtiene la negar F5-. F5 " )F5-*- " )A-%B- ' A%B*- ")A-%B-*-%)A%B*- " /)A-*-')B-*-0%)A-'B-* " )A'B*%)A-'B-* >i cualquiera de los t-rminos del 1DS es cero" la %uncin es cero.

De los 2 m-todos anteriores" se pueden escoger algunos criterios para aplicar un m-todo u otro" siendo estos los siguientes/ >i en la 'ltima columna de la tabla de verdad" o sea en la columna que indica los resultados" s+ predominan los ceros es m!s conveniente utili)ar la suma de productos. >i en la columna que indica los resultados" predominan los unos" es m!s conveniente utili)ar el m-todo del producto de sumas.

MAPAS DE 6ARNAUG@. (n mapa de Qarnaugh es una representacin gr!%ica de una %uncin lgica a partir de una tabla de verdad. El n'mero de celdas del mapa es igual al n'mero de combinaciones que se pueden obtener con las variables de entrada. La simpli%icacin de e#presiones lgicas mediante el mapa de Qarnaugh utili)a un m-todo gr!%ico basado en la >uma de &roductos" se constru*e a partir de la tabla de verdad de la %uncin lgica" por medio de una matri) de G celdas" representa los ocho mint-rminos posibles que se pueden obtener con tres variables" en un arreglo de una matri) de 2#.. &or tanto" la primera %ila contiene el primer valor posible (<0< * la segunda %ila el valor (<1< .

.3

Las variables 2 * 3 se agrupan por columna * se distribu*en en las cuatro columnas de acuerdo a las combinaciones posibles para obtener los mint-rminos requeridos. >us valores son 00" 01" 10 * 11. &or ejemplo" la celda 22 corresponde al mint-rmino 2" ubicado en la %ila 0 * la columna 10. La unin de estos dos n'meros da el n'mero 010" cu*o equivalente es el t-rmino A!%B%C! el decimal 2. La caracter+stica de ordenamiento de un mapa de Qarnaugh radica en el cambio de un solo bit en los t-rminos de las celdas ad*acentes de %ilas * columnas. En la %igura" las entradas BC se colocan secuencialmente" cambiando cada ve) una sola variable" por eso resulta el orden/ 00" 01" 11 * 10.

El mapa se constru*e colocando un 1 en las celdas correspondientes a los mint-rminos presentes en la %uncin de salida. &or ejemplo" para el t-rmino F)1+1+0*" A%B%C! " 1 se situar+a un 1 en la celda 110. &ara los mint-rminos no presentes en la %uncin se pone un 0. &or ejemplo el t-rmino/ F)0+0+1*" A!%B-%C " 0" ser! una celda con valor 0 en la celda 001. Despu-s de situar los unos en el mapa" se procede con la agrupacin de 1s" la determinacin del t-rmino producto correspondiente a cada grupo * la suma de los t-rminos producto obtenidos. La determinacin del t-rmino producto se reali)a de acuerdo los siguientes criterios/ 1. (na celda representa un mint-rmino" dando como resultado un t-rmino de cuatro literales. 2. Dos celdas agrupadas pueden representar la asociacin de dos mint-rminos" dando como resultado un t-rmino de dos literales. 3. 7uatro celdas agrupadas pueden representar la asociacin de cuatro mint-rminos" dando como resultado un t-rmino de un literal. .. Ccho celdas agrupadas representan un valor de %uncin igual a 1.

..

Ejemplo: >ea la %uncin de la tabla de verdad" simpli%icarla por medio del m-todo del mapa. El mapa de Qarnaugh se con%igura de acuerdo a los mint-rminos iguales a 1 * las celdas se agrupan en un conjunto de 1" 2" ." G. El primer grupo se %orma con los mint-rminos 24+ 25+ 26 , 27 * el segundo grupo con los mint-rminos 23 , 27. Del primer grupo resulta el t-rmino A *a que para las cuatro columnas de la tabla e#isten transiciones entre las variables B * C. El segundo grupo da como resultado el t-rmino BC por el cambio e#istente en la variable A.

En total" la %uncin queda reducida a la e#presin/ F1 " A ' B%C

M < "e 6 rn #!H "e c# tr$ A ri /leLa construccin de un mapa de Qarnaugh de . variables es similar al de 3 variables. La di%erencia radica en el n'mero de variables de entrada. El mapa por medio de una matri) de 1A celdas" representa los 1A mint-rminos posibles (2. que se pueden obtener con cuatro variables de entrada" en un arreglo de . # .. La disposicin de celdas en el mapa se muestra en la %igura.

.2

&or ejemplo" la celda 29 corresponde al mint-rmino H" ubicado en la %ila 10 * la columna 01. La unin de estos dos n'meros da el n'mero 1001" cu*o equivalente es el t-rmino A%B!%C!%D el decimal H. La minimi)acin por medio de un mapa de . variables se puede e%ectuar con las celdas ad*acentes entre s+ * las celdas de los bordes que se pueden concatenar para reducir la e#presin. &or ejemplo" 213 * 215 son celdas ad*acentes as+ como 20" 28+ 22 , 210. El mapa se constru*e colocando un 1 en las celdas correspondientes a los mint-rminos presentes en la %uncin de salida. &or ejemplo" para el t-rmino F)1+1+0+0*" A%B%C!%D! " 1 se situar+a un 1 en la celda 1100. &ara los mint-rminos no presentes en la %uncin se pone un 0. &or ejemplo el t-rmino F)1+1+1+1*" A%B%C%D " 0" ser! una celda con valor 0 en la celda 1111. :gual que en el mapa de 3 variables" se procede con la agrupacin de 1s" la determinacin del t-rmino producto correspondiente a cada grupo * la suma de los t-rminos producto obtenidos. Las reglas para reducir t-rminos en un mapa de Qarnaugh de . variables son las siguientes/ 1. (na celda represe nta un mint-rmino" dando como resultado un t-rmino de cuatro literales. 2. Dos celdas agrupadas pueden representar la asociacin de dos mint-rminos" dando como resultado un t-rmino de tres literales.

.A

3. 7uatro celdas agrupadas pueden representar la asociacin de cuatro mint-rminos" dando como resultado un t-rmino de dos literales. .. Ccho celdas agrupadas pueden representar la asociacin de ocho mint-rminos" dando como resultado un t-rmino de un literal. 2. Diecis-is celdas agrupadas pueden representan un valor de %uncin igual a 1. Ejemplo: >impli%+quese la %uncin de F2" )21+ 23+ 28+ 210+ 212+ 214*

El primer grupo se %orma con los mint-rminos 21 , 23 , el segundo grupo se %orma con los mint-rminos 28+ 210 , 212+ 214. Del primer grupo resulta el t-rmino A!%B!%D *a que en la columna 1 no se presentan cambios para las variables A * B * se presenta transicin en la variable 7 en las columnas 2 * 3. El segundo grupo da como resultado el t-rmino A%D!. La ra)n radica en la simpli%icacin de la variable B en la tercera * cuarta %ila * en la variable C en la primera * cuarta columna. >umando los mint-rminos obtenidos se tiene la ecuacin simpli%icada/ F2 " A!%B!%D ' A%D! C$n"ici$ne- "e N$ I%<$rt 5asta el momento se ha asumido que la %uncin es igual a 0 en los casos donde la %uncin no es igual a 1. En algunas aplicaciones esta suposicin no es siempre verdadera *a que e#isten combinaciones de entrada que no se presentan. En un mapa de Qarnaugh estas combinaciones de entrada sirven de herramienta para simpli%icar la %uncin * su representacin se hace por medio de una M en la celda del mapa. >eg'n la agrupacin que convenga se asume un valor de 1 0 para la con el %in de obtener la e#presin m!s simple.

.D

Ejemplo: >impli%icar la %uncin de 9oole @2 L > (20+ 24+ 27+ 29 con condiciones de importa" &3 L > (21+ 25+ 211+ 214 . Los mint-rminos se marcan con un 1" las condiciones de no importa con una * las celdas restantes con 0. El mapa de Qarnaugh de la %uncin F5 se muestra en la %igura.

En suma de productos obtenemos" F5 " A!%C!%D! ' A-%B!%C! ' A!%B%C%D ' A%B-%D

SISTEMAS COMBINACIONALES

CODIFICADORES (n codi%icador tiene 2I o menos l+neas de entrada * 4 l+neas de salida. &or ejemplo" en una de las entradas se puede ingresar un d+gito decimal u octal * generarse un cdigo de salida en BCD o binario. La %uncin de los codi%icadores es inversa a la de los decodi%icadores. Los codi%icadores se utili)an tambi-n para codi%icar s+mbolos di%erentes * caracteres al%ab-ticos.

C$"iCic "$r Bin ri$ El codi%icador binario tiene 2I entradas * I salidas. >lo" una sola de las entradas puede estar activada.

.G

La salida suministra el valor binario correspondiente a la entrada activada. Este tipo de decodi%icador opera en %orma contraria a los decodi%icadores de 2 a ." 3 a G" estudiados antes. C$"iCic "$r "e ? + El codi%icador G a 3 tiene G entradas )30 a 37*" una para cada uno de los ocho d+gitos * 3 salidas que con%orman el n'mero binario equivalente )A0 a A2*. La %igura muestra el diagrama de bloques del decodi%icador * la tabla de verdad.

En la tabla de verdad" A0 tiene un 1 lgico para las columnas de entrada con sub+ndice impar. La salida A1 es 1 en las columnas 32+ 33+ 36 e 37 * la salida A2 es 1 en las columnas 34+ 35+ 36 e 37. Las e#presiones lgicas son las siguientes/ A0 " 31 ' 33 ' 35 ' 37 A1 " 32 ' 33 ' 36 ' 37 A2 " 34 ' 35 ' 36 ' 37 &or ejemplo" s+ est! activada la entrada 3" la salida es 011. El circuito se constru*e con compuertas #$ * se muestra en la %igura.

.H

C$"iCic "$r -in <ri$ri" " Los circuitos codi%icadores pueden ser diseados con prioridad o sin ella. En los codi%icadores sin prioridad con entradas activas altas" la activacin de m!s de una entrada simult!neamente con valor 1" genera un cdigo errneo en la salida" de acuerdo al n'mero de entradas e#citadas con el respectivo valor. La solucin de este conveniente se logra empleando codi%icadores de prioridad. C$"iCic "$r "e <ri$ri" " Los codi%icadores de prioridad seleccionan la entrada de ma*or prioridad cuando se presentan varias entradas activas simult!neamente. En la tabla se muestra la lgica de entrada * de salida de un codi%icador.

El codi%icador se encuentra comercialmente tal como se encuentra dispuesto en la %igura. La di%erencia radica en unas entradas de habilitacin adicionales que activan las entradas las salidas a unos valores prede%inidos.

20

C$"iCic "$r Deci% l 7 BCD El codi%icador decimal a BCD posee die) entradas" correspondientes cada una a un d+gito decimal * cuatro salidas en cdigo BCD )8421*. El diagrama de bloques de la %igura muestra la disposicin de entradas * salidas del decodi%icador.

En la tabla se encuentra el cdigo BCD correspondiente a cada d+gito decimal

El bit A3 es el m!s signi%icativo del cdigo BCD * es 1 para los decimales G H. La e#presin para este bit en %uncin de los d+gitos decimales se escribe/ A3 " 8'9 &or tanto las %unciones siguientes corresponden a/ A2 " 4'5'6'7 A1 " 2'3'6'7 A0 " 1'3'5'7'9.

21

$hora con%igurando el an!lisis en un circuito combinacional" se obtiene el siguiente circuito sin necesidad de una entrada para el bit 0.

DECODIFICADORES (n decodi%icador es un circuito lgico cu*a %uncin es indicar la presencia de cierto cdigo en sus l+neas de entrada con un nivel predeterminado a la salida. El procedimiento consiste en interpretar el cdigo de n l+neas de entrada con el %in de activar un m!#imo de 2I l+neas a la salida. >i el cdigo de entrada tiene combinaciones no usadas o de no importa" la salida tendr! menos de 2I salidas. La caracter+stica predominante en los decodi%icadores es un ma*or n'mero de salidas con respecto al n'mero de entradas. El diagrama de bloques se muestra en la %igura.

Dec$"iCic "$r "e ( 1 lBne - :( /it-; El Decodi%icador de 2 a . l+neas tiene 2 l+neas de entrada * . l+neas de salida. En la tabla de la %igura" las entradas del decodi%icador son 30 e 31 * representan un entero de 0 a 3 en cdigo decimal. 5 es la entrada de habilitacin * determina la activacin del circuito de acuerdo a su valor lgico (<1< circuito activo" <0< circuito no activo . >eg'n el valor binario presente en las 2 entradas se activa una de las . salidas al valor lgico 1. &or ejemplo" con el valor 1 en 30 * el valor 0 en 31 se activar! la salida (1.
22

En la %igura se muestra el circuito lgico del decodi%icador 2#..

Dec$"iCic "$r "e + ? lBne - :+ /it-; El decodi%icador de 3 a G l+neas activa una sola de las G l+neas de salida de acuerdo con el cdigo binario presente en las 3 l+neas de entrada. Las salidas son mutuamente e#clusivas *a que solamente una de las salidas es igual a 1 en cualquier momento. Las entradas del decodi%icador son 6+ ,+ 7 * las salidas van de ,0 a ,7 (activas bajas . La tabla de verdad del decodi%icador se muestra en la tabla.

7omo la tabla anterior tiene G salidas" por lo tanto ser+a necesario dibujar ocho mapas de Jarnaugh para simpli%icar cada una de las %unciones de salida. &or tanto procedimiento" se puede dibujar un solo mapa * reducir la %uncin para cada t-rmino por separado. La reduccin de cada t-rmino da como resultado la equivalencia entre cada mint-rmino de entrada * la salida correspondiente. &or ejemplo"

23

la entrada 110 activar! la salida (6. En el circuito el mint-rmino corresponder! a una compuerta $ID de tres entradas con las variables A%B%C! como entradas. De manera similar se constru*e el circuito para el resto de entradas. El circuito lgico del decodi%icador de 3 a G l+neas se representa en la %igura.

Dec$"iCic "$r "e 1 *4 lBne - :1 /it-; El decodi%icador de . a 1A l+neas activa una sola de las 1A l+neas de salida de acuerdo con el cdigo binario presente en las . l+neas de entrada. Las salidas son mutuamente e#clusivas *a que solamente una de las salidas es igual a 1 en cualquier momento. Las entradas son 8+ 6+ ,+ 7 * las salidas son ,0 a ,15 (activas bajas .

2.

La tabla muestra la tabla de verdad para el decodi%icador.

Dec$"iCic "$re- BCD 5 -e!%ent$El decodi%icador de 97D a siete segmentos es un circuito combinacional que permite un cdigo 97D en sus entradas * en sus salidas activa un displa* de D segmentos para indicar un d+gito decimal. El Di-<l D "e 5 Se!%ent$-. Est! %ormado por un conjunto de D leds conectados en un punto com'n en su salida. 7uando la salida es com'n en los !nodos" el displa* es llamado de !nodo com'n * s+ la salida es com'n en los c!todos" llamamos al displa* de c!todo com'n. En la %igura se muestran ambos tipos de dispositivos. En el displa* de c!todo com'n" una seal alta encender! el segmento e#citado por la seal. La alimentacin de cierta combinacin de leds" dar! una imagen visual de un d+gito de 0 a H.

22

Dec$"iCic "$r "e BCD Siete Se!%ent$-. El decodi%icador requiere de una entrada en cdigo decimal binario BCD * siete salidas conectadas a cada segmento del dis9la,. La %igura representa en un diagrama de bloques el decodi%icador de BCD a D segmentos con un displa* de c!todo com'n.

>uponiendo que el visuali)ador es un displa* de c!todo com'n" se obtiene una tabla cu*as entradas en cdigo BCD corresponden a A+ B+ C * D * unas salidas correspondientes a los leds que se encender+an en cada caso para indicar el d+gito decimal. La tabla muestra el caso de ejemplo.

2A

Los valores binarios 1010 a 1111 en BCD nunca se presentan" entonces las salidas se tratan como condiciones de no importa. La simpli%icacin de la in%ormacin contenida en la tabla requiere de siete tablas de verdad" que se pueden separar para cada segmento. &or consiguiente" un 1 en la columna indica la activacin del segmento * varios de estos segmentos activados indican visualmente el n'mero decimal requerido. >eg'n la in%ormacin de la tabla de verdad" se puede obtener la e#presin para cada segmento en suma de productos o producto de sumas seg'n la cantidad de unos * ceros presentes.

MULTIPLE2ORES. 4ultiple#ar es transmitir datos de una de n %uentes a la salida del circuito combinacional. (n multiple#or es un circuito combinacional que selecciona una de 4 l+neas de entrada * transmite su in%ormacin binaria a la salida. La seleccin de la entrada es controlada por un conjunto de l+neas de seleccin. La relacin de l+neas de entrada * l+neas de seleccin est! dada por la e#presin 2I" donde I corresponde al n'mero de l+neas de seleccin * 2I al n'mero de l+neas de entrada. M#lti<le>$r "e ( entr " El multiple#or se caracteri)a por tener dos l+neas de entrada" una l+nea de seleccin * una de salida. El s+mbolo lgico de un multiple#or de dos entradas se muestra en la %igura. En el multiple#or" las entradas son 30 e 31 * la seleccin viene dada por el valor de la entrada S. El valor de la salida ? depende de los valores lgicos ingresados en los cuadros de te#to para las variables 30" 31

2D

* S. &or ejemplo" s+ 30"0" 31"1 * S"0" entonces ("30"0. La tabla de verdad se muestra en la %igura con su respectivo circuito logico.

M#lti<le>$r "e 1 entr " -. El multiple#or de . entradas es un multiple#or de . l+neas a 1. La %igura muestra el diagrama de bloques del multiple#or. Las entradas son 30" 31" 32 e 33 * la seleccin viene dada por las entradas S0 * S1. El valor de la salida ( depende de los valores lgicos presentes en las entradas de datos * la seleccin.

La tabla de verdad se muestra en la %igura. &or ejemplo" s+ 30"1" 31"1" 32"0" 33"1 * S1"1" S0"0 entonces ("32"0.

2G

El problema consiste en de%inir un conjunto de e#presiones para construir el circuito lgico. La ecuacin en cada %ila" se obtiene a partir del dato de entrada * la entrada de seleccin de datos/ La salida es (" 30" s+ S1"0 * S0"0. Entonces ( " 30%S1!%S0!. La salida es (" 31" s+ S1"0 * S0"1. Entonces ( " 31%S1!%S0. La salida es (" 32" s+ S1"1 , S0"0. Entonces ( " 32%S1%S0!. La salida es (" 33" s+ S1"1 * S0"1. Entonces ( " 33%S1%S0. >umando lgicamente las ecuaciones anteriores/ ( " 30%S1!%S0! ' 31%S1!%S0 ' 32%S1%S0! ' 33%S1%S0 En consecuencia" el circuito asociado se implementa en la %igura.

;area. :mplementar el circuito de un multiple#or de G * 1A entradas

DEMULTIPLE2ORES. (n demultiple#or es un circuito combinacional que recibe in%ormacin en una sola l+nea * la transmite a una de 2I l+neas posibles de salida. La seleccin de una l+nea de salida espec+%ica se controla por medio de los valores de los bits de & l+neas de seleccin. La operacin es contraria al multiple#or. La %igura muestra el diagrama de bloques del demultiple#or.

2H

La %igura muestra un demultiple#or de 1 a . l+neas. Las l+neas de seleccin de datos activan una compuerta cada ve) * los datos de la entrada pueden pasar por la compuerta hasta la salida de datos determinada. La entrada de datos se encuentra en com'n a todas las $ID.

El decodi%icador puede %uncionar como un demultiple#or si la l+nea : se toma como l+nea de entrada de datos * las l+neas 30 e 31 como l+neas de seleccin. Cbserve que la variable de entrada E tiene un camino a todas las salidas" pero la in%ormacin de entrada se dirige solamente a una de las l+neas de salida de acuerdo al valor binario de las dos l+neas de seleccin :0 e :1. &or ejemplo si la seleccin de las l+neas 3031 " 10 la salida (2 tendr! el mismo valor que la entrada :" mientras que las otras salidas se mantienen en nivel bajo. El circuito se muestra en la %igura.

En consecuencia" como las operaciones decodi%icador * demultiple#or se obtienen del mismo circuito" un decodi%icador con una entrada de activacin se denomina de;odi<i;ador=de2>lti9le6or? siendo la entrada de activacin la que hace al circuito un demultiple#or. La tabla de verdad se muestra en la tabla.

A0

COMPARADORES Los circuitos comparadores son sistemas combinacionales que comparan la magnitud de dos n'meros binarios de 4 bits e indican cu!l de ellos es ma*or" menor o s+ e#iste igualdad entre ellos. E#isten varias con%iguraciones de circuitos de un nivel sencillo a uno m!s complejo para determinar relaciones de magnitud. C$%< r "$r "e M !nit#"e- "e #n Bit La comparacin de dos bits se puede reali)ar por medio de una compuerta C1 e#clusiva o una IC1 e#clusiva. La salida del circuito es 1 si sus dos bits de entrada son di%erentes * 0 si son iguales. La %igura muestra el circuito comparador de dos bits.

C$%< r "$r "e M !nit#"e- "e D$- BitLos n'meros A * B de dos bits en orden signi%icativo ascendente a descendente se ordenan de la siguiente %orma/

A1

A " A1%A0 B " B1%B0 En un comparador de dos bits se utili)an dos compuertas C1 V E#clusiva. El comparador se muestra en la %igura. Los bits m!s signi%icativos se comparan en la compuerta 1 * los dos menos signi%icativos en la compuerta 2. En el caso de n'meros iguales" los bits tambi-n son iguales" teniendo como salida en cada MC1 el valor 0. 7ada MC1 se invierte * la salida de la compuerta $ID tendr! un 1. En n'meros di%erentes" los bits ser!n di%erentes * la salida de cada MC1 ser! 1.

C$%< r "$r "e % !nit#"e- "e c# tr$ /itEn el diagrama se muestra un comparador de magnitud de cuatro bits. Las entradas son A * B * las salidas son las tres variables binarias A@B+ A"B , AAB. Escribiendo los coe%icientes de los n'meros A * B en orden signi%icativo de ascendente a descendente/ A " A3%A2%A1%A0 " Ai'3%Ai'2%Ai'1%Ai B " B3%B2%B1%B0 " Bi'3%Bi'2%Bi'1%Bi

>alida $L9. Los dos n'meros son iguales si todos los n'meros del mismo peso son iguales" es decir A3"B3" A2"B2" A1"B1 * A0"B0. La igualdad de los n'meros Ai * Bi se determina comparando los coe%icientes seg'n el valor 0 1 para los dos bits. En la comparacin se emplea la variable *i. Esta variable binaria es igual a 1 si los n'meros de entrada A * B son iguales" de lo contrario ser! igual a 0. &or consiguiente" la comparacin de dos bits en la posicin i de un n'mero" est! dada por/

A2

,i )Ai"Bi* " Ai%Bi ' Ai!%Bi! " )Ai Z Bi*&or ejemplo" s+ A3 L 1 * B3L 1, *3 ser! igual a *3 " A3%B3 ' A!3%B!3 " 1%1 ' 1%1 " 1 pero s+ A3 L 1 * B3L 0 , *3 " A3%B3 ' A!3%B!3 " 1%0 ' 0%1 " 0. La comparacin se reali)a para el resto de los coe%icientes Ai B Bi. El n'mero A ser! igual a B s+ se cumple la condicin *iL1 para todos los coe%icientes" es decir una operacin A&D/ )A"B* " ,3%,2%,1%,0 La variable binaria A"B es igual a 1 solamente si todos los pares de d+gitos de los n'meros son iguales. >alidas $[9 * $P9. La comparacin en este caso se comien)a desde el bit m!s signi%icativo. Los d+gitos se comparan uno a uno * si estos son iguales se prueba con el siguiente par de bits menos signi%icativos. La comparacin continua hasta que se encuentra un par de d+gitos desiguales. En la posicin donde se encuentre un uno en A * un 0 en B se puede a%irmar que A@B. &or el contrario+ s+ A es igual a 0 * B igual a 1 entonces AAB. La %uncin correspondiente a cada salida es/ )A[B* " A3%B3! ' ,3%A2%B2! ' ,3%,2%A1%B1! ' ,3%,2%,1%A0%B0! )APB* " A3!%B3 ' ,3%A2!%B2 ' ,3%,2%A1!%B1 ' ,3%,2%,1%A0!%B0 Ejemplo: 7omparar los n'meros binarios A " A3%A2%A1%A0 " 1001 , B " B3%B2%B1%B0 " 1011. El valor de las variables *i/ *3($3L93 L (1 T(1 B (0 T(0 L 1 , *2 ($2L92 L (0 T(0 B (1 T(1 L 1 , *1($1L91 L (0 T(1 B (1 T(0 L 0 , *0($0L90 L (1 T(1 B (1 T(0 L 1. Las ecuaciones son/ ($[9 L (1 T(0 B (1 T(0 T(1 B (1 T(1 T(0 T(0 B (1 T(1 T(0 T(1 T(0 L 0.($P9 L (0 T(1 B (1 T(1 T(0 B (1 T(1 T(1 T(1 B (1 T(1 T(0 T(0 T(1 L 1. El diagrama del comparador de cuatro bits se muestra en la %igura.

A3

SISTEMAS SECUENCIALES

LATC@S , CERRO0OS ELECTR,NICOS. Los cerrojos son dispositivos que tienen la capacidad de almacenar un bit de in%ormacin" as+ que estos solo pueden estar en dos estados (1 o 0 lgico . Los cerrojos son dispositivos asincrnicos" debido a que sus salidas cambian en %uncin de las entradas" de %orma directamente dependiente del estado de las entradas" en un instante de tiempo cualquiera. E#isten varios tipos de cerrojos * variaciones de estos que permiten reali)ar %unciones espec+%icas" dependiendo de la aplicacin. $ continuacin veremos algunos de ellos.

A.

L tcH S)R :Set)Re-et; Este ;erroCo se compone de dos compuertas &#$ (ver %igura . La operacin de este circuito puede entenderse mediante el an!lisis del estado de las terminales para los posibles valores de las entradas $ * S.

&ara entender el %uncionamiento de este dispositivo" anali)aremos los estados de las salidas para cada uno de los casos que se puedan presentar a las entradas de este circuito/ 1L0 * >L0/ $sumiendo que OL0" la salida de la compuerta 9 es 1" as+ que la entrada de la compuerta $ es tambi-n 1" que a su ve) obliga a que la salida de la compuerta $ sea 0" lo cual concuerda con la suposicin inicial del estado de la salida O. $hora suponiendo que OL1" la salida de la compuerta 9 es 0" al igual que la entrada de la compuerta $" conclu*endo que OL1. En estas condiciones se deduce que el estado previo de las salidas O * O\ no se ve alterado cuando 1L0 * >L0. 1L0 * >L1/ >uponiendo que OL0" entonces O\L1. Las entradas a la compuerta 9 son >L1 * OL0" luego la salida de esta compuerta es O\L0" entonces OL1. ;enga presente que las cone#iones cru)adas garanti)an que las salidas sean siempre complementarias. >i inicialmente se asume OL1" las entradas de la compuerta 9 son ahora >L1 * OL1" lo que implica que la salida de esta compuerta es O\L0 o OL1. >i se observan los resultados del an!lisis" siempre que 1L0 * >L1" la salida OL1" es decir" que esta combinacin de seales de entrada sirve para %ijar (set la salida de la terminal O al nivel lgico 1. 1L1 * >L0/ supongamos nuevamente que OL0" lo cual hace O\L1. Entonces las entradas de la compuerta $ son 1L1" O\L1" lo que ocasiona que la salida de esta sea OL0. Es decir" el circuito lgico conserva la salida en O restaurada (reset a 0. >i suponemos inicialmente OL1" o O\L0. Entonces las entradas de la compuerta $ se son 1L1 * O\L0" lo que origina que la entrada a la compuerta $ sea OL0. En este caso" dado que la salida en la terminal O estaba en 1 lgico" la accin de 1L1 * >L0 es restaurar (reset su valor a 0. En resumen" podemos decir que esta combinacin de seales de entrada sirve siempre para restaurar (reset la salida de la terminal O al nivel lgico de 0. >L1 * 1L1/ la aplicacin del an!lisis anterior muestra que en estas condiciones" ambas compuertas intentan generar un mismo nivel lgico" lo cual hace indeterminado el estado de las salidas. Lo que hace que la salida sea indeterminada" es lo que ocurre cuando se suprimen las entradas. >i se suprime > antes que 1" el cerrojo se restaura. >i 1 se suprime antes que >" el cerrojo se %ija. En consecuencia" en el cerrojo >=1 esta condicin de las entradas no se permite, sin embargo" como se e#plicar! m!s
A2

adelante" algunas modi%icaciones en este circuito pueden eliminar la ambig]edad. El %uncionamiento descrito de este circuito puede resumirse en los estados que se indican en la tabla.

El sub+ndice i signi%ica el i=-simo instante en el que se alimentan las entradas > * 1" donde Oi indica el i=-simo instante * OiB1 indica el siguiente estado de la salida despu-s de cambiar las entradas.

L tcH SI) RI Este cerrojo es otra versin del cerrojo SD$ * se compone de dos compuertas &A&D como se muestra en la %igura. >u %uncionamiento es similar al cerrojo SD$" * se puede hacer un an!lisis similar al que se hi)o anteriormente para llegar a los estados que se resumen en la tabla. Este cerrojo tambi-n se conoce con el nombre de cerrojo SD$ con entrada activa en bajo.

Cbserve el comportamiento de este cerrojo comparado con el anterior. Las salidas son similares" pero en este la indeterminacin ocurre cuando >L0 * 1L0" * no cuando >L1 * 1L1" como en el cerrojo >=1.

L tcH S)R c$n H /ilit cin Este tipo de cerrojo es una variacin del cerrojo >\=1\" con dos compuertas I$ID adicionales a las entradas" permite crear una nueva entrada" la cu!l act'a como habilitador (enable " para permitir que las entradas S * $" act'en sobre cerrojo.

AA

En la tabla se resumen los estados de las salidas de este cerrojo para las posibles entradas.

L tcH D c$n H /ilit cin Este tipo de cerrojo es similar al anterior" tiene una entrada habilitadora" pero adicionalmente tiene un inversor entre las terminales S * $" como se observa en la %igura.

La entrada D va directamente a la entrada > del cerrojo * su complemento a la entrada 1. Este cerrojo recibe su nombre por la habilidad que tiene para transmitir datos a otro cerrojo" o simplemente memori)arlos. $dem!s este cerrojo tiene una caracter+stica particular di%erente a los anteriores" que consiste en que en ning'n momento de presentan estados indeterminados a las salidas. La ra)n por la cual se elimina la indeterminacin es debido a la presencia del inversor. El circuito integrado ;;L D.L>D2 contiene cuatro cerrojos tipo D.

FLIP)FLOPS. $ di%erencia de los cerrojos los %lip=%lops son dispositivos sincrnicos * el estado de sus salidas es controlado en instantes de tiempo discretos por una seal de reloj. $l igual que los cerrojos los ha* de varios tipos * sus aplicaciones son diversas. Los %lip=%lops son dispositivos que responden una seal de reloj durante los cambios de 1 a 0 lgico o de 0 a 1 lgico" seg'n el tipo de %lip=%lop.

AD

Los @@ pueden tener varias entradas" dependiendo del tipo de las %unciones internas que realice" * tiene dos salidas/

Las salidas de los @lip=@lop slo pueden tener dos estados (binario * siempre tienen valores contrarios" como podemos ver en la siguiente tabla/

Las entradas de un @lip=@lop obligan a las salidas a conmutar hacia uno u otro estado o hacer <%lip %lop< (;-rmino anglosajn . El @@ tambi-n es conocido como/ <1egistro 9!sico< t-rmino utili)ado para la %orma m!s sencilla de un @@. <4ultivibrador 9iestable< t-rmino pocas veces utili)ado para describir a un @@. (n latch cerrojo b!sico tiene dos variables de entrada * responde de manera predecible a ellas" por lo que sus salidas est!n activas * esperando nuevos datos de entradas. ;odos los sistemas digitales tienen b!sicamente dos %ormas de operacin/ Operaci)n en modo "!3NC.ONO En este modo" las salidas cambian de manera autom!tica siguiendo las rdenes de las entradas. Operaci)n en modo !3NC.ONO En este modo" las salidas cambian siguiendo las rdenes de las entradas" pero slo cuando una seal de control" llamada 1ELCN (7LC7Q" 7LQ" 7& es aplicada al latch. La seal de reloj es una onda cuadrada o rectangular" los latch que %uncionan con esta seal" slo pueden cambiar cuando la seal de reloj hace una transicin" ;ambi-n llamados <%lancos<" por lo tanto" la seal de reloj slo puede hacer 2 transiciones (o @lancos / *a Transici)n con pendiente positi(a (T%%) o Flanco positi(o (F%) Es cuando la seal de reloj cambia del estado 9$NC al estado $L;C.
AG

*a Transici)n con pendiente negati(a (T%N) o Flanco Negati(o (FN) Es cuando la seal de reloj cambia del estado $L;C al estado 9$NC. Princi< le- c r cterB-tic - "e l$- FF -incr$niJ "$- <$r Rel$E. ;odos los @@ cuentan con una entrada sealada (1ELCN" 7LC7Q" 7LQ" 7& * un distintivo c+rculo para saber cmo debe ser la seal activa. Los que no tienen c+rculo" son sincroni)ados por una ;&&" los que cuentan con un c+rculo son sincroni)ados por una ;&I. ;odos los @@ cuentan con entradas de control" que determinan el cambio que van a tener las salidas" al igual que en los 1egistros b!sicos" pero estas entradas no pueden modi%icar las salidas arbitrariamente" slo podr!n hacerlo cuando el @@ reciba su transicin activa. 1esumiendo" Las entradas de control del @@ nos permiten saber cmo van a cambiar las salidas" pero slo la seal de 1eloj podr! hacer e%ectivo este cambio. Fli<)Fl$< S)R :Set)Re-et; Este dispositivo es similar al cerrojo SD$" la di%erencia radica en la inclusin de una seal de reloj" que act'a como seal de con%irmacin del paso de los datos hacia el circuito principal" el cual se encarga de memori)ar los datos. >u representacin en los sistemas digitales es la que se muestra en la %igura. Este tipo de %lip=%lop no es mu* comercial as+ que no se dar!n m!s detalles sobre este dispositivo. Es la %orma m!s b!sica de un @@ controlado por la seal de reloj. (La %alta del c+rculo en la entrada de 7LQ signi%ica que slo ser! activa en los ;&& (>lo se muestra la salida Iormal (O " *a que como dijimos" la

salida negada siempre es inversa

Fli<)Fl$< D :D t ; El %lip=%lop D es mu* similar al cerrojo D" * su di%erencia radica en que la seal habilitadora (enable es reempla)ada por el mecanismo del %lip=%lop maestroFesclavo" el cual actuali)a los datos cada ve) que la seal de reloj tiene una transicin de 0 a 1 o 1 a 0 dependiendo del tipo de %lip=%lop. La estructura del %lip=%lop D * su representacin simpli%icada se muestran en la %igura.

AH

(na de las aplicaciones de ma*or uso para este tipo de @@ es al de la trans%erencia de datos de %orma paralela" conectando varios @@ tipo <D< a M n'mero de bits" podemos hacer que la in%ormacin de todos los bits pase inmediatamente a la salida de cada @@ con slo un pulso de reloj. *a 4orma de operaci)n de este 4lip54lop es mu+ sencilla: 7uando DL0 * se presenta un cambio de 0 a 1 lgico en la entrada de reloj del %lip=%lop la salida OL0. 7uando DL1 * se presenta un cambio de 0 a 1 lgico en la entrada de reloj del %lip=%lop la salida OL1. En otras palabras" el dato en D se trans%iere * memori)a en O cada ve) que se presenta una transicin de 0 a 1 lgico en la seal de reloj (7LQ , esta condicin es transicin por %lanco positivo. La condicin complementaria a la anterior es cuando la transicin es de 1 a 0 lgico" en este caso es transicin por %lanco negativo. Este %lip=%lop se puede utili)ar para que la transicin se de por %lanco negativo" simplemente basta con poner a la entrada del reloj (CLE un inversor. Fli<)Fl$< D Pre-et)Cle r Este %lip=%lop es similar al %lip=%lop D" e#cepto que este tiene dos entradas asincrnicas activadas en bajo llamadas &reset * 7lear. Estas entradas como su nombre lo indican sirven respectivamente para poner en 1 * 0 la salida O del %lip=%lop independientemente de la seal de reloj. La con%iguracin de este %lip=%lop * su representacin abreviada se describen en la %igura. La gran parte de los 7ircuitos :ntegrados que contienen %lip=%lops vienen con entradas asincrnicas de iniciali)acin * borrado (&reset * 7lear " com'nmente representados con las abreviaturas &1E * 7L1.

D0

Fli<)Fl$< 0)6 Este %lip=%lop es una versin modi%icada del %lip=%lop D" * su aplicacin es mu* di%undida en el $n!lisis * Diseo de 7ircuitos >ecuenciales. El %uncionamiento de este dispositivo es similar al %lip=%lop >=1" e#cepto que en este no se presentan indeterminaciones cuando sus dos entradas se encuentran en 1 lgico" si no que el %lip=%lop entra en un modo de %uncionamiento llamado modo complemento" en el cual" la salida O cambia a su estado complementario despu-s de cada pulso de reloj.

1epresentacin del %lip=%lop N=Q

D1

Iote que las entradas N * Q controlan el estado de este %lip=%lop de la misma manera que en el %lip=%lop D. 7uando las entradas son NL1 * QL1 no generan un estado indeterminado a la salida" sino que hace

que la salida del %lip=%lop cambie a su estado complementario.

Fli<)Fl$< T :T$!!le; Este %lip=%lop recibe su nombre por la %uncin que reali)a (;oggle cambiando el estado de la salida por su complemento. Es una modi%icacin del %lip=%lop N=Q limit!ndolo a cumplir e#clusivamente esta %uncin" la cual se logra uniendo las terminales N * Q.

Entr " - -Bncr$n - en l$- FF. 7ada @@ tiene entradas que pueden cambiar el estado de las salidas de manera sincroni)ada con el pulso de reloj ( @@ s+ncronos pero e#isten tipos que poseen entradas as+ncronas" esto aade dos pines m!s de control al @@" conocidos como >E; * 1E>E; (Los cu!les pueden ser activos en el estado $L;C o 9$NC .

D2

Entonces se tiene @@ s+ncronos (;ipo <N = Q<" o tipo <D< con un par de entradas que no dependen en ning'n momento del pulso de 1eloj. 5aciendo una combinacin per%ecta de entradas que controlan las salidas de manera autom!tica ($s+ncronas o controladas por un pulso de reloj (>+ncronas . ;abla de verdad del @@ ;ipo <N = Q< con entradas $s+ncronas Las <M< signi%ican que no importa el estado actual de esa entrada. El @@ tiene una entrada de 1eloj que %unciona con ;&& Las entradas as+ncronas con activas $L;$>.

El %uncionamiento b!sico sigue siendo el mismo" pero las salidas ser!n %or)adas a $L;C o 9$NC" si se activan las entradas $s+ncronas correspondientes (>E;" 1E>E; sin importar el estado de las entradas <N = Q< o 7LQ. ;abla de verdad del @@ ;ipo <D< con entradas $s+ncronas

D3

El %uncionamiento b!sico sigue siendo el mismo" pero las salidas ser!n %or)adas a $L;C o 9$NC" si se activan las entradas $s+ncronas correspondientes (>E;" 1E>E; sin importar el estado de la entrada <D< o 7LQ.

CONTADORES DIGITALES Los contadores digitales o binarios en esencia son un grupo de %lip=%lops dispuestos de tal manera que sus salidas proporcionan una secuencia determinada como respuesta a los acontecimientos que ocurren a la entrada del reloj. Estos acontecimientos pueden ser por lo general pulsos de reloj (sincrnicos o acontecimientos aleatorios (asincrnicos alimentados como entradas por la terminal de reloj de los %lip=%lops. Los contadores se basan en este 'ltimo principio para generar secuencias binarias que cambian como respuesta a eventos. &ara con%ormar un contador de n bits solo basta tener n %lip=%lops" uno para cada bit de in%ormacin. C$nt "$r "e <r$< ! cin -cen"ente El %lip=%lop ;" tiene especial aplicacin en los contadores" debido a la habilidad que tienen para cambiar a su estado complementario" despu-s de un evento de reloj. La con%iguracin del circuito de la $nimacin A.1.1 corresponde a un contador ascendente de . bits disparado por %lanco negativo. Iote que todas las entradas del los %lip=%lops ; est!n en 1" con lo cual el estado de los %lip=%lops se complementa despu-s de cada cambio de 1 a 0 lgico a la entrada de reloj de cada uno de ellos. La ;abla muestra los estados de salida de este circuito.

D.

Cbserve la %orma en que opera este circuito. Los pulsos de reloj se aplican 'nicamente al <li9D<lo9 A" as+ que la salida de este <li9D<lo9 se complementar! cada ve) que ha*a una transicin negativa en la entrada de reloj. La salida del <li9D<lo9 A se aplica directamente a la entrada de reloj del <li9D<lo9 B" de tal %orma que la salida de este <li9D<lo9 se complementa cada ve) que su entrada de reloj pasa de 1 a 0 lgico. De %orma similar se comportan los <li9D<lo9s C * D cambiando su estado cada ve) que reciben una transicin negativa en sus respectivas entradas de reloj. Las salidas de los <li9D<lo9s D" C" B * A representan un numero binario de 4 Fits" siendo D el Fit m!s signi%icativo * A el menos signi%icativo. Este contador cuenta en %orma ascendente desde 0000 hasta 1111" es decir que tiene 1A estados di%erentes (24"16 . En electrnica digital" e#iste una notacin que de%ine el n'mero de estados de un contador" designada por la sigla M#D mas el n'mero de estados" por esta ra)n se dice que es un contador M#D16. Este tipo de contadores act'an como divisores de %recuencia. >i se hace un an!lisis sobre la %recuencia de las seales de salida de los <li9D<lo9s se puede observar que la seal G3 tiene una %recuencia dada por la siguiente e#presin/

donde %7LQ corresponde a la %recuencia de la seal del reloj. De igual %orma las %recuencias de las salidas de los dem!s %lip=%lops estar+an dadas por las siguientes e#presiones/

C$nt "$re- c$n nK%er$- MOD L (n Los contadores b!sicos pueden ser modi%icados para producir n'meros 4CD P 2n" permitiendo que el contador omita estados que normalmente hacen parte de la secuencia de conteo. La %orma mas usual para lograr esto se puede ver en la @igura A.1.2" la cual corresponde a un contador de . bits 4CD10. Este contador es conocido tambi-n como contador decadal.

7ontador Decadal (4CD10

D2

$sumiendo que la compuerta I$ID no estuviera presente" el contador ser+a 4CD1A" sin embargo la presencia de esta compuerta altera el %uncionamiento normal cuando las salidas O3 * O1 que van a la compuerta son 1. Esta condicin ocurrir! cuando el contador pase del estado 1001 (H al 1010 (10 " haciendo que las entradas as+ncronas 7L1 de los %lip=%lops sean 0 * por tanto el contador pase al estado 0000. En la ;abla se resumen los estados de este contador. En el momento que el contador llega al estado 1001 * ocurre una nueva transicin en la entrada de reloj (7LQ " se presenta el estado 1010 (10 de %orma temporal" * su duracin depende del tiempo de propagacin de la compuerta I$ID. En la @igura se observa el estado temporal entre los estados 1001 * 0000.

C$nt "$r "e <r$< ! cin "e-cen"ente Los contadores descendentes cuentan en %orma inversa" por ejemplo de 1111 hasta 0000. En la @igura se observa un contador descendente de . bits. Iote que este contador es similar al ascendente e#cepto que las salidas ahora son su complemento.

En la tabla se muestran los estados de las salidas de los %lip=%lops" donde se observa que despu-s de cada pulso se decrementa la secuencia binaria representada por las salidas O3 a O0.

DA

C$nt "$re- -Bncr$n$-. El inconveniente que se presenta con los contadores de propagacin" consiste b!sicamente en que no todos los %lip=%lops cambian simult!neamente con la seal del reloj. Los contadores asincrnicos deben esperar que la seal se propague desde el primer %lip=%lop que representa el bit menos signi%icativo hasta el %lip=%lop del bit m!s signi%icativo. En los contadores sincrnicos a di%erencia de los contadores de propagacin o asincrnicos" la seal de reloj se aplica simult!neamente a todos los %lip=%lops. Estos contadores por lo general tienen m!s circuiter+a que los contadores de propagacin * est!n con%ormados por %lip=%lops N=Q. &ara entender el %uncionamiento de este tipo de contadores es necesario observar con atencin la secuencia para determinar los componentes que se deben agregar (generalmente %lip=%lops * compuertas . $nalicemos el %uncionamiento del contador de 3 bits que se muestra en la %igura" * cu*os estados se resumen en la tabla. $sumamos que inicialmente el contador se encuentra en el estado 000. Iote que el estado de la salida O0 debe cambiar despu-s de cada transicin positiva del reloj (7LQ " as+ que el %lip=%lop @0 debe tener sus entradas N * Q en 1 lgico para que cumpla esta %uncin" tal como se muestra en la %igura.

DD

$hora note que la salida O1 cambia a su estado complementario cada ve) que O0L1 (ver tabla " as+ que las entradas N * Q del %lip=%lop @1 deben estar contadas a la salida O0. De esta %orma cada ve) que O0L1 * ocurra una transicin positiva del reloj el %lip=%lop cambiara de estado tal como se observa en la secuencia.

@inalmente nos resta anali)ar el estado de la salida O2" para lo cual se debe observar nuevamente la tabla. Iote que O2 cambia a su estado complementario cada ve) que O1 * O0 son 1" as+ que la %orma de implementarlo en el contador es conectado O1 * O0 como entradas a una compuerta $ID * cu*a salida debe ir a las entradas N * Q del %lip=%lop @2. Cbserve que este %lip=%lop queda en estado complemento (;oggle " cada ve) que se presente esta condicin * ocurra una transicin positiva en el reloj (7LQ . En la %igura se ilustra el %uncionamiento de un contador de . bits ascendente sincrnico.

El opera de %orma similar la contador de tres bits. Los %lip=%lop cambian de estado cada ve) que sus entradas N * Q son 1 * ocurre en una transicin positiva en la seal de reloj.

DG

>e puede hacer un an!lisis similar al anterior para entender el %uncionamiento de este contador" sin embargo" observe que la secuencia de 3 bits es parte de la secuencia para . bits" as+ que solo basta agregar un %lip=%lop NQ * una compuerta $ID que ponga el %lip=%lop @3 en modo complemento cada ve) que O2" O1 * O0 son 1" para lograr que el contador genere %inalmente la secuencia de la tabla anterior. $l igual que el contador de propagacin de la leccin anterior" el contador sincrnico se puede modi%icar para cambiar su n'mero 4CD" mediante el uso de compuertas I$ID * las entradas asincrnicas 7L1 de los %lip=%lops. En la @igura se observa como se puede convertir este contador 4CD1A a 4CD10" agregando simplemente una compuerta I$ID de dos entradas.

En el comercio e#isten varios contadores en circuito integrado que aparte de reali)ar la %uncin de generar secuencias binarias" tiene otras %unciones adicionales que generalmente tienen que ver con la con%iguracin * modo de %uncionamiento. Entre las %unciones que se pueden encontrar en estos circuitos integrados se encuentran opciones de seleccin de secuencia ascendente o descendente" borrado as+ como iniciali)acin entre otras. $ continuacin se presenta una lista de algunos contadores en circuito integrado de uso di%undido en Electrnica Digital" con una descripcin detallada de sus pines/

DH

G0

Re!i-tr$- "e Tre- E-t "$El principio b!sico de un registro de estados es la presencia de tres estados para la salida del dispositivo (0" 1 * alta impedancia seg'n el valor de una entrada de control predeterminada. El dispositivo m!s b!sico es el registro (<bu%%er< de tres estados" el cual simplemente deja pasar un <'< a su entrada inalterado como un <'< a su salida * un <*< a su entrada como un <*< a su salida" pero que adem!s de estos dos estados posibles cuenta con un tercer estado (de all+ su designacin como tres=estados o tri= state en el cual la salida es esencialmente <desconectada< por completo de la entrada" o usando terminolog+a un poco m!s t-cnica" la salida es aislada el-ctricamente de la entrada. &odemos representar simblicamente la accin de la lgica de tres=estados de la siguiente manera/

Este componente siempre tiene tres terminales" una terminal de Entrada" una terminal de >alida" * una tercera terminal designada en la %igura como 5abilitar en la cual" dependiendo de que se activada o desactivada con un <*< o con un <'< lgico" cierra los interruptores habilitando la cone#in el-ctrica entre la entrada * la salida o desconecta el-ctricamente la salida de la entrada. La enorme versatilidad de este componente permite que est- disponible comercialmente en circuitos integrados. La %igura muestra el s+mbolo lgico del registro. En los casos 1 * 3 se habilita con estado activo alto * en los casos 2 * . se habilita con estado activo bajo. En estado de activacin la salida se comporta como ampli%icador o inversor. 7uando la entrada de habilitacin se niega" la salida va a un estado de alta impedancia (R .

G1

Estos dispositivos permiten que varias %uentes puedan compartir una misma l+nea de comunicacin" siempre * cuando una sola %uente utilice la l+nea a la ve). (n circuito de este tipo se muestra en la %igura. El circuito se con%igura con un decodi%icador para seleccionar una de ocho l+neas de salida. &or ejemplo" la seleccin 001 habilita la salida ?1 en estado bajo" activando el registro 2 * coloca la in%ormacin de entrada del registro en la l+nea de comunicacin.

Los registros de tres estados pasan m!s r!pidamente al estado R. &or el contrario" el tiempo de transicin para salir del estado R es mucho m!s demorado. El tiempo muerto en la l+nea de comunicacin debe ser lo bastante largo para tomar en cuenta las di%erencias del peor caso entre los tiempos de activacin * desactivacin de los dispositivos al igual que las asimetr+as en las seales de control de los tres estados.

Re!i-tr$- "e C$rri%ient$ En el procesamiento digital de datos se necesita con %recuencia retener los datos en ciertas ubicaciones intermedias del almacenamiento temporal" con el objeto de reali)ar algunas manipulaciones espec+%icas" despu-s de las cuales los datos modi%icados se pueden enviar a otra locali)acin similar. Los dispositivos digitales donde se tiene este almacenamiento temporal se conocen como registros de corrimiento o registros de despla)amiento. Dado que la memoria * el despla)amiento de in%ormacin son sus caracter+sticas b!sicas" los registros son circuitos secuenciales constituidos por %lip=%lops" donde cada uno de ellos maneja un bit de la palabra binaria. &or lo general se da el cali%icativo de registro a un conjunto de G o m!s %lip=%lops. 4uchos registros usan %lip=%lops tipo D aunque tambi-n es com'n el uso de %lip=%lops NQ. $mbos tipos pueden obtenerse

G2

sin di%icultad como unidades comerciales. >on mu* populares los de G bits" *a que en los computadores con %recuencia manipulan b*tes de in%ormacin. Re!i-tr$ "e C$rri%ient$ B&-ic$ (n registro de corrimiento b!sico es un conjunto de %lip=%lops conectados de tal %orma que los n'meros binarios almacenados en -l son despla)ados de un %lip=%lop al siguiente con cada pulso de reloj aplicado. En la %igura se observa la %orma de conectar . %lip=%lops tipo D para construir un registro. Iote como la salida de un %lip=%lop se conecta a la entrada de otro ad*acente.

7on cada %lanco ascendente del reloj la in%ormacin se va despla)ando hacia la derecha una posicin. En la @igura se observa la %orma en que se van despla)ando los datos de una salida a una entrada de cada %lip=%lop" de i)quierda a derecha. Las %ormas de onda de las salidas de cada %lip=%lop" donde se observa el despla)amiento de los datos de i)quierda a derecha.

Tipos de Entradas + !alidas en los .egistros de Corrimiento E#isten diversas %ormas de cargar o e#traer in%ormacin en un registro de corrimiento.

G3

Las combinaciones de EntradaF>alida m!s comunes en los registros de corrimiento son/ Entrada >erieF>alida &aralelo * Entrada &araleloF>alida >erie. $ continuacin se dar! una descripcin sobre estos dos modos de %uncionamiento. En la %igura se muestran las distintas %ormas de mover la in%ormacin en un registro de corrimiento

1 Entrada !erie 5 !alida %aralelo Es la %orma m!s usual del tipo de entrada * salida de datos en los registros de corrimiento. En la @igura se observa el esquema de un registro de esta clase. La entrada asincrnica 7L1 que se observa" es usada para poner todos los bits del registro en 0. E#isten circuitos integrados como el D.571A. que %uncionan de esta %orma.

# Entrada paralelo 6 !alida serie En la @igura se observa el esquema de un registro de este tipo. L#AD/ Las entradas en paralelo se almacenan en los %lip=%lops internos (entrada asincrnica " >5:@;/ 7orrimiento del puerto hacia la derecha (entrada sincrnica " entrada serie por el primer %lip=%lop * salida serial por el 'ltimo. E#isten circuitos integrados como el 74HC165 que %uncionan con base en este esquema.

G.

' .egistros de corrimiento bidireccionales Este tipo de registro tiene la opcin de elegir la direccin en que se transmiten los datos. Estos registros tienen una seal de control que permite seleccionar el sentido de despla)amiento de los datos. En la @igura se observa el circuito lgico de un registro bidireccional de 4 Fits.

G2

&ara propsitos de entender el %uncionamiento de este registro se ha dispuesto de %orma vertical" para mostrar cmo se despla)an los datos. 7uando la entrada $9$F$11\ se encuentra en 1 lgico" los datos se despla)an hacia abajo * cuando esta es 0 lgico los datos se despla)an hacia arriba. 7uando la seal de control $9$F$11\ es 1" las compuertas marcadas con $ se activan" permitiendo que el dato de cualquier %lip=%lop pase al %lip=%lop inmediatamente in%erior despu-s de que ocurra una transicin positiva en la seal del reloj" de esta %orma la in%ormacin de despla)a. 7uando la seal de control $9$F$11\ es 0" las compuertas marcadas con 9 se activan * el dato de cualquier %lip=%lop se pasa al %lip=%lop inmediatamente superior. Iote que las compuertas marcadas como $ * 9 se activan de %orma complementaria" es decir" mientras se activan aquellas marcadas como $ las marcadas como 9 se encuentran inactivas * viceversa.

Re!i-tr$- en Circ#it$ Inte!r "$ En el mercado e#isten actualmente varios circuitos integrados que desempean su %uncin como registros" en esta seccin mencionaremos algunos de estos registros disponibles en lgica ;;L. 5Circuito Integrado 2/7C'2' Este integrado contiene G 7errojos tipo D con salidas triestado. En la %igura se observa el esquema de cone#iones interno * la descripcin de sus entradas * salidas es la siguiente/ D0...DD/ Entrada paralelo O0...OD/ >alida paralelo LE/ Latch Enable CE/ Cutput Enable

GA

5Circuito Integrado 2/7C'2/ Este circuito integrado contiene G @lip=@lops tipo D con salidas triestado sensibles al %lanco de subida de la seal del 1eloj. En la %igura se muestra la estructura interna de este registro * su di%erencia con el anterior 7ircuito :ntegrado es que este contiene %lip=%lops.

MEMORIAS

Las unidades de memoria son mdulos con%ormados por un conjunto de cerrojos o condensadores agrupados de tal %orma que almacenan varias palabras binarias de 4 bits. 7ada una de ellas tiene la capacidad de almacenar un bit de in%ormacin (1 o 0 " * se conocen con el nombre de celdas de memoria. Las celdas o Fits de memoria se ubican mediante la %ila * la columna en la que se encuentra. En la %igura se observa como ubicar un Fit * una palabra dentro de una memoria.

GD

Las palabras binarias se identi%ican con una direccin la cual de%ine la ubicacin dentro del arreglo * generalmente se designa con un n'mero binario" octal o he#adecimal. En la ma*or+a de las aplicaciones se asocian en grupos de ocho unidades para %ormar F,tes * el tamao de las palabras en las memorias actuales est! entre . * A. Fits. El par!metro b!sico de una memoria es su capacidad" la cual corresponde al total de unidades que puede almacenar. 7omo ejemplo" la memoria de la %igura tiene una capacidad de Gn bits" que en otras palabras representa n F,tes. 1egularmente estas memorias en la actualidad se consiguen en tamaos del orden megab*tes. El tiempo de acceso es otro par!metro importante en las memorias. Este corresponde al tiempo que tarda la memoria en acceder a la in%ormacin almacenada en una direccin. 3eneralmente este tiempo se designan como tacc en las %ichas t-cnicas de estos dispositivos. En tabla se indican los tiempos de acceso de las memorias en 7ircuito :ntegrado comparados con los tiempos de otros tipos de memoria

O<er ci$ne- /&-ic - "e #n Me%$ri La %uncin b!sica de las memorias es almacenar in%ormacin. >in embargo las memorias tienen la %uncin espec+%ica de escribir * leer los datos en su interior. En la %igura se observa la estructura b!sica de una memoria de 1Q de . Fits" en la cual se indican sus partes b!sicas.

GG

En la %igura la entrada de direcciones ($0 a $H " como su nombre lo indica" de%ine la posicin a escribir o leer dentro de la memoria" las entradas * salidas de datos de%inen los datos a escribir * leer respectivamente" la entrada I:! controla el tipo de operacin que la memoria debe hacer * la entrada #:! corresponde a la seal de habilitacin de la memoria" la cual habilita o deshabilita la memoria para responder a las dem!s entradas. En los computadores modernos las memorias act'an directamente con la C1J a trav-s de canales de comunicacin llamados buses. En la siguiente %igura se observa un esquema general" el cual muestra cmo interact'a la C1J de un microcomputador con las memorias a trav-s de estos canales.

Las operaciones b!sicas de una memoria consisten en leer * almacenar in%ormacin mediante el uso del bus de datos * direcciones. Estas operaciones ocurren en un orden lgico" el cual se indica a continuacin/
GH

$puntar a la direccin de memoria que se desea leer o escribir mediante el uso del bus de direcciones >eleccin del tipo de operacin/ Lectura o escritura. 7argar los datos a almacenar (en el caso de una operacin de escritura 1etener los datos de la memoria (en el caso de una operacin de lectura 5abilitar o deshabilitar la memoria para una nueva operacin.

MEMORIAS DE ACCESO ALEATORIO Las memorias de $cceso $leatorio son conocidas como memorias 1$4 de la sigla en ingl-s 1andom $ccess 4emor*. >e caracteri)an por ser memorias de lecturaFescritura * contienen un conjunto de variables de direccin que permiten seleccionar cualquier direccin de memoria de %orma directa e independiente de la posicin en la que se encuentre. Estas memorias son vol!tiles" es decir" que se pierde la in%ormacin cuando no ha* energ+a * se clasi%ican en dos categor+as b!sicas/ la 1$4 est!tica * la 1$4 din!mica" las cuales se describen en las siguientes dos secciones. Me%$ri RAM e-t&tic Este tipo de memoria conocida como >1$4 (>tatic 1andom $ccess 4emor* se compone de celdas con%ormadas por %lip=%lops construidos generalmente con transistores 4C>@E;" aunque tambi-n e#isten algunas memorias pequeas construidas con transistores bipolares. En la %igura se observa la estructura t+pica de una celda de memoria de una >1$4.

7omo se observa en la %igura la celda se activa mediante un nivel activo a la entrada superior * los datos se cargan o se leen a trav-s de las l+neas laterales.

H0

Las celdas de memoria se agrupan en %ilas * columnas para con%ormar el arreglo b!sico de la memoria. En la %igura se muestra la disposicin de las celdas de memoria en una S$AM" donde se observa que cada una de las %ilas se habilita de %orma simult!nea para recibir o cargar los datos del F>s de entradaFsalida.

E#isten otras modalidades de %uncionamiento de las memorias est!ticas" entre ellas se pueden nombrar las siguientes/ 1 !."M !incr)nica $l igual que en los sistemas sincrnicos" este tipo de memoria tiene una entrada de reloj" la cual le permite operar en sincron+a con otros dispositivos. Esta caracter+stica no aporta mejores bene%icios" sin embargo simpli%ica enormemente el diseo de sistemas de alta prestaciones" *a que una 'nica seal controla todos los dispositivos involucrados. La ventaja de estas memorias viene proporcionada por lo que se podr+a llamar su %uncionamiento autom!tico" guiado por la seal de reloj" por lo que no es necesario ocuparse de generar las seales de control. # !."M de .84aga Las memorias de r!%agas (F>rst son sincrnicas * se caracteri)an por incluir un contador que permite que la memoria genere internamente la direccin a la que debe acceder" consiguiendo de esta %orma accesos hasta cuatro posiciones de memoria con una sola direccin de re%erencia. Esto permite acceder de %orma m!s r!pida a la in%ormacin en memoria. 8emos cmo %unciona este tipo de memoria. La C1J genera una direccin de memoria" la cual se propaga a trav-s del F>s de direcciones hasta la memoria" decodi%ic!ndose * accediendo a la posicin correspondiente. >i se ha con%igurado la memoria en modo r!%aga" una ve) obtenido el primer dato" incrementa la direccin * vuelve a acceder. De esta %orma se evita el tiempo de propagacin de las seales por el bus * el tiempo de decodi%icacin de la direccin. El n'mero de palabras le+das o escritas en una r!%aga" viene limitado por el tamao del contador interno de la memoria.
H1

' !."M %ipeline 7on los dos tipos de memorias anteriores se consigue el acceso a posiciones consecutivas de %orma r!pida. &ara mantener esta velocidad cuando se cambia de secuencia" las memorias pipeline inclu*en un bu%%er para almacenar la direccin * los datos actuales proporcionados por la memoria. De esta %orma" se puede enviar la nueva direccin antes de terminar la lectura" consiguiendo as+ que la C1J no espere la %inali)acin del acceso a una posicin de memoria para generar la nueva direccin.

Me%$ri RAM "in&%ic Este tipo de memoria conocida como D1$4 (Dinamic 1andom $ccess 4emor* " a di%erencia de la memoria est!tica se compone de celdas de memoria construidas con condensadores. Las celdas de memoria son de %abricacin m!s sencillas en comparacin a las celdas a base de transistores" lo cual permite construir memorias de gran capacidad. La %igura se observa la composicin interna de una de estas celdas.

La operacin de la celda es similar a la de un interruptor" cuando el estado en la %ila se encuentra en alto" el transistor entra en saturacin * el dato presente en el bus interno de la memoria (columna se almacena en el condensador" durante una operacin de escritura * se e#trae en una operacin de lectura. El inconveniente que tiene este tipo de memorias consiste en que ha* que recargar la in%ormacin almacenada en las celdas" por lo cual estas celdas requieren de circuiter+a adicional para cumplir esta %uncin. En la %igura se observa la celda completa con sus aditamentos donde se puede identi%icar la %orma en que se desarrollan las operaciones de escritura" lectura * recarga.

H2

7omo se ha notado" e#isten di%erencias entre la memoria Est!tica * Din!mica. En La tabla se indican las ventajas * desventajas de los dos sistemas de memoria" lo cual permite seleccionar el tipo de memoria dependiendo de la aplicacin.

MEMORIAS DE SOLO LECTURA Las memorias de solo lectura son conocidas como memorias 1C4 de la sigla en ingl-s 1ead Cnl* 4emor*. >e caracteri)an por ser memorias de lectura * contienen celdas de memoria no vol!tiles" es decir que la in%ormacin almacenada se conserva sin necesidad de energ+a. Este tipo de memoria se emplea para almacenar in%ormacin de %orma permanente o in%ormacin que no cambie con mucha %recuencia.

H3

$ctualmente se dispone de varios tipos de memorias 1C4" a continuacin se e#plicar! cada una de ellas con sus caracter+sticas b!sicas. Me%$ri ROM "e M&-c r Esta memoria se conoce simplemente como 1C4 * se caracteri)a porque la in%ormacin contenida en su interior se almacena durante su construccin * no se puede alterar. >on memorias ideales para almacenar microprogramas" sistemas operativos" tablas de conversin * caracteres. 3eneralmente estas memorias utili)an transistores 4C> para representar los dos estados lgicos (1 0 . La programacin se desarrolla mediante el diseo de un negativo %otogr!%ico llamado m!scara donde se especi%ican las cone#iones internas de la memoria. En la %igura se muestra la celda de memoria de una 1C4 de este tipo" en tecnolog+as ;;L * 4C>.

Las celdas de memoria se organi)an en grupos para %ormar registros del mismo tamao * estos se ubican %+sicamente %ormando un arreglo" como el indicado en la %igura.

H.

Me%$ri PROM Esta memoria es conocida como 1C4 programable de la sigla en ingl-s &rogrammable 1ead Cnl* 4emor*. Este tipo de memoria a di%erencia de la 1C4 no se programa durante el proceso de %abricacin" en ve) de ello la programacin la e%ect'a el usuario * se puede reali)ar una sola ve)" despu-s de la cual no se puede borrar o volver a almacenar otra in%ormacin. El proceso de programacin es destructivo" es decir" que una ve) grabada" es como si %uese una 1C4 normal. &ara almacenar la in%ormacin se emplean dos t-cnicas/ por destruccin de %usible o por destruccin de unin. 7om'nmente la in%ormacin se programa o quema en las di%erentes celdas de memoria aplicando la direccin en el bus de direcciones" los datos en los bu%%ers de entrada de datos * un pulso de 10 a 308" en una terminal dedicada para %undir los %usibles correspondientes. 7uando se aplica este pulso a un %usible de la celda" se almacena un 0 lgico" de lo contrario se almacena un 1 lgico (estado por de%ecto " quedando de esta %orma la in%ormacin almacenada de %orma permanente. En la %igura se observa la disposicin interna de una celda de memoria * los %usibles correspondientes.

El proceso de programacin de una &1C4 generalmente se reali)a con un equipo especial llamado quemador. Este equipo emplea un mecanismo de interruptores electrnicos controlados por so%t6are que permiten cargar las direcciones" los datos * genera los pulsos para %undir los %usibles del arreglo interno de la memoria. En la %igura 10.3.. se indica de %orma esquem!tica la %uncin del programador.

H2

Me%$ri EPROM Este tipo de memoria es similar a la &1C4 con la di%erencia que la in%ormacin se puede borrar * volver a grabar varias veces. >u nombre proviene de la sigla en ingl-s Erasable 1ead Cnl* 4emor*. La programacin se e%ect'a aplicando en un pin especial de la memoria una tensin entre 10 * 22 8oltios durante apro#imadamente 20 ms" seg'n el dispositivo" al mismo tiempo se direcciona la posicin de memoria * se pone la in%ormacin a las entradas de datos. Este proceso puede tardar varios minutos dependiendo de la capacidad de memoria. La memoria E&1C4" tal como las memorias vistas anteriormente se compone de un arreglo de transistores 4C>@E; de 7anal I de compuerta aislada. En la %igura se observa el transistor %uncionando como celda de memoria en una E&1C4.

7ada transistor tiene una compuerta %lotante de >iC2 (sin cone#in el-ctrica que en estado normal se encuentra apagado * almacena un 1 lgico. Durante la programacin" al aplicar una tensin (10 a 228 la regin de la compuerta queda cargada el-ctricamente" haciendo que el transistor se encienda" almacenando de esta %orma un 0 lgico. Este dato queda almacenado de %orma permanente" sin necesidad de mantener la tensin en la compuerta *a que la carga el-ctrica en la compuerta puede permanecer por un per+odo apro#imado de 10 aos. &or otra parte el borrado de la memoria se reali)a mediante la e#posicin del dispositivo a ra*os ultravioleta durante un tiempo apro#imado de 10 a 30 minutos. Este tiempo depende del tipo de %abricante * para reali)ar el borrado" el circuito integrado dispone de una ventana de cuar)o transparente" la cual permite a los ra*os ultravioleta llegar hasta el material %otoconductivo presente en las compuertas aisladas * de esta %orma lograr que la carga se disipe a trav-s de este material apagando el transistor" en cu*o caso todas las celdas de memoria quedan en 1 lgico. 3eneralmente esta ventana de cuar)o se ubica sobre la super%icie del encapsulado * se cubre con un adhesivo para evitar la entrada de lu) ambiente que pueda borrar la in%ormacin" debido a su componente (8

HA

Me%$ri EEPROM La memoria ::1$#M es programable * borrable el-ctricamente * su nombre proviene de la sigla en ingl-s :le;tri;al :rasaFle 1roKra22aFle $ead #4l, Me2or,. $ctualmente estas memorias se constru*en con transistores de tecnolog+a M#S (Metal #6ide Sili;e * M&#S (Metal &itrideD#6ide Sili;o4 . Las celdas de memoria en las EE&1C4 son similares a las celdas E&1C4 * la di%erencia b!sica se encuentra en la capa aislante alrededor de cada compuesta %lotante" la cual es m!s delgada * no es %otosensible. La programacin de estas memorias es similar a la programacin de la E&1C4" la cual se reali)a por aplicacin de una tensin de 21 8oltios a la compuerta aislada 4C>@E; de cada transistor" dejando de esta %orma una carga el-ctrica" que es su%iciente para encender los transistores * almacenar la in%ormacin. &or otro lado" el borrado de la memoria se e%ect'a aplicando tensiones negativas sobre las compuertas para liberar la carga el-ctrica almacenada en ellas. Esta memoria tiene algunas ventajas con respecto a la 4emoria E&1C4" de las cuales se pueden enumerar las siguientes/ 2. 3. .. 2. A. Las palabras almacenadas en memoria se pueden borrar de %orma individual. &ara borra la in%ormacin no se requiere lu) ultravioleta. Las memorias EE&1C4 no requieren programador. &ara reescribir no se necesita se necesita hacer un borrado previo. >e pueden reescribir apro#imadamente unas 1000 veces sin que se observen problemas para almacenar la in%ormacin. D. El tiempo de almacenamiento de la in%ormacin es similar al de las E&1C4" es decir apro#imadamente 10 aos.

HD

Me%$ri - C$%erci leLas memorias son circuitos integrados cu*os pines se ha*an en ambos lados de la c!psula" %ormando dos l+neas o hileras de pines (D31 * generalmente se %abrican con capacidades de orden de Qilob*tes o 4egab*tes m'ltiplos de G" por ejemplo GJ" 1AJ" 32J" A.J" 12GJ" o G4" 1A4" 324" etc.

En la %igura se observa un esquema descriptivo de los pines que generalmente se encuentran en una memoria. $ continuacin se da una e#plicacin de cada uno de estos pines/ $0...$n (9us de direcciones / Estos pines son las entradas para seleccionar la posicin de memoria a escribir o leer * su cantidad de%ine la capacidad de palabras que puede almacenar" dada por la e#presin 2&" donde 4 es el n'mero de pines. D0...Di (9us de Datos / 7orresponde a los pines de entrada * salida de datos. En el mercado se consiguen generalmente buses de 1" ." G * 1A Fits * lo m!s usual es encontrar ;Li9s tengan G entradas de datos. 7> (7hip >elect / Este 9i4 se utili)a para seleccionar el chip de memoria que se desea acceder. Esto en el caso del usar dos o m!s memorias similares. CE (Cutput Enable / (tili)ado para habilitar la salida de datos. 7uando se encuentra en estado activo las salidas tiene alta impedancia o act'an como entradas. 1FYS (1eadFYriteS / Entrada utili)ada en las memorias 1$4 para seleccionar la operacin de lectura o escritura 877 * 3ID ($limentacin / 7orresponden a los pines de alimentacin del circuito integrado. $lgunas tienen disponible tres pines para este propsito" pero por lo general son dos * el valor de la tensin de alimentacin depende de la tecnolog+a de %abricacin del circuito. En las siguientes secciones se indicaran algunos ejemplos de circuitos integrados de uso general disponibles en el mercado" dando un ejemplo de cada uno de los tipos de memorias vistas.
HG

HH

INDICE

PRACTICA *. CARACTER8STICAS DE CIRCUITOS INTEGRADOS PRACTICA (. COMPUERTAS DIGITALES PRACTICA +. PRCTICA VIRTUAL) COMPUERTAS LOGICAS PRACTICA 1. CIRCUITOS CON COMPUERTAS PRACTICA 3. E2PANSION DE ENTRADAS DE COMPUERTAS PRACTICA 4. APLICACIONES DE COMPUERTAS PRACTICA 5. EMUIVALENCIA DE COMPUERTAS PRACTICA ?. TEOREMAS DE BOOLE

100

PRACTICA * CARACTERISTICAS DE CIRCUITOS INTEGRADOS INT.OD9CCI:N: (n circuito integrado (75:& tiene internamente muchos componentes que se encuentran dispuestos en %ormas diversas" usando el n'mero del integrado * el manual de especi%icaciones el diagrama interno de cada integrado se puede determinar. Los circuito integrados viene con un numero identi%icativo que lo distingue de tal %orma que la con%iguracin de pines no es la misma" para identi%icar el pin uno del integrado se basa en una muesca o un circulo que posee el chip en la parte superior" el primer terminal de la parte i)quierda es el pin numero 1 del integrado" los dem!s pines se cuentan a partir de este en %orma de ( anti horario a las agujas del reloj.

O&-ETI;O!: $l %inali)ar la pr!ctica el alumno ser! capa) de/ >eleccionar la localidad de pines de los circuitos integrados mediante los distintivos del 75:&. 7lasi%icar las caracter+sticas individuales de los integrados usando el manual. Determinar el n'mero de componentes internos que posee un chip mediante el manual. E<9I%O = M"TE.I"*E!: 1 D.0. 1 D.32 1 D.00 1 manual de especi%icaciones E73

101

%.OCEDIMIENTO: *. Localice en el manual la serie ;;L. Iumero distintivo ^^^^^^^^^^^^^^^^^^^^ voltaje de operacin ^^^^^^^^^^^^^^^^

(. :denti%ique los pines mediante la muesca del chip el punto

+. 9usque el integrado D.00 * copie las caracter+sticas del dispositivo Iumero de compuertas I'mero de entradas 1eempla)os &ines de alimentacin

1. 9uscar D.0. * anote los datos pedidos Iumero de compuertas ^^^^^^ I'mero de entradas ^^^^^^ 1eempla)os ^^^^^^ &ines de alimentacin ^^^^^^^^^

3. 9uscar D.11 * anote los datos pedidos Iumero de compuertas ^^^^^^ I'mero de entradas ^^^^^^ 1eempla)os ^^^^^^ &ines de alimentacin ^^^^^^^^^

102

4. 9uscar D.21 * anote los datos pedidos Iumero de compuertas ^^^^^^ I'mero de entradas ^^^^^^ 1eempla)os ^^^^^^ &ines de alimentacin ^^^^^^^^^ >igni%icado de I7 ^^^^^^^^^

5. 9uscar D.DA * anote los datos pedidos Iumero de compuertas ^^^^^^ I'mero de entradas ^^^^^^ 1eempla)os ^^^^^^ &ines de alimentacin ^^^^^^^^^

CONC*9!IONE!:

103

PRACTICA ( COMPUERTAS DIGITALES

INT.OD9CCI:N: (n circuito integrado tiene internamente varias compuertas lgicas" usando el diagrama interno de cada integrado se puede determinar El n'mero. Los circuito integrados viene con un numero identi%icativo que lo distingue de tal %orma que la con%iguracin de pines no es la misma" para investigar que tipo es" se necesita un manual de especi%icaciones en el que se representa el n'mero de integrado con su diagrama interno. &ara identi%icar el pin uno del integrado se basa en una muesca o un circulo que posee el chip en la parte superior" el primer terminal de la parte i)quierda es el pin n'mero 1 del integrado" los dem!s pines se cuentan a partir de este en %orma de ( anti horario a las agujas del reloj.

O&-ETI;O!: $l %inali)ar la pr!ctica el alumno ser! capa) de/ 7on%igurar el n'mero de pines de los circuitos integrados de las compuertas lgicas con la a*uda del manual de especi%icaciones 7lasi%icar las caracter+sticas de cada compuerta bas!ndose en su %uncin operacional individual Determinar el %uncionamiento de circuitos lgicos mediante la elaboracin de circuitos pr!cticos E<9I%O = M"TE.I"*E!: 1 %uente de poder 1 LED 1 1esistencia 330_ 1 9readboard 1 D.0G 1 D.0. 1 D.32 1 D.02 1 D.GA 1 D.00 1 manual de especi%icaciones E73

10.

%.OCEDIMIENTO: A. (tili)ando el manual de reempla)o E73" identi%ique los pines del integrado proporcionado para la compuerta $ID (D.0G * dibuje sus entradas" salidas * alimentacin de energ+a. B. 7onecte el circuito de la %igura * llene la tabla de verdad. (tilice un voltaje de 2 voltios" una resistencia limitadora * un LED

ENTRADAS A B 0 0 0 1 1 0 1 1

SALIDA Y

C. 9usque el integrado en el manual para la compuerta C1 (D.32 " copie el diagrama. D. $rme el circuito mostrado en la %igura * complete la tabla de verdad

102

ENTRADAS A B 0 0 0 1 1 0 1 1

SALIDA Y

E. Dibuje el diagrama de los pines de la compuerta IC; (D.0. . F. $rme el circuito de la %igura * complete la tabla de verdad

ENTRADAS A B 0 0 0 1 1 0 1 1

SALIDA Y

G. Dibuje el diagrama del circuito integrado * arme el circuito de la %igura con la compuerta I$ID (D.00 " complete la tabla de verdad.

10A

ENTRADAS A B 0 0 0 1 1 0 1 1

SALIDA Y

@. $rme el circuito de la %igura con la compuerta IC1 (D.02 " llene la tabla de verdad * dibuje el diagrama del integrado con sus pines

ENTRADAS A B 0 0 0 1 1 0 1 1

SALIDA Y

10D

I. $rme el circuito de la %igura con la compuerta EMC1 (D.GA " copie el diagrama del integrado * llene la tabla de verdad.

ENTRADAS A B 0 0 0 1 1 0 1 1 CONC*9!IONE!:

SALIDA Y

10G

PRACTICA + PRCTICA VIRTUAL) COMPUERTAS LOGICAS INT.OD9CCI:N: 7on el uso de so%t6are de computadoras se pueden e%ectuar circuitos para similar su %uncionamiento" una de estas aplicaciones se e%ect'an en *i(e>ire. Las librer+as del so%t6are proporcionan los componentes para elaborar el circuito * posteriormente se procede a probar las combinaciones que las variables de entrada pueden dar. O&-ETI;O!: $l %inali)ar la pr!ctica el estudiante estar! en la capacidad de/ $rmar un circuito con compuertas lgicas en so%t6are de simulacin 1eali)ar cone#iones virtuales para tomar medidas de salidas a partir de par!metros de entradas. 7ambiar datos de entrada para nuevos an!lisis en circuitos con compuertas lgicas. 7ompletar una tabla de verdad usando so%t6are de simulacin virtual. E<9I%O = M"TE.I"*E!: &7 * >o%t6are de simulacin virtual

%.OCEDIMIENTO: *. 7argue el so%t6are en la computadora. (. (tilice los dispositivos de la librer+a para elaborar el circuito de la %igura. +. (se interruptores para introducir los estados lgicos a las entradas $ 9 7 D 1. 7omplete la tabla de verdad

10H

3. $rme el otro circuito * repita el procedimiento anterior

110

CONC*9!IONE!:

111

PRACTICA 1 CIRCUITOS CON COMPUERTAS INT.OD9CCI:N: La electrnica digital est! compuesta por muchos circuitos que dependen de compuertas lgicas para su %uncionamiento" las entradas son variables que pueden combinarse en cualquier n'mero * el circuito debe responder a tales e#pectativas" para esto las compuertas se interconectan de tal modo que las salidas de las compuertas sirven como entradas de las otras * as+ sucesivamente se %orman circuitos que pueden cumplir %unciones espec+%icas. (na salida de una compuerta se puede conectar a cualquier entrada de otra" varias entradas pueden estar unidas en un punto com'n" pero una entrada no se puede conectar a una salida por que e#iste la posibilidad de un dao por cortocircuito en el dispositivo. 7ada compuerta presenta una tabla de verdad * cuando se %orma un circuito la compuerta %inal recibe los resultados de todos los procesos de sus predecesoras para entregar una tabla de verdad que representa toda la %uncin del circuito digital. O&-ETI;O!: $l %inali)ar la pr!ctica el alumno ser! capa) de/ Determinar el estado individual de las compuertas en un circuito digital mediante la tabla de verdad. $rmar un circuito digital usando compuertas bas!ndose en las operaciones lgicas. 7omparar los valores de la tabla de verdad de un circuito digital en lo terico * en lo pr!ctico. E<9I%O = M"TE.I"*E! 1 @uente 1 D.0G 1 D.0. 1 D.32 3 1esistencias 330_ 3 LED 1 manual de especi%icaciones E73 1 9readboard

%.OCEDIMIENTO: *. En la tabla se pide la con%iguracin de pines de los dispositivos entregados para la pr!ctica" obt-ngalos del manual E73.

112

N#%er$ "e Di-<$-itiA$

Di !r % "e Pine-

(. 7omplete la tabla %inal del circuito digital" a medida avan)a en las combinaciones registre la %uncin individual que cada compuerta reali)a en el circuito llenando las tablas de verdad de cada una de ellas cuando recibe las combinaciones de datos en las entradas.

113

11.

+. 7ambie de posicin de la compuerta $ID por la C1 * viceversa * complete la tabla de verdad

CONC*9!IONE!:

112

PRACTICA 3 E2PANSION DE ENTRADAS DE COMPUERTAS INT.OD9CCI:N: La capacidad de una compuerta normal es tener dos entradas como m+nimo a e#cepcin de la compuerta IC; que posee una sola" por sus caracter+sticas operacionales. &ara utili)ar una compuerta de tres entradas es necesario comprarla" pero e#iste una %orma para poder elaborarla a partir de otras * as+ se utili)an los recursos que se poseen. &ueden elaborarse compuertas de tres entradas de cuatro a partir de dos m!s compuertas de dos entradas cumpliendo con que al %inal proporcione la misma tabla de verdad" adem!s pueden combinarse compuertas de tres m!s entradas para e#pandirse a un n'mero espec+%ico. 7uando se trata del caso de una compuerta que se quiere elaborar con varias entradas * posee una salida negada" todas las compuertas antes de la %inal no se niegan sino que solamente la que tiene la salida resultante" de este modo pueden construirse por ejemplo una IC1 de tres o m!s entradas. O&-ETI;O!: $l %inali)ar la pr!ctica el alumno ser! capa) de/ Elaborar compuertas de tres entradas usando compuertas de dos entradas. 7omprobar los valores de la tabla de verdad de una compuerta elaborada de tres entradas. $rmar compuertas I$ID de tres entradas a partir de compuertas combinadas con $ID. E<9I%O = M"TE.I"*E!: 1 @uente 1 D.0G 1 D.00 1 D.32 1 1esistencias 330_ 1 LED 1 manual de especi%icaciones E73 1 9readboard

%.OCEDIMIENTO: *. En la tabla se pide la con%iguracin de pines de los dispositivos entregados para la pr!ctica" obt-ngalos del manual E73.

11A

Di !r % "e <ine-

Di !r % "e <ine-

Di !r % "e <ine-

(. $rme el circuito de la %igura" complete la tabla de verdad.

+. Este circuito es un equivalente a una $ID de tres entradas >i Io

11D

1. $rme el circuito de la %igura" complete la tabla de verdad.

3. Este circuito es un equivalente a una C1 de tres entradas

4. $rme el circuito de la %igura" complete la tabla de verdad.

11G

5. Este circuito es un equivalente a una I$ID de tres entradas

?. $rme el circuito de la %igura" complete la tabla de verdad.

N. Este circuito es un equivalente a una I$ID de tres entradas

*'. Dibuje como elaborar una compuerta IC1 de tres entradas" I$ID * IC1 de cuatro entradas.

CONC*9!IONE!:

11H

PRACTICA 4 APLICACIONES DE COMPUERTAS INT.OD9CCI:N: Los sistemas digitales pueden combinarse con dispositivos de salidas que pueden controlarse a partir de estados lgicos" ha* que recordar que los estados lgicos solamente presentan dos posibilidades una de activacin * la otra de desactivacin. E-t "$ L!ic$ ' $ctivado Encendido 7onectado 5abilitado Io 7ircuito abierto E-t "$ L!ic$ * Desactivado $pagado Desconectado Deshabilitado >i 7ircuito cerrado

Esta ventaja puede aplicarse donde puedan e#istir enlaces con variables e#ternas al circuito * crear una comunicacin con otros sistemas que solo necesiten recibir un dato de cero uno para poder reali)ar operaciones" esto se consigue con inter%aces digitales hacia otro medio. La aplicacin de transistores combinados con compuertas es e%ectiva en la creacin de inter%aces donde puede operarse circuitos con distintos voltajes. Esto a lo largo del tiempo ha revolucionado la electrnica moderna con la que pueden controlarse n'meros dispositivos desde un panel de control haciendo la cone#in de baja potencia hacia alta potencia. O&-ETI;O!: $l %inali)ar la pr!ctica el alumno ser! capa) de/ Elaborar un circuito que controle un motor D7 desde compuertas lgicas. $rmar un circuito de inter%a) usando compuertas lgicas * transistores. 1eali)ar un circuito con prioridad de entrada usando compuertas lgicas. E<9I%O = M"TE.I"*E!: 1 @uente 1 D.02 1 D.GA 2 1esistencias 1Q_ 1 1esistencia 330_ 1 transistor 2I2222$ 1 9readboard 1 4otor D7. (A8" 128 1 manual de especi%icaciones E73

120

%.OCEDIMIENTO: *. En la tabla se requiere la con%iguracin de pines de los dispositivos entregados para la pr!ctica" obt-ngalos del manual E73. Diagrama de pines Diagrama de pines Diagrama de pines

(. $rme el circuito de la %igura.

+. Iote que las entradas de la compuerta EMC1 est!n conectadas a 8cc por medio de las resistencias" de esta %orma no se tendr! una entrada %lotante. $bra los dos interruptores * observe el e%ecto en el motor. ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

1. 7ierre >Y1 * observe el e%ecto en el motor. Escriba el %enmeno observado. ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

3. $bra >Y1 * cierre >Y2" observe el e%ecto en el motor. Escriba el %enmeno observado. ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
121

4. $bra >Y2. 7ierre >Y1 * despu-s cierre >Y2" observe el e%ecto en el motor. Escriba el %enmeno observado. ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

5. $bra >Y1 * vu-lvalo a cerrar. $bra >Y2 * vu-lvalo a cerrar" observe el e%ecto en el motor. Escriba el %enmeno observado. ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

?. Desconecte el circuito.

N. $rme el circuito de la %igura.

*'. Las compuertas EMC1 se est!n usando como comparadores" en la parte de clave introdu)ca datos de dos bits en 1 * 2. 7on las entradas $ * 9 combine hasta lograr la igualdad. **. 7ambie la clave en 1 * 2 con otra combinacin * repita el procedimiento anterior con $ * 9.

CONC*9!IONE!:

122

PRACTICA 5 EMUIVALENCIA DE COMPUERTAS INT.OD9CCI:N: Los circuitos con compuertas son mu* utili)ados en la actualidad" es necesario seleccionar los dispositivos a usar en una aplicacin" por lo que se hace necesario a veces reempla)ar algunos componentes por otros que puedan desempear la misma %uncin dentro del margen de %uncionamiento normal. &ara solventar esta necesidad puede contarse con material que no se estutili)ando * que pueda servir para obtener un equivalente. ;al es el caso de las compuertas equivalentes que pueden %ormarse a partir de otras" para esto se aplican los teoremas de 9oole * De 4organ para que con ecuaciones lgicas puedan proporcionar la misma %uncin e incluso una misma e#presin con las variables asignadas. O&-ETI;O!: $l %inali)ar la pr!ctica el alumno ser! capa) de/ >eleccionar el tipo de compuerta que proporcione una equivalencia mostrada con la tabla de verdad. Elaborar una compuerta especi%ica usando otros tipos de compuerta. Determinar la %uncin de las compuertas equivalentes con las mismas combinaciones de entrada que la compuerta original. E<9I%O = M"TE.I"*E!: 1 @uente 1 D.0G 1 D.0. 1 D.32 1 D.00 1 1esistencia 330_ 1 LED 1 manual de especi%icaciones E73 1 9readboard

123

%.OCEDIMIENTO: *. En la tabla se requiere la con%iguracin de pines de los dispositivos entregados para la pr!ctica" obt-ngalos del manual E73. Di !r % "e PineDi !r % "e <ineDi !r % "e <ineDi !r % "e <ine-

(. $rme el circuito de la %igura" complete la tabla de verdad.

+. El circuito es equivalente a una compuerta C1.

1. >i su respuesta es no" escriba el nombre de la compuerta equivalente ^^^^^^^^^^^^^^^

3. Escriba la e#presin booleana de salida ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

4. $rme el circuito de la %igura" complete la tabla de verdad.

12.

5. El circuito es equivalente a una compuerta I$ID

?. >i su respuesta es no" escriba el nombre de la compuerta equivalente ^^^^^^^^^^^^^^^ N. Escriba la e#presin booleana de salida ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ *'. $rme el circuito de la %igura" complete la tabla de verdad.

**. El circuito es equivalente a una compuerta $ID

*(. >i su respuesta es no" escriba el nombre de la compuerta equivalente ^^^^^^^^^^^^^^^ *+. Escriba la e#presin booleana de salida ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

122

*1. $rme el circuito de la %igura" complete la tabla de verdad.

*3. El circuito es equivalente a una compuerta IC;

*4. >i su respuesta es no" escriba el nombre de la compuerta equivalente ^^^^^^^^^^^^^^^ *5. Escriba la e#presin booleana de salida ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ *?. Dibuje el circuito equivalente de una compuerta EMIC1" $ID ? C1.

CONC*9!IONE!:

12A

PRACTICA ? TEOREMAS DE BOOLE INT.OD9CCI:N: Los teoremas de 9oole brindan un gran aporte en la simpli%icacin de circuitos digitales" componentes %ormados por muchos dispositivos pueden reducirse * poseer la misma %uncin con una reduccin cuantitativa. >e han construido * elaborado muchos circuitos est!ndar a partir de las simpli%icaciones de 9oole comprobados estrictamente por los :ngenieros que hasta la %echa cumplen con los requisitos de aplicacin" Es importante notar que no importa el numero de variables de entrada * salida las %unciones que han sido reducidas son veri%icadas e implementadas para probar su equivalencia. Las compuertas poseen muchas aplicaciones que al combinarlas producen circuitos que reali)an m'ltiples %unciones * aunque los teoremas de 9oole son muchos las %unciones de las compuertas puedan sustituidas por otras de igual operacin. O&-ETI;O!: $l %inali)ar la pr!ctica el alumno ser! capa) de/ 7lasi%icar las %unciones de las compuertas lgicas que cumplen con los teoremas de 9oole. $plicar el teorema de 9oole con el uso de compuertas en un circuito pr!ctico. Establecer los estados de habilitacin de las compuertas usando las entradas. E<9I%O = M"TE.I"*E!: 1 @uente 1 D.0G 1 D.0. 1 D.32 1 1esistencia 330_ 1 LED 1 manual de especi%icaciones E73 1 9readboard

12D

%.OCEDIMIENTO: *. En la tabla se requiere la con%iguracin de pines de los dispositivos entregados para la pr!ctica" obt-ngalos del manual E73. Di !r % "e PineDi !r % "e PineDi !r % "e Pine-

(. $rme el circuito de la %igura" complete la tabla de verdad.

+. 7ompruebe el teorema con la tabla de verdad. ;eorema 1. $rme el circuito de la %igura" complete la tabla de verdad.

3. 7ompruebe el teorema con la tabla de verdad. ;eorema

12G

4. $rme el circuito de la %igura" complete la tabla de verdad.

5. 7ompruebe el teorema con la tabla de verdad. ;eorema ?. $rme el circuito de la %igura" complete la tabla de verdad.

N. 7ompruebe el teorema con la tabla de verdad. ;eorema *'. $rme el circuito de la %igura" complete la tabla de verdad.

**. 7ompruebe el teorema con la tabla de verdad. ;eorema *(. $rme el circuito de la %igura" complete la tabla de verdad.

12H

*+. 7ompruebe el teorema con la tabla de verdad. ;eorema *1. $rme el circuito de la %igura" complete la tabla de verdad.

*3. 7ompruebe el teorema con la tabla de verdad. ;eorema *4. Elija un teorema de 9oole" dib'jelo * compru-belo usando tabla de verdad

CONC*9!IONE!:

130