Documente Academic
Documente Profesional
Documente Cultură
SESIN NMERO:
SEMESTRE:
2013-2
TEMA:
OBJETIVOS:
Familiarizarse con el uso de las herramientas y dispositivos que sern utilizados a lo largo de todas las sesiones de laboratorio. Conocer el flujo de diseo que se emplear en todas las sesiones. Aprender a conectar correctamente circuitos integrados en un protoboard. Familiarizarse con el uso de las Hojas de Datos Tcnicos (Datasheets) de circuitos integrados. Aprender a utilizar las diferentes herramientas del Software Quartus II.
ACTIVIDADES A REALIZAR...
N DESCRIPCIN DURACIN APROXIMADA PUNTOS
1 2 3 4 5 6 7
Introduccin. Explicacin del hardware a utilizar durante el laboratorio. Experiencia 1: Compuertas lgicas. Explicacin del software a utilizar durante el laboratorio. Experiencia 2: Uso del software Quartus II. Explicacin del mdulo programable Prueba de salida.
0.0 Pts 0.0 Pts 0.0 Pts 0.0 Pts 0.0 Pts 0.0 Pts 5.0 Pts
IEE146
Circuito Lgico
Tabla de Verdad
Circuito Integrado
not A
NOT
7404
A B
A and B
AND
7408
IEE146
A B
A or B
OR
7432
A B
A nand B
NAND
7400
A B
A nor B
NOR
7402
IEE146
A B
A xor B
A B A B A B
XOR
7486
A B
A xnor B
A B A B A B
XNOR
74266
IEE146
2. CIRCUITOS INTEGRADOS DIGITALES Al final de la dcada de los 60 y principios de los 70 los mdulos discretos fueron remplazados por circuitos integrados. A continuacin se describen cuatro tipos de familias de circuitos integrados, que por su aparicin en orden cronolgico estas son: Familia RTL (Resistor Transistor Logic) Familia DTL (Diode Transistor Logic) Familia TTL (Transistor Transistor Logic) Familia CMOS (Complementary MOS Logic)
2.1. Parmetros para elegir una familia lgica Para seleccionar una familia lgica es recomendable tener en cuenta las siguientes caractersticas: Velocidad: Es el tiempo que demora en cambiar de estado la salida desde que la entrada cambio de valor.
En la figura de distinguen dos retardos diferentes: tpHL = Tiempo de propagacin de alto a bajo tpLH = Tiempo de propagacin de bajo a alto
IEE146
Debido a que estos tiempos no son iguales, se suele elegir como especificacin del circuito el peor de ellos, puesto que si no se tiene problemas con el peor, no se tendr problemas con el otro. Disipacin de potencia: Es la potencia que una compuerta o circuito integrado toma de la fuente de alimentacin. Costo: Generalmente el costo de los circuitos integrados depende de la cantidad fabricada y estos a la vez dependen de la demanda. Capacidad de carga (FAN OUT): El FAN OUT se determina por el nmero de compuertas de la misma familia que puede manejar la compuerta. Disponibilidad: Este factor est determinado por la popularidad de la familia lgica en el mercado local. 2.2. Niveles Lgicos Corresponde al voltaje elctrico asignado a cada valor lgico o binario. En la prctica existe un rango de voltajes para cada nivel. Son los rangos reales de voltaje en las entradas y salidas de las compuertas que representan a los niveles lgicos 0 y 1. Esto significa que para una compuerta dada un voltaje aplicado a su entrada que se encuentre en el rango de 2 a 5 voltios ser considerado como nivel lgico alto. Si le aplicamos un voltaje en el rango de 0 a 0.8v ser considerado como un nivel lgico bajo. De la misma forma se aplica para los niveles para las salidas de las compuertas. Por ejemplo, los circuitos integrados conocidos como TTL (transistor transistor logic) presentan los siguientes rangos de voltaje en sus salidas: Nivel Alto: Nivel Bajo: de 2.4V a 5V de 0V a 0.4V
2.3. Tipo de empaque Una caracterstica externa del circuito es la apariencia de ste y la configuracin que tendr para ser conectado a otros, sobre la aplicacin en que se usar, as como las condiciones que este empaque soporta. Existen tres formas bsicas de encapsular el chip de silicio, y actualmente estn apareciendo algunas ms que muy pronto sern tambin un estndar. Encapsulado T0-5 (can o enlatado): Es la primera forma en que se vendi un semiconductor integrado, y que an se utiliza para su uso primario; transistores discretos y otros pequeos componentes lineales. La ventaja que presente es la disipacin de calor debida a su forma.
IEE146
Encapsulado DIP (Dual In-Line Package): Es la forma ms comn de encontrar un circuito integrado y como solemos conocerlo. Facilita el montaje puesto que es soldado en agujeros hechos al circuito impreso en los correspondientes puntos de contacto, la manipulacin requiere menor cuidado (en ambientes no-estticos para los MOS), y tambin es fcil el armado de circuitos de laboratorio sobre un tablero de conexiones. De acuerdo a la necesidad del circuito, estos empaques se encuentran en 8 pines hasta 64 pines. El material del empaque puede ser plstico, inyectado sobre el chip de silicn que previamente ha sido soldado al marco de pines de conexin. Tambin puede encontrarse en empaque cermico.
Encapsulado plano QFP (Quad Flat Pack): Es la ms pequea envoltura y se utiliza para ser montado sobre la superficie de un circuito impreso, soldado sobre los puntos de contacto. Se utiliza cuando el espacio es crtico y se requiere usar alta densidad de circuitos integrados, por lo general es cermico, pudiendo ser plstico (PQFP).
Encapsulado SOP (Small Outline Package): Otro encapsulado diseado para montaje superficial.
IEE146
Encapsulado BGA: Los terminales externos, en realidad esferas de soldadura, se sitan en formato de tabla en la parte inferior del encapsulado. Este encapsulado puede obtener una alta densidad de pines, comparado con otros encapsulados como el QFP.
2.4. Rango de Temperatura De acuerdo a la temperatura sobre la que operan correctamente, el fabricante puede especificar, es decir, asegurar que el circuito cumple con grado militar o comercial/industrial o especial. Un rango amplio es significativamente ms caro, aun cuando el proceso de fabricacin no difiere mayormente, usndose en las aplicaciones que as lo requieren. El rango de operacin industrial/comercial es de 0C a 70C, mientras que el militar abarca de 55C a 125C.
3. LA FAMILIA TTL La familia de los circuitos integrados TTL (Transistor-Transistor-Logic) serie 74 ha sido clasificada en varias subfamilias que juegan con caractersticas como velocidad, potencia y complejidad adicional para usos especiales. Tenemos las siguientes divisiones: TTL Estndar TTL de baja potencia TTL Schottky TTL Schottky de baja potencia TTL Schottky de baja potencia avanzada (SN 74) (SN 74L) (SN 74S) (74 LS) (74 ALS)
IEE146
4. LA FAMILIA CMOS La familia de los circuitos integrados CMOS (Complementary Metal Oxide Semiconductor) serie 4000 se caracteriza por su bajo consumo de potencia y la posibilidad de alimentarse con voltajes altos (3v a 18v). CMOS MOS Complementario CMOS Familia Lgica equivalente al pinado de 74 (CD4000) (SN 74HC)
IEE146
Este mdulo cuenta con: Salidas de -5, 0 y 5 Voltios. Salidas de tensin variable de 0 a 15V. Salidas de tensin variable de 0 a -15V. Generador de Funciones 8 interruptores. 2 pulsadores. 2 displays de 8 segmentos. 8 leds. Protoboards
El protoboard permite realizar circuitos electrnicos facilitando las conexiones de componentes y circuitos integrados. Es una plataforma de pruebas que facilita el desarrollo de circuitos a nivel de prototipo sin necesidad de realizar soldaduras. Posee piezas de metal conductor horizontales y verticales interconectadas en su interior y que son accedidas por medio de orificios en donde se colocan cables y circuitos integrados.
IEE146
Para usar el protoboard los pines de los componentes se introducen en los orificios. Las filas superiores e inferiores son utilizadas como conexiones de alimentacin (+5V, GND y -5V). Los orificios de cada fila constituyen una sola lnea de conduccin. Las columnas en la parte central sirven para conectar los componentes electrnicos, circuitos integrados y cables y estn dispuestos de tal forma que cada columna de 5 orificios constituye una sola lnea conductora. PRIMERA TAREA: CONEXIN Y ALIMENTACIN DEL PROTOBOARD. Procedimiento. 1. Asegrese de que el mdulo de experimentacin se encuentre apagado (OFF)
3. Realice las siguientes conexiones sobre uno de los protoboards usando cables de color ROJO para 5 voltios y NEGRO para GND (0 voltios).
IEE146
SEGUNDA TAREA: VERIFICACIN DEL FUNCIONAMIENTO DE LAS COMPUERTAS LGICAS 7432 (OR) Y 7400 (NAND) Procedimiento. 1. 2. 3. 4. Asegrese de que el mdulo de experimentacin se encuentre apagado (OFF). Con las conexiones de la tercera tarea proceda con los siguientes pasos. Identifique los circuitos integrados que contienen compuertas OR y NAND. Identifique la muesca en el circuito integrado que permite identificar la numeracin de los pines. 5. Identifique los pines de cada CI usando el diagrama de la primera pgina de esta gua. 6. Identifique los pines de alimentacin (Vcc y GND). 7. Ubique el circuito integrado OR sobre el canal del protoboard teniendo presente que cada pin del CI debe conectarse en columnas conductoras diferentes.
8. Realice las conexiones necesarias para alimentar al CI, recuerdo usar cable rojo para 5 voltios y cable negro para 0 voltios. 9. Conecte las entradas de una de las compuertas del CI a un interruptor cada una. 10. Conecta la salida de esa compuerta a un LED. 11. Complete la tabla de verdad. 12. Repita el procedimiento usando la compuerta NAND.
A B 0 0 0 1 1 0 1 1
A+B
A B (A.B) 0 0 0 1 1 0 1 1
IEE146
IEE146
TERCERA TAREA: USO DEL SOFTWARE QUARTUS II Procedimiento 1. EJECUTAR EL PROGRAMA QUARTUS II
IEE146
Aqu se debe ingresar 3 datos: Ruta de trabajo El nombre del proyecto El nombre de la Entidad Top (nombre del archivo principal)
IEE146
A continuacin aparecer la ventana en donde deber escoger el dispositivo programable. Escoja lo que se indica en la siguiente figura. El dispositivo programable EP3C16F484C6 es el que se usar en este laboratorio.
IEE146
Para crear un archivo VHDL hacer clic en File-> New y elija VHDL File tal como se muestra:
A continuacin escribir la descripcin VHDL en la pantalla de texto tal como se muestra a continuacin.
IEE146
Luego de escribir deber guardar el archivo haciendo clic en File-> Save Acepte el nombre propuesto CKTO1 haciendo clic en Save. Notar que el nombre del archivo CKTO1 coincide con el nombre de la entidad (entity).
A continuacin se proceder a compilar la descripcin VHDL, para lo cual debe hacer clic en Processing -> Compiler Tool
IEE146
El programa compilar el proyecto, si encuentra errores deber revisarlos y corregirlos. Si fue exitosa la compilacin aparecer el siguiente mensaje:
Para ello deber crear un archivo Vector Waveform Files (extensin vwf) para lo cual deber crearlo haciendo clic en File -> New y elegir Vector Waveform Files.
Luego deber hacer clic en Edit -> Insert -> Insert Node or Bus Aparecer la ventana:
IEE146
Node Finder muestra los nodos usados, para esto, se pone la opcin: Pins all en Filter y se hace clic en List. En el lado izquierdo aparecen las seales que se han usado (entradas y salidas), se selecciona las de inters y se pasan a la parte derecha, seleccione todas y luego haga clic en ok. Despus vuelve a aparecer la ventana anterior y tambin se da clic en ok.
IEE146
Al entrar al men: EDIT, se pueden ajustar los parmetros: Tiempo de simulacin. Escoja un tiempo de 1us. Ancho de la grilla. Escoja una grilla de 100ns.
Para poder visualizar todo el diagrama de tiempos hacer clic en View -> Fit in Windows.
A continuacin asignar los valores lgicos a cada entrada en los segmentos de tiempo correspondientes.
clock
IEE146
Guarde su archivo de simulacin haciendo clic en File -> Save. Use el nombre de archivo sugerido CKTO.vwf
Para simular, se usa: Processing-> Simulator Tool, se elige el modo de simulacin Functional y se hace clic en Generate Functional Simulation Netlist.
Concluido esto, se hace clic en Start y terminado esto, se hace clic en Report