Lab Nº1 Digital 2 26082013doc

UNIVERSIDAD TECNICA DE ORURO
FACULTAD NACIONAL DE INGENIERIA CARRERA: INGENIERIA ELECTRICA ELECTRONICA LABORATORIO DE ELECTRONICA DIGITAL II (ELT 3822) _____________________________________________________________________________
LABORATORIO N 1 CONTADORES SINCRONOS Y ASINCRONOS LOGICA SECUENCIAL ASINCRONA MODO PULSO Y NIVEL 1.- Objetivo El objetivo del laboratorio es introducir al alumno en el diseo de contadores sncronos y asncronos adems de la lgica secuencial modo pulso y nivel. 2.- !"#$%e"to Te&'i(o.Los flip-flops pueden utilizarse para construir circuitos secuenciales contadores. Existen una clasificacin bsica de los contadores !ue los divide en asncronos y sncronos en funcin de si la seal de reloj dispara en paralelo a todos los flip-flops "sncrono# o no "asncrono#. $dems los contadores pueden clasificarse "%# atendiendo al tipo de secuencia !ue generan o "&# al n'mero de estados por el !ue pasan "mdulo#.
Es!uema lgico de un contador binario asncrono de tres bits.
(ronograma real de un contador binario asncrono de tres bits.

En los contadores sncronos las entradas de reloj de todos los flip flops se conectan juntas a un reloj com'n. )e esta manera todos los ** cambian de estado simultneamente "en paralelo#. El circuito a continuacin muestra un contador sincrono
de + bits.

La diferencia est !ue debido a !ue el contador es sincrono los cambios deben ejecutarse simultaneamente en todos los ** en funcin del reloj principal comun a todos ellos. Esta vez para forzar el paso de , a - "y no %-# y recomenzar la cuenta no se utilizan las entradas de (LE$. !ue como se mencion en la gua de *lip *lops son entradas asincronas. En cambio se utilizan compuertas !ue fuerzan el cambio en forma sincrona.

CIRCUITO SECUENCIAL /n circuito secuencial se dice estar operando en la modalidad de pulso si se satisfacen las siguientes condiciones0 1 $l menos una seal de entrada es un pulso. 1 Los cambios de los estados internos ocurren 'nicamente en respuesta a la presencia de un pulso en las terminales de entrada. 1 (ada estado de entrada con la ocurrencia de un pulso origina 'nicamente un cambio en el estado interno. 1 2odas las entradas de pulso debern ser lo suficientemente $mplias para disparar un *lip-flop. AN)LISIS DE CIRCUITOS SECUENCIALES ASINCR*NICOS El anlisis de (ircuitos $sincrnicos es similar al anlisis de los circuitos sincrnicos sin embargo estos circuitos re!uieren un tratamiento particular debido a !ue no existen pulsos de reloj como referencia de tiempo para controlar los cambios de estado. En los (ircuitos 3ecuenciales $sincrnicos las variables de entrada act'an directamente sobre el sistema es decir !ue un cambio en tales variables produce un cambio sobre el estado interno. Los (ircuitos 3ecuenciales $sincrnicos se clasifican dependiendo del tipo de entradas o del cambio en el tiempo de las estas en dos grupos0 los (ircuitos $sincrnicos en 4odo *undamental y los (ircuitos $sincrnicos en 4odo 5ulso.
(ircuitos $sincrnicos $ctivados por 6ivel "4odo *undamental# Los circuitos asincrnicos operando de esta forma fueron los primeros !ue se implementaron en los inicios del anlisis de los sistemas secuenciales en Electrnica )igital y se encuentran constituidos por un sistema combinacional donde algunas de sus salidas se unen a las entradas formando lazos de realimentacin. En la figura % se observa un diagrama de blo!ues descriptivo de este tipo de sistemas secuenciales.

*igura % )iagrama de blo!ues de un (ircuito $sincrnico $ctivado por 6ivel 7eamos la descripcin y caractersticas de este es!uema. La variable t representa el tiempo de retardo mnimo para !ue ocurra una transicin y corresponde al retardo !ue ocurre cuando una seal viaja a trav8s de una o ms compuertas del circuito secuencial. En este tipo de sistemas secuenciales no se permiten cambios en forma simultnea en las variables de entrada debido a la posible ocurrencia de estados indeterminados en las salidas. 3e pueden presentar estados estables e inestables. Los estables son a!uellos en los !ue el valor de estado presente es igual al estado siguiente y los inestables son a!uellos en los !ue el valor del estado presente es diferente al estado siguiente. Las variables en min'scula "yn# corresponden a las variables secundarias en el instante t "Yt# y las variables en may'scula corresponden a las variables secundarias en el instante t+1 "Yt+1#. 5ara observar los fenmenos !ue pueden ocurrir en este tipo de sistemas a continuacin se describe un procedimiento para analizar los estados lgicos el cual se desarrolla en los siguientes pasos0

%. 9allar las ecuaciones lgicas para las variables de excitacin y salida del circuito. &. Elaborar los mapas de Karnaugh para los estados de las variables de excitacin y salida a partir de las ecuaciones :alladas. Los mapas de Karnaugh contienen los estados secundarios versus los estados de salida. +. Localizar e identificar todos los estados estables e inestables en el mapa de Karnaugh de las variables de excitacin. Los estados estables ocurren cuando yt = Yt y los estados inestables cuando yt, Yt. ;. $signar un nombre "puede ser un carcter# a cada fila de la tabla. <. Elaborar una tabla de flujo reemplazando cada estado estable de excitacin con el mismo nombre !ue tiene asignado el estado secundario as como el de los estados inestables. 5ara analizar la tabla de flujo debern considerarse movimientos :orizontales cuando ocurran cambios en las entradas y movimientos verticales cuando se dan transiciones de estados inestables a estados estables sin cambio en las entradas. 5ara ilustrar el proceso de anlisis se desarrollar un ejemplo basado en el circuito de la figura &.
*igura &. (ircuito 3ecuencial $sincrnico de ejemplo

Este circuito tiene dos variables de entrada " x1, x2# una variable de estado interno o secundaria "y# y una variable de salida o excitacin "Y=z#. Obtencin de las ecuaciones lgicas del circuito . 3eg'n la lgica del circuito se deducen las siguientes expresiones para los estados de excitacin y salida. (omparando este circuito con el de la figura % se observa !ue la variable de excitacin corresponde a la variable de salida por esta razn las expresiones son las mismas. Y = x1 x2! + x2 y z = x1 x2! + x2 y
"laboracin de #a$as de Karnaugh $ara las variables de excitacin y salida . 5artiendo de las expresiones lgicas anteriores y teniendo en cuenta todas las posibles combinaciones de las variables x1 x2 y y se puede llegar al mapa de Karnaugh de la figura + el cual es el mismo para Y como para z.
*igura + 4apa de Karnaugh para estados de excitacin y salida Esta tabla indica los cambios en el estado de la variable Y despu8s de un cambio en las entradas x1 y x2. $ manera de ejemplo observe el estado sombreado "%# en la figura + el cual indica !ue el estado actual Y=% cambia a Y=1 cuando las entradas son x1=x2=1. &ocalizacin de estados estables e inestables . )e la figura + se pueden deducir las estados estables e inestables basta observar si los estados actuales cambian al alterar las entradas. 2eniendo en cuenta lo anterior se puede concluir !ue los estados inestables

son a!uellos !ue estn sombreados y los dems son estables debido a !ue no :ay cambios en el estado siguiente. 'signacin de nombres a cada (ila de la tabla de excitacin . Las filas de la tabla sean identificadas como a y b para identificar los estados % y 1 de la variable Y. )abla de (lu*o o transicin de estados lgicos . 2eniendo en cuenta !ue los estados de las entradas no deben tener cambios simultneamente en la figura ; se muestra la tabla de flujo donde se observa la transicin de estados a y b seg'n el estado de las entradas.
*igura ; *lujo de estados Ci'(!ito+ A+i"('&"i(o+ A(tiv$#o+ ,o' P!-+o .Mo#o P!-+o/ Los circuitos asincrnicos operando de este modo son similares a a!uellos !ue operan en modo fundamental excepto !ue las seales de entrada corresponden a pulsos !ue se ocurren de forma asincrnica. En la figura < se observa un diagrama de blo!ues ilustrativo sobre este tipo de sistemas.

*igura < (ircuito $sincrnico $ctivado por 5ulsos /n circuito secuencial activado por pulsos se caracteriza por cumplir las siguientes condiciones0 (omo mnimo una de las entradas debe ser un pulso. Los cambios en los estados internos ocurren 'nicamente por la presencia de un pulso en las terminales de entrada. (ada estado de entrada desencadena 'nicamente un cambio en el estado interno del circuito. 6o se permiten dos o ms pulsos en forma simultnea en las seales de entrada. En caso de incumplirse esta condicin la 'nica forma de analizar el circuito es con un diagrama de tiempos. Existen dos tipos de circuitos en esta modalidad de funcionamiento0 La m!uina de estados de 4al y 4oore 5ara entender el funcionamiento de este tipo de circuitos se desarrollar un ejemplo con base en el circuito de la figura =
*igura =. (ircuito $sincrnico de Ejemplo 5ara comenzar el anlisis considere !ue los pulsos de entrada ocurren en la secuencia !ue se observa en la figura >. 6ote !ue los estados de las entradas son complementarios

y las transiciones ocurren en instantes de tiempo diferentes lo cual es una caracterstica particular de las entradas de estos sistemas secuenciales.
*igura >. 3ecuencia de pulsos para x% y x& 5ara analizar el estado de las variables del circuito se deben deducir las expresiones lgicas para 3 . y z. )e la figura = se tiene0 + = x1 y! , = x2 y z = x1 y $ partir de las expresiones lgicas se puede construir el diagrama de tiempos para las variables del circuito. En la figura ? se observan las transiciones de los estados correspondientes a la secuencia de las seales de entrada.
*igura ?. )iagrama de tiempo del circuito de la figura =

La figura , muestra los estados siguientes y los estados de salida de la forma -estado siguiente.estado salida- "y.z#.
*igura ,. Estados de Excitacin y 3alida En la tabla no se tuvo en cuenta la columna correspondiente a la entrada x1x2=11 debido a !ue los circuitos secuenciales asincrnicos no admiten entradas activas de forma simultnea. Esta tabla de estados se puede simplificar aun mas debido a !ue el estado %% no implica ning'n cambio en los estados del circuito as !ue la columna correspondiente se puede suprimir sin alterar el anlisis. 2eniendo presente esta condicin la figura , se reduce a la figura %-. @bserve !ue los estados de las entradas son complementarios lo cual es caracterstico de una seal pulsada.
*igura %-. Estados de Excitacin y 3alida
E0EMPLOS DE CONTROL SECUENCIAL Los sistemas combinacionales y secuenciales tienen gran variedad de aplicaciones en la vida real. En la mayora de sistemas digitales encontrados en la prctica se incluyen

elementos !ue memorizan la informacin secuenciales.
por lo cual se re!uieren de circuitos
El objetivo de esta leccin consiste en dar aplicabilidad a la teora vista en este captulo mediante dos ejemplos sencillos con los cuales se :arn uso de las :erramientas de anlisis y diseo de circuitos secuenciales0 la implementacin de un semforo y un control de un motor de pasos. I%,-e%e"t$(i&" #e !" Se%12o'o (onstruir el circuito lgico para un semforo !ue responda a la siguiente secuencia0 7erde $marillo .ojo y .ojoA$marillo. El semforo tiene cuatro estados los cuales se pueden representar con 2 (li$/(lo$s sin embargo para asignar el tiempo de duracin de cada estado se emplearan + (li$/(lo$s, de los cuales se pueden obtener 0 estados cuyos tiempos se pueden distribuir de la siguiente forma0
7erde "+ ciclos# $marillo "% ciclo# .ojo "+ ciclos# .ojo-$marillo "% ciclo#
)onde cada ciclo representa una transicin en la seal de reloj. @bserve !ue la duracin de la secuencia de los cuatro estados es de 0 ciclos. El primer paso para realizar el diseo consiste en asignar los estados lgicos como se puede notar en la figura %%. Esta asignacin de estados se puede :acer de forma libre y no necesariamente debe corresponder a una secuencia binaria sin embargo en este

caso por comodidad se establecer de esta forma para implementar el circuito con base en un contador sincrnico de tres bits.
S$-i#$+ #e -o+ 2-i,-2-o,+ S$-i#$+ $- Se%12o'o Co-o' 32 7erdeB $marillo % .ojo % % .ojo-$marillo % 31 % % % % 34 % % % % V % % % A % % R % % % %
*igura %%. $signacin de estados En la figura %& se observa un contador sincrnico de tres bits construido con (li$/(lo$s 1K a partir del cual se realizar el diseo. El objetivo de :acer uso del contador es emplear sus salidas "C& C% y C-# para generar los estados de las variables 2 ' y , "7erde $marillo y .ojo# del semforo.

*igura %& (ontador de tres bits El siguiente paso consiste en deducir la lgica combinacional adicional para generar los estados de las variables 2 ' y ,. 5ara ello se deben construir los mapas de Karnaugh y obtener las ecuaciones lgicas. En la figura %+ se muestran los mapas con las ecuaciones resultantes para cada variable.
*igura %+. 4apas de Darnaug: (on las expresiones obtenidas solo resta agregar la lgica al contador de la figura %&.

Moto' ,$+o $ ,$+o o,e'$"#o e" 2o'%$ !"i,o-$' /n motor de pasos es un tipo especial de motor diseado para rotar un determinado ngulo como respuesta a una seal en su circuito de control. Estos motores se utilizan en varios sistemas de control de posicin debido a la precisin !ue manejan. Este tipo de motor puede tener una o dos bobinas por fase. Los !ue tienen una bobina por fase se conocen como motores de tres :ilos y los !ue tienen dos bobinas por fase se conocen como motores de devanado partido. 5ara este ejemplo se emplear un motor de fase partida como el !ue se indica en la figura %;. @bserve la forma en !ue debe ser conectado para :acer el control.

i5!'$ 16. Moto' #e ,$+o+ #e #ev$"$#o ,$'ti#o En este ejemplo se :ar el diseo del circuito de control para manejar cuatro pasos los cuales corresponden a la posicin de los interruptores se indican en la figura %<.
E+t$#o #e -o+ i"te''!,to'e+ N!%e'o #e ,$+o S1 1 2 7 6 ON ON O O S2 O O ON ON S7 O ON ON O S6 ON O O ON
i5!'$ 18. Se(!e"(i$ #e e+t$#o+ #e -o+ i"te''!,to'e+ .6 ,$+o+/

Los interruptores se pueden controlar de dos formas ya sea con tiristores " +3,!s# o mediante el uso de relevos. En la figura %=. 3e observan las dos opciones para manejar los interruptores.
i5!'$ 19. I"te''!,to' ,o' 'e-evo : #e e+t$#o +o-i#o @bservando la figura %< se puede notar !ue los estados de los interruptores 3% y 3& son complementarios al igual !ue los interruptores 3+ y 3; lo cual simplifica el diseo del circuito. El primer paso para realizar el diseo de la unidad de control consiste en asignar los estados lgicos y seleccionar el tipo de (li$/(lo$ con el cual se implementar el circuito lgico. En la figura anterior se relacionan los estados lgicos de las salidas y los estados de las entradas * y 4 de los (li$/(lo$s. 6ote !ue las variables +2 y +5 no se tuvieron en cuenta debido a !ue sus estados son el complemento de +1 y +6 respectivamente.
E+t$#o A(t!$- E"t'$#$ E+t$#o Si5!ie"te E+t$#o+ #e -o+ 2-i,-2-o,+ S1 1 S7 4 D 4 S1 4 S7 4 01 < ;1 1 07 4 ;7 <

1 4 4 1 1 4 4
1 1 4 4 1 1 4
4 4 4 1 1 1 1
1 1 4 1 4 4 1
4 1 1 1 1 4 4
< 1 4 < < 4 1
4 < < 4 1 < <
< < 1 1 < < 4
1 4 < < 4 1 <
T$b-$ #e e+t$#o El siguiente paso consiste en construir los mapas de Karnaugh para los estados de los (li$/(lo$s "11 K1 16 K6#. 2ales estados se indican en los mapas de Karnaugh mostrados con las ecuaciones lgicas correspondientes.

4apas de Darnaug: El 'ltimo paso del diseo consiste en construir el circuito lgico a partir de las ecuaciones lgicas obtenidas el cual se muestra as0
Di+e=o 2i"$- #e- (i'(!ito -&5i(o @bserve !ue los estados 3& y 3; no se tuvieron en cuenta en el diseo debido a !ue los flip-flops por defecto entregan en sus salidas una variable y su complemento.
7.- T'$b$jo e" L$bo'$to'io a# Emplementar el contador sincrono diseado en laboratorio. b# Emplementar el contador asncrono diseado en laboratorio. c# Emplementar el circuito del semforo con *lip flops 22L >;L3>=. d# Emplementar el circuito del motor paso a paso con *lip flops 22L >;L3>=. ;.- C!e+tio"$'io $/ )isee y simule un contador asncrono descendente desde el numero ? b# )isee y simule un contador sincrono ascendente del - al ++ c# 3i pretendi8semos implementar el semforo en @ruro !ue consideraciones de tiempo deberamos tomar para !ue pase de rojo a amarillo y de amarillo a verdeF @ de verde a rojo realizar el diseo y la simulacin en 5roteus del mismo tomando en

cuenta la temporizacin existente en los semforos de la ciudad. d# Cue diferencia existe entre un motor unipolar y bipolar expli!ue los diferentes pasos para controlar el funcionamiento de los mismos. e# )isear y simular en 5roteus un circuito secuencial para controlar un motor paso a paso bipolar.

Lab Nº1 Digital 2 26082013doc

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Lab Nº1 Digital 2 26082013doc

Încărcat de

Drepturi de autor:

Formate disponibile

UNIVERSIDAD TECNICA DE ORURO

Es!uema lgico de un contador binario asncrono de tres bits.

(ronograma real de un contador binario asncrono de tres bits.

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

*igura &. (ircuito 3ecuencial $sincrnico de ejemplo

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

*igura ?. )iagrama de tiempo del circuito de la figura =

UNIVERSIDAD TECNICA DE ORURO

*igura %-. Estados de Excitacin y 3alida

UNIVERSIDAD TECNICA DE ORURO

elementos !ue memorizan la informacin secuenciales.

por lo cual se re!uieren de circuitos

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

E+t$#o #e -o+ i"te''!,to'e+ N!%e'o #e ,$+o S1 1 2 7 6 ON ON O O S2 O O ON ON S7 O ON ON O S6 ON O O ON

i5!'$ 18. Se(!e"(i$ #e e+t$#o+ #e -o+ i"te''!,to'e+ .6 ,$+o+/

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

< 1 4 < < 4 1

4 < < 4 1 < <

< < 1 1 < < 4

1 4 < < 4 1 <

UNIVERSIDAD TECNICA DE ORURO

UNIVERSIDAD TECNICA DE ORURO

S-ar putea să vă placă și