Curso de Electronica Digital Cekit 3

aRZmP en eee ae circuitos integrados y microprocesadores PAC CEC irc Tam CLE Tam camo ta Ea eee eC om muloacu hoor tcl (=aELECTRONICA DIGITAL Realizado y editado por EEKIT. Compaiifa Editorial Electrénica Gerente general y comercial William Rojas H. Director editorial Felipe Gonzalez G. Autor Felipe Gonzalez G, Diagramacién electronica Nubia Patricia Tamayo ©CEKIT S.A.1993 Pereira - Colombia, Prohibida su reproduccién parcial o total por cualquier medio sin permiso escrito del editor. ISBN (Obra comleta) 958-9108-27-X ISBN (Volumen 4) 958-9108-31-8 ISBN (Fasciculo 34) 958-9108-65-2 ANTARTICA S.A PRINTED IN CHILE IMPRESO EN CHILE 12.11.93 Circuitos integrados y microprocesadores 1 Curso prictlco de ELECTRONIC forma de 40 fatcicuoe de parc sem DIGITAL, circutos Inteprades y mleroprocesadores publics en 5, encuademnbiesen cinco volimencs (Cada fastcuo consa de 20 piginas y 4 de cubienas. 16 piginas extn ddicada al coro de ELECTRONICA\ DIGITAL, csruitosintgradony icroprocesadoreque comprende S6lecrionestesricasy mamerosa acvidadcs pcticas con los pasos nsrucciones para ensambla un eomprobador lgico de fis medals. Estas pinay son ‘encuademabes en Jos volmenes 1, 2,3 y 4 Las eatro pina centraes de cada fascculo son encuaderabls por separado en el volume 3y estén deicads ala descripcién dtallada de 2 proyectos completos. Por ena rans alexcuademsat lo Vokimenes debe cide de desprender previamente las evar péginas centrale de todos lot fastculos y guardaras hasta exando se ‘completen, con el facioolo 40, momento en el eutl pode encvademer con ella el valunen CConelfsciulo que completa cade unodelos cinco volimene que confrman esta cbr, se pond ala vests tapas para su encosdemacia, Lo vlimenes se eoafonnan de Ia sguiene maners Volumen N'1.Fatefculor 1a 10 piginas 64 164 Volumen N®2,Fasetcuor L1 a 19 pina 165 2324 Volumen N*3, Faeteuoe 20 a 28 - paginas 325 a 458, Volumen N*4,Fasctculos 29 al $0 -piginas 469 660 ‘Volumen N*S Libro de proyecos- paginas cenuales 5 160 ‘CEKITS.A. garaniza a poblicacis dea wulidad de obra y de a tapas necesarias para evencuademacica y el servicio de nimeros srasados hasta un ao después determina la cieulaci del hime fscculo Tein Ja calidad de or componenes ye correct fanconamiento de los proyectos DISTRIBUCION INTERNACIONAL Y NUMEROS ATRASADOS Distribuldor en Cotombla: KIT S.A. ia Boral Electrica Calle N° 6-22 Pod A.A, 194 ‘Tee 352191-382194-356135 FAX 342615 Perr Colombia Distribuidoresen Argentina EDITORIAL VANIDADES S.A. Prd 263, Ser Piso 1067 ital Federal, Buenos Aires, Argentina ‘Telefonor 342'8946/ 5178/8083 FAX: (681) 3348053 ‘Telex 17699 EDIVA AR Acsherid a Asocacin de Editres de Revistas Ealtorlal Vanidades S.A., Conslo ecutivo: Presidente: Jullo Poblte Benet Gerente General yedlor: Carls A. Magurno (Capital Federal Varcaro, Sinchex y Cla. ‘Moreno N° 794, 9 Piso, OF 207, CP. 1081 Benes Alves Interior Diatibuidora Benn SAC Santa Magdalena NY S41, 1277 Buenos Atee Distribuior en Chile: Ealtrial Andina S.A. ‘Avenida E1Golt 203, Santago 34 Chile Teléfonos: Mesa de entradas (562)231-7053, 252.8818 / 292-6825 Fax (56m) 2328806 Télex 440221 EDAND CZ Distribuidor en Uruguay Distbaidora Carergs emia 688 Montevideo, Repdblica Orienal de Ur ‘Telefonos: (89) 96-1941 [95-4540 Fax: 96-1941 ‘Telex 2391 GRAFIA S.A. Distribuldor en Paraguay: Selecciones SAC Falgencio RL, Moreno 270 ‘Asinelén, Parag ‘Telefonor (S95 Fax: 449639, 9 ) 481588 / 201863 Distribuidor en Bolivia: Diamo Lida, Comercio $05 La Par, Bolivia Telefonox$912) 353119ATT Cerner ay Prueba del médulo 4: Generador de pulsos En esta segunda parte de la actividad 20 realizare- mos la prueba del médulo 4 utilizando un sencillo circuito de visualizacién con LED. En el experimento N® 26 (ver pagina 330) lo emplearemos en una aplicacién més avanzada, En la figura A26 (ver pagina 266) presentamos el diagrama esquematico del médulo 4. La funcién de cada uno de los componentes de! mismo (ICI, Ri, R2y Cx) se explicd a grandes rasgos en la actividad prictica N° 17 y se detall6 en las actividades pos- teriores a medida que se instalaba cada uno. Materiales necesarios 1 médulo EDM-4 (generador de pulsos de reloj). 1 condensador elecirolitico de 10 wF/16V. Cx 1 resistencia de 1 KQ. Rs. 1 LED. D1. 1 protoboard. 1 pila alcalina de 9V. VDD. Puentes de alambre telefnico N® 22 6 N® 24, Procedimiento Ame sobre su protoboard el circuito de la figura ‘A30. Inserte el condensador de prueba Cx con la polaridad apropiada en los pines asignados para su instalacién dentro del médulo 4. Situe inicialmente R2 en su posicién de méxima resistencia (completamente girado hacia Ia derecha). Conecte la pila de OV. Di debe parpadear « una frecuencia relative: ‘mente lenta (=1 destello por segundo). Gire lentamente R2 hacia la izquierda. La velocidad de parpadeo del LED debe aumentar, indicando que esta aumentando la frecuencia del reloj +5V cu Linea maestra de relo) Fig. 509 escendentes y el iltimo es, ‘inicamente, ascendente. La mayorfa de contadores sincrénicos TTL pueden operar a frecuencias superiores a 20 MHz y no producen glitches cuando se decodifican sus salidas Contadores prefijables Prefijar un contador significa, simplemente, cargar un niimero binario en el mismo con prioridad a Ia aplicacién de la sefial de reloj. De este modo, cuando llega el siguiente pulso, la cuenta arranca a partir de ese mimero. Un contador prefijable es, por tanto, aquel que puede programarse para comenzar a contar a partir de un estado especifico de su se- ‘cuencia de conteo. En muchas aplicaciones, ta prefijacién se limita a inicializar todas las salidas en 0's 0 en 1's, activando la Ifnea de RESET o de PRESET del contador. CEKIT- Curso practico de electrénica digital 325Existen, sin embargo, situaciones donde se requiere comenzar a contar desde un nimero predeter- minado. En estos casos, debe proveerse algiin medio de prefijar o cargar el contador con el niimero deseado. Lo anterior se logra controlando, mediante circuiteria l6gica adecuada, las lineas de reser y de preset de cada flip-flop. Para este efecto, el contador debe disponer de unas entradas de prefijacién cn las cuales se sitéa el dato a partir del cual debe iniciarse el conteo y de una linea de load 0 carga que habilite la transferencia de la informacién de entrada a las salidas, La prefijacién puede ser sincrénica o asincré- nica. En el primer caso, el dato deseado se carga en el contador con Jos flancos de subida o de bajada de la sefial de reloj mientras que en el segundo, la carga se realiza sin intervencign de la sefial de reloj. La mayorfa de contadores prefijables disponibles como circuitos integrados son sincrénicos y, ademis de las entradas de reloj, prefijacién y carga y de las salidas de conteo, poseen I{neas de control adicionales que habilitan el dispositivo para realizar funciones especiales, por ejemplo, contar en ambas Gireociones, facilitar la conexién en cascada con unidades similares, no contar, etc. En Ja figura 510 se muestra el diagrama de bloques de un contador prefijable genérico. El dispositivo consta de una entrada de reloj (CLK), cuatro salidas de conteo (Q4Q3Q2Q1), cuatro entradas de fijacién (P4P3P2P1), una entrada de carga {OAD) y otras lineas de contol adicionales cuya funcién describiremos mas adelante, Contador binario prefijable Borrado Direccién La informacién presente en las lineas de prefi- Jacién, por ejemplo P4P3P2P1=1010, se transfiere a las salidas Q4Q3Q2Q1 cuando se activa (mediante un 0 6 un 1, dependiendo del disefio) la entrada LOAD. Al retomar esta iiltima a su estado inactivo, el contador inicia, a partir del valor prefijado, la cuenta, ascendente o descendente, de los pulsos aplicados a la entrada de reloj. Ladireccién del conteo ladeterminael estado de la linea U/D (upidown).Cuando U/D=0, el contador cuenta en sentido descendemte (1010, 10 01,..., 0000, 1111, ...) y cuando U/D=1 lo ‘hace en’ ‘sentido 'ascendente (1010, 1011, ...., L111, 0000, ...), 0 viceversa, La. prefijacién’no altera la secuencia de conteo: simplemente Ia inicia desde un valor o estado especifico. Las entradas de prefijacién son muy tiles para acortar secuencias de conteo, obtener contadores de médulo variable, borrar el contador sin la inter- vencién de la linea maestra de reset, almacenar informacién binaria y otras aplicaciones. En la siguiente seccién analizaremos detenidamente varios contadores binarios sincr6nicos prefijables disponibles como circuitos integrados. Contadores binarios sincrénicos TTL y Mos Existe una gran variedad de circuitos integrados TTL y CMOS disefiados para operar como con- adores binaros sincrénicos. La tabla dela figura 511 compara aspectos claves de algunos de ellos, Todos estos dispositivos son de 4 bits y han sido disefiados de tal modo que puedan conectarse en cascada y proporcionar conteos de cualquier niimero de bits con un minimo de circuiter‘a logica extema, Los contadores de las series TTL 74 y 74LS operan a 5V y los de las series CMOS 40, 45 y 74C con tensiones entre 3V y 15V. Por regia general, los primeros pueden trabajar a frecuencias de reloj mas altas que los. dispositives CMOS correspondientes pero consumen més potencia, En la figura 512 se muestran la distribucién de nes y cl diagram funcional del circuit integrado 4LS193, un contador sincrénico de 4 bits up- down prefijable. La tensiGn de alimentacién (SV) se aplica entre los pines 16 (Vcc) y 8 (GND). El dispositivo se dispara por flancos de subida y pose dos entradas de reloj (CLK UP y CLK DOWN) independientes, cuatro entradas de prefija- cién (P1 a Pa), cuatro’ salidas binarias (Qi a Q4), una entrada asincrénica de borrado (RESET), una entrada de carga (LOAD) y dos salidas de rebasamien- to (CARRY OUT y BORROW OUT). Estas tiltimas se activan cuando ld cuenta es méxima o minima,Contadores sincrénicos binarios TTL y CMOS comunes Linea N® de] N*de] Modo de disparo Linea’ Reterencia paar pines} bits 7ai61-74L8161 7ac161-401618| '° et st de carga Conectable ‘en cascada Lineas de habiltacién Direccion aa Observaciones. si uP s! mo 7av63-74L5163 7ac163-401638| ' st si yaistea | 16 no | st si up si a 3 SI sI mM @ 74191-74L8101 | 16 NO st sl st mM (4 74195-74L8193 740193-40193B is a BL si sl m4 40298 18 No si sI si I) (4) 5) 45168 16 SI sl SI sl mM 4520 16 sI NO ‘Observaciones: si si (1) (6) (7) [1]: Clear asincrénica; [2]: Prefijado asincxénico ; [3]: Clear sincrénico ; 4: Prefijado sincrénico ; [5]: Contador binatio’ BOD } (61: Disparo por tlancos programable ; [7|: No es prefijable. Dos contadores en una misma oépsula ; 4 :Flancos de subida ; : Flancos de bajada ; Un alto en la linea RESET (pin 14) sitia todas las salidas Q en bajo, sin importar el estado de las, entradas de reloj, de prefijacién y de carga, En condiciones normales iGn, esta linea debe mantenerse inactiva, es decir, en bajo. UP: Ascendente; DOWN: Descendents Fo.sit La direccién del conteo depende de la entrada de reloj utilizada. Para conteo ascendente, la sefial de pulsos debe inyectarse a la entrada CLK UP (pin 5) y para conteo descendente debe inyectarse a la entrada CLK DOWN (pin 4). La entrada no utilizada (CLK Circuito integrado 74LS193 (a) Distribueién de pines (©) Diagrama funcional ar 2 3 4 BORROW OUT CARRYOUT CEKIF-Curso prictico de electronica digital 327DOWN 0 CLK UP) debe mantenerse alta. La cuenta avanza o retrocede una unidad con los flancos de subida de la sefial de reloj. Lacargadel contador se realiza asincrénicamen- te situando el dato de partida deseado en las entra das de prefijaci6n P4 (pin 9), P3 (pin 10), P2 (pin 1) y Pt (pin 15) y aplicando un bajo a la linea de carga LOAD (pin’ 11). Cuando esto se hace, el estado de Pé se transfiere a Qs, el de P3 a Q3, el de P2 2.Q2y el de Pl 2 QI. En condiciones normales, la i- nea LOAD debe mantenerse alta. La linea CARRY OUT (acarreo, pin 12) es normalmente alta durante un conteo ascendente y emite un pulso negativo (activo en bajo) cuando la cuenta llega a 1111 y se reinicia, Esta condicién se Genomina sobreflujo (overflow). La duracién del pulso de carry o de sobreflujo es igual al tiempo que dura en bajo la sefial de reloj aplicada a la en- tada CLK UP (pin 5). La linea BORROW OUT (préstamo, pin 13) es normalmente alta durante un conteo descendente y emit un puso negative (activo en bajo) cuando la cuenta Hega a 0000 y se reinicia. Esta condicidn se denomina bajoflujo (underflow). La duracién del pulso de borrow o de bajoflujo es igual al tiempo que dura en bajo la seftal de reloj aplicada a la en- tada CLK DOWN (pin 4). Otros contadores sincrénicos bit 8) 74LS161, 74LS163, otc. 5V63-15V +5V ) 7aLs169Las salidas CARRY y BORROW son muy iitiles cuando se conectan contadores 74L$193 en cascada. Los pulsos suministrados por estas lineas ac- ttian, respectivamente, como sefiales de reloj de las, entradas CLK UP y CLK DOWN de la etapa siguiente. Los contadores 74193, 74C193 y 40193B son funcionalmente equivalentes al 7AL3193 y te- nen la misma distribucién de pines. El primero (74 193) se dispara con flancos de bajada y los dos iltimos (74C193 y 40193B) con flancos de subida. La méxima frecuencia de operacién es del orden de 25 MHz para el 74193/74LS193 y de 12.5 MHz para los contadores 74C193 y 40193B. En la figura 513 se muestran los diagramas funcionales de otros contadores sincrénicos binarios importantes. Todos son de 16 pines. Cada linea de control (PE, TE, U/B, etc.) esté marcada con su nivel de actividad respectivo. Las lineas terminadas en burbuja (0) © sefialadas con una barra (—) son activas en bajo. Ejemplos: + LOAD es activa en bajo para el 74LS169 y activa enalto parael 40298 , + PE y TE son activas en alto para el 40163B y activas en bajo para el 74LS169, + RESET es activa en alto para el 4516B y activa en bajo para el 74LS161. + CARRY OUT es activa en alto para para el 74LS 163 y activa en bajo para el 4029B. Con excepcién del 4520B, todos los contadores relacionados son prefijables. El 40298, en Baticula, puede operar como condor binario 0 BCD. 1 45208 contene dos contadores dispare bles por flancos de subida o de bajada. El 74LS 191 y el 74191 responden a flancos de bajada y los restantes chips a flancos de subida. Todos vienen en encapsulado DIP de 16 pines. Las Iineas Pi, P2, P3 y P4 son las entradas de peefijcion. La linea de entrada LOAD habilita la juncién de carga. Los contadores de las figuras 13 (a) y (b) son de Fretiado sivociaion 7 Jos de las figuras 513 (©), (@) y (e) son de prefijado asincré- nico. Las Ifneas PE, TE, E y CARRY IN son entradas de habilitacién. Cuando estas lineas son activas, el dispositive desarrolla su légica normal. Cuando estén inactivas, las salidas no responden a Ja sefial de reloj. Para el caso del 4520B, las entradas CLK y E son intercambiables. Cuando E=1, CLK actiia ‘co- ‘mo entrada de reloj y el dispositive responde a flancos de subida. Cuando CLK=0, E acta como entrada de reloj y el dispositivo responde a flancos de bajada. La I{nea RESET es una entrada de clear o borrado. Cuando esta linea se activa, la cuenta en curso se cancela y todas las salidas se hacen iguales a 0, es decir, 0Q3Q201=0000, En todos ‘los casos, con excepeién de los dispositivos '163' (74LS 163, 40163B, etc.) el borrado es asincrénico, es decir, el efecto de la linea RESET se manifiesta de inmediato, sin importar el estado de la sefial de reloj. La linea de entrada U/D (up/down) determina la direccién del conteo En el caso de los contadores 74LS169, 4029B y 4516B, cl conteo se realiza en sentido ascendente (up) cuando U/D=1 y en sentido descendente (down) cuando U/D=0. Para los contadores 74191 y 74LS191, la linea U/D opera en forma contraria. Los chips restantes operan, tinicamente, como contadores ascendentes. La linea B/D (binaryldecade) del 40298 determina el médulo de conteo. Cuando B/D=1, el dispositivo trabaja como contador binario (médulo 16) y cuando B/D=0 lo hace como contador BCD o de ‘década (médulo 10). Los contadores BCD se estudian en detalle en la leccién 25. Las lineas de salida CARRY OUT, RIPPLE CLOCK y MAX/MIN se activan cuando la cuenta alcanza su valor méximo (sobreflujo) en el modo ascendente 0 minimo (bajoflujo) en el modo descendente. Permiten conectar varios contadores similares en cascada sin necesidad de circuiteria légica extema, En el siguiente experimento, que es integral, practicaremos con el circuito integrado 74LS193, uno de los contadores sincrénicos més versdtiles y opulares, para despejar dudasy fier conceptos. El procedimiento seguido es aplicable al anilisis de Cualquiera de los contadores discutidos en la secién anterior y otros que conoceremos mas adelante. Esimportante que usted realice este experimen- toconatentiéne interprete losresultados con deteni- miento porque lo ilustrard en todos los aspectos précticos de interés relacionados con contadores avanzados. Ademds, tendré la oportunidad de apreciar en accién, en un mismo proyecto, los cuatro maédulos que usted ha construido en las actividades précticas y confirmaré ain més su utilidad. ‘Tenga siempre presente que el verdadero conoci- miento de la electronica digital, y, en general, de cualquier drea del saber, s6lo se logra a través de la practica y la experimentacin constantes, respalda- das por Conceptos bien fundamentados y la predis- pocién natural al estudio y a la investigaciGn. CCEKIT- Curso prétcode elecrénica dighal 328od hy Operacién de un contador binario sincrénico, reversible y prefijable Objetivos + Analizar 1a operacién y las caracterfsticas de un contador binario sincrénico, prefijable y reversible (up/down) tomando como ejemplo el circuito integrado 74LS193 6 su versi6n estandar 74193. + Familiarizarse con la decodificacién de estados de las salidas de un contador. + Familiarizarse con la utilizacién del médulo 4 (generador de pulsos) construido y probado en la actividad préctica N® 20. + Recordar algunas de las técnicas de interface estudiadas en la lecci6n 8 +8V Circuito de prueba del contador 74LS193 Say: +5VMateriales necesarios 1 circuito integrado 74LS193 (contador binario sinerOnico de 4 bits prefijable reversible). ICI 1 circuito integrado 7447 (decodificador de BCD a 7 segmentos para display de dnodo comtin). IC2 1 display de siete segmentos de dnodo comin (LA- 6960 o similar). DISP 1 4 monitores l6gicos (D1-D4). Médulo EDM-1. 4 interruptores légicos (S1-S4). Médulo EDM-2. 1 pulsidorlgico (85) con inversor. Médulo EDM- 1 generador de pulsos. Médulo EDM-4, 2 LED rojos. D5, Ds. 3 resistencias de 1KQ, 1/2 W. R1-R3. 7 resistencias de 330 , 1/2 W. R4-R10. 1 condensador electrolitico de 10 uF/16V. Cx. 1 pulsador normalmente abierto (NA). S6. 1 intemruptor dpdt (dos polos, dos posiciones). $7. 1 interruptor spdt (un polo, dos posiciones). $8. 1 fuente de SV/1A (kit CEKIT K11) con conectores. Vee. 1 protoboard. Puentes de alambre telef6nico N° 22 6 N? 24, Herramientas: cortafrios, pinzas, pelacables, bistu- xf, cautin, Descripcién del circuito de prueba En la figura E45 se muestra el circuito que utilizaremos en este experimento para comprobar la eracion del contador binario sincrénico 74LS 153. La funcién de cada componente se puede resumir en los siguientes términos: Modulo 1 (monitores D1-D4): Visualizan el estado de las salidas de conteo QI-Qs. Un monitor apagado indica la presencia de un 0 en la salida respectiva y encendido la presencia de un 1, Modulo 2 (interruptores $1-S4); Prog el estado de las entradas de ijacién P1-P4, Por ejemplo, para programar el dato P4P3P2P1 -0110 (6), inie S4 en la posicién "O" y $3 y S2 en la posicién. Médulo 3 (pulsador $5 ¢ inversor). El pulsador $5 incorporado suministra la orden de carga que trasfiere, asinerénicamente, el contenido de las entradas de prefijacién a las salidas. Al liberar el pulsador, el circuito inicia el conteo de pulsos a partir del dato cargado, El inversor interno acta como driver del LED Ds. Médulo 4 (generador de pulsos). Suministra la sefial de pulsos a las entradas de reioj CLKUP (conteo ascendente) y CLKDOWN (conteo descendente) del contador. Las frecuencias maxima y minima de esta sefial se programan mediante el condensador Cx, Variando la resistencia del potenciémetro incorporado se obtiene cualquier frecuencia dentro de este rango. Decodificador de BCD a 7 segmentos con display. Visualiza simbélicamente la informacién de salida del contador. En la figura E46 se muestra este circuito en detalle. Para cédigos binarios entre 0000 (0) y 1001 (9), en el display aparece el nimero decimal ceereeponaicnte (0, 1,..., 9). Para o6- digos entre 1010 (10) y 1111 (15) se visualizan eS caracteres especiales indicados en la misma figura. El LED D5 monitorea el estado de la sefial de reloj, ilumindndose cuando esta sefial es alta y spagindose cuando es baja. El LED Ds monitorea el estado de las salidas CARRY y BORROW del contador, iluminéndose cuando se alcanza la condicién de sobreflujo 1111 (CARRY=0) durante un conteo Decodificador de BCD a siete segmentos TALSAT 6 7447 A4-R10: Display de anodo 300, 1/2W comin CEKIT: Curso préctico de elecirinicadigial 331ascendente o de bajoflujo 0000 (BORROW=0) durante un conteo descendente. Las resistencias R1 y R3 limitan, respectivamente, la corriente de los LED Ds y Dé a un valor se- gu, La resistencia R2 mantien inaciva, en bajo Ta Ifnea de RESET durante la operacién normal contador. Las resistencias R4 a R10 protegen los segmentos del display, Cuando se pulsa 6 ("CLEAR"), la Iinea de RESET recibe un alto y las salidas Q'se hacen todas bajas, sin importar el estado de la sefial de reloj Observe que no se_utilizan resistencias de interface entre la salida CMOS Q del médulo 3 y la entrada TTL LOAD del contador debido a que estos, circuitos trabajan a +5V. Tampoco se requieren re~ sistencias de interface externas entre las salidas TTL Q4Q3Q201 del contador y las entradas CMOS D4D3D2D1 del médulo 1 debido a que este wiltimo ya las trae incluidas. La direccién de conteo se selecciona mediante el interruptor $7. Cuando $7 esté en la posicién "UP", Ja entrada CLKUP queda conectada a la salida del Tela» CLKDOWN ‘a. +5V. En consecuencia, el 748193 cuenta en forma ascendente, Cuando $7 esta en la posicién "DOWN", estas conexiones se inviereen y el circuito cuenta en forma ascendente, La condicién de rebasamiento que se desea monitorear con ¢l LED D6 se selecciona mediante el interruptor $8. Cuando $8 esta en la posicién "CARRY", D6 monitorea la salida de_sobreflujo (CARRY) ‘del contador y cuando $8 esta en Ia po- sicién "BORROW", Dé monitorea la salida de bajoflujo (BORROW), Mientras no haya sobrefujo 0 bs- joflujo, estos LED permanecen apagados. Procedimiento Paso 1. Arme sobre_su protoboard los circuitos de las figuras E45 y E46. Conecte adecuadamente Jos terminales de alimentacién de los circuitos inte- rudos, del display y de los médulos a la fuente de BV. Observe la orientacin de los LED Ds y Dé. Ine serie el condensador Cx en la base de montaje del médulo 4 con la polaridad adecuada, como se expli- 6 en la actividad practica N° 20. Si_utiliza un display distinto del _LA6960, identifique adecuadamente los pines de acceso al 4nodo comin y a los segmentos (a, b, etc.) del display. Si no posee informacién técnica al respec- to, siga el método explicado en el experimento 13 (ver paginas 129 y 130) para tal efecto. Para facilitar la interpretacién de los resultados, marque los LED y los interruptores con los nom bres asignados en el circuito de la figura E45, utili- 332 zando cinta adhesiva. Por ejemplo, rotule el LED Ds como "CLOCK" (reloj), $7 como "UP" (conteo ascendente) en la parte superior y como "DOWN" (conteo descendente") en la parte inferior, etc. Inicialmente, sitdie el interruptor $7 en Ja posi- cién "UP", el’ interruptor S8 en Ia posicién “cangy" y el potencimeto del médulo 4 en su icion de maxima resistencia (girado completa- Imente hacia ia derecha). De este modo, el contador comenzaré contando en direccién ascendente y el reloj operard a una frecuencia relativamente baja, de = 1 Hz, es decir, un pulso por segundo. Los interruptores del médulo 2 pueden estar en cualquier posicién. Antes de conectar la fuente, revise bien todas sus conexiones y corrija posibles errores de montaje. Paso 2. Encienda la fuente de alimentacién, Observe lo que sucede en los LED D1 a D7 y en el display del decodificador. Fije su atencién en el display. Notaré que en este tiltimo van apareciendo Jos mimeros del 0 al 9 y continuan Iuego los caracteres especiales correspondientes a los nimeros 11, 12, 13, 14y 15 (ver figura E46), siguiendo un estricto orden ascendente, Cuando la cuenta lega a 15 (display en blanco), se visualiza a continuacién el niimero 0 y se repite exactamente la misma secuencia, En otras palabras, el circuito esta contando, c{clicamente, en decimal y en forma ascendente entre 0 y 15, Observe ahora el LED Ds ("CLOCK"). Notaré que parpadea continuamente, es decir, se ilumina y se apaga alternativamente, a una rata aproximada de un destello por segundo, o sea, a la misma frecuencia de la serial de reloj. Cuando esta iltima es alta, D5 se ilumina y cuando es baja, se apaga, Este comportamiento se mantendré todo el tiempo porque el reloj, al no estar gatillado, trabaja libremente. Observe el LED Ds (CARRY). Notaré que la mayor parte del tiempo permanece apagado. Sin ‘embargo, cuando la cuenta en el display llega a 15 y eI LED Ds se apage (sefal de reoj en bajo), el LED Dé se ilumina, volviendo a apagarse cuando Ds se ilumina (sefial de reloj alta) y la cuenta en el display retoma a0, En otras palabras, el circuito produce un pulso de sobreflujo cuando la cuenta alcanza su valor maximo y la duracién de este pulso es igual al tiempo que dura cn bajo la sefial de reloj, Note también que la cuenta en el display se incrementa tan pronto se ilumina Ds, confirmando el hecho de que cl contador 7418193 responde a los flancos de ‘subida (ransiciones de a 1) de la seal de i.Observe los LED D1 a Dé del médulo 1. Notaré que siguen una secuencia binaria estrictamente ascendente desde 0000 (todos 1os LED apagados) hasta 1111 (todos los LED encendidos). Cuando la cuenta llega a 1111, retoma nuevamente 2 0000 se repite ef mismo orden, Recuerde que el LED be monitorea el bir mis significatvo de la cuenta (MSB) y el LED D1 el menos significativo (LSB), Si compara la lectura de los monitores con el nimero visualizado en el display, notaré que este timo es el valor decimal del ntimero binario correspondiente al estado de la cuenta. Por ejemplo, al es- fado DéD3D2D1=1000, lec el niimero 8, al estado 1101 le corresponde el miimero 13, y asi sucesivamente, Lo anterior sucede porque utilizamos un esquema de decodificacién de binario a decimal. Note también que cuando la cuenta lega a 1111 (Dia Dé iluminados) y 1a sefal de reloj se hace baja (DS apagado), se produce un pulso de sobrefujo (Dé iluminado) que termina cuando 1a sefial de relo} se hace nuevamente alta (DS iluminado) y la cuenta retoma a 0000. Para visualizar el conteo a mayor velocidad, gi- reel potenciémetro del médulo 4 hacia la izquierda con el fin de aumentar la frecuencia de la seftal de reloj y retmelo a su posicién original (comple- tamerite girado a la derecha) para realizar! siguiente paso. Paso 3. Para verificar la funcién de borrado pulse el botén S6 ("CLEAR") en cualquier instante de la cuenta y manténgalo pulsado. Notaré que la cuenta en curso se cancela y los LED D1 a Dé se apagan inmediatamente, indicando que el estado de salida del contador es 0000. Al mismo tiempo, en el display se visulizae] mimero 0, EILED Ds continua deste lando. Esto sucede porque, al pulsar $6, la entrada RESET (pin 14) del contador 74LS193 recibe un alto, habilitindose la funcién de borrado. Esto sucede asincrénicamente, es decir, sin importar el estado de la sefial de relo La situacién anterior se mantendré mientras no se libere $5. Cuando se hace esto iiltimo, el conteo $e renicia partir de 0000 (6) y el circuito opera tal como se ha descrito en el paso 2. Desde otro punto de vista, la serial de reset prefija o carga asincrénicamente el contador en 0's. Paso 4. Para verificar la funcién de prefijado, programe cualquier niimero de 4 bits en los interruptores del médulo 2, teniendo en cuenta que $4 corresponde al bit mds significativo (MSB) y $1 al menos significative (LSB). Por ejemplo, para programar el dato 0101 (5), sitde $4 y S2 en la Posicion "O" y S3 y Si en la posicién "1". Notard que el funcionamiento del circuito no se modifica. A continuaci6n, pulse el botén del médulo 3 (65, LOAD") y manteagalo pulsado, Notard que en os LED D4D3D2D1 del médulo 1 se refleja de inmediato el dato 0101 programado en los interruptores $45382S1 del médulo 2 y en el display aparece el mimero 5. Esto sucede we, al pulsar SS, la entrada LOAD (pin 11) del contador 74LS193 recibe un bajo, habllitindose asinerSnicamente Ia carga, es decir sin intervencién de la sefial de reloj. La situacién anterior se mantendr4 mientras no se libere S6. ‘Cuando se hace esto tltimo, el conteo se reinicia a partir de 0101 (5) y el circuito se comporta tal como se ha descrito en el paso 2. Paso 5. Para verificar la funcién de conteo descendente, sitde el interuptor $7 en la posicién "DOWN" y el interruptor $8 en la posicién "BORROW". Repi- ia los pasos 2, 3 y 4. Notard los siguientes aspectos, propios de un conteo descendente: (@) En el display a los sfmbolos de decodi- feacidn correspondientes a los nimeros 13, 14, 13, 12, 11 y 10 (ver figura E46) y, a continuacién, los mameros del 9 al 0, siguiendo un estricto orden descendente. En los LED D4 a Di del médulo 1 se observa Ia misma secuencia de conteo pero en binario. (b) Cuando Ja cuenta llega a 0 (0000) y Ds se apaga, el LED De (BORROW) se ilumina, apagéndo- se nuevamente cuando DS se ilumina. Al mismo tiempo, la cuenta se reanuda a partir de 15 (1111) y se decrementa cada vez que la sefial de reloj pasa de 0 a 1. Es decir, el circuito produce un pulso de bajoflujo cuando la cuenta alcanza su valor minimo y responde a los flancos de subida del reloj. (©) Al pulsar $6 (CLEAR), la cuenta en curso se cancela de inmediato, visualizéndose el dato 0000 en los monitores Dé’ a Di y el niimero 0 en el display. Al mismo tiempo, el LED Ds (BORROW) .dea en contrafase con el LED Ds (CLOCK), ¢s decir, mientras DS se ilumina, D6 se ilumina y viceversa. Esto sucede porque, en conteo descendente, el estado de reset coincide con la condicién de bajoflujo. (@) Al programar cualquier numero binario en los interruptores $4 a $1 del médulo 2 y cargarlo en el contador, pulsando el botén S5 del médulo 3, la ‘cuenta en Curso se aborta y las salidas del contador adoptan de inmediato el estado programado. Cuan- do se libera $5, la cuenta se reinicia en forma descendente a partir de ese ntimero, CEKIT- Curso précton de elecrénica dighal $33CIRCUITOS DE APLICACION Se presentan a continuacién algunos circuitos prdcticos que utilizan contadores binarios, sincréni- Cos 0 asincrénicos, como parte basica dentro de su estructura. Relacionaremos, inicialmente, varias aplicaciones importantes discutidas y analizadas en lecciones y proyectos anteriores. Posteriormente, describiremos otros circuitos. Encontraremos mis aplicaciones en lecciones futuras. Monitor de miiltiples entradas. (Ver leccién 12, paginas 149 y 150). Desarrollado alrededor del contador binario 74 93, este circuito chequea periédicamente el estado de 16 sensores remotos utilizando un esquema sin- crénico de transmisién de datos. Emplea ademés, un MUX. 74150, un DEMUX 74154, un reloj 585 y un decodificador 74LS47 con display. Reloj de multiples salidas a cristal. (Ver leccién 17, paginas 205 y 206). Desarrollado alrededor del contador asincrénico de 14 etapas 4060B, este circuito divisor por N suministra 10 frecuencias de salida muy estables que son submiiltiplos de la forma 2" de la frecuencia fundamental de un cristal maestro, Por ejemplo, con un cristal de 32768 Hz, las frecuencias de’ salida obtenidas son 2 Hz, 4 Hz, & Hz, 32 Hz, 64 Hz, 128 Hz, 256 Hz, 512 Hz, 1024 Hz y 2048 Hz, Reloj de muiltiples salidas con red RC. (Ver leccién 17, pagina 206). Desarrollado también alrededor del 4060B, este circuito divisor suministra 10 frecuencias de salida que son submiltiplos de una frecuencia fundamental establecida mediante una red RC externa. Por ejemplo, con una resistencia de 68 KQ y un condensador de 0.01 uF, se logran las siguientes frecuencias (aproximadas) de salida: 420 Hz, 209 Hz, 104 Hz, 52 Hz, 26 Hz, 13 Hz, 6.5 Hz, 1.6 Hz, 0.8 Hz y 0.4 Hz, Temporizadores de intervalos largos. (Ver leecién 16, paginas 183 a 187). Este tipo de circuitos utilizan uno o ms contadores de varias etapas, controlado por un oscilador maestro, para ionar retardos de tiempo muy precisos, desde unos pocos microsegundos hasta varios dias, inclusive, Ejemplos de temporizadores de este tipo son los chips ZNIO34E, 48418 y XR 2240. 334 Sintetizadores de frecuencia con PLL. (Ver leccién 18, piginas 218 a 221) Este tipo de estructuras utilizan un contador/divisor por N entre la salida del VCO y una entrada del comparador de fase para permitir el enganche del sistema con sefiales de baja frecuencia mientras producen una sefial de salida cuya frecuencia es N veces la de entrada. Son, propiamente, multiplicado- res de frecuencia, Disefio de un circuito de control para banda transportadora de cajas. (Ver leccién 21, péginas 270 y 271). Este circuito, desarrollado alrededor de un con- tudor asincrénico de tes etapas (MOD-£) con fi flops IK, supervisa el paso de cajas en una finea ‘de produccién y dirige automticamemte, cada ocho cajas, una de ellas (la dltima) al drea de control de calidad, Circuito de control de solenoides. (Ver leccién 21, paginas 273 a 277). Este circuito, desarrollado alrededor de un contador sincrénico de dos etapas con flip-flops D, controla la energizacion de dos solenoids (Ay B) de un proceso de acuerdo al siguiente algoritmo: inicialmente, A y B estén desactivados. Con el primer pulso se activa B, con el segundo se activa también A, con el tercero se desactiva B y con el cuarto se desactiva A y se activa B, reinicigndose la secuencia Disefio del circuito de control de un sistema aplicador de goma. (Wer lecci6n 21, paginas 280 a 285). Este circuito, desarrollado alrededor de un contador sincrénico de tres etapas con flip-flops J-K, controla una linea de produccién de bolsas de papel de acuerdo al siguiente algoritmo: cada vez que entra una bolsa, el contador deja pasar tres pulsos y acciona, durante el cuarto y quinto pulso, el electroimin de apertura del depdsito de goma. Los pulsos son suministrados por un decodificador o interruptor éptico ranurado, sincronizado con el motor de la banda transportadora de las bolsas. La presencia de las bolsas es detectada por un sensor de proximidad. En esta aplicacién se discute todo el proceso de disefio del sistema de control y su realizacién préctica. Sistema sincrénico de transmisién de datos con memoria. (Ver leccién 22, paginas 297 y 298) Este circuito recibe una palabra de 8 bits en paralelo, sobre 8 Iineas de entrada, y la transmite en se-rie, bit por bit, a un receptor remoto, sobre una sola nea. Utiliza un MUX 74LS181 como transmisor y un registro direccionable 74L$259 como receptor. La sincronizacién del transmisor con el receptor la establecen un contador 74L$93, un reloj $55 y unas pocas compuertas de interconexién, Para minimizar la posibilidad de almacenar datos erréneos durante el tiempo de propagacién del contador, es conveniente garantizar que el registro permanezca inhibido mientras las salidas del contador cambian de estado. Una solucién a este problema es sustimir el 74LS93 por un contador sincrénico 74LS193 y/o habilitar el 74LS259 mediante un monoest Ruleta digital. (Ver proyecto central N° 5, paginas 29 a 32). Este circuito utiliza un contador asincrénico de 5 tapas (MOD-32) con flip-flops J-K y_ salidas decodificadas para_iluminar secuencialmente 32 LED dispuestos en forma de circulo y dejar un LED iluminado al azar después de unos pocos segundos de liberar el botén de arranque. La decodificacién de los 32 estados binarios posibles la proporcionan os circnitos integrados 74LS15. Metrénomo de péndulo. (Ver proyecto central N* 6, paginas 33 a 36) Este circuito utiliza un contador reversible 40 29B, asociado a dos decodificadores andlogos 40 S1B, para desplazar ciclicamente, en ambas direcciones, 10 LED dispuestos en forma de arco y si- mularel movimiento de un péndulo mecénico. vez que este ‘péndulo’ llega a un extremo de su re- corrido, el citulto emite un sonido seco 0 golpe ‘que se utiliza para acompasar ritmos musicales. Secuenciador de luces. (Ver proyecto central N° 8, paginas 41 a 48). Este circuito, desarrollado alrededor de un contador asincrénico de dos etapas con flip-flops J-K y salidas decodificadas, ilumina secuencialmente cua- to lfmparas de potencia a través de una interface de optoacopladores y triacs. La velocidad de la secuencia la controla’un potenciémetro asociado al Circuito de reloj del sistema. Juego de luces de velocidad variable Delpin 17 do—p> teas) ‘CEKIT- Curso pritcode elearévicadgiual 335Temporizador digital Caetnosecto cesal N10, pagines 53a 56) Este circuito utiliza dos contadores 74191 sincro- nizados con la red publica de 60 Hz para producir intervalos de temporizacién muy precisos entre Oy 99 segundos, destinados al control de aparatos eléctricos 0 electrénicos de cualquier tipo. La du- rracién de la temporizacién y el inicio de 1a misma se establecen mediante infertuptores. Cuando transcurre el tiempo programado, suena una alarma y se dispara un relé, Juego de luces de velocidad variable El circuito de la figura 514 ilumina cfclica y secuencialmente 16 LED (Di-Di6) en ambos sentidos, creando un efecto de luces muy interesante. Usiiza un reo} generador de pulss $85 (ICD), un contador binario reversible 74LS191 (IC2), un decodificador 74LS154 (IC3) y un latch 741800 (IC4), La velocidad de 1a secuencia la controla el potenciémetro R2, El contador recibe los pulsos provenientes del reloj y direcciona, a su vez, el decodificador. La salida de [atch controla la entrada U/D del contador determina la direceién de conteo. Cuando W/D-6, cl circuito cuenta en forma ascendente y los LED Di a Di6 se iluminan en ese orden. Cuando la cuenta lega a 1111, el farch aplica un 1 ala entrada U/D y se invierte la secuencia, EI mismo efecto se puede lograr con lémparas incandescentes o de otro tipo acoplando las salidas del decodificador a interfaces de potencia adecuadas (ver leccién 8). Observe que no se utilizan las entradas de prefijaciGn ni de carga del contador 74LS- 191. En la lecci6n 12 de este curso (paginas 148 y 149) se suministra informacién adicional sobre este proyecto. Divisores de frecuencia Una de las aplicaciones mas comunes de los contadores es la divisién o escalizacién de frecuencia. La mayorfa de sistemas digitales requieren més de una frecuencia para sincronizar sus operaciones internas pero no es préctico poser un generador separado para cada frecuencia. Normalmente, una sola frecuencia es generada por un oscilador maestro y las frecuencias restantes se obtienen dividiendo adecuadamente esa frecuen- Cia, Se requiere, por tanto, que la frecuencia inicial sea igual o més grande que la maxima frecuencia deseada en el sistema, Dividiendo una frecuencia por un ntimero N se genera una nueva frecuencia cuyo period es N 336 veces mas largo que el periodo de la frecuencia origina. Esto €5, por cada N pulsos o ciclos de la frecuencia original, ocutre un solo pulso 0 ciclo de la nueva frecuencia. Esta divisin de frecuencia se realiza generalmente utilizando contadores. En la figura 515 se muestra un circuito que utiliza un contador binario de 12 etapas 4040B para dividir una frecuencia de entrada FIN por 2.6 una potencia de 2 menor o igual a 212 (4096). Por ejemplo, si la sefial de entrada proviene de un oscilador a cristal de 32768 Hz (el tipo mds comtinmente utilizado en relojes de pulsera), en la salida Quo (pin 14) se obtendra una sefial de 32768/1024=32 Hz. Divisi6n de frecuencia por N= 2" 40408 (16 pines, 12 etapas) Yop (av-18v) Four a1 (12) 02 (1/4) 93 (1/8) a4 (6) 5 (182) 6 (164) 7 28) 8 (256) a9 (1512) a0 (fr1024) a11 (172048) a2 (114096) Fig. 515 Cuando se desea obtener un factor de divisién de frecuencia entero, distinto de 2N, puede utilizarse un contador con’ salidas decodificadas, como se muestra en la figura 516, Este circuito, en particu- Jar, emplea un contador 74LS193 y un decodificador 74LS154 para proporcionar factores de divisin de frecuencia enteros desde 1 hasta 15. El factor de divisién de frecuencia N deseado se selecciona conectando la linea marcada "X" a la salida correspondiente del decodificador. Por ejemplo, para convertir el circuito en un divisor por 5, conecte la linea X a la salida Qs (pin 6) del 74LS 154, La sefial de salida, de frecuencia f'5, se obtic- ne en cualquiera de las salidas Qo, Qu, Q2, Q3.6En la figura 517 se muestra una versién del circuito anterior que cuenta N pulsos y luego se detiene automticamente. La longitud del conteo se selecciona conectando la linea Xa la salida Q correspondiente. Por ejemplo, para contar hasta 11 pulsos, co necte X a la salida on (pin 13) del decodificador. El conteo se inicia pulsando el botén de reset (S1). ‘Cuando éste finaliza, se ilumina el LED. Un caso interesante de divisién de frecuencia se presenta cuando se desea obtener un factor N que no es entero, En la figura 518 se ilustra un método general para este propésito, El sistema utiliza dos contadores: uno de médulo k y otro de médulo m . El primer contador controla el segundo a través de una compuerta NAND. La frecuencia de salida (FOUT) se relaciona con la frecuencia de entrada (FIN) mediante la siguiente ‘férmula: Four 1 _(k-1) 4 Fin En esta expresion, N es el factor de divisién de frecuencia deseado, k es el médulo o nimero de estados del primer contador y m es el médulo del segundo contador. Por ejemplo, si FIN=3.579545 Miz, m=13 y k=51, se obtiene una sefial de salida de 270 KHz, es decir, el circuito divide la frecuencia de la sefial de entrada por 13.26, aproximadamente. El valor de m siempre se elige igual a la parte entera (13) del factor de division N deseado (13.26, en este caso). Ladivisién de frecuencia se utiliza, entre otras cosas, para generar miisica electrénica. El sonido que se produce por instrumentos musicales diferentes varia porque cada instramento tiene una frecuencia fundamental y diferentes arménicos. Division de frecuencia por N no entero FOUT:: Frecuencia de salida CERI. Curso prictico de electronica digital 337Alarma temporizada periédica Una sefial periédica de alarma tiene muchas aplicaciones en la vida diaria, por ejemplo, despertadores, indicadores de nivel de Iiquidos, ayudas de memoria, indicadores de limite, timbres, etc. El circuito de ia figura 519, basado en el contador binario de 14 etapas 40608, resulta muy adecuado pa- a este propésito, ‘Alarma temporizada periédica La alarma comienza a operar tan pronto el 40 60B recibe un nivel bajo en su entrada de reset (pin 12). Esto sucede cuando la entrada de control (IN) se hace alta. El circuito cuenta los pulsos generados Ep el oscilador interno durante ~30 segundos. Al cabo de este tiempo, la salida Quo 15) se hace alta y la sefial nible en la Q4 (pin 7) se transfiere ala base del transistor Tr]. Este tiltimo conectaré y desconectard ritmica- mente el zumbador BZ a una frecuencia de =1 Hz durante 4 ‘Al cabo de este tiempo, la salida Q7 (pin 6) del 4060B se hace alta, provo- ‘cando que la entrada de reset (pin 12) de este ultimo reciba un alto y todas sus salidas se hagan bajas (0's). Si la enirada de control (IN) esté ain en bajo, el proceso se repite. De lo contrario, la alar- ‘ma permanece en reposo, Conexién en cascada de contadores 7ALS193 Las salidas CARRY y BORROW del 74LS193 son muy titles cuando se conectan dos 0 més de estas unidades en cascada, Los pulsos suministrados por estas lineas actian, respectivamente, como sefiales de reloj de las entradas CLK UP y CLK DOWN de la etapa siguiente. En la figura 520 se ilustra este concepto para el caso de un contador up! down de 8 bits construido con dos circuitos integrados 74LS193, 338 Contadores 74LS193 en cascada Q8a7Q605 asasazar +8v 99° ¢ ann. Entrada Pi_Pa: Entradas de prefiiacién CLK Down ee 1.08: Salidas Fig. 529} Contador de médulo variable con 74LS193 La caracteristica de prefijacién asincrénica permite utilizar directamente el'74LS193 como contador de médulo variable, programando 1a longitud de Ia cuenta con e! dato situado en las entradas de Prefijacion y sin tener que recurrir a circuiterfa 16- gica adicional. En la figura 521 se ilustra este concepto para el caso de un contador MOD-11 descendente obtenido con un 74.8193. Contador MOD-11 con _74LS193 Observe que la salida BORROW esté conectada a Jn entrada LOAD y que el estado de ls entradas de prefijacién es PaP3P2P1=1011 (11). Cada vez que Ja cuenta Hega a 0000, 1a salida BORROW se hace baja, activa la linea LOAD y las salidas del contador se cargan con el dato de entrada. Por tanto, el circuito cuenta ciclicamente entre 1011 y 0000. Por cada 11 pulsos de reloj se produce uno de borrow.RPETU Tn ee ce Construccién del médulo 5: Temporizador programable. Primera parte En esta actividad iniciaremos la construcciGn del médulo 5 de nuestro entrenador digital presentando el diagrama esquemitico, el trazado del circuito impreso y Ia guia de componentes del mismo (figura ‘A3]) @ instalando en Ia tarjeta de circuito impreso EDM-5 correspondiente las resistencias R1 y R2. El circuito es, esencialmente, un temporizador desarrollado alrededor del popular timer 555 trabajando como one-shot 0 monoestable. La teoria general de este tipo de circuitos ya fue explicada en Ia lecciones 14 y 16. El siguiente es un resumen de 1a funcién de cada componente: ICL (Circuito integrado $55). Es el coraz6n del mio. Contiene toda la circuiterfa andloga y 16- 4 WV evs) gica necesaria para la generacién de intervalos precisos de tiempo: o , divisores de voltaje, un flip-flop, un transistor de descarga, etc. PL (potenciémetro de 1 MQ), Re (resistencia de 10 KQ) y Cx (condensador de 10 F/16V, removi- ble). tes de te én, Determinan la Guraci6n del pulso de salida una vez recibida la orden de disparo. RI (resistencia de 1 KQ) y Si (pulsador normalmente abierto). Componentes de disparo. RI mantiene la entrada del comparador de disparo (TRG, in 2 del $85) normalmentc. inactiva (alta) y SI inicial el ciclo de temporiziacién, C1 (condensador de 0.01 UF), Evita que el tem- izador se dispare erréticamente por pulsos de tuido, No interviene en la determinacién del perfodo de temporizaci6n pero lo afecta indirectamente. El médulo se alimenta con cualquier tensién entre, 3V y 15V aplicada a los pines #1 (+V) y #2 (GND). El pulso de salida se obtiene en el pin #3 (OUT). Materiales y herramientas necesarios 1 tarjeta de circuito impreso EDM-S. 1 resistencia de 1 KQ, 1/4 W. Ri. L resistencia de 10 KQ, 1/4 W. R2. Herramientas: cautin, soldadura, cortafrios, pinzas. Paso 1. Tome la resistencia de 1 KQ (Ri) € instélela'y suéldela en la tarjeta de circuito impreso EDM-5, como se indica en la figura A32. Identi- fique Ri por el oddigo de colores "café, negro, ro- Jo, dorado” impreso sobre su cuerpo. Al terminar, Corte el alambre sobrante y consérvelo, Paso 2. Tome la resistencia de 10 KO (R2) instdlela y suéldela en la tarjeta de circuito im EDM-5, como se indica en la figura A32. Identi- fique R2 por el cédigo de colores “café, negro, naranja, dorado" impreso sobre su cuerpo. Al terminar, corte el alambre sobrante y consérveio. CEKIT. Curso préctico de electronica digital 339Leccién 25 Contadores BCD + Introduccion + El sistema de codificacién BCD + Cémo opera un contador BCD. Conceptos generales + Contadores BCD integrados. + CIRCUITOS DE APLICACION + Actividad préctica N® 22 Introduccién Aunque, como hemos visto, los contadores binarios son extremadamente titiles en la practica, existen muchas situaciones donde es deseable contar utilizando una representacién decimal. La razén es muy sencilla: los seres humanos utilizamos el sistema de numeracién decimal para contar y nos senti- mos més cémodos con este sistema que con el binario, Debido a que los sistemas digitales utilizan internamente el sistema binario para representar cantidades pero el hombre prefiere utilizar el sistema decimal para leer y escribir informacién, se han desarrollado varios c6digos binarios especiales para facilitar esta comunicacién hombre-méquina. El mis popular de estos cédigos es el BCD. Los contadores BCD, como su nombre lo indica, cuentan pulsos en BCD (Binary-Coded-Deci- mal: decimal codificado en binario), un cédigo binario en el cual los digitos decimales del 0 al 9 se representan mediante patrones binarios de 4 bits. Los contadores BCD se utilizan siempre que deben visualizarse 0 manejarse datos en forma decimal. Los contadores BCD que estudiaremos en esta leceién son, en realidad, contadores binarios de 4 bits en los cuales la secuencia natural de conteo se ha alterado, mediante compuertas l6gicas, para pro- orcionar tinicamente diez estados, desde 0000 (0) asta 1001 (9). Cuando la cuenta llega a 9, retorna automdticamente a 0 en el siguiente pulso. En otras, palabras, son contadores de médulo 10. Los contadores BCD se rigen bajo la misma teoria general explicada para los contadores binarios. Existen contadores BCD sincrénicos y asincrén cos, ascendentes y descendentes, lineales y realimentados, prefijables, conectables en cascada, etc., y sus salidas se pueden decodificar fécilmente para proporcionar una lectura decimal directa, En esta lecci6n estudiaremos inicialmente el sistema de codificacién BCD para formalizar concep- 340 tos, analizaremos como opera un contador BCD en términos generales y describiremos varios contadores de. est tipo disponibles como cireuitos inte grados TTL y CMOS. Para finalizar, presentaremos varios circuitos tipicos de aplicacién. En la préxima leccién conoceremos algunos contadores BCD especiales, incluyendo el popular circuito 4553B (6 MC14553B), utilizado en varios de los proyectos centrales de este curso, y otros igualmente avanzados. Los contadores BCD se denominan también contadores de décadas, El sistema de codificacién BCD Estrictamente hablando, el BCD no es un siste- ‘ma numérico como lo son el binario o el decimal (ver leccién 24, paginas 310 y 311). Se trata, mas bien, de un sistema de representacién intermedio que resulta muy conveniente para convertir infor- macién binaria en decimal o viceversa, La tabla de Ja figura 522 resume la equivalencia entre digitos decimales y cédigos BCD. Cédigo BCD Como puede verse, el BCD utiliza los diez pri- ‘meros niimeros binarios de 4 bits para representar os nimeros decimales entre 0 y 9. Los cédigos 1010, 1011, 1100, 1101, 1110 y LLL, corres- idientes a los niimeros decimales 10, 11, 12, 13, 4y 15, respectivamente, no se utilizan y son inv: lidos en este sistema. Para representar un nimero mayor de 9 en BCD, cada digito decimal se reemplaza por su c6di- go de 4 bits correspondiente. Consideremos, porejemplo, el caso del ntimero 4975. El equivalente BCD de esta cifra se forma reemplazando el 4 por 0100, el 9 por 1001, el 7 por OLLI y el 5 por 0101. Por tanto: 4975yp = 0100 1001 O111 1001 cp Tenga presente que el resultado obtenido (0100 1001 0111 1001) no es el equivalente binario del niimero decimal 4975 como tal sino el de cada digito considerado en forma independiente. En con- taste, el equivalente binario de 4975 es 100110 1101111, como usted mismo puede comprobarlo utilizando el método de conversién explicado en la leceién 24. Cémo opera un contador BCD. Conceptos generales En la figura 523 se muestran el circuito légico y el diagrama de temporizacién de un contador BCD asincrdnico realizado con flipflops I-K y disparable por flancos de bajada. Observe que los tres primeros flip-flops estan conectados en cascada como en un contador binario estindar. Sin embargo, el ‘iltimo flip-flop tiene su entrada de reloj conectadia a Ia salida Q del primero. Note también que Ja sefial que controla la entrada J de FF4 la suministra una compuerta NAND, Ia cual monitorea las salidas de los flip-flops FF2 y FF3. Observe, asf mismo, que la salida Q de FF4 se realimenta a la entrada J de FF2. Como resultado de estas interconexiones, el circuito posee tinicamente 10 estados, en lugar de los 16 de un contador binario. Como se puede observar en el diagrama de tem- porizacién de Ia figura 523(b), el cieuito cuenta ciclicamente entre 6000 (0) y 1001 (9), siguiendo una secuencia normal, Cuando se recibe el décimo pulso, el contador recicla a Oy se repite la misma secuencia, Para los 8 primeros estados, desde 0000 hasta O1L1, el circuito opera en form similar al contador binario de la figura 496 (pigina 312). Después del séptimo pulso, el estado de las se lidas DEBA ‘es OLIL y ta entrada J del flipsop FF4 recibe un alto, quedando habilitado para cambiar de estado (toggle) cuando ocurra el siguiente pulso de reloj. Al finalizar este tiltimo, el nuevo estado de salida es 1000 y la salida Q de FF4 es 0. Este 0 se realimenta a 1a entrada J del flip-flop FF2, evitando que este tiltimo se dispare la proxima vez que reciba un flanco de bajada procedente del jop FF1, Cuando ocurte el noveno pulso, FF1 ‘cambia de Oa 1 y el nuevo estado de las salidas es 1001, la maxima capacidad de comteo. Bajo esta condicién, la entrada J del flip-flop FF4 recibe un bajo, quedando habilitado para pasar a 0 (reset) cuando la salida de FF1 cambie de estado con el siguiente pulso de reloj. Cuando este tltimo ocurre, las salidas D y A pasan de 1 a 0 mientras las salidas B y C permanecen en 0. Como resultado, el contador retoma a su estado original (00 00) y se repite la misma secuencia. Para realizar conteos superiores a 9, deben utilizarse contadotes BCD en cascada, como se muestra en al figura 524, Este circuito cuenta desde 000 hasta 999. El primer contador leva la cuenta de las unidades, el segundo la de las decenas y el tercero Inde las centenas. Conectando contadores adicionales a la cadena se obtienen longitudes de conteo de 9999, 99999, etc. Para leer el contenido del contador de tres décadas asf formado, observe los eddigos BCD de salida de cada bloque. Por ejemplo, si los codigos BCD de salida de los contadores de centenas, decenas y unidades son, en su orden; O111, 0001 y 1001, el valor de 1a ‘cuenta almacenada'es O11 0001 1001gcp =71510, es decir, el circuito ha re- gistrado 715 pulsos desde que se inicio el conteo. Contador BCD Entrada CEKIT- Curso pricico de elecrénica digital 341Contador BOD Del mismo modo como utilizamos contadores binarios para division de frecuencia, podemos tambign emplear contadores BCD para esa misma apli- cacién, El circuito de la figura 524, por ejemplo, produce factores de divisién de frecuencia de 10, 100 y 1000 en las salida de mifs alto orden (D) de los contadores de unidades, decenas y centenas, res- peetivamente, Contadores BCD integrados Aunque, como hemos visto, es posible construir contadores BCD a partir de compuertas y flip- flops individuales © modificando contadores bina- ios ya existentes, se dispone, afortunadamente, de gran’ variedad de circuitos integrados diseiiados para operar como contadores BCD, dotados, en su mayoria, con caracteristicas especiales como clear, prefijacién, conteo ascendente/descendente, etc. La tabla de la figura 525 compara las caracteristicas més notables de algunos contadores BCD TTL y CMOS comunes. En la figura 526 se muestran los diagramas funcionales de estos chips . Las Iineas de control estén mareadas con su nivel de actividad. Una burbuja (0) 0 una barra (-) indica que Ja Tinea es activa en bajo. En todos los casos, con excepeién del 4017B, las salidas de conteo son Q4, Q3, Q2 y QI y las entradas de prefijacién son P4, P3, P2 y Pi. La carga Contadores BCD TTL y CMOS comunes Roferoncia | N’de | Tipo |Modode | Reset | Modo | Habili- |Conteo| Expan- Fre- pines. disparo carga | tacion dible | cuencia Notas o 2) o@ | oe] @ (4) ® @) 40178 16 | $ t AH No Sil Up si 5.0 40298 % | 8 ‘ No ak | sit | uB | si 9 401608 6 5 ‘ at | sit | sik | up si 14 74€160 18 s ‘ A st | sid | Up si as 401628 16 5 ‘ sc | st | sid | up si 14 74ci62 16 e |. | gc | st | sid | Up si as 74162 18 8 ‘ st | st | sin | up si 2% ‘74LS162 fe eed SL SL SiH Up si 25 401928 w | s |) AH | OAL No uD Si 125 7aci92 18 8 ' AH | AL | No vo | si 10 74192 18 s { AW | AL | No wo | si 30 ‘7ALS192 16 s t AH AL No. ud Si 30, 45108 18 s | 4 ad | SH | sic | ud | si 40 45108 we) os | 44 AH | No SiH | Up si 8 7490 “| oA ' AH | No Ne Up si 32 7ac80 “4 A ' AH | No No Up si 5 74LS90 “4 A ' AH | No No Up si 32 7418290 4 A ‘ AH | No No Up si 2 74LS390 18 A ' AH | No No Up si 20 7418190 8 s t N au | sit | bo] si 20 NoTAS: (1), AeAsinorénica(e); S=Siner6nico(a) {@). }e=Porllancos Ge subs: Par ancos de bajada. {@). L+ Activa) en bajo (0): He activo(a) en alto 1) @), Up-Ascendenta: UD=Ascondentoidosconderte {G), Con salidas de expansién que pormiten la conexién en cascada con uridades similares. (6): Maxima frecuencia de operacion en MHz (valores tpica). oe 342Contadores BCD, TTL y CMOS comunes. Diagramas funcionales 40178 40208 ©) 40160B-40162B - 740160 3-48V 740162 - 74162-74L5162 Sanyin, Bb ud uk LOAD Pt 2 P3 Pa ) 401928-740192 ‘74102-74LS102 ©) 45108 #) 7aLs190 BV6315V Lap, +38V Loan; sV6315V LOAD Pt Pa Sas Pi P2 P3 Pa cLKUP Lk DOWN’ MAXIMIN Ripple CLK Fig. 526 CEKIT. Curso préctico de elec nica digital 343. puede ser sincrSnica o asinerénica y se habilita apli- Cando el nivel 16gico adecuado a Ta entrada LOAD del contador. Qi y P4 corresponden al bit mds significativo y Qi y Pi al menos significativo. El 4017B suministra la cuenta BCD de los pulsos de entrada en 10 salidas decodificadas activas altas, desde QO hasta Q9, cada una asociada a un estado particular de la cuenta. Por ejemplo, para el tercer pulso, se activa la linea Q3 (pin 7), para el sexto la Salida’ Q6, ete. Los contadores con esta caracteristica se denominan Johnson o de anillo y se estudian en detalle en la leccién 26. En este mismo chip, el conteo de los pulsos se inhibe cuando se aplica’ un alto al pin 13 (E). Un alto en el pin 15 (RESET) cancela la cuenta en curso y,activa la salida Qo (pin 3). La salida CARRY (pin 12) realiza un ciclo completo por cada 10 ciclos de la sefial de entrada, El 4029B opera como contador binario cuando la entrada B/D (pin 9) es alta y BCD cuando es baja. El conteo se realiza en sentido ascendente cuando Ia entrada U/D (pin 10) es alta y descendente cuando es baja. La salida CARRY (pin 7) suministra un pulso negativo cuando se aleanza la cuenta maxima (1001) en un conteo ascendente 0 minima (0000) en un conteo descendente. El conteo se inhibe euando la entrada CARRY (pin 5) es alta. Las lineas CARRY IN y CARRY OUT del 45 10B operan de forma andloga. En cl 40160B y similares (figura 526-c), la salida CARRY (pin 15) su- mist vn polio, posiivo cuando se aleanza la cuenta méxima (1001). El conteo se inhibe cuando cualquiera de las entradas PE (pin 7) 0 TE (pin 10), ‘oambas, es baja (0). En el 40192B y similares (Ggura 526-4), existen dos entradas dé reloj independientes, una para cada modo de conteo. Especiticamente, CLK UP (pin 5) se utiliza para conteo ascendente y CLK DOWN (pin 4) para conteo descendente. La entrada no utilizada debe mantenerse alta. En estos mismos chips, se produce un pulso negativo de sobreflujo en la’ salida CARRY (pin 12) cuando se alcanza la cuenta maxima (1001) en un conteo_ascendente o de bajo flujo en la salida BORROW (pin 13) cuando se alcanza la cuenta mi rnima (0000) en un conteo descendente, El 4518B contiene dos contadores BCD independientes en una misma cépsula, Las entradas CLK (pin 1) y E (pin 2) son intercambiables. Cuan- do E=1, CLK acta como entrada de reloj y el dispositive responde a flancos de subida, “Cuando CLK=0, E actia como entrada de reloj y el dispo- 344 sitivo responde a flancos de bajada, Bajo cualquier otra circunstancia, se inhibe el conteo. El 74LS90 y similares (figura 526-g) son contadores biquinarios. Esto significa que pueden operar como divisores por 2, 5.6 10. En la figura $27 se muestra el circuito l6gico de este chip. Para utili 2arlo como contador BCD 0 divisor por 108 salida QA (pin 12) debe conectarse a la entrada B (pin 1), Los pulsos se aplican a la entrada A (pin 14) Circuito integrado 74LS90 rar) R92) 7 ao a En este mismo contador, las salidas se inicializan en 0000 (clear) cuando las entradas ROI (pin 2) y Ro2 (pin 3) son ambas altas y cualquiera de las entradas R91 (pin 6) 6 R92 (pin’7) es baja y se inicializan en 1001 (prefijacién a 9) cuando R91 y R92 son ambas altas, sin importar el estado de las entradas Rot y R02. Bajo cualquier otra circunstancia, el circuito cuenta en forma normal, El 741.8290 es funcionalmente idéntico al 74 1.890 pero riene una disibueién de pines die: rente. El 74L8390 es la versiGn dual del 74LS 90, es decir, contiene dos contadores BCD independientes en una misma cépsula, El 74L$190 operaen forma idéntica al 74LS191 (ver leccién 24, paginas 328 y 329), excepto que cuenta en BCD. CIRCUITOS DE APLICACION Se presentan a continuacién algunos circuitos précticos que utilizan contadores BCD como divisores de frecuencia o, simplemente, para contar un niimero de pulsos de’ entrada, Relacionaremos inicialmente variasaplicacionesimportantesdiscutidas en lecciones y proyectos anteriores y describiremos posteriormerite otros circuitos titiles, Més aplicaciones en lecciones futuras.. Unidad fotoeléctrica de conteo decimal (Ver leccién 10, paginas 131, 132) Desarrollado alrededor del contador 7490, este circuito visuatiza en un display el nimero de veces que un objeto se interpone entre una fuente de un sensor 6ptico (LDR). La conversin de cédigos BCD a cédigos de siete segmentos Ia realiza un de- sadifiradar 4487. Acoust puma conta: personas animales, objetos en movimiento, etc, Facilmente expandible a cualquier longitud de conteo Kit contador de pulsos CEKIT K20 (Wer leccién 16, paginas 178, 179) El Ait CEKIT K20 deserito en esta aplicacién es luna compacta y econémica unidad de conteo decimal de pulsos. con contador 74LS90, decodificador 74L847, display de siete segmentos, botén de reset y resistencias de limitacién, La longitud de conteo se puede extender a cualquier niimero de df gitos conectando varios kits K20 en cascada, Sintetizador de frecuencia con PLL (Wer leccign 18, pagina 223) Este circuito, desarrollado alrededor del PLL 4046B, utiliza un contador 4017B como divisor de frecuencia entre la salida del VCO y la entrada del comparador de fase. El circuito multiplica la frecuencia de la sefial de entrada por 2, 3, 4, etc., dependiendo del modo de conexidn del contador. Entrenador digital TTL (Ver proyecto central N® 3, paginas 13 2 20) Este titi] sistema de prueba incluye, entre otros gircuitos, dos unidades contadoras de’ pulsos con 7490, 7447 y displays, las cuales pueden operar individualmente como contadores de a9 0 conjuntamente como un contador de 00 a 99. Los dos contadores comparten un mismo botén de reset y son compatibles con circuiterfa TTL. Temporizador digital programable (Ver proyecto central N? 10, paginas 53 a 56) Este circuito proporciona intervalos de tempo- rizacién desde 00 hasta 99 segundos, destinados al control de aparatos eléctricos 6 electrénicos. La base de tiempo del sistema utiliza un divisor de frecuencia por 60, formado por dos contadores 74LS 90 conectados en cascada, para obtener pulsos de 1 Hza partir de una sefal de 60 Hz derivada de la red piiblica de 110 VAC. Divisor de frecuencia programable En la figura $28 se ilustra la forma de conectar dos contadores 4017B (ICI ¢ 1C2) en cascada para Divisor de frecuencia programable Vp (3-15) 8 47 Ka Fig. 520 || CEKIT- Curso prictico de elecirinica digital 345obtener un divisor de frecuencia por N, programable desde 2 hasta 17. La longitud de conteo se programa conectando ei punto X a la correspondiente salida del circuito, Supongamos, por ejemplo, que X esta conee- tado a la salida "13" con el fin de programar el circuito como divisor por 13. La sefial resultante, de frecuencia f/13, puede obtenerse de cualquiera de las salidas "0" hasta "12". El primer pulso activa la salida QI de ICI, el segundo la salida Qo asf sucesivamente, haciendo secuencialmente alias las salidas "1" hasta "8" det circuito, Cuando Ia salida Q9 (pin 11) de ICI se activa, la salida "9" del circuito se hace alta debido a que Ja otra entrada de la compuerta N1 esta recibiendo un alto procedente de la salida Qo de IC2. Al mismo tiempo, este tiltimo se habilita ¢ ICL se inhibe, Cuando ocurre el siguiente pulso, la salida Qo de IC2 se hace baja y la Salida Qi del mismo se fia- ce alta. Por tanto, la salida "9" se hace baja y la salida "10" se hace’alta, Con el siguiente pulso se activa Ja salida "11" y asi sucesivamente. Cuando se activa la salida "13", el contador ICI se borra y la sélida "0" se hace alta, Al mismo tiempo, la salida Q de ICI de hace baja, borrando el contador IC2, El proceso se repite con el siguiente pulso, Es decir, el circuito cuenta 13 pulsos y recicla. Convertidor de cédigos binarios a cédigos BCD Debido a que el BCD no es un sistema numé- rico, no puede serutilizado para realizar directamente cdlculos aritméticos. En su lugar, se le utiliza como un paso intermedio en la conversidn de infor- macién binaria a decimal. Para ilustrar este concep- to, suponge, por ejemplo, que usted entra los nme ros 475 y 384 en una calculadora con el fin de ‘sumarlos. Inicialmente, la circuiter‘a de interface de la calculadora convierte estos niimeros. suministrados desde el teclado en sus equivalentes binarios, es decir en 11011011 (475) y 101011100" (384), respectivamente, A continuacién, la circuiteria de adicién los suma, produciendo el niimero binario 1100110111 (859). Para visualizar este resultado (859) en 1a pantalla, es necesario convertir el niimero binario otiginal en su equivalente BCD y, a continuacién, cada cédigo BCD en su digito decimal correspondiente. Esta tltima funcién la lleva a cabo un decodificador de BCD a siete segmentos, como los estudiados en laleccién 10. 345 La conversién de binario a BCD se puede realizar utilizando un circuito como el mostrado en la figura 529, basado en un contador binario de 8 bits descendente prefijable y un contador BCD de tres décadas ascendente. El niimero binario a convertir se carga en el contador binario activando la linea de inicializacin (LOAD). Esta tltima actia también ‘como linea de reser del contador BCD. Convertidor de cédigos binarlos a BCD Cuando se da la orden de arranque (START), el flip-flop FFI habilita la compuerta G1 y el contador BCD comienza a contar los pulsos en forma as- ‘cendente desde 0 mientras ¢l binario la hace en forma descendente desde el nimero cargado. Cuando Ja cuenta de este iiltimo llega a 0, el niimero de pulsos registrados por el contador’ BCD es el equivalente BCD del mimero binario otiginal. Observe que la cuenta se suspende en este instante porque, cuando todas las salidas del contador binario son 0, la compuerta G2 recibe un 1 en todas sus entradas y aplica un 0 a la entrada R (reset) del flip-flop FF1. Como resultado, el 0 en la salida Q de este iiltimo inhibe la compuerta G1 y los contadores dejan de recibir pulsos. Contador de eventos de dos digitos El circuito de Ia figura 530 visualiza en dos displays de siete segmentos el nimero de pulsos que ingresan a la linea de entrada (VIN). Utiliza un contador de dos décadas formado por dos contadores BCD asincrénicos 74L$90 conectados en cascada CI e 1C2), un registro tri-state de Sbits T4LS374(IC4), dos decodificadores 74L$47 (ICS © 1C6) y dos compuertas NAND 74LS00 (IC3). Los contadores IC1 IC2 contabilizan, en su orden, en cédigo BCD, las decenas y las unidades. La cuenta se transfiere al registro 1C4 cuando 1a entrada de reloj de este tltimo (pin 11) recibe un nivel alto y se decodifica mediante IC5 e 1C6 para que el display la presente en forma decimal. Al pulsar $1 (botdn de reset), el conteo de pulsos se cancela y en los displays se lee el ntimero 00. Las compuertas IC3-a ¢ IC3-b retardan algunos nanosegundos el pulso de rele} el 74L$374 con el fin de permitir que las salidas de los contadores 74L$90 se estabilicen antes de ser muestreadas, Si Ja linea OC (ousput control, pin 1) se hace alta, las salidas del registro adoptan el estado de alta impedancia y no se visualiza la cuenta en los displays, pero esta sigue actualizada en el registro, Si el 74L8374_ se. sustituye por su versién ferrocléctrica (74CF374, ver paginas 299 y 300), y se suspende el voltaje de alimentaciéa, el registro retendré el resultado de la iltima cuenta por tiempo indefinido, hasta que se restaure el suministro de potencia. En’este sentido, el circuito proporciona la misma funcién de permanencia de la cuenta que provee un contador electromecénico de solenoide. Contador de eventos de dos digitos i Construccin del médulo $: Temporizador programable. Parte 2. Continuando con el ensamble del médulo 5 de nuestro entrenador digital CMOS/TTL, en esta actividad instalaremos en la tarjeta de circuito impreso del mismo, los condensadores C1 (0.01 yF) y Cx (10 UF). Como vimos en la primera parte (pagina 339) Cl es fijo y acta como filtro de ruido mien- tas que Cx es intercambiable, lo cual permite obtener rangos de temporizacién de diverso orden, Materiales y herramientas necesarios. 1 tarjeta de circuito impreso ED Médulo 5. 1 condensador cerdmico de 0.01 UF. C1. 1 condensador electrolitico de 10 UE/I6V. Cx. Herramientas: cautin, soldadura, cortafrios, pinzas, Procedimiento Paso 1, Tome el condensador de 0.01 uF (Cl) & instélelo y suéldelo en la tarjeta del circuito impreso EDM-S, como se indica en la figura A33, Para su identificacién, el cuerpo de este condensador puede estar marcado como "0.01", "01" 6 "103Z". En esta titima notacién, el 3 indica que se deben agre- gar tres ceros a las dos primeras cifras para obtener el valor del condensador en. picofaradios (pF). En este caso, "103" significa 10000 pF = 0.01 uF. Paso 2, Tome el condensador de 10 wF (Cl) pero no Io instale ain en la tarjeta. Consérvelo en un sitio seguro hasta la préxima actividad, donde le indicaremos como insertarlo en la misma base de 14 pines que aloja el cireuito integrado 555 (ICI). Fig. A33 CEKIT- Curso préctico de eleewénica digital 347Leccién 26 Contadores especiales + Introduccién + Contadores con salidas decodificadas 0 Johnson. El circuito integrado 4022B. * Divisores por N programables. El CI 4018B. + Contadores descendentes programables o PDC. Los circuitos integrados 4522B y 4526B. + Contadores con salidas BCD miltiplexadas. EL circuito integrado 4553B 6 MC14453B. * Contadores con salidas multiplexadas de siete segmentos. El circuito integrado 74C925. * Codificadores de barrido secuencial. El circuito integrado 74C922. Introduccién En esta leccién se describen algunos contadores MST avanzados los cuales, por sus caracteristicas tnicas, merecen un tratamiento especial. Alzunos, como ios codificadores de barrido secuencial y los contadores con salidas multiplexadas son sistemas digitales completos que, ademdsde contadores, utilizan también registros, decodificadores, selectores de datos y otras funciones. Otros, como los contadores con salidas decodificadas 0 Johnson, los divisores de frecuencia programables y los contadores descendentes programables 0 PDCs son casos especiales de los contadores estudiados en las lecciones 24 y 25. Este estudio concluye, pero no agota, el tema de los contadores digitales: los encontraremos frecuen- temente en el resto de este curso. Contadores con salidas decodificadas 0 Johnson. El circuito integrado 4022B Los contadores con salidas decodificadas, tam- bién Iamados contadores Johnson 0 de ‘anillo caminante, son contadores sincrénicos que suministran a cuenta de los pulsos en un cierto nimero de salidas decodificadas, cada una asociada a un c6- digo (binario, BCD o de otro tipo) particular. Su estructura es similar a la de un registro de desplazamiento (ver leccién 23). Los contadores Johnson se basan en la naturaleza programable de los flip-flops D y JK. Se utilizan principalmente coma secuenciadores de eventos y Givisores de frecuencia y su opercia” esta précticamente libre de glitches. En la figura 531, por ejemplo, se muestra el circuito de un contador Johnson divisor por 3 de dos etapas. 348 Contador Johnson de dos etapas Para comprender la operacién de este circuite, recuerde que, en un flip-flop JK, la “instruccién* JK=01 impone un 1 en la salida del flip-flop con cl siguiente pulso de reloj y la instruccién JK=10 impone un 0. As{ mismo, la instruccién TK=11 provoca un cambio de esiado (toggle) y la ins- truccién JK=00 no ocasiona cambio alguno. Al comenzar el proceso, Q2=Qi=0. Por tanto, JK=O1 para FF2 y JK=11 para FFI. Después dei mer pulso, Q2QI=01. Por tanto, IK=10 para F2 y JK=11 para FF1. Después del segundo pul- $0, Q2Q1=10, Por tanto, JK=01 para y JK=01 ‘para FFI. Después del tercer_pulso, y ¢l circuito retoma a las condiciones iniciales, El’proceso se repite indefinidamente. Como puede verse, todos los flip-flops se dis- paran al mismo tiempo pero la respuesta de una eta- paa la sefial de reloj depende del estado de las otras etapas. Con cada pulso de reloj, solamente una salida cambia de estado. Esta caracteristica los hace muy iitiles como divisores de frecuencia. Ejemplos de contadores Johnson son los circuitos integrados 4017B (ver leccién 25) y 4022B. En la figura 532 se muestra la distribucién funcional de pines del 4022B, un contador Johnson de 4 etapas con 8 salidas decodificadas (Q0-Q7) activas en alto, una entrada de reloj (CLK) sensible a flancos de subida,tina entrada habilitadora de reloj (B) activa en bajo, una entrada de reset (pin 15) activa en alto y una salida de carry (pin 12). Los pines de alimentacién son VDD (16) y GND (8). La salida CARRY realiza un ciclo completo or cada 8 pulsos de entrada, siendo alta durante los primeros 4 estados (0, 1, 3, 3) y baja duramte los 4Circuito integrado 4022B Habiltador de 1010) Rela) Pines no conectados estados restantes (4, 5, 6, 7). Se utiliza para conectar unidades 4022B en cascada. En cada instante, s6lo una de las salidas Q es activa. Por ejemplo, para el quinto pulso, Qs (pin 4) se hace alta mien? tras las otras salidas permanecen bajas. Divisores de frecuencia programables. El circuito integrado 4018B El 4018B es un contador Johnson de 5 etapas prefijable que puede programarse como divisor por 2, 3, 4, 5, 6, 7, 8, 9 y 10. En la figura 533 se muestra la distribucidn de pines de este chip y se indica la forma de obtener cada uno de estos factores de division de frecuencia. La tensién de alimenta- cién (3V a 15V) se aplica entre los pines 16 (VDD) y 8 (Vss 0 GND). El dispositivo consta de cinco salidas de conteo (O1-Q5, pines 5,4, 6,11 y 13), cinco entradas de pre fijacién (P1-PS, pines 2, 3, 7, 9 y 12), una entrada de reloj (CLK, pin 14) sensible a flancos de subida, una entrada de inicializacién (RESET, pin 15) activa en alto, una entrada de carga (LOAD 0 PE, pin 10) activa en alto y una entrada de datos (DATA, pin 1). Esta tiltima se conecta directamente a una de las salidas Q cuando se utiliza el chip para dividir por factores pares (2, 4, 6, 8, 10) 0 a dos de ellas, a través de una compuerta AND, cuando se utiliza para dividir por factores impares (3, 5, 7, 9). Un ejemplo de aplicacién del 4018B como divisor de frecuencia programable es el tacdmetro digital des- tito en el proyecto central N? 13. Contadores descendentes programables » PDC. Circuitos integrados 4522B y 4526B Muchos de los contadores sinerdnicos reversi- bles, tanto binarios como BCD, estudiados en las lecciones anteriores son prefijables,es decir, se pue- Circuito integrado 4018B den programar para comenzar a contar a partir de un numero binario especifico, ya sea en sentido ascendente (up) 0 descendente (down). Se dispone tambign de contadores MST programables que son exclusivamente descendentes. CCEKIT. Curso prctco de electronica digital 349‘Contador descendente programable (PDC) Entradas de Prefiiacién Salidas BCD obinarias En la figura 534 se muestra la estructura general de un contador descendente programable 6 PDC (programmable down counter) de 4 bits. El dispo sitivo consta de 4 entradas de preset o prefijacién (PL-P4), 4 salidas BCD 0 binarias (Ql-Q4), una salida de borrow 0 cero ("Bo") que se activa cuando la cuenta pasa por 0000 y entradas de reloj (CLK), ‘carga (LOAD) y habilitacién (E). El contador se programa en la forma usual, es decir situando un nimero binario en las entradas de prefijacisn y activando Ia linea de carga. Las salidas cuentan hacia abajo con cada pulso de reloj y re- ciclan después de llegar a 0000. Los PDC pueden ser BCD 0 binarios. Los primeros se designan, abreviadamente, como PDDC (programmable deca: de down counter) y los segundos como PBDC. Una caracteristica Gnica de los PDC, que los dis- tingue de los contadores prefijables convencionales, esa programabilidad en cascada. Esta caracteristica pemnite utilizarlos como divisores de frecuencia programables por N, siendo N un mimero entero cual- guiera, Consideremos, por ejemplo,el cireuite dela igura 535, el cual utiliza wes PDDC en cascada. PDC's en cascada PaPaPory lea Contenas, El contador de unidades (IC1) esta programado para dividir por 3, el de decenas (IC2) para dividir por 6 y el de centenas (IC3) para dividir por 2. La telacién de divisién de frecuencia total es la suma de las relaciones individuales (200+60+3=263) y no el. producto (200x60x3=36000), como sucede cuando se utilizan contadores convencionales. Los PDC se pueden programar de varias formas, Los dos métodos mis comunes son la progra- macién electromecénica (por interruptores) y la pro- gramacién electrénica (por microprocesador o cir- Cuiterfa I6gica). Sus aplicaciones incluyen contadores descendentes de eventos, divisores de frecuencia y temporizadores, todos programables. La familia de PDCs més conocida es la formada por los circuitos integrados 4522B y 4526B. El primero cuenta en eédigo BCD (divisor por 10) y el Eeguno ip hace en cédigo binario estantar (divisor por 16). Como se observa en Ia figura 536, estos dispositivos tienen In misma distribucién de pines. Circuitos integrados 4522B y 4526B Reset maestro El 4522B y el 4526B poseen las mismas caracteristicas generales discutidas anteriormente, con Ia adicién de una entrada de reset (MR, pinto) y una entrada de realimentacién o feedback (CF, pit 13). La primera inicializa sincrénicamente todas las salidas (QI-Q4) en 0's y la segunda permite conectar dos o mds de estas unidades en cascada, Ambas Iineas son activas en alto,Cuando estos chips se utilizan solos, la linea CF debe conectarse a un nivel alto para habilitar la ope- racién de la salida de cero ("0", pin 12). Si no se requiere la funcién de reset, la’linea MR debe conectarse a un nivel bajo. La tensién de alimenta- cién (BV a 18V) se aplica entre los pines 16 (+V) y 8 (GND). Las entradas no utilizadas deben conectarse a0 6 1, segiin convenga. En la figura 537 se muestra la forma de conectar dos 4522B (6 4526B) en cascada para formar un divisor de frecuencia programable. Note que la salida cero "0" del contador MSD esté conectada a la entrada CF del LSD y las lineas MR y E (pin 4) es- tn conectadas a tierra. La relacién de divisi6n de frecuencia es la suma ponderada de las relaciones individuales. Divisor de frecuencia programable Por ejemplo, si se utlizan dos 4526B y los contadores LSD y MSD se cargan con los cédigos 1100 (12, en decimal) y 0101 (5), el factor de divi- sién de frecuencia resultante es N=5+16x12=197, Otros contadores descendentes programables populares son los circuitos integrados 40102B (BCD, de dos décadas) y 40103B (binario, de 8 bits) Contadores con salidas BCD multiplexadas. Ell circuito integrado 4553B. El 4553B 0 MC14553B es un contador CMOS BCD de tres décadas que incorpora, en una misma capsula de 16 pines, toda la circuiteria 1ogica necesaria para proporcionar conteos de pulsos desde 000 hasta 999. En la figura 538 se muestran Ia dis- ibucién de pines, el diagrama funcional y el diagrama de bloques correspondientes, EI circuito consta, bésicamente, de tres contadores BCD en cascada, cada uno asociado un registro de almacenamiento de 4 bits. Las salidas de on Entrada do pulsos Hablltador de registros Borrado maestro Inhibidor Circuito integrado 45538 o MC14553B a) Distribucién de pines VppDS3 OF MR CLK DIS LE A 1616 14 13 12 11 10 9 45538 (Mc14553B) 234 5 67 8 a Sore DS2DS1CIB CIA D C B GND ) Diagrama funcional 18V em Salidas ‘mutiplexadas codificadas: ‘en BCD 14.[]Indicator de OF et D ) Diagrama de bloques =P) hk. alesse age =F i Fig. 538 CEKIT- Curso prcico de elecirénica digital 354los tres registros alimentan un bloque selector de datos direccionado por un contador binario de médulo 3. El dispositivo incluye también una compuerta de habilitacion, un decodificador y un oscilador. La entrada de pulsos del circuito es la linea CLK (clock, pin 12) El conten se habilita aplicanda am bajo a la Ifnea de inhibicién DIS (disable, pin 11). La informaci6n de salida de los contadores'se trans fiere a los registros cuando la linea de habilitacién LE (atch enable, pin 10) es alta. La linea de sobreflujo OF (overflow, pin 14) se hace alta cuando la cuenta excede de 999, El selector de datos transfiere secuencialmente a las salidas DCBA (pines 5, 6, 7 y 9) los cédigos BCD almacenados en los registros de unidades, decenas y centenas, dependiendo del estado del contador binario y a la velocidad impuesta por el oscilador interno. La frecuencia de este tiltimo la contro- Iaun condensador externo conectado entre los pines 4 (Cia) y 3 (C1B). Por ejemplo, si la cuenta almacenada en los registro es 758 (0111 0101 1000), y este wiltimo estd inhibido (LE=0), en las salidas DCBA apare- cern cfclicamente ‘los cédigos BCD correspondientes a las unidades (1000), las decenas (0101) y las centenas (0111). Suponiendo que el oscilador opera a 1.2 KHz, cada uno de estos digitos ser presentado a una rata de 400 veces por segundo, suficiente para dar la ilu- sin Optica, en un display de tres digitos, que todos estén presentes al mismo tiempo. Este método de presentar informacién digital se denomina comiin- mente multiplexaje por divisin de tiempo o visua- lizaci6n dinamica, Con el empleo de esta técnica, en lugar de tener acceso directo a las 12 salidas del contador BCD (lo cual implicaria disponer de un mayor niimero de pines), almacenamos temporalmente la cuenta en registros y la muestreamos periddicamente en 4 lineas de salida. Si inhibimos’ el registro, 11s salidas DCBA muestran la ditima cuenta almacenada mientras el conteo de pulsos prosigue. Las salidas DSi, DS2 y DS3 (pines 2, 1 y 15) del decodificador, activas en bajo, informant a la circuiterfa externa cual es el dato disponible en cada instante, Espgcificamente, DST activa para las unidades, DS2 para las decenas y DS3 para las centenas, Estas lineas se utilizan para controlar los displays que visualizan el estado de la cuenta. Un alfo en la linea maestra de reset MR (master reset, pin 13) inicializa los contadores BCD en 0's, inhibe el oscilador y el contador binario internos y hace bajas las salidas DCBA. .Al mismo tiempo, 352 las salidas de control DSi, DS2. y DS3 se desacti- van, es decir, se hacen todas altas. Si la Iinea LE (pin 10) esté en alto, esta accién de reser también borra el contenido de los registros. En la figura 539 se muestra un circuito biisico de aplicacién del 4553B: un contador de eventos de tres digitos, desde 000 hasta 999. El circuito cuenta los pulsos que Hegan al pin 12 del 4583B cuando las lineas MR y DIS son bajas. El estado de la cuenta se visualiza dindmicamente en un display de tes digitos, controlado por un decodificador de BCD a siete segmentos 4543B. La méxima frecuencia de conteo depende del voltaje de alimentaci6n aplicado a los pines 16 (VDD) y 8 (Vss 0 GND), siendo, tipicamente, 1.5 MHz a 5V, 5.0 MHz a 10 V y 7.0 MHz a 15V. El contador 4553B puede operar con tensiones entre 3 y 18V. El decodificador 4543B se describe en la leccién 10, pagina 127. Suponiendo, por ejemplo, que han ingresado 913 pulsos, en las salidas del registro de unidades ten- dremos el cédigo 0011 (3), en las del registro de decenas el cédigo 0001 (i) y en las del registro de centenas el cédigo 1001 (9). Estos tres cécligos se rotan secuéncialmente en las salidas del contador, apareciendo cada uno durante una pequefia fraccion de tiempo. Cuando aparece cualquiera de estos e6dizos en las salidas del contador, el decodificador lo convierte a su representacién de 7 segmentos equivalente y lo suministra al display de tres digitos. Los ranfistores 21,03 y Q3, controls por las I neas DSi, DS2 y DS3, determinan el display que debe iluminarse en cada instante. La estructura que se muestra en la figura 539 es la misma utilizada en los proyectos centrales N® 9 (‘Contador fotoeléctrico de personas y objetos"), N?13 (’Tacémetro digital para el automévil") y NP 14 C’Capacimetro digital") de este curso. Remiti- mos al lector a estas aplicaciones para una mayor informacién acerca de este circuito. Contadores con salidas multiplexadas de 7 segmentos. El circuito integrado 74C925, El 74C925 es un contador BCD CMOS muy similar en su estructura al 4553B. Sin embargo, es de 4 dfgitos (desde 0000 hasta 9999) y entrega el resultado de Ia cuenta decodificado en siete salidas multiplexadas que pueden impulsar directamente displays tipo LED 0 de cristal liquido (LCD's). En la figura $40 se muestran la distrbucién de pines y el diagrama funcional de bloques de este chip.Contador de eventos de tres digitos con el 4553B EI sistema consiste de cuatro contadores BCD en cascada, cuatro registros (larches) de 4 bits, un de- coditicador de BCD a7 segmentos y un circuito de multiplexaje. Este iltimo pose su propio oscilador y no requiere de reloj externo, El contador avanza con los flancos negativos de la sefial de reloj aplicada al pin 11 (CLK) y se borra cuando se aplica un alto a la entrada de reser (pin 12) Un bajo en la entrada LE (larch enable, pin 5) causa que la informaci6n de salida de los contadores BCD internos se almacene en los registros. El Wes (3-15V) anczes 206 Entrada de " pulsoe 12 , Reset 2 Habitador : : deregsves. [piseno oF iu ee EE Displays de dodo comin Sobrefiyo nines CE TE NT TT TUTTE decodificador convierte cada o6digo BCD seleccionado por el multiplexor en su representacién de siete segmentos equivalente. Esta tltima se obtiene en las salidas abcdefg (pines 13, 14, 15, 1,23 y 4). Las Iineas selectoras de salida Ao, Bo, Co y Do (pines 6, 7, 9 y 10), activas en alto, indican cual es el dato enrutado a la salida en cada instante. Espe- cificamente, Ao se activa para los millares, Bo para las centenas, Co para las decenas y Do’ para las centenas. Ei 74935 opera con tensiones de alimentacién de 3V a 6V. Circuito integrado 74C925 16 15 1413 12 7ac925 8 LE {Ao Boy GND Salidas Salidas ) Diagrama de pines CEKIT- Curso préctica de electronica igual 383Otros contadores de cuatro décadas similares all 74C928, con salidas multiplexadas de siete segmentos, son los circuitos integrados 74C926, 74C927 y 74C928, El 74C926, por ejemplo, es de 18 pines y posee dos lineas de control adicionales Hamadas DS (display select: selector de display) y CARRY (acarreo 0 sobreflujo), que se utilizan para conectar contadores en cascada. Codificadores de barrido secuencial. El circuito integrado 74C922 Los codificadores (ver lecci6n 9) pueden prover también otras funciones de conversién distintas a Jas de generar cédigos binarios © BCD. Un ejemplo de ésto son los codificadores de teclado, los cuales identifican la posicién de una tecla y la convierten ‘en un cédigo binario que la diferencia de las demés. Para teclados sencillos, se puede utilizar un decodificador combinatorio MSI (de prioridad) 0 SSI (basado en compuertas) para este fin, Cuando se trata de tecladosrelativamente complejos,elméto- do mis elegante, confiable y econéinico es utilizar un codificador de barrido secuencial. En la figura 541 se muestra la estructura de un sistema de este ti- o, destinado a la codificacién de un teclado hexadecimal estndar. Codificador de bartido secuencié Sohal de inihibiewsn ‘4a2lineas R; Resistencias de pull-up EI sistema utiliza un reloj, un contador de 2 bits, un decodificador de 2 a 4 lineas, un codificador de 4.2 lineas, un registro de 4 bits y un circuito elimi- nador de rebote, Las entradas Y1-Y4 del codificador reciben las filas YI-Y4 del teclado mientras. las salidas X1-X4 del decodificador, activas en bajo, exploran secuencialmente las columnas X1-X¢ del mismo a la velocidad impuesta por el reloj. Normalmente, con todas las teclas sin pulsar, las entradas Y son altas. En un momento dado, Slo una de las salidas X es baja y las demés_son altas, Cuando se oprime una tecla especifica, por ejemplo, 9 se cierra una columna (X2) con una fila (¥3), Cuando el decodificador explora la columna X2, ia entrada Y3 del codificador recibe un bajo y se inhibe el bartido o lectura de las lineas X. En ese instante, el contador detiene el conteo y el registro almacena los estados de salida del contador (BA=01) y del codificador (DC=10), Como resultado, en las lineas de salida del sistema se genera el cédigo binario DCBA=1001 (9), correspondiente a la tecla pulsada (#9). Al liberar esta ultima, el sistema retorna a sus condiciones iniciales y se reanuda el barrido secuencial. Un codificador de barrido secuencial muy popular es el chip 74C922, que se muestra en la figura 542. Este circuito provee toda la ldgica de control necesaria para codificar en binario todas las 16 posiciones de un teclado hexadecimal o de un arreglo (matriz) de 16 interruptores SPST o similar, Latensién de alimentacién (3V-15V) se aplica entre los pines 18 (Vee) y 9 (GND). La frecuencia de exploracién del teclado se con- trola_extermamente mediante un condensador (Cose), de valor C, instalado entre los pines 5 y 9, Por ejemplo, si C = 0.1 uF, el dispositivo explora Jas columnas a una rata de ~ 600 Hz, Al aumentar Cose disminuye la frecuencia y viceversa. El 74C922 cuenta también con un circuito de antirrebote incorporado. El periodo de antirrebote de cualquier tecla se establece mediante un condensador de valor igual a 10C conectado entre el pin 6 (CKBM) y tierra. Por ejemplo, si C = 0.1 WF, entonces CKBM debe ser de I UF. Esto provee un perfodo de antirrebote tipico de = 10 ms. Al aumentar CKBM aumenta este tiempo y viceversa. Las lineas de entrada Y1 (pin 1), Y2 (pin 2), Y3 (pin 3) y Y4 (pin 4) reciben las filas del teclado. Las Ifneas de salida X1 (pin 11), X2 (pin 10), X3 (pin 8) y X4 (pin 7) exploran las columnas. _Al pulsar una tecla y ser detectada su posicién, se inicia un periodo de temporizacién interno. Durante este lapso se enmascara el rebote de la tecla y se re-Circuito integrado 740922 1 5 3 | deBCD a 7-segmentos ‘Aat0; Batt C=12; Da13 E14; Fats Cxesgy y tabla de verdad 106 ur) Cireutto de aplicacion tarda la aparicién del cédligo de salida, Una vez finalizado el perfodo de rebote, el cédigo binario de la tecla aparece en las Iineas de salida QD (pin 14), QC (pin 15), QB (pin 16) y QA (pin 17), Cuando aparece el cédigo de salida correspondiente a la tecla pulsada, el chip envfa un alto a través de la Linea DA (dara available, pin 2), informando a la circuiterfa externa la dispomibilidad del dato. Cuando se libera la tecla, Ia linea DA retorna a bajo pero no desaparece el dato en las I neas de salida hasta que no se pulse una nueva tecla. Ademés de las Iineas descritas anteriormente, existe también una linea habilitadora de salida OE (output enable, pin 13). Cuando esta linea esté en bajo, el cizcuito desarrolla su légica como codificador. Cuando esta linea esté en alto, las salidas QD, QB, QC y Qa adoptan el estado de alta impedancia y quedan flotantes. El 74C922 cuenta también con resistencias internas de carga de 50 kQ que conectan cada linea X con +Vee, proporcionando asf un 1 lgico en las filas del teclacio cuando todas las teclas estan libres. Otro codificador de barrido secuencial muy popular es el circuito integrado 74C923, utilizado para teclados de 20 teclas (5 filas, 4 columnas). En la figura 543 se muestra su configuracién de pines. Circuito integrado 74C923 Sea ERENT CEKIT- Curso prictico de eleciranica digitalLeccién 27 Aritmética binaria Introduccién. Sistemas numéricos. Cédigos. Suma binaria. Resta binaria. Multiplicacién binaria. Divisién binaria. Actividad prdctica N* 23 Introduccion La inteligencia del hombre se manifiesta de miiltiples formas. Sin embargo, una de las mds claras de- mostraciones de su capacidad es la habilidad para caleular o "hacer cuentas”. A través de infinidad de estrategias y artificios, a lo largo de la Historia, el hombre ha logrado contabilizar, cuantificar y clasificar numéricamente sus actividades. Para lograrlo, ha desarrollado varios sistemas numéricos. Sin duda, el sistema de procesamiento aritmético de datos més eficaz, logrado hasta ahora, es el digital. A partir de las cuatro operaciones aritméticas basicas (suma, resta, multiplicacién y divisién), realizadas con circuiteria digital, es posible efectuar todo tipo de célculos numéricos y analiticos. En esta leccién se estudiardn los fundamentos de laaritmética binaria necesarios parael disefioy cons- truccién de circutos aritméticos digitales, Toicial- mente se hard un recuento de los sistemas numé- ricos que pueden implementarse con dos estados logicos (1 y 0), luego se explicarén las leyes de las operaciones aritméticas binarias y posteriormente se enunciarén algunos métodos para realizar digitalmente las cuatro operaciones basicas. Sistemas numéricos Los seres humanos estamos acostumbrados a utilizar y comprender el sistema de numeracién decimal, o de base 10, que tiene 10 dfgitos (0-9). Como se explicé en la lecci6n 24, en este sistema, cada digito adquiere su valor segdn la posicién que ocupa, Esta caracteristica de valor por posicion es comin a todos los sistemas numéricos. Los Circuitos digitales utilizan niimeros binarios, El sistema de _numeracién binario, 0 de base 2, utiliza solamente los digitos 0 y 1. A estos digitos binarios se les lama bits. En los circuitos digitales, ¢1 bit 0, por lo general, se representa por un voltaje bajo, y el bit 1 comesponde a un voltaje alto. 356 En el sistema de numeracién binario, los bits tam- bién adquieren su valor segtin la posicién que ocupan. En a figura 544a se muestra el valor o peso de los primeros 7 lugares 0 posiciones binarios. En la figura 544b se muestra un niimero binario y su equivalente decimal. El bit del extremo de la derecha es el bit menos significativo o de menor peso (LSB) y el bit del extremo de la izquierda es el bit mas significativo o de mayor peso (MSB). ‘Sistema numérico binario a) Valores posicionales MsB aid Pete 2 128 64 32 16 8 4 2 b) Conversion de binario a decimal MsB LSB 1101 O|-Ste +84+04240=26 Fig. 544 Con el fin de resaltar ciertas conclusiones importantes, en Ja figura 545 se muestran algunos ejemplos de mimeros binarios. Si se observan con atenciGn estos tiltimos, se puede deducir que un circuito digital no podrfa utilizar el sistema binario puro en el tratamiento de las operaciones aritméticas, Las razones son las siguientes: 1*. Un mimero binario de varios bits, tal como 10111000 es dificil de recordar y de’‘manipular, por ejemplo, ante un teclado o una pantalla, 2%. Bl proceso de conversién del miimero 10111000 a decimal es complejo. Su imple- mentacién con circuitos digitales (ver figura 529, pagina 346) resultaria costosa y sofisticada.Ejemplos de numeros binarios 1 9bbe 0 + Bbks 1 4bbe 0 See 3°, Si se efectian operaciones aritméticas y conversiones en binario puro es dificil controlar y pre~ decir el niimero de bits del resultado. Este hecho incrementa el grado de complejidad de los circuitos digitales. 4°. La wasmisi6n de informacién binaria entre unidades de un circuito digital seria imposible de lle- varse a cabo con mimeros binarios de longitud variable. La longitud se refiere al ntimero de bits, La nommalizacién del nimero de bits que debe tener un ntimero en sistema binario es una solucién & todos los problemas enunciados en los patrafos anteriores. Esta normalizacién se logra usando sistemas numéricos, en binario, que permitan codifi- cacién, A continuacién, se explicarén los cédigos més utilizados en los circuitos digitales, Cédigos binarios ‘Como yimos en la leceién 9, un cédigo es un grupo de simbolos que representan algiin tipo de informacién reconocible. En los sistemas digitales, los cédigos se utilizan para manipular datos y representar niimeros, letras, signos, etc, en forma binaria, Los siguientes son algunos ejemplos de cédi- gos binarios numéricos comunes: Octal. El sistema numérico ocial 0 de base ocho utiliza ocho digitos (0-7), correspondiendo el mayor valor al nimero 7, es decir, uno menos que el valor de la base (8). Cuando sé cuenta, en este sistema, la secuencia es desde 0 hasta 7. Los va- Sistema numérico oct. MSD isp 4006 512-64 Ot lores de las cinco primeras posiciones, en sistema numérico octal, se muestran en la figura 546, Ejemplos de nimeros octales son 345, 67201, 321, 1024. El niimero 1840 no es octal porque incluye un digito (8) que es ilegal o invalido en este sistema de numeracién, Para destacar que un mimero es octal, se acostumbra denotarlo mediante el subindice 8. Por ejemplo: 7g, 45g, 101g, 523g, 6170g, etc., son todos nit- meros octales, El ngmero octal 42300 debe leerse como “cuatro-dos-tres-cero-cero” para evitar implicar, en el enunciado, la base diez de nuestro sistema decimal habitual. En este nimero hay cuatro 4096's (=163 84), dos 512's (=1024), tres 64's (=192); cero 8's =0) y cero 1's (=0), Sumando estos subtotales se tiene que 42300,= 16384+1024+192 = 17600;9. Este mismo proceso se aplica para convertir cualquier nimero octal en decimal. En la figura 547, por ejemplo, se muestra la conversion det niimero octal 4203 2 decimal. Cada digito se multiplica por su peso y luego se suman los resultados parciales. Por tanto, 4203g=21790 Conversién de octal a decimal Para convertir un niimero decimal a su equi valente octal se procede por divisiones sucesivas, siguiendo un método similar al explicado en la lee cién 24 para la conversién de un niimero decimal a binario, Repetidamente se divide el niimero decimal por 8 hasta que el cociente se haga cero, es decir hasta que el dividendo sea menor que el divisor. Consideremos, por ejemplo, la conversién aoc tal del niimero decimal 267: 267+8 =33.Residuo=3 (LSD) 3348 = 4. Residuo= 1 4+8 = 0.Residuo=4 (MSD) El mimero octal se forma leyendo la columna de los residuos, comenzando por él iltimo (4). En este caso el digit de mayor peso es el 4y el de menor peso es el 3, Por tanto, 267 19= 413g. CEKIT- Curso préctico de electrénica digital 357Hexadecimal, El sistema hexadecimal o de base 16 es uno de los més utilizados en sistemas digitales y de computadores, como se verd mas ade- Iante. Utiliza 16 simbolos, representados por los ntimeros del 0 al 9 y las letras A, B, C, D, Ey F. El simbolo de mayor valor es F (15, en decimal) y el de menor valor es 0, Cuando se cuenta en este sistema, la secuencia es desde 0 hasta F. En la figura 548 se mnestran los valores de las cuatro primeras posiciones en el sistema hexadecimal. Ejemplos de nimeros hexadecimales son 123, A23F, 23FF y F4, Para destacar que un nimero es hexadecimal, se acostumbra denotarlo mediante el subindice 16. Por ejemplo: 416, 7316, FAC\¢, 1C2Dj¢, 6458)6, etc. Son todos niimeros hexadecimales. Sistema numérico hexadecimal Usb La conversién de hexadecimal a decimal se realiza de la misma forma explicada anteriormente. Consideremos, por ejemplo, la conversién a decimal del ntimero hexadecimal A23F. En este niimero hay A (diez) 4096's, dos 256's, tres 16's y F (quince) 1's. Es decir: A23F 6=10x4096 + 2x256 + 3x16 +15x1 = 40960+512+48+15 = 4153519. Por tanto, A23Fi¢=41535y9. Para efectuar la conversion de decimal a hexadecimal, se realizan divisiones repetidas por 16 hasta que el cociente sea cero. Por cjemplo, para convertir el niimero decimal 1991 a hexadecimal se procede asf: 1991 + 16 = 124. Residuo (tsb) 124 16= 1+ 16= (Msp) Después de leer los residuos, desde el tltimo digito obtenido (MSD) hasta el primero (LSD), se obtiene ¢l_nimero hexadecimal 7C7. Es decir, 1991 g=7C7 6, La tabla de la figura $49 muestra la equivalencia de los primeros 16 nimeros en los sistemas decimal, binario, octal y hexadecimal con el fin de apre- 358 ‘Comparacion de los sistemas numéricos decimal, hexadecimal, octal y binario ciar las ventajas que ofrecen estos dos iiltimos tanto en el manejo de niimeros y datos como en el disefio de circuitos digitales. Observe, por ejemplo, que cada s{mbolo octal representa una combinacién tinica de 3 bits y cada fmbolo hexadecimal una combinacién tinica de 4 bits. Por ejemplo, al nimero octal 5 le corresponde el nimero binario 101 y al nimero hexadecimal B le corresponde el mimero binario 1011. La solucién a los problemas que plantea el sistema binario puro esté lista: usando los sistemas hexadecimal u octal se puede normalizar, en "paquetes" estindar de bits, el manejo y trasmision de_ni- meros en los circuitos digitales. A continuacién se realizan varios ejemplos que indican como convertir un nimero binario puro en hexadecimal u octal, Conversion de un mimero binario a hexadecimal. Cada sfmbolo hexadecimal representa una combinacién de 4 bits. Para efectuar la con- versién, se parte del bit LSB (menos significativo) y, dividiendo el niimero binario en grupos de cuatro bits, se sustituye cada grupo con los digitos hexadecimales equivalentes. Ejemplo. Convertir a hexadecimal el nimero binario OLIOMOLL110. Paso 1. Dividir el nimero en grupos de 4 bits, comenzando por el LSB. 0110 1101 1110Paso 2. Sustituir cada grupo de cuatro bits por el equivalente hexadecimal de la figura 549 0110 1101 1110 6 DE Por tanto, 0110 1101 1110) = 6DEj5, Observe cémo cada digito esti compuesto por cuatro bits. De esta forma se puede representar y normalizar cualquier mimero binario, por extenso que sea. Conversién de un ndmero binario a octal, El procedimiento es similar al empleado en la conversién a hexadecimal. En este caso, sin embar- £0, los bits se dividen en grupos de tes, Ejemplo. Convertir a octal el nimero binario 111 opoodt. Paso 1. Dividir en grupos de tes bits, comenzando por el LSB. 111 000 001 Paso 2. Sustituir cada grupo de tes bits por su equivalente octal segtn la tabla dela figura 549. 111 000 001 701 Por tanto, 11100000; = 701g. Conversion a binario de hexadecimal u octal. En estos casos, el procedimiento es muy simple: se sustituye cada digito hexadecimal u octal por su equivalente binario de cuatro o tres bits, respectivamente. Los siguientes ejemplos ilustran el proceso. Ejemplo. Convertir a binario el mimero hexadecimal FCD7. Solucién. Sustituyendo cada digito hexadecimal por su paquete de tres bits equivalente: Foc p 7 1111 1100 1101 O11 Por tanto, FCD7 6 ¢s 11111100110 10115 Ejemplo. Convertir binatio el nimero octal 67 Solucién. Sustituyendo cada digito hexadecimal por su paquete de tres bits equivalente: 6 7 0 1 110 111 000 001 Por tanto, 6701g es 1101110000 015. Cédigo BCD. En los instrumentos electré- nicos digitales, en las calculadoras modemas, en los juegos electrénicos y en muchos equipos digitales similares, se utiliza para la entrada y salida de informacién ia notacién decimal, Los circuitos digitales como contadores, decodificadores y demas implementan este tipo de entrada y salida con la ayuda de un e6digo binario especial ilamado BCD. En el cédigo BCD (Binary Coded Decimal: decimal codificado en binario), cada digito decimal se convierte en su correspondiente ntimero binario de cuatro bits. Estos bits toman su valor 0 peso se- ‘gin la columna o posicién que ocupan. El bir LSB toma el valor de 1, los dos siguientes hacia Ia izquierda, toman los valores de 2 y 4 respectivamente y el bit MSB el valor de 8. Por la razén anterior, al cédigo BCD se le Hama c6digo 8-4-2-1. En la tabla de la figura 550 se recuerda Ja equivalencia entre cédigos BCD y digitos decimales. La operaciGn de este c6digo, ya Conocido por nosotros en lecciones anteriores, se ilustra con los ejemplos que siguen. Conversion de un mimero decimal a BCD. Cada digito decimal se traduce literalmente a su equivalente BCD segiin la tabla de la figura 550. Ejemplo. Convertir el nimero decimal 1325 a BCD. Solucién, Remplazando cada digito decimal por su cédigo BCD Sicnpontem (Cédigos BCD 8421 (CEKIT- Curso prictico de electrénica digital 3591 3 2 5 0001 0011 0010 0101 Por tanto, 1325;q = 0001 0011 0010 01 Olscp Conversion de un nimero BCD a decimal, Cada grupo de cuatro bits se sustituye por su equivalente decimal segtin la tabla de la figura 550. Ejemplo. Convertir el niimero BCD 1001 1000 O110 a decimal. Solucién. Sustituyendo cada digito decimal por su cédigo BCD correspondiente: 1001 1000 0110 9 8 6 Por tanto, 1001 1000 0110gcp = 98619 Es importante anotar que cuando se trabaja en c6digo BCD, todas las operaciones, conversiones y respuestas deben estar estrictamente en este cédigo BCD. Por ejemplo, el nimero 1110 1111 no se puede considerar como un niimero en cédigo BCD ¥; por tanto, es ilegal en este sistema, ‘Suma binaria La suma o adicién de ntimeros binatios es similar a la de nimeros decimales, La diferencia radica en que en binario se produce un acarreo cuando la suma excede de 1 mientras que en decimal se produce un acarreo cuando la suma excede de 9. Como ejemplo, en Ia figura 551 se muestran dos casos de suma decimal, los cuales nos permiten derivar las siguientes conclusiones: ‘Suma decimal 1 4 Sumando + 5 <— Sumando 9 <— Resultado — Aearroos Restar valor 10 — weare 2 +— Resultado Fig. 551 18. Los niimeros o sumandos se suman en "paralelo" o en columnas, colocando un nimero debajo del otro. Todos los digitos bajo la misma columna tienen el mismo valor posicional. 2°. El orden de ubicacién de los dos mimeros 0 sumandos no importa (propiedad conmutativa de la suma), 3, En la primera suma (14435) no se genera aca- reo, En Ia segunda (85+47), cuando el resultado de Ja suma de la columna es igual o mayor a diez (10), se genera acarreo, En este caso, resulta un doce (12) en la posicién de las unidades. Este niimero es mayor de 9 y, por tanto, debe generarse un acarreo de 10 hacia Ia posicién de las decenas. El digito que debe colocarse como resultado en las unidades es la diferencia entre 12 y el valor del acarreo (10), 0 sea 2. La columna de las decenas estaré compuesta ahora por 8 mds 4 mas un acarreo de 1. Esto da un total de trece. Nuevamente, se obtiene un ntimero mayor de 9 y, por tanto, se genera un acarreo, tradicionalmente llamado “lleva”, esta vez, en las centenas. Este mismo método se aplica a la suma binaria. Cada vez que un resultado es mayor de 1, se genera un arrastre 0 acarreo (carry). En la figura 552 se indican las reglas que rigen la suma_binaria y se muestra un circuito légico, llamado semiswnador, ue suma dos bizs (A y B) y genera el bit de suma ) y el bir de acarreo o carry (C), cuando este se produ ce. La operacién de un semisumador como el mostrado en la figura 552 se puede sintetizar mediante Jas siguientes dos ecuaciones booleanas: S =A@ B (Suma) C= ASB (Acarteo 0 carry) En la figura 553 se ilustra el proceso de suma de dos niimeros binarios de 4 bits. Para implementar la primera columna de la derecha se necesita un semisumador que realice la suma "0+1" de los bits menos significativos y genere un bit de suma (1) y uno de acarreo (0). En la segunda columna se obtiene un 0 como resultado de la suma "I+" y se genera un acarreo de 1 En la tervera columna deben sumarse_ tres términos: los dos sumandos (0 y 1) y el acarreo de la columna anterior (1). Para realizar esta operacién no se puede usar un semisumador porque este uiltimo no tiene en cuenta la existencia de un acarreo previo. Para ejecutar este tipo de sumas debe recurrirse a un cireuito llamado sumador completo,(a) Sumas de dos bits + 49 Sumando A 44 40. tte Sumando B roa " sume (s) \= Acarteo (0) {¢) Circuito semisumador A 8 ° 1 s ‘Suma binaria de dos numeros de 4 bits 101 1 <——Acarraos 10 1 0 Sumando A 111 1 sumando 8 11 0 0 1 Resutado Fig. 553 En la figura 554 se muestran la tabla de verdad, el simbolo y el circuito Iégico de un sumador completo (SC) o full-adder (FA). Las entradas al circuito son el acarteo o carry anterior (Cn-1) y los sumandos (An y Bn). Las salidas del mismo son la suma de la columna (Sn) y el acarreo que se leva a la columna siguiente (Ca+1). La operacién de un sumador completo como el mostrado en la figura 554 se puede sintetizar mediante las siguientes dos ecuaciones booleanas: S=An@Bn@Cn-1_ (Suma) Cn+1 = AnsBn + AneCn-] + BaeCn-1 (Acarreo) En estas expresiones, el simbolo "+" se refiere a.una operacién ldgica OR y noa une operacién arit- mética de suma. Del misto modo, el simbolo "+" se refiere a una operacién I6gica AND y no a una operacign aritmética de multiplicacién. Para evitar confusiones y ambigtiedades, algunas veces se utilizan los signos "y" y °A” para deno- tar, en su orden, las operaciones légicas OR y ‘Suma binaria de dos bits (b)) Ley de la suma binaria {d) Simbolo AB Sumador binario completo Table de verdad Acartoo antarior Cnt AND, reservandose Jos signos "+" y "+" para la suma y ia multiplicacién aritmética. En la figura 555 se muestra el diagrama de bloques de un circuito que realiza la suma de dos nimeros binarios de 4 bits almacenados en dos re- CCEKIT- Curso pritco de elecrénica digital 964Sumador completo de 4 bits gistros (A y B). El resultado se suministra a un registro suma (S) y el bit de arrastre 0 acarreo a un flip-flop de carry (C). La suma que acompafia la figura ilustra el funcionamiento del sumador. Los computadores digitales implementan todds las operaciones aritméticas utilizando circuitos su- madres como el mostrado en la figura 555, En la leceién 28 se estudiarén més detalles relacionados con la operacién de los sumadores digitales, Resta binaria La resta o sustraccién de ntimeros binarios es similar a la de nimeros decimales. La diferencia radica en que, en binario, cuando el minuendo es menor que el sustraendo, se produce un préstamo 0 borrow de 2, mientras que en decimal se produce un préstamo de 10, En la figura 556, por ejemplo, se ilustra el proceso de restar 24 de 53, en decimal, Al igual que en la suma, el proceso de resta 0 ferencia binaria se inicia en la columna correspondiente a los digitos menos significative, Como 4 no puede restarse de 3, debe hacerse un préstamo a lacolumna_ siguiente del minuendo. Ahora, el 3 vale 13 y la diferencia es 9. Resta decimal “Préstamo" 1 (Minuendo) (Sustraendo) (Oiterencia) 4 Koos 24 2 8 Fig. 556 En la columna que hizo el préstamo se debe dis- minuir en uno el valor del minuendo (de 5 a 4) y la diferencia, en esta columna, se hace entre 4 y 2, dando como resultado 2, La resta en binario sigue un proceso parecido, Cada vez que el minuendo es menor que el sustraendo se genera un préstamo (borrow). En la figura 557 se indican las reglas que rigen la resta binaria y se muestra un circuito I6gico, llamado semi- restador 0 medio-restador (MR) , que sustrae un bit B de un bit A y suministra un bit de diferencia (D) y un bir de préstamo (P). Resta binaria de its D P Cireuite digital Ley de ia resta A 4 Minuendo B <— Sustraenco D <— Diforencia P 4— Préstamo MR: Medio-restador 0 ‘Somi-restador La operacién de un semi-restador como el mostrado en la figura 557 se puede resumir mediante las siguientes dos ecuaciones booleanas: D=AB+AB=AQ@B (Diferencia) ASB (Préstamo 0 borrow) En la figura $58 se muestra el proceso de resta de dos nimeros binarios de 5 bits. El objetivo de esta operacién es ilustrar el manejo de los préstamos y Resta binaria ° ° Pp 2 )0 Am (t)0 eM o 1 0 o 1 0 tos 1 —»D Fig. 558Restador completo plantear 1a necesidad de un restador complew de dos bits que tenga, como entradas, el minuendo, el sustraendo y el préstamo anterior y offezca, como salidas, la diferencia y el préstamo, si existe. En la figura 559 se muestran la estructura y el simbolo de un restador completo de dos bits, construido a partir de dos semi-restadores. También sé muestra un sistema de resta digital de dos nimeros binarios de cuatro bits. Los restadores, tal como se han descrito, no son muy utilizados en la prictica debido a que existe un método alternative més sencillo para la resta: el empleo de complementos. Esta técnica, que recurre al uso de sumadores, se estudiard en la leccién 28, Muttiplicacién binaria E! proceso de la multiplicacién binaria se ilustra en la oi 560 para el caso de dos miimeros de 4 bits: 1011 (11) y 1101 (13). Inicialmente, los dos niimeros se disponen de tal modo que los bits con el mismo valor posicional queden alineados en una misma columna. (Mutipicando) 1 (Mutiplicador)| 7 Productos parciales 1. (Producto) Fig. 560 A continuacién, el multipticando se multiplica por cada uno de los bits del multiplicador y se coloca el LSB del resultado debajo del corre: diente bit del multiplicando. Si este tltimo es 1, el multiplicando se copia a partir de la posicidn que ocu- pi, y sies 0, se colocan ceros. El siguiente y cltimo paso es sumar los productos parciales obtenidos. La suma completa de estos restiltados parciales conforma el resultado final 0 producto. Observe que este sitimo tiene mds dfgitos que el multiplicando o el multiplicador. Como regia general, si cada uno de estos términos tiene N dfgitos © bits, el producto resultante debe tener 2xN bits. Por ejemplo si el multiplicador y el multiplicando son de 4 bits, el esultado seré un mimero de & bss En la figura 561 se muestra el circuito de un multiplicador binario de ntimeros de tres bits. Lo constituyen tres registros de desplazamiento y un sumador. El multiplicador se carga en el registro de tres its y el multiplicando, inicialmente, en los tres, {flip-flops de la derecha del registro de cinco bits, ‘con el LSB en FFO y el MSB en FF2. El registro de 6 bits (acumulador) se carga con 0's. La multipti- cacién se realiza, bit por bit, en las cinco compuertas AND. Circuito multiplicador Antes del primer pulso, se genera el primer producto parcial entre_los tres bits del multiplicando y el LSB del multiplicador. La suma se produce en él sumador de 6 bits y el resultado aparece en las salidas $281S0. Cuando ocurre el primer pulso, este resultado se almacena en los tres primeros flip-flops del acumulador. Note que la salida Q del acumulador es, a su vez, la entrada A del sumador. El primer pulso también desplaza el siguiente bit de] multiplicador al flip-flop FFO y corre el contenido del multiplicando una posicién a la izquierda. El segundo producto parcial aparece en BSB2B1 y CCERIT. Curso prictica de electronica digial 968la suma parcial en las salidas $483S2S1S0. Con el segundo pulso, esta suma se almacena en el registro acumulador. Cuando ocurre el tercer pulso, 1a mul- tiplicacién se completa y en el registro acumulador de 6 bits se obtiene el resultado. Los sistemas digitales avanzados, por ejemplo computadores, utilizan un esquema algo diferente al de la figura 561 para efectuar la multiplicacién. En Ja figura 562 se muestra la arquitectura 0 com- binacién de circuitos digitales necesaria para implementar la multiplicacién de dos nimeros bina tios de 4 bits. El circuito secuencial controla el movimiento de los bits entre registros. Arquitectura de un multiplicaaor En la figura 562 hay tres registros de cuatro bits. Uno de ellos (M) almacena el multiplicando de manera permanente. EI multiplicador se carga en el registro del mismo nombre (Q). Este iltimo, junto con el registro acumnulador (A), configuran, al final de la operacién, un registro de 8 dizs en el que se almacena el resultado. Ademas de estos bloques, se tiene un sumador completo de cuatro bits. El control de la operacién lo lleva a cabo el. circuito secuenciador, Inicialmen- te, los registros M y Q se cargan con sus valores correspondientes y él registro A con ceros. Si el LSB del multipticador es 1, el contenido previo del registro A se suma con el del registro M. El resultado de esta suma y el acarreo, si lo hay, se transfieren al acumulador (A) y al flip-flop C, respectivamente. Si el LSB del miultiplicador es 0, el contenido previo del acumulador no se altera. A continuacién, con el primer pulso de reloj, el contenido de los registros A y Q experimenta ‘un corrimiento de posicisn hacia Ia izquierda y se repite el mismo procedimiento. El algoritmo termina 364 cuando la posicién del L. B la ocupa el MSB del multiplicador original, es decir, al cabo de n corr mientos, siendo n el numero’ de bits del multi plicador. A finalizar el proceso, el resultado de la multi- Plicacin se le en el registo de 8 bis formado por la unin’ de los registros acumulador (A) y multiplicador (Q). En la figura 563, como ejemplo de aplicacién de esta técnica, se muestra Ia multi plicacién de los mimeros binarios 1101 (raultipi cando) y 1011 (maltiplicador). Multiplicacién secuencial Estado inci Division binaria En el sistema binario, 1a divisién se realiza restando repetidamente el divisor del dividendo, Para comprender mejor este proceso, es instructivo anali- Divisi6n decimalzar el procedimiento usado en una divisién decimal tipica. Consideremos, por ejemplo, el caso de divi- ir 274 entre 13 (figura 564). Inicialmente, se intenta dividir 2 entre 13. Puesto que esta divisién no es posible, el siguiente intento se hace entre 27 y 13. Si se muktiplica 13 por 2 vse esta de 27 se tiene un residuo de 1, el cual es menor de 13. Por tanto, se acepta el 2 como iente, El residuo (1) y el siguiente digito del dividendo (4) forman el nimero 14 que, de igual manera, se divide entre 13. Enel caso de la divisién de dos mimeros binarios se debe seguir la misma estrategia, con la diferencia de que el cociente tendré dos posibles dfgitos (1 6 0), Como ejemplo, en la figura $65 se muestra Ia divisi6n de los ‘niimeros. binarios 100010010 @74, dividendo) y LOL (13, divisor). Divisién binaria 100010010 Litas / Totod T0000 file etn corti a L104 O-0-0,1” Residue Fig. 565 Para comenzar, intentamos dividir 1 (1) entre 11 01 (13). Como esta divisién no es posible, el siguiente intento se hace entre 10001 (17) y 1101 (13), Puesto que ahora el dividendo es mayor que el divisor, escribimos 1 en el cociente y restamos el divisor del dividendo, lo cual da 100 (4), A continuacién, intentamos dividir 1000 (8) entre 1101 (13). Como esta divisién no es posible, escribimos 0 en el cociente y realizamos el siguiente intento entre 10000 (32) y 1101 (13). El proceso se repite hasta cubrir el LSB del dividendo, Uncircuito digital para implementarla divisién de niimeros binarios debe posicionar metédicamente el divisor con respecto al dividendo y efectuar una resta, Si el residuo es 0 0 positivo, el cociente resultan tees 1, El residuo se extiende con otro bit del dividendo, se reposiciona el divisor y se realiza otra esta. Si el residuo resultante es ‘negativo, el cociente vale 0, el dividendo se restaura y se reposiciona el divisor para efectuar otra resta, En la figura 566 se presenta el arreglo de registros y circuitos secuenciales que se necesitan para implementar el algoritmo de la divisién binaria de- ducido en el ejemplo de la figura 565. El divisor y el dividendo se almacenan en los registros que les corresponden. FE] acumulador se inicializa con ceros. Al final de la secuencia de divisién, el resultado aparece en el registro del dividendo y el residuo en el acumulador. El algoritmo para efectuar la divisién binaria se puede resumir en los siguientes pasos: “Arquitectura de un divisor Fig. 566 Paso 1, Almacenar dividendo y divisor en los registros Q y M. Cargar el registro A con 0's. Paso 2. Repetir n veces el siguiente procedimiento (a=ntimero de bits del divisor): Gorrer ala inquierda los regis A y Q. Hacer A = A-M. Si A-Mes negativo (menor de 0), hacer 0 el LSB del registro Qy A=A+M. Si A-Mes 0 o positive (mayor de 0), hacer I el LSB del registro Q. Continuar. Paso 3. Leer cociente en el registro Q y el residuo en el registro acumulador (A). Los procesos de multiplicacién y divisién binaria son complejos de implementar con circuitos digitales discretos. Usando elementos de l6gi gramable, que se verdn a partir de la leeci Bosible ejecutar las custro operaciones aritméticas empleando, como circuito nico, un sumador. En la siguiente leccién se estudiardn las caracteristicas que deben cumplir estos sumadores. CERIT- Curso préctic de electronica digital 965Leccién 28 Sumadores + Introduecién. + Representacin de mimeros con signo. + Signo y magnitud. + Complemento de un niimero. + Complemento de uno. + Complemenio de dos. + Suma y resta de nimeros positivos y negatives. + Unidad aritmética de 4 bits. + Generacién rdpida del acarreo. + Sumadores binarios integrados TTL y CMOS + CIRCUITOS DE APLICACION Introduccién La leccién anterior presenté un recuento de las técnicas digitales que se utilizan para efectuar las cuatro operaciones aritméticas basicas. Como vi ‘mos, la mulipicacin binara es un proceso de su- ‘mas repetidas y la divisidn un procedimento de restas sucesivas. En esta leccién se estudiard cémo realizar todas las cuatro operaciones, incluyendo lares- ta, empleando sumadores. En la primera parte mostraremos las diferentes maneras de representar nimeros binarios positivos y negativos, es decir con signo. A continuacién, uuilizaremos la notacién de complemento de dos para ejecutar restas a partir de sumas, Estudiaremos también un sistema para producir el acarreo, en un sumador, de manera répida. Pos- teriormente, presentaremos una unidad aritmética completa con la cual es posible implementar las cuatro operaciones basicas, describiremos varios sumadores binarios disponibles como circuitos integrados y mostraremos algunas aplicaciones tipicas. Representacién de mimeros con signo En una resta binaria estan involucradas tres cantidades bien definidas: minuendo, sustraendo y diferencia. Seguin Ia ley de la resta, estos pardmetros se relacionan asf: Minuendo - Sustraendo = Diferencia La resta de dos niimeros se puede también expresar como la suma del minuendo con el negativo del sustraendo, es decir: Minuendo + (-Sustraendo) = Diferencia Por ejemplo, la resta de 10 menos 5 se puede expresar como: 366 10+(5)=5 Aplicando esta definicién, es posible implementar la resta sumando el negativo del sustraendo al minuendo. Surge, entonces, la necesidad de de- finir el significado de niimero negativo binario. Ade- mis, en casi todas las aplicaciones digitales que tra- ten, de una u otra forma, cantidades binarias, resul- tardn valores negativos. En los sistemas digitales y de computadores, Jos ntimeros binarios estan formados por grupos de bits que se almacenan en registros. En la figura 567 se muestra un registro de 8 bits , el cual contiene el iimero binario 11010011. Registro de 8 bits t + Existen, por los menos, tres métodos para_dis- tinguir entre ntimeros positivos y negativos binarios como el de la figura 567. Estos métodos, que anali zaremos en detalle en las secciones siguientes, son: + Signo y magnitud. + Complemento de uno. + Complemento de dos. Signo y magnitud En este método, el bit més significativo del registro se utiliza para representar el signo (+ 0 -). En Ja figura 568 se muestra la forma de representar los mimeros + 5 y - 5 en magnitud y signo. El cuarto bit (MSB) se’ utiliza para indicar el signo del nimero, segiin la convencién siguiente: bit MSB = 1e> ntimero negativo (menor de cero). bit MSB = 0c niimero positivo (mayor de cero). En la tabla de la figura 569 (columna ‘signo y magnitud’) se muestran_ los valores positivos y negativos posibles, con un niimero binario de cuatro‘Signo y magnitud Bit de signo: + bits, segiin Ia conveneién de signo y magnitud. Observe las siguientes conclusiones importantes: Representacion de numeros con signo + El rango de representacién se extiende desde +7 (OLLI) hasta -7 111), + Existen dos representaciones para el cero: +0 (0000) y -0 (1000). Esta técnica parece, a primera vista, la més simple para tratar con mimeros binarios negativos, ya que cs muy similar a la que usamos en nuestros cél- culos manuales. Sin embargo, como se ver4 posteriormente, no es la més conveniente para implementar circuitos digitales aritméticos, Complemento de un mimero Antes de entrar en los detalles de la comple- mentacién de nimeros binarios, recordemos, con ejemplos de aritmética decimal, la importancia del complemento de un nimero en ia representacion de valores negativos, ‘A manera de ejemplo, consideremos el caso de restar el mimero 3 (sustraendo) del nimero 8 (minuendo). Seguin las leyes de la resta: 8-355 La misma operacién puede efectuarse sumando a8 el complemento de 10 del nimero 3. El complemento de diez de un ntimero decimal es la dife- encia que existe entre el mimero y la siguiente potencia de 10 més alta. En nuestro caso, la potencia més alta es 10. Por tanto, el complement de 10 de 3 es 10-3 = 7. Ahora, realicemos la resta sumando al minuendo (8) este complemento: 8+7=15 Para obtener el resultado final, el paso siguiente es restarle a 15 1a potencia de 10 usada para obtener el complemento: 15-10=5 Observe que esta tltima operacién consiste, simplemente, en despreciar el acarreo (1) del resultado previo. Para reforzar este concepto, consideremos el siguiente ejemplo: Ejemplo. Restar 140 de 820. emento de diez de 140 es ), Por tanto: 1000 - 140, 0 sea 8 820 + 860 = 1680 Despreciando el acarreo (1), se obtiene 680, que es ¢l resultado de la resta originalmente plan: teada, Una forma mas simple de obtener el complemento de 10 es calculando, primero, el comple- ‘mento de 9 y luego sumando 1 al resultado. El complemento de 9 de un digito es Ia diferencia entre 9 y el digito, Esta diferencia se obtiene por simple inspeccién, Por ejemplo, el complemento de 9 de 1234 es : 9999 -1234 8765 Por tanto, el complemento de 10 de este mismo muimero (1234) es 8765 + 1 = 8766 Los sistemas digitales, por supuesto, no trabajan con los complementos de 106 de 9, En los sistemas de numeracién binaria se utiliza el complemento de dos y 1 complemento de uno. Como se veri, mas adelante, desde el punto de vista de circuiteria digital, es muy simple calcular el complemento de cualquier ntimero. CEKIT- Curso prictico de electrénica digital 967Complemento de uno El complemento de 1 de un niimero binario es anélogo al complemento de 9 en el sistema decimal. El complement de 1 de un bit es la diferencia entre Ly el bit. El complemento de 1 del bit 0 es el bit 1 y viceversa. El complemento de 1 de un ntimero de uier niimero de bits se obtiene por simple ins- peccién, cambiando todos los 0's por 1's y todos Jos 1's por O's. Veémos algunos ejemplos: El complemento de 1 de 10 es 01. El complemento de 1 de O11 es 100. El complemento de 1 de 1010 es 0101. Peet lemento de 1 de 01110111 es I ). En la tabla de la figura 569 (columna "complemento de 1") se relacionan los valores, en complemento de 1, para los niimeros binarios de 4 bits, desde 0000 hasta 1111. Observemos lo siguiente: + El rango de valores, con esta notaciéa, para cuatro bits, se extiende desde +7 hasta -7. + Existen dos sentaciones distintas para el cero: +0 (0000); (1000). + EL MSB de los niimeros negativos es siempre 1. El circuito l6gico para calcular el complemento de 1 de un nimero binario es simplemente un ne- gador. En la figura 570(a) se muestra un arreglo de inyersores que generan el complemento de 1 de un niimero de 4 bits. En la figura 570(b) se muestra un circuito muy interesante que calcula el complemento de 1 de un niimero de 4 bits de manera controlada. En este iltimo circuito, cuando la entrada C vale 0, las salidas (X) de las compuertas XOR son ‘Complemento de 1 8) Complemento de 1 b) Complemento de de 4 bits, 1 controlado » x0, at xt x2 xa iguales a las entradas (A). En otras palabras, no se genera el complemento, Sin embaxgo, sia entrada vale 1, las salidas son el complemento de 1 de las entradas. Mas adelante usaremos este circuito para implementar una unidad aritmética completa. Complemento de dos El complemento de 2 de un néimero binario es andlogo al complemento de diez en el sistema decimal. Se obtiene restando el valor positivo correspondiente de 2°+1 0, 1o que es lo mismo, sumando 1 al complemento de 1 de ese niimero, Por ejemplo, para obtener el complemento de dos del ‘ntimero binario 01110101 procedemos asf: Paso 1. Obtenemos el complemento de 1 del nimero dado, negando cada uno de sus bits. Apli- cando este concepto, el complemento de 1 de OL 110101 es, simplemente, 10001010. Paso 2. Sumamos 1 al complemento de 1 previamente obtenido para obtener el complemenio de 2 correspondiente, De acuerdo a esto: 10001010 (complemento de 1) +1 10001011 (complemento de 2) Es decir, el complemento de 2 de 01110101 es 10001011 Una forma més sencilla de obtener el com- jlemento de dos de un niéimero binario es invertir {Complementar a 1) todos los bits que aparezcan a la izquierda del primer 1 menos significativo. Veamos algunos ejemplos: El complemento de 2 de O11 es 101. El complemento de 2 de 1010 es 0110. El complemento de 2 de 11010110 es. 00101010. En Ia tabla de Ja figura 569 (columna ‘complemento de 2) se muestran ios valores, en complemento de 2, de todos los ntimeros binarios de 4 bits posibles. Observe las siguientes conclusiones importantes: + El rango de representacién de valores esta comprendido entre +7 y -8. + Hay una sola representacién para el cero (0000). + Los valores negativos se identifican porque el bit ms significativo (MSB) vale 1, Naturalmente, este bit vale cero para ntimeros positivos.+ Si se trata de un niimero de 8 bits, el rango de representaciGn se extiende desde +127 hasta -128. Esta notacién del complemento de dos para re- resentar niimeros negativos es la mas utilizada en los sistemas digitales. Por medio de esta técnica se puede implementar un sistema sumador capaz de realizar todas las tres operaciones restantes (resta, multiplicacién y divisidn) Suma y resta de niimeros positivos y negativos ‘A continuacién se explicardn las reglas que de~ ben seguirse para efectuar la suma de dos numeros binarios de cualquier signo usando la representa- cién del complemento de dos para los nimeros negativos, Existen dos reglas basicas que orientan la Suma y resta de ntimeros con signo. Estas reglas son: 12, Suma de dos mimeros. Efectuar la suma de Jos méimeros en Ia forma usual. Ignorar el acarreo que pueda resultar. El resultado sera vilido algebraicamente en la notacién de complemento de dos si se encuentra comprendido en el rango. Este rango de- ende del nimero debits que conforman los suman- 8 asi: Rango 4 bits Desde +7 hasta -8 8 bits Desde +127 hasta -128 16 bits Desde +32767 hasta +32768 28, Resta de dos mimeros A y B. Para efectuar la resta A - B, obtener primero el complemento de dos del ntimero B y luego realizar la suma siguiendo la regla 1. La resta es algebraicamente co- trecta si cl resultado estd dentro del rango es- tablecido por el niimero de bits. El resultado se en- ‘cuentra en notacién complemento de dos. Si este iiltimo, por alguna raz6n, esti fuera del rango se dice que hay una condicién de overflow 0 sobreflujo. Es conveniente tener presente esta con- dici6n para estudiar la validez del resultado. Los siguientes ejemplos aclaran los conceptos amteriores. En todos los casos, se utilizan registros de 4 bits, pero los principios expuestos son exten- sibles a registros de cualquier longitud, Los nimeros, positivos y negativos, estén representados en complemento de dos. Ejemplo 1. Suma de dos niimeros positivos. O101 Gs) +001 +2) O1il 7) Ejemplo 2. Suma de un ntimero positive y uno negativo. 0100 4) +1011 9 +5) 1111 cD Ejemplo 3. Suma de dos niimeros negativos, 1100 (4) +1101 +¢3) Toor nD Ejemplo 4, Resta de dos ntimeros negativos, Seguin la regla 2, para efectuar la resta hay que colocar el sustraendo en complemento de 2 y su- marlo al minuendo. Aplicando este criterio, Ia testa 3) - C7) se efecttia ast: 1101 3) + O1lL -C7) 0100 G4) Observe en los ejemplos anteriores que el acarreo generado en la suma del MSB no se tiene presente en el resultado. Unidad aritmética de cuatro bits Con Io estudiado hasta ahora, en las dos tilt mas lecciones, es posible comprender la naturaleza de una unidad aritmética de propésito general, capaz.de realizar sumas y restas de ntimeros con signo en complemento de 2. En la figura 571 se muestra Ia estructura légica de este sistema, La unidad aritmética propuesta esté desarrollada alrededor de un sumador completo de cuatro bits. Un arreglo de compuertas XOR permite la conversin de uno de los sumandos a la notacién del complemento de dos. Al mismo tiempo, usando una linea de control (SUM), es posible indicarle a la unidad el tipo de operacién que debe realizar: suma 0 resta, Cuando la sefial SUM es de nivel bajo (0), la unidad se convierte en un sumador de dos niimeros de cuatro bits positives. Cuando esta sefial es alta ), Ia unidad’efectia la resta por medio de la conversién de uno de los sumandos a complemento de dos. El sumador central lo conforman cuatro sumadores completos de un bir con el acarreo conectado en rizado (ver figura 555, pagina 362). Este método de conexién tiene sus limitaciones, especialmente en lo que se refiere a la velocidad de CEKIT- Curso practico de elecirénica digital 369Unidad de sumalresta de 4 bits respuesta. Para la generacién del tltimo acarreo, por ejemplo, las sefiales necesarias deben recorrer desde las entradas A0, BO y CO hasta la ultima etapa Cn de acarreo. A’ continuacién se estudiaré un sistema que acelera la generaciGn del acarreo 0 carry Generacién rapida del acarreo Segiin Ia ley de la suma binaria (ver pégina 361), el acarreo final Cn+1, generado por la suma de dos bits An y Bn y el acarreo Cn anterior, esté dada por la siguiente ecuaci6n légica: (Casi = AneCn +BneCn +An*Bn = AntBn + (An+Bn)*Ca La expresién AntBn se denomina generador de acarreo porque, independientemente de los bits ale- dafios, genera una acarreo. La expresién (An+Bn) se le llama propagador de acarreo, ya que su fun- cin es propagar el acarreo anterior Cn, Designando la primera'como Gn y la segunda como Pn, la ecuacién general del acarreo se puede escribir ast: Cott = Gn + PaeCn Segiin esta ecuacién, el sistema de acarreos un sumador de mimeros binarios de dos bits esté or- ganizado como Io indican las siguientes expresiones: (Cin es el acarreo a la entrada del LSB). 370 Primer acarreo: Segundo acarreo: C2 = G2 + P2eC1 Sustituyendo la primera expresi6n (C1) en la se- ganda (C2)- se obtiene: C2 = G2 + P2(Gi+ PieCin) qa C2 =G2 + P2-Gi +PieP2*Cin @ Las ecuaciones booleanas (1) y (2) anteriores son idénticas desde el punto de vista algebraico, pero cada una de ellas permite la implementacién de circuitos de acarreo o carry de caracteristicas diferentes en lo que se refiere a velocidad. En la figura 572(a) se muestra el circuito de acarreo derivado de a ecuacién (1) y en la figura 572(b) el derivado de Ta ecuacién (2). Generadores de acarreo ici, cl G2 (b) Conexién en E “= Pe ce Pi P2=A24B2 Fig. 572| Observe en la figura 572(a) que, para obtener el acarreo C2, se requiere que la sefial de entrada (Cin) se propague a través de cuatro compuertas, En cambio, en la figura 572(b), la propagacién del acarreo de entrada se hace solamente a través de dos com- poets, Este dio esquema se denomina “carry look ahead" (literalmente, “acarreo mirando hacia adelante"), Con la inclusién de la técnica del carry look- ahead en los sistemas de suma, se completa la uni-dad aritmética, la cual puede ejecutar todas las operaciones basicas (suma, resta, multiplicacién y divi- siGn). Recuerde que el algoritmo de la divisién secuencial (ver leccién 22) se basa en el corrimiento de registros y la suma y resta de dos nimeros. En la figura $73 se muestran las seiiales t{picas de una uniad arimétca de cuatro bits. Como puede verse, consta de 4 entradas para el su A (ASA2AiA0), 4 entradas para el surmando B (B3B2 BIB0), 4 salidas para el resultado de la suma S$ ($3 $2180), una Iinea para el carry de entrada (Cin), una linea para el carry final o’de salida (Cou) y otras Iineas auxiliares (Control, G, P). Unidad aritmética de 4 bits ‘AQ BO At Bt A2 B2 A3 BS Unidad Aritmética de 4 bits. $0 S1 $2 $3 Las lineas de control determinan el tipo de opera- cin que debe ejecutarse (suma, resta, complemen- 10, ete) Las salidas de acarteo G (generador de ca- r7y) y P (propagador de carry) permiten Ia conexién en cascada de varias unidades similares cuando se desea expandir la capacidad del sistema. Sumadores binarios inte El circuito integrado 741 s TTL y CMOS . Existen varios circuitos integrados TTL y CMOS disefiados especificamente para operar como sumadores binarios. Uno de los més populares es el 74LS83, un sumador paralelo de nimeros de cuatro bits con esquema de acarreo répido (look ahead) en todas sus etapas. En la figura 574 se muestran Ja distribucién de pines y el diagrama funcional de este chip. El primer sumando (A) se aplica a las entradas A4A3A2A1, el segundo (B) a las entradas B4B3 BaBI y el acarreo previ, silo hay, ala entrada Co (pin 13), El resultado de la suma se obtiene en las salidas E4335) y el acarreo resultante en la salida Cs (pin 14), La tension de alimentacion (SV) se aplica entre los pines 5 (Yec) y 12 (GND). En la figura 575 se ilustra la forma de conectar dos 74LS83 en cascada para obtener un sistema Circuito integrado 74LS83 Diagrama funcional Diagrama de pines que suma dos niimeros binarios (A y B) de 8 bits. El primer sumador (IC1) adiciona los cuatro bits menos significativos de los sumandos y el segundo (IC2) Tos cuatro bits més significativos. El resultado de la suma se obtiene en las salidas S7S6S5S4 3825180 y el carry final en la salida C8, Sumador de 8 bits con 74LS83 7 oso ba ‘Observe que Ja salida de carry (C4) de ICI actia como entrada de carry de IC2. Si no hay carry -vio, la linea CO debe conectarse a un nivel bajo. salida final de carry (C8) puede utilizarse para indicar sobreflujo o servir como entrada de carry de Ia siguiente etapa cuando se manejan mimeros de ‘mayor longitud. En la figura 576 se ilustra la forma de utilizar el 74LS83 para realizar la sustraccién o resta de dos niimeros de 4 bits A (A3A2A1A0, minuendo) y B (B3B2B1B0, susiraendo) en el sistema de complemento de 2, Observe que el sustraendo se aplica invertido a las entradas B del sumador y el acarreo CEKIT: Curso pritco de elecronica digital 371Restador en complemento de dos AB AZ AT AD +8V ‘Sumador Paralelo de 4 bits (vatses) 89.82.8180 57g de entrada (Co) es un 1 l6gico, Las lineas de entrada A3 y B3 evan los bits de signo. E] resultado de la sustraccién se obtiene en las salidas $3S2$1S0, correspondiendo $3 al bit de signo. El estado de la salida de acarreo C4 no se tiene en cuenta, Por ejemplo, si A=O101 (5) y BOLL (7), en las salidas se obtiene el dato S3S2S1 beietegs ue es el complemento de dos de -2. En t0, 5°72. En Ja figura 577 se ilustra la forma de utilizar el ‘74LS83 como un sumador/restador de 4 bits. Las compuertas XOR controlan Ja transferencia del mimero B, Cuando la linea S/R es de nivel bajo, el circuito actia como un sumador binario ordinario, es decir, el numero B se transfiere directamente a las entradas del sumador y el acarreo inicial es 0. ‘Cuando Ja linea S/R es de nivel alto, el sumador recibe el mimero B invertido, es decir en complemento de 1, y le suma el 1 aplicado a su entrada de carry (Cin). De este modo se crea el complemen- to de dos del sustraendo, El resultado de la opera- ACTIVIDAD PRACTICA Construccién del médulo 5: Temporizador programable. Parte 3. En esta actividad instalaremos en la tarjeta de circuito impreso del médulo 5 el pulsador de disparo Si y la base de 14 pines que sirve de soporte al circuito integrado 555 (IC1) y al condensador de tem- porizacién Cx, En la proxima actividad finalizare- ‘mos el ensamble de este médulo instalando el chip 585 y el potencimetro R2 (1 MQ). Componentes y materiales necesarios 1 base para circuito integrado de 14 pines. 1 pulsador miniatura normalmente abierto. 1 circuito impreso CEKIT EDM-5. Herramientas: cautin, soldadura, pinzas. Procedimiento Paso 1. Tome la base de 14 pines ¢ instélela en la tarjeta de circuito impreso EDM-5, como se indica en la figura A34, Aseguirese de que todos los pines entren en los agujeros demarcados y no haya alguno doblado o partido. Para obtener mejores resultados, los contactos de cobre de la tarjeta deben estar libres de grasa y Sxido, Si es necesario, piilalos cuidadosamente con una esponjilla de alambre. Suelde.cada uno de los pines de 1a base a la tarjeta. No mueva el conjunto hasta que la soldadura enfrie ni aplique calor en exceso, Verifique que no existan puentes indeseables entre pines adyacentes. Paso 2. Tome el pulsador normalmente abierto $1 ¢ instdlelo en los agujeros correspondientes de la tarjeta EDM-5, frente a la resistencia R1, como se indica en la figura A34, Este componente es delicado: no aplique demasiado calor al soldar ni maltrate los terminales durante su manipulaci6n, Sumador/Restador de 4 bitscién (suma o resta), en complement de dos, se obtiene en las salidas S4S3S2S1, correspondiendo el bit S4aal signo. Otros sumadores paralelos de 4 bits importantes similares al 74LS83 son los circuitos integrados 741S283 y 4008B. En la figura 578 se muestra la distribucién funcional de pines de estos chips. En ambos casos, A4A3A2A1 y B4B3B2B1 son las entradas de Ios sumandos y S4S3S2S1 las salidas del resultado. Las lineas de acarreo de entrada y de salida son CIN y COUT, respectivamente, ‘Sumadores paralelo 4008B (74LS283) 4 45 (01) aa 1002) 83 2.05)| 13 3.014) B2_4 (2) p28 @)| Bi 6 (6) a Circuitos de aplicacién. Sumadorirestador de 4 bits En esta seccién describiremos un sistema suma- dorfrestador de 4 bits desarrollado alrededor del sumador paralelo 74LS83 y otros componentes cono- cidos. Para operat el circuito de la figura 579, ac- tive primero la entrada CLR con el fin de borrar los registros A y B en 0000. A continuacién fije el control de Suma/Resta en el modo apropiado: 0 para suma y 1 para resta. Cargue entonces individualmente cada registro con los controles de carga. Para cargar el registro A. siti el control de carga A en I y el de carga B en 0. Presione un nimero en el teclado mientras pulsa la entrada CLK. El ndmero binario que usted cargé en el registro A aparece ahora en el display A. Para cargar el display B, sitde el control de carga Ben 1 yel de carga A en 0. Presione un nimero en el teclado mientras pulsa la entrada CLK. Este segundo nimero binario se visualizaré en el display B. El sumador de 4 bits 7483 trabaja de inmediato y la suma aparece en el display de salida. El restador sustrae el contenido del registro B del ntimero binario almacenado en el registro A. El procedimiento para restar con el sistema de la figura 579 es el mismo de la adici6n, excepto que el control de suma/resta se sitia en la posicién 1. Esto activa las compuertas AND y XOR para los complementos de 1. El display suministra la diferencia entre los registros A y B. El codificador 74147 convierte las entradas decimales del teclado en niimeros binarios. El 7404 invierte las salidas del codificador y alimentan el nimero binario en paralelo a los registros A y B. Con un pulso de relo} el dato a la entrada del registro se trasfiere y se almacena en el mismo. Los displays A y B informan qué nimeros binarios estén almacenados en los registros. Sumador/restador de 4 bits CEKIT- Curso préctico de elecwénica igual 373Leccién 29 Comparadores binarios + Introduccion + Comparadores de identidad. El CI 74HC688 + Comparadores de magnitud. El CI 74LS85 + CIRCUITOS DE APLICACION Introduccién Una de las necesidades més frecuentes en el disefio de sistemas digitales es comparar dos nimeros y establecer si el uno es mayor, menor o igual al ‘otro o, simplemente, si son iguales o diferentes. De acuerdo al resultado de esta comparacién, el sistema decide lo que debe hacer con fa informacién que estd procesando, Los circuitos encargados de esta funcién se denominan comparadores, Existen, bésicamente, dos categorias de compa- adores digitales: los de igualdad 0 identidad y los de magnitud. Los primeros informan cuando dos niimeros son. iguales o diferentes mientras que los, segundos indican cusindo el uno es mayor, menor 0 igual al otro. La informacién de entrada puede ingresar en serie, bit por bit, 0 en paralelo, todos Jos bits al mismo tiempo. En esta leccién estudiaremos ambos tipos de comparadores, tanto de igualdad como de magnitud, haciendo especial énfasis en estos iltimos, por ser los més versétiles y los més utilizados. Des- cribiremos, entre otros, el comparador de igualdad de 8 bits CMOS 74HC688 y el comparador de magnitud de 4 bits TTL 74LS85, Al final, presentaremos algunos circuitos de aplicacién tipicos. Los comparadores digitales se utilizan en una gran variedad de aplicaciones, incluyendo circuitos aritméticos, sistemas de control, computadores, Juegos electrénicos, etc, En un computador, las ope- aciones de comparacién se realizan normalmente ena unidad aritmético l6gica (ALU), asociada al microprocesador 0 unidad central de proceso (CPU) del sistema. Comparadores de identidad. El Cl 74HC688 Un comparador de igualdad o de identidad, como se establecié al comienzo de esta leccién, es un circuito I6gico que informa, mediante un nivel alto © bajo de salida, cudndo dos nimeros binarios son iguales o diferentes, sin especificar, en este gltimo aso, cudl es mayor 0 cudl es menor. La comparacién se puede efectuar en serie o en paralelo, dependiendo del disefio. Los primeros 374 son, invariablemente, circuitos secuenciales y los segundos, generalmente, son circuitos combinato- ios. En ambos casos, se utilizan compuertas XOR ‘0 XNOR como detectores de igualdad. En la figura 580, por ejemplo, se muestra el circuito de. un comparador de iguaided tipo serie, el ual utiliza una compuerta XOR y un flip-flop J-K, Para simplificar, supondremos que “A y B son niimeros binarios de 4 bits, de la forma A=A3A2 AAO y B=B3B2B1B0. Al comenzar el proceso, el estado de las salidas del flip-flop es Q=0 y O=1 (Condicién de reset). Comparador de igualdad tipo seri Para que A y B sean iguales, se requiere que cada pareja de dit que ocupan la misma posicién sean también iguales. Esto implica que A=B sf, y solo si, AO=B0, Al=B1, A2=82 y A3=B3, Este mismo concepto se aplica’ para comiparar dos ntimeros de mayor o menor longitud. La condicién de igualdad © de desigualdad de cada par de bits la detecta la compuerta XOR y la memoriza el flip-flop. La comparacién de cada pareja de bits se realiza con Jos flancos de subida de la sefial de reloj. El primer pulso compara los bis: AO y Ba, el segundo s bits Al y Bl, y asf sucesivamente, Recuerde que con J=0 y K=0, las salidas del flip-flop permanecen en el estado previo, y con J=1 y K=O, el Slip-flop pasa al estado SET, €s decir, Q=1 y Q-0, ¥ se mantiene indefinidamente en ese estado. Mientras se mantenga la condicién A=B cada par de bits la salida de la XOR es un nivel bajo (0) y la salida Q del flip-flop no cambia de estado, es decir, permanece en bajo (0). Tan pronto las entradas A y B sean diferentes, la salida de la XOR aplica un nivel alto (1) a la en-trada J del flip-flop, imponiendo un nivel alto (1) en la salida Q y un nivel bajo (0) en la salida Q. Esta dtima situacién no cambiaré hasta que el flip-flop se inicialice asincrénicamente en bajo (activando la entrada de borrado CLR), incluso si los nimeros A y B difieren Gnicamente en un bit, por ejemplo A=1010 (10) y B=1000 (8). El estado de las salidas Q y Q al final del proceso, cuando todos los bits hayan sido chequeados, indicaré el resultado de ta comparaci6n ast: Q=0 y Gel si Aes igual a B(A=B) Qely G0 siAesdiferente de B (A¥B) Un ejemplo de comparador de igualdad tipo paralelo es el circuito integrado 74HC688, un comparador de igualdad de 8 bits fabricado con tecnologia CMOS de alta velocidad. En la figura 581 se muestra el circuito légico simplificado, la dis- tribucién de pines, el diagrama funcional y la tabla de verdad de este chip El 74HC688 compara dos niimeros 0 cédigos binarios de 8 bits P y Q, aplicados en paralelo a las entradas P7-PD y Q7-Q0, respectivamente, ¢ indica, mediante un nivel bajo (0) en su salida "P=Q" (pin 19) cuando son iguales, bir por bit. Si las dos pa- labeas no. clnciden DorauE afgunes © tados us bits son diferentes, la salida P=Q es de nivel alto. ‘Suponga, por ejemplo, que se comparan los mimeros P=10011010 (154, en decimal) y Q= 10001010 (138), los cuales difieren tinicamente en un bit (Pé=1y Qs=0). Esta desigualdad causa {que la salida de la compuerta XNOR asociada a las entradas P4 (pin 11) y Qs (pin 12) aplique un bajo a una de las entradas de la compuerta NAND, mientras las demas entradas permanecen altas. Como resultado, la salida de esta itima compuerta, que es la salida de comparacién P-Q, se ha- ¢e alta (1), indicando que los ntimeros Py Q son diferentes. En efecto, P=154 es distinto de Q=138. Es mds: P es mayor que Q (154>138). Sin embargo, el circuito no esté en capacidad de informar esta desigualdad. Sélo indica que son diferentes. Los comparadores de magnitud, que estudiaremos cn la siguiente seccién, superan esta aparente am- biguedad, La linea E (pin 1), activa en bajo (0), es la entrada de habilitacién del circuito. Cuando esta nea se hace alta (1), el circuito se inhibe y la salida P= 5 permanece siempre alta, sin importar el estado de las entradas P y Q. La linea E se utiliza para facilitar la conexién en cascada de varios chips 74HC688. y permitir la comparacién de palabras de mas de 8 birs. Comparador de igualdad de 8 bits 74HC688. b) Distribucién de pines ¢) Tabla de verdad S|" [eo | Peo Psa PB","AB" (pin 5) se activa cuando A es mayor que B, la salida {Gin 6) cuando es igual a By ta salkda “AcB” (pin 7) cuando A es menor que B. Las salidas no activas permanecen en bajo. 101 (13) y B=0101 (5), indicando que 13 (A) es mayor que 5 (B). Si A=1000 (8) y B=1000 (8), se activa la salida "A=B", indicando que 8 (A) es igual a 8 (B). Si A-OO01 (1) y B=0100 (4), se activa la salida "AI El 74LS85 cuenta también con tres Iineas de entrada adicionales que le permiten conectarse en cascada con unidades similares para comparar ntimeros de mayor longitud. Estas entradas de cascada son "AB" (pin 4). En la figura 583, por ejemplo, se ilustra la forma de conectar dos chips 74LS85 para obtener un comparador de magnitud de 8 bits, El primer 741,885 (IC1) compara los 4 bits de mis bajo orden (A3A2A1A0 y B3B2B1B0) y el segundo (IC2) los 4 Bits de mds alto orden’ (A7A6 ASA4 y B7B6BSB4). Observe que las salidas de comparacién "AB" de ICI se conectan @ las comrespondientes entradas de cascada de 1C2. Las salidas "AB" de este Ultimo proporcionan el resultado finial de Ia compa- racién, Note, asf mismo, que la entrada "A=B" del primer comparador esta conectada a un nivel alto (SV) y las entradas "A>B" y "AB" estén conectadas a un nivel bajo (GND), Estas conexiones deben realizarse también cuando el 74LS85 se utiliza aisladamente como comparador de 4 bits. Otros comparadores de magnitud de 4 bits similares, al 7ALS85 son los circuitos integrados 40 63B, 4585B, y 74C85. En la figura 584 se muestra la distribucién funcional de pines de estos chips. En todos los casos, las salidas de comparacién son activas en alto (1). Las entradas de cascada del 40 63B y del 74C85 se utilizan de la misma forma que en el 74LS85, En el caso del 4585B, ta entrada "AB" (pin 4) a un nivel alto, Para comparaciones de més de 4 bits, las salidas ‘Comparador de magnitud de 6 bis + BV +8V Bit menos. significative Bitmas significative "A=B" (pin 6) y "AB" de cada etapa se conecta un nivel alto y la salida "A>B" se deja libre. CIRCUITOS DE APLICACION Con el fin de clarificar los conceptos expuestos en esta leccién, se presentan a continuacién dos circuitos practicos de aplicacién con comparadores de magnitud. El primero es un juego binario de en- tretenimiento y el segundo un analizador légico muy «til para probar sistemas digitales, Juego binario de coincidencia El circuito de la figura 585 utiliza un chip 74LS 85 (IC3) para comparar el estado de la cuenta de salida de un contador binario 74LS93 (IC2) con un c6digo intemo de 4 bits programado en un dip- switch de 4 posiciones (S2-S5), Cuando este tltimo coincide con el del contador, la salida "A=B"(pin 6) CEKIT-Curso préctico de elecrénica digital 377(Otros comparadores de magnitud de 4 bits integrados av-1sv A>B] Salidas AaB] de ‘AcB| Comparacién del comparador se hace alta y el LED D2 se ilumina. Di, D2 y D3 son LED dé distinto color. La idea del juego es acertar el cédigo suministrado por el contador. Puede practicarlo solo 0 con sus amigos. Para comenzar, yme un niémero de 4 bits en los interruptores S5-S2, por ejemplo 11 00 (12). Presione Si durante algunos segundos. Los LED D1 a D3 se iluminardn de acuerdo al resultado instanténeo de la comparacién. 3v-15V Libere entonces $1, En las salidas del contador quedard un cédigo cualquiera. Si este cédigo coincide con el que usted apost6, se iluminard D2. Si no es asi, se iluminaré D1 6 D3, indicéndole que su Predicrién estaba por encima o por debajo del valor Inténtelo nuevamente o ceda el turno a su com- pafiero de juego. Quien acierte primero un cédigo, on el merior nimero de intentos, es el ganador. ‘Juego binarlo de coincidencia +3VAnalizador légico de 8 lineas El circuito de la figura 586 utiliza dos compar dores 74LS85 en cascada para monitorear simulté- neamente 8 puntos distintos de un circuito digital (T7-To) e informar cuéndo sus estados coinciden con un patron de 8 bits fijaco como referencia, Este samg se programa en un dinswitch de 8 posicio. nes (S1). La coincidencia se memoriza en un latch formado por dos compuertas 74LS00. Cuando la informacién de entrada (TOTIT2T3 TaTSTST7) coincide con la de referencia (abede fgh), la salida "A=B" (pin 6) de IC2 se hace alta, ‘Como resultado, el laich pasa al estado SET (pin 6 de 1C3-b alto), el transistor QI conduce y se ilumina el LED D1. Este tiltimo permaneceré encendido hasta que se pulse $2 (botén de reset), incluso si cambia la informacién de entrada, Para usar el circuito, conecte “Vec" y "GND" a Jos puntos de alimentacién del circuito bajo prueba y To a T7 a los puntos que desea monitorear. Puede emplearse, por ejemplo, para chequear el bus de datos de un sistema microprocesador de 8 bits y verificar si esta siendo enviado un cédigo de instruc- cin determinado 0 un dato especifico. ‘Analizador légico de 8 lineas : x Ra Cet Ces Construccién del médulo 5: Temporizador programable. Parte 4. Para finalizar el ensamble del médulo 5, en esta actividad instalaremos en la tarjeta EDM-5 el monoestable $55, el potenciémetro de control de tempori- zaci6n y los terminales de inserci6n. Materiales y herramientas necesarios 1 tarjeta de circuito impreso CEKIT EDM-S. 1 circuito integrado $85. ICL 1 potenciémetro miniatura de 500 KO 6 1 MQ. PI. 1 condensador de 10 LF/I6V. Cx. 3 terminales de insercién de i cm. Herramientas: cautin, soldadura, cortafrios, pinzas. Procedimiento Paso 1. Tome el chip 555 (IC1) e insénelo en la base de 14 pines como se indica en la figura A35. Instale el condensador Cx (10 HF) en la base con ia polaridad apropiada. Paso 2. Tome el potenciémetro Pi (1M 6 500K) ¢ instélelo en las perforaciones correspondientes, con la perilla de accionamiento mirando hacia afuera. Paso 3, Suelde a los agujeros de acceso del médu- lo los tres terminales de insercién del mismo y c6r- telos a una longitud uniforme (8 mm). Paso 4, Para probar el médulo, insértelo en un rotoboard, conecte un LED con resistencia limi- tadora al terminal de salida y aplique la tensién de alimentacién (9V) a los terminales +V y GND. Instale Cx (10 HF) en la base de 14 pines y site P1 en su posicién media. Pulse y libere $1. El LED debe permanecer iluminado durante unos segundos y luego apagarse automdticamente. Ensaye con otras ‘posiciones de P1 y otros valores de Cx. CEKIT- Curso préctico de elecironica digital 379Leccién 30 Otros circuitos aritméticos + Introduccién. + Unidades arimético-ldgicas. El CI 74LS181. + Generadores de arrastre anticipado. ELCI 7415182. + Generadores y detectores de paridad. EI CI 7415180. + Convertidores de cédigo. Los CI 74184174185 Introduccién Para finalizar con el tema de los circuitos arit- méticos, en esta lecci6n describiremos algunas funciones aritméticas importantes que se utilizan para propésitos especificos en los sistemas digitales. In- Cluiremos en este estudio las unidades aritmético/I6- gicas (ALUs), los generadores de arrastre répido, Tos generadores y detectores de paridad y los conversores de cédigo de BCD a binario y viceversa. Las ALUs pueden realizar muchas operaciones 16- gicas y aritméticas seleccionables por cédigos. Los generadores de arrastre rapido aceleran el procesamiento de datos en aplicaciones de alta velocidad. Los generadores y detectores de paridad se utilizan para codificar y Vverificar errores de informacién. Los conversores transforman un cédigo en otro. Unidades aritmético-log El circuito integrado 74LS181 Una unidad aritmético-l6gica 0 ALU (Aritmetic Logic Unit) es un circuito muy versétil que puede programarse para realizar una gran variedad de operaciones aritméticas y 1égicas con dos palabras binarias. En la figura 587 se muestra el diag funcional de pines del circuito integrado 74LS 181, una ALU de 4 bits TTL representativa. El dispositiva consta de dos grupos de linens de entrada (A3A2A1A0 y B3B2B1B0), un grupo de If- neas de salida (F3F2F1Fo), un grupo de Iineas selectoras de funcién (352180), una linea selectora de modo (M), una entrada de carry (Cn), una salida de carry.(Cn+4), una salida de Comparacién (A=B) y dos salidas de expansi6n (P, G). La tensién de ali- ‘mentacién (5V) se aplica entre los pines 24 (Vcc) y 12 (GND). Programando adecuadamente las lineas $3S2S1 80, M_y Cn, la ALU 74LS181 puede cjecutar 16 operaciones légicas y 32 operaciones aritméticas diferentes con los datos A=A3A2A1A0 y B= B3B2B1 Bo. Estas operaciones, con sus respectivos cédigos de selecci6n, se relacionan en la tabla de la figura 380 Unidad aritmético-logica (ALU) 74LS161 or ‘Seleciores de funoién Salidas de tuncién Salida de ‘comparacién Salida de carry 588. Se asume que las entradas A y B y las salidas F son activas altas. Para programar la ALU 74LS181 como generador de funciones I6gicas, 1a entrada selectora de modo (M, pin 8) debe ser de nivel alto. La opera- cién W6gica deseada se programa mediante un c6- digo de 4 bits de 1a forma $382S1S0 eplicado a las entradas selectoras de funcién (pines 3, 4, 5 y 6, respectivamente), El estado de la entrada de carry (Ca, pin 7) es indiferente (puede ser 0 6 1). Por ejemplo, realizar la operacién l6gica A@B KOR) de A111 y B=0001, la Iinea M debe estar en 1 y en las Iineas $352S1S0 debe aplicarse el cédigo 0110. Cada bit de la palabra de salida F=F3F2FIFO es el resultado de la operacién XOR de cada bit de la palabra A con el correspondiente bit de la palabra B. Es decir, F3=A3®B3, F2 ee Fi=A1®B1, FO=A0®BO. Por tanto, F= Para_programar la ALU 74LS181 como generador de funciones aritméticas, la linea M debe ser de nivel bajo con el fin de habilitar los acarreos intemos. La suma de A y B, por ejemplo, se realiza cuando el cédigo de las entradas de seleccién es 1001. La entrada de carry Cn es activa en bajo. SiFunciones légicas y operaciones aritméticas realizadas por la ALU 74LS181 Codigos do sseleccion mace| wc: | cstgaamy | avemeumn A Ave AVE 4 A+AB (Av B)+ AB A-Bo1 AB A+AB A+B (Avi) +A8 48-1 AGA (AVB) +A, (AvB) +A, At Ast (AvByes (Av By +t 0 Ashes (Av B)+AB +1 A-B AB A+ AB 41 A+B4t (AvB)+ABs1 AB AsAMt IAVB)+A44 (AV B)+Ae1 A *: Expresadas en complemento de 2 ; Vv: Operador OR en funciones aritméticas +: Operador OR on tunciones légicas y signo mas en operaciones aritméticas + Signo aritmético menos Ja suma produce un carry de salida Cne4, este serd también bajo. La ALU 74LSI81 utiliza intemamente un esquema de arrastre look-ahead, el cual no requiere que la suma sca computada antes de generarse el arrastre de salida. Para sumas de baja velocidad con palabras de mds de 4 bits, la salida Cn+4 de una ALU 74LS181 puede ser conectada en cascada a Ja entrada Cn de la’ ALU 74LS181 siguiente. Este modo de conexién de los acarreos se denomina ripple carry (carry en rizado). Para sumas de alta velocidad con palabras grandes, las salidas de propagacién (P, pin 15) y de generacién (G, pin 17) de arrastre deben ser conectadas a un generador de carry look-ahead, tal como cl circuito integrado T4LSI82 que se describe en Ia siguiente seccién. Este dispositivo utiliza las Ii- neas G y P para anticipar los arrastres de hasta 4 unidades aritmético-légicas 74L$181, La ALU 74LS181 puede también trasferir ala salida Ia palabra A si las entradas de seleccién son ‘AB: Complererios Kgicos en operaciones atmétics y ligicas Fig. 588 todas bajas, la linea M es baja y la entrada Cn es alta. Si esta dltima se hace baja, la salida seré in- crementada en 1, para suministrar la funcién de incremento A+1 (A mis 1), Cuando las entradas de seleccién son todas altas, la linea M es baja y la entrada Cn es alta, entonces la salida seré A-1 (A menos 1, funcién de decre- ‘mento). Para producir una salida igual a 2A (dos A, muhiplicacién por dos), el cédigo de las entradas de seleccién debe ser 1100, Owra operaciGn importante realizada por la ALU 7ALSI81 es la sustraccién. El dispositive la realiza generando internamente el complemento de 1 de B y suméndolo a A. Programando las entradas de seleccién con 0110, la funcién de salida sera A-B- 1. Para conseguir el resultado correcto (A-B), la I nea Cn debe hacerse baja. Durante una sustrac- cién, la salida Cn+4 representa el préstamo. La operacién de sustraccién se puede también utilizar para determinar cuando una palabra binaria Aes mayor, menor o igual a una palabra binaria B, CEKIT- Curso préctico de electronica digital 981Para esta funcién de comparaci6n, el cédigo de las entradas de selecci6n debe ser O110 y las linea My Cn deben estar en bajo. La salida A=B (pin 14) seré alta sf A es igual a B (A=B). La salida A=B es de colector abierto. Por tanto, se pueden conectar juntas las salidas A=B de varias unidades 74LS181 para comparar palabras més grandes. La salida combinada seré alta tinicamente i todas las salidas A=B son altas. Si la palabra A ¢s mayor o igual a la palabra B en una 74LS181, la salida Cn+4 serd alta. Sila palabra B es ma que la palabra A, entonces la salida Cne4 serd baja, Las versiones TTL estindar y CMOS de la ALU TALSI81 son los circuito integrados 74181 y 40 181B, respectivamente. Todos estos chips, que son funcionalmente equivalentes, tienen la misma distribucién de pines y su ‘operaciGn puede ser interpretada con datos activos altos o datos activos bajos. La tabla de verdad de Ja figura 588 asume que los datos de entrada y de son activos altos. Las unidades aritmético-I6gica son circuitos extremadamente importantes. De hecho, el corazén de un microprocesador es una ALU, la cual se encarga de ejecutar instrucciones y procesar datos. Tenga presente que una ALU puede realizar mu- cchas operaciones légicas o aritméticas con dos palabras binarias, y que la operacién realizada la determina una instracci6n en c6digo binario programada en las entradas de seleccién y de modo. Generadores de arrastre anticipado. El circuito integrado 748182 La forma més simple de conectar ALUs en cascada es controlar la entrada de arrastre o acarreo de una etapa con la salida de acarreo de la etapa previa. Este método de propagaci6n tiene la desventaja de ser lento cuando se manejan palabras largas. Pa- ra mejorar la velocidad de estos sistemas, debe utilizarse la esrtegia de generacion répida de acarreo estudiada en la lecci6n 28 (ver pégina 370). Un generador de arrastre anticipado (look-ahead carry) es, simplemente, un circuito que acelera la ge- neraién del carry. Con la utlizactén de un generador de carry lok-ahead, las ALUs que suman los bits més significativos de una palabra extensa no tienen que esperar @ que el arasire se propague @ través de las otras ALUs, sino que lo reciben por anticipado, mejoréndose ds la velocidad de la ope- raci6n, Un ejemplo tipico de generador de carry anticipado es el circuito integrado 74LS182, el cual es capaz de manejar hasta 4 sumadores o ALUs binarias. En la figura 589 se muestran la distribuci6n de pines, el diagrama funcional y un circuito tipico de aplicaci6n de este chip: una ALU de 16 bits con esquema de arrastre look-ahead. Por claridad, no se muestran las entradas A y B ni las salidas F de las ALU individuales. Observe que la entrada de carry Cn del 74LS182 (pin 15) estd conectada a la entrada de.carry Cn de Ja primera ALU (IC1), es decir la que maneja los 4 Generador de carry anticipado 74LS182 7aLss2 ‘con carry look-ahead. g 3 Unidad artmético igica de 16 bitssbits menos significativos. Las salidas de carry Chex, Ca+y y Catz controlan las entradas de carry de la segunda (IC2), tercera (1C3) y cuarta (IC4) ALU, respectivamente. Esta ultima maneja los 4 bis ends dnificativos y entregn el araste Anal. Del mismo modo, note que las entradas de pro- pagacién (PO hasta P3) y de generacién (Go hasta Gs) de carry del 74.8182 se coneetan las comes. pondientes Salidas de yacién y generaci6n de Gany de las ALUs de la cadena. Las salidas Gy P (pines 10 y 7) son de expansién, Pemiten wmplar la capacidad del sistema a cualquier mimero de bits. Generadores y detectores de El circuito integrado 74LSIi En electrénica digital, la informacién dentro y entre circuitos y sistemas se trasmite codificada y, para que sea confiable, el intercambio de datos debe ser hecho sin error. No obstante, en algunos equi- os, el ruido electromagnético, los transientes de voltaje y otros fenémenos causan errores en Ia tras- ferencia de datos. Por ejemplo, un pulso de ruido puede provocar que el nivel 16gico de una salida se pierda, es decir pase erréneamente de 0 a 1, o viceversa. Para me- Jorar la confiabilidad de la tasferencia de infor- macién, en los sistemas digitales es muy comin el uso de ‘cédigos con paridad y circuitos especia- lizados que detectan cuando la informacién trasmi- tida es correcta, En algunos casos, la perdida de un bit no tiene consecuencias importantes. Pero si, por ejemplo, el bit perdido forma parte del c6digo de su balance bancario o provoca que se genere el cédigo de acti- vacién de un misil guiado, los resultados pueden ser catastr6ficos. Por esta razén, la mayoria de sistemas diptales emmplean agin metodo de detecién le errores, siendo el més antiguo, simple y comin el de deteccién de paridad. , La informacién codificada puede tener uno de dos tipos de paridad: par o impar. En un cédigo con pparidad impar, cada palabra tiene un niimero impar de 1's. Por ejemplo, el cédigo 10011 es de paridad impar porque tiene un mtimero impar (3) de 1's. En un cédigo con paridad par, cada palabra tiene un numero par de 1's. Por ejemplo, 00101 es un cédigo de paridad par porque tiene dos 1's, Un cédigo sin paridad, por ejemplo el BCD 0 el ASCII, puede convertirse en un cédigo con paridad agregéndole otro bit. Este nuevo bit, que generalmente es el més significative, se denomina bit de Paridad y puede ser igual a 0 o igual a 1, dependiendo del esquema de paridad (par 0 mpat) adop- Por ejemplo, el cédigo ASCII original de 7 bits del néimero 6 es 0110110, el cual tiene un mimero par (4) de I's, Para convertirlo en un cédigo de pa- Tidad impar, debe agregarse, como bit de pari un 1. Asf, ‘se obtiene el cédigo de 8 bits 1011 0110, 1 cual tiene un mimero impar (5) de 1's. Si se utiliza un esquema de paridad par, el bit de paridad debe ser un 0. Cuando se transmiten cédigos con paridad, el receptor y el transmisor deben estar de acuerdo para operar con el mismo tipo de paridad (par o impar). De este modo, si se utiliza un esquema de par y el receptor recibe un cédigo de paridad impar, detéctaré que hay un error y no aceptard ese cédigo como vilido. La funcién de detectar la paridad de un cédigo y reconocer su validez la realiza un circuito Hamado verifieador 0 chequeador de paridad (parity checker). En la figura 590, por ejemplo, se muestra el diagrama en bloque de un detector de paridad de 4 bits. El circuito posee 4 entradas de datos (DC BA) y dos salidas de paridad (Po y Pe). La primera (Po) detecta paridad impar (odd, én inglés) y la segunda (Pe) detecta paridad par (even). Verificador o detector de paridad Si el cédigo de entrada DCBA tiene un niimero impar de 1's (paridad impar), se activa la salida Po, y si tiene un nimero par de 1's (paridad par) se detiva Ia salida Pe. El nivel de la salida Poo Pe puede ser procesado por circuitos légicos para indicarle al sistema que la informacién de entrada tiene la paridad correcta. Si la paridad esté mal, el sistema produciré una sefial para informarle’ al transmisor que debe reenviar el dato. Para convertir un cédigo sin paridad en un cédigo con paridad, se utiliza un circuito amado generador de paridad (parity generator), En la figura 591, por ejemplo, se muestra el diagrama en blogue de un generador de paridad que convierte un cédigo sin paridad de 4 bits (DCBA) en un cédigo con paridad de 5 bits (PDCBA), siendo P el bit de paridad. Los verificadores y generadores de paridad se pueden construir facilmente utilizando compuertas l6gi- CEKIT: Curso prictco de elecrénica digital 388Generador de paridad Generador de paridad cas SSI. Su configuracién interna depende del ti de cédigos que deben manejar. En la figura 592, por ejemplo, se muestran los circuitos y las tabla de verdad de un detector de paridad y de un generador de paridad par para cédigos BCD. Se asume que es un cédigo par, aunque no tenga I's. Existen también generadores/verificadores de paridad disponibles como circuitos integrados de me- diana escala (MSI). Un ejemplo representativo es el chip TTL 74180, un generador/detector de paridad de 9 bits (8 de datos y 1 de paridad). En la fi 593 se muestran la distribucién funcional de pines, y la tabla de funcionamiento de este dispositivo, adaptable a cualquier esquema de paridad. Las 8 Iineas de entrada de datos estén marcadas desde A (pin 8) hasta H (pin 2) y las salidas de paridad como Ye (pin 5, paridad par) y 2044 in 6, paridad impar).Ademds de estas lineas bisicas, existen ds neas de control adicionales, To (pin 4) e Te (pin 3), las cuales se utilizan para pro, el nods de operasion dl Ta180. Pas Prosar En Ja figura 594 se ilustra la forma de utilizar el 74180 como detector de paridad par de 8 bits. Ob- serve que la entrada Jo esta conectada a 0 (GND) y la entrada Te a1 (+Vee). El circuito indicard paridad par mediante un nivel alto (1) en la salida Yo. Generador/detector de paridad 74180 A) Dlagrama funcional Datos de entrada do 1's en las entradas Ahasta H ‘ser par o impar (no importa) Fig. 593 COD (8) Detector de paridad (b) Generador de paridad par"74180 conectado como detector de paridad par Ao Bo Co De Eo Fo Go Ho Cuando _el cédigo de entrada tiene paridad imper, la salida ¥_ permanece en bajo. Para detectar la pa dintgeck igos de menos de 8 bits, las entradas no utilizadas se conectan a tierra, En la figura 595 se ilustra la forma de utilizar el 74180 como generador de paridad par de 4 bits. Observe que las entradas no utilizadas se conectan a tierra (EFGH=0000) y que las entradas de control Io ¢ Ie estén conectadas, respectivamente, a 1 (Vee) y a.0 (GND). El circuito produce un 0 en la salidsi ( Z_ 0 ¥.g) correspondiente a la paridad del c6digo de entrada: La salida de paridad Z_ se usa como bit de pa- tidad (P) del cédigo de entrada, configuréndose ast un c6digo de paridad par de '5 bits de la forma PDCBA. Por ejemplo, si el e6digo de entrada es DCBA= 0101 (paridad par), el bit de paridad generado serd P=0, Por tanto, el cOdigo de 5 bits con paridad par resultante seré PDCBA=00101, el cual tiene un niimero par (2) de 1's. Del mismo modo, si el cédigo de entrada es DCBAZOII1 (paridad impar), el bir de_ paridad correspondiente seré P=1. Por tanto, el cédigo de 5 bits con paridad par resultante seré 10111, 1 cual tiene un nimero par (4) de 1's. Si se utiliza la salida Zg, el circuito se convierte en un generador de paridad impar, Convertidores de cédigo. Los circuitos integrados 74184 y 74185 Existen situaciones en las cuales es necesario convertir una informacién en c6digo binario a BCD. oviceversa. Una solucién es disefar un convertidor de eédigo por el método tradicional de compuerias légias, gebra booleana y mapas de Kamnaugh. mnadamente, existen chips MSI que realizan este tipo de conversiones. Dos ejemplos representativos son los circuitos integrados 74184 y 74185 74180 conectado como ‘generador de paridad El 74184 es un convertidor de cédigos BCD a cédigos binarios de 6 bits y el 74185 un convertidor de c6digos binarios de 6 bits a cdigos BCD. Ein la figura 596 se indican la distibucion de pines y los cireuitos basicos de utilizacién de estos chips. Convertidores de cédigo 74184/74185 Entradas W1_y2_Y3_Y4 Ys Ye Y7 Salidas de colector abiento Entrada BCD de Entrada binaria ‘ebis ee eDCBA 74165 74184 Ys_Y4 ¥3 v2 YI Y5_Y4 Y3_¥2_Y}| Leet 2 ot a de 6 bits BADCBA Lair MSD sD Salida BCD de bits __G:habiltador Fig. 596 CEKIT- Curso préctco de electronica digtal 385Lecci6n 31 Memorias semiconductoras + Introduccién. + Légica cableada. + Légica programable. + Arquitectura general de una memoria. + Clasificacién de las memorias. Introduccion Desde sus orfgenes, la tecnologfaelectrénica ha sido la ciencia de los componentes 0 dispositivos. La aparicién de cada nuevo componente genera gran actividad, entre los diseftadores, con el fin de acoplar el estado de la electr6nica a las caracteristicas que puedan ofrecer los nuevos elementos. En los comienzos de esta ciencia, en las épocas de la vélvula de vacto y de los transistores, el énfasis técnico estaba en él disefio de nueva circuiteria: amplificadores, osciladores, moduladores, compuertas, etc. Los circuitos integrados lineales y digitales, posteriormente, aportaron modularidad al diseio de circuitos electronicos. Hasta esta leccién, en este curso de electrénica digital y circuitos integrados, se han seguido las, estrategias y criterios que ofrecen los circuitos integrados digitales discretos. Segiin esta técnica, los circuitos que resultan (sistemas de conteo, aplicaciones de registros y multiplexores, comparadores, etc.) son’ de légica cableada. Un sistema de conteo, por ejemplo, es una arreglo de circuitos integrados, alambrados entre sf, con el propésito de contar eventos. La implementacién tecnolégica del concepto de memoria revoluciona, por completo, la estrategia de disefio utilizada hasta este punto. Con la memoria, como circuito integrado, aparecen los circuitos de logica programable. Siguiendo esta técnica, es posible disefiar aplicaciones complejas de manera independiente de la circuiterfa electrnica El almacenamiento y retencién de informacién ha originado una revoluci6n sin precedentes en los campos de la informética y la electrénica de consumo. Usted encontraré memorias semiconductoras en casi todos los sistemas electrnicos “inteligentes" de hoy, incluyendo radios de automévil, tele- visores, grabadoras de video, reproductores de dis- cos compactos y microcomputadores. En esta lecci6n se estudiardn las diferencias con- ceptuales existentes entre los circuitos de légica cableada y de légica programable. demas, se deseri- 386 bird la arquitectura general de una memoria digital. Al final, se conoceré la clasificacién de los diferentes tipos de memoria. Légica cableada Practicamente, todos los circuitos presentados, hasta ahora, en este curso de electronica digital, son de légica cableada. El proyecto central N°18 ("Ge- nerador de. efectos luminosos") es una excepcisn, Con el fin de aclarar la diferencia entre los dos conceptos de légica, se presenta, en esta secci6n, una vez més, el disefio de un circuito Iégico del tipo I6gica cableada, Una méquina tiene dos electroimanes y un motor DC. Se desea construir un circuito para controlar el funcionamiento de la méquina que responda a los, siguientes requisitos de disefio: Antes de pulsar el interruptor de arranque ("start"), tanto el motor como los electroimanes deben estar desconectados ("off"). A partir de la ac- cién de "start" se deben energizar, con intervalos de un minuto, el electroimdn 1 (S1), el electroimén 2 (S2) y el motor DC (M). Cada uno de los tres dispositivos permanece en “on” durante 3 minutos, Cuando termina el tiempo del motor, se repite indefinidamente la secuencia, En Ja figura 597 se muestra el diagrama de es- “tados correspondiente al enunciado anterior. En la Diagrama de M S281 M-=Motor $1 «electroimin#1 $2 electroiman #2 Fig. 597Diagrama de tempos figura 598 se presenta el diagrama de tiempos de la misma secuencia, + Vee Electroiman 4 Utilizando alguno de los métodos de disefio estudiados en las Iecciones anteriores es posible implementar un circuito secuencial sinerénico contador de estados. El reloj del contador se logra con un generador de onda cuadrada o astable, de perfodo igual a un minuto. El circuito contador esta compuesto por tres flip- flops TK MS, disparables con cl flanco negativo de la sefal, Los electroimanes y el motor se manejan por medio de contactores o relés que, a su vez, se controlan con transistores. En la figura 599 se muestra el circuito secuenciador completo. Este circuito es una tfpica muestra de l6gica cableada. El circuito de la figura 599 nos permite derivar las siguientes conclusiones, aplicables a cualquier circuito construido con légica cableada: * En circuitos de légica cableada se necesita un disefio especifico para cada aplicacién, Circuito de logica cableada + Vee Electroiman 2 Nas CEKIP. Curso prictico de elecrénica digital 387* Hay que realizar nuevamente todo el disefio si se 2 efectuar cualquier tipo de cambio, no previsto iniciatmente en la secuencia, por ejemplo. * Los circuitos de l6gica cableada pueden resultar complejo y con un nimero considerable de circuitos integrai * Los circuitos de Iégica cableada fueron muy usados hasta la aparici6n de las memorias y microprocesadores de tamafio y potencia reducidos. Légica programable Hay un enfoque completamente diferente para implementar el ejemplo de la seccién anterior. Se puede sintetizar en la frase siguiente: "cada minuto hay que ejecutar una tarea especifica que debe estar almacenada en algan tipo de memoria’. Para construir un circuito con la estrategia anterior, se requiere una base de tiempo o pulso de reloj yuna memoria. Cada minuto se debe "consultar’ el contenido de la memoria para saber “qué hacer", Para este ejemplo introductorio se ha seleccionado, como memoria, una matriz. 0 arreglo de diodos. Segtin la posicién de los diodos es posible variar el contenido de la memoria. Segiin el diagrama de estados, se necesita almacenar cinco actividades para cumplirla secuencia del enunciado. En la figura 600 se tiene la estructura de la memoria y su contenido. En la matriz de diodos que serviré de memoria, cada 1 l6gico se logra con un diodo entre 1a linea de seleccién y las lineas de datos. Esta memoria debe tener un niimero de Ifneas de selecci6n igual al de la "lista" de "actividades" que debe contener. Estructura y contenido de memoria raveseer —» [oD oJ] Actividad # 2 Actividad # 3 ‘Actividad # 4 Actividad #5 Motor = M Electroimén #1 Electroiman #2 Memoria con el contenido del programa #1 #2 Lineas de seleccién | #9 Para nuestro ejemplo, necesitamos tres lineas de seleccién, ya que la secuencia est conformada por cinco actividades y tres lineas de salida: una para el motor y dos para los electroimanes. En la figura 601 se tiene la implementacién de la memoria con el contenido de las actividades o instrucciones que eben ejecutarse en cada paso de la secuencia, El paso siguiente es el disefio de un circuito que coloque un nivel alto (16 high) en una sola de las Iineas de seleccién de manera secuencial cada minuto, Se usaré un contador con decodificador y, como sefial de reloj, una onda cuadrada generada por un astable. El Cl 4022B, por ejemplo, es un contador octal con salidas decodificadas. Cada vez que el conteo avanza, solamente una de las salidas se coloca en nivel aito. Tiene una sefial de reser que cuando se hace alta lleva la salida Q0 a un nivel alto. El “microprograma” contenido en la memoria de diodos necesita cinco seleccionesodirecciones diferentes, de tal manera que al sexto pulso de reloj, la salida del contador se utilizard para hacer activa alta la sefial de reset y, por tanto, hacer que el conteo se reinicie desde la primera linea, Las salidas de la memoria se conectan a través de un buffer al circuito de potencia que maneja los electroimanes y el motor. El circuito completo se muestra en la figura 602. Observe algo muy importante: en el secuenciador de "légica programable” de la figura 602 basta con hacer cambios en la disposicidn de los diodos paraCircuito secuenciador di légica jramable +Voo Tomporizador alterar por completo la secuencia. En otras palabras, os cambios se hacen alterando el contenido de 1a memoria, sin necesidad de recurrir a cambios en la electrénica del circuito, Con la estrategia de la légica programable, los circuitos clectrénicos permanecen estiticos, pero el sistema completo puede ser modificado, trabajando sobre datos 0 secuencias guardados en memoria, Arquitectura general de una memoria Los circuitos de légica programable utilizan, de una u otra forma, un dispositivo para almacenar informaci6n. Los’ circuitos electronicos digitales que permiten almacenar datos o cantidades binarias son muy importantes para este tipo de Idgica. El flip-flop es 1a celda de memoria minima de las ‘memorias electrénicas. Un flip-flop, como ya se ¢s- tudié previamente, puede almacenar un bit de in- formacién digital o binaria. Un arreglo de flip-flops conforma el tipo de memoria mis rapido que existe: el registro, En la figura 603 se muestra un registro que puede almacenar 8 bits. La informacion binaria que procesa una méquina de légica programable, como lo es un computador digital, se compone de grupos de bits. Al niimero de bits que manipula en cada ciclo de trabajo se le lama, genéricamente, palabra. Al conjunto de 8 bits se Te llama byte. Al grupo de 16 bits se les llama, especificamente, palabra y al de 32 bits doble palabra. Los primeros computadores maneja- ban palabras de 4 bits 0 nibbles. CEKTT- Curso prictco de elecrOnica digital $89Memoria registro de 8 bits B7 bs os 84 es eet Una memoria se compone de un conju de posiciones o direcciones que guardan palabras binarias de informacién. Si se trabaja con bytes, por ejemplo, cada posicién de memoria consta de 8 bits, El nimero de posiciones que tiene una memoria semiconductora se expresa en Kilobytes. Un Rilobyte equivale a 1024 posiciones de memoria, Abreviadamente, 1K=1024, Se puede representar 1a memoria digital como un casillero ordenado en el que cada casilla corresponde a una direccién en la que se guarda infor- macién. En la figura 604 se puede apreciar la re- presentacidn mas usual de una memoria. Observe el pparecido con una tabla de verdad, Para acceder a una posicién de memoria se em- plean decodificadores. Como vimos en la leccién 10, los decodificadores digitales tienen n entradas y 20 salidas. Por ejemplo, una memoria de 256 posiciones de 8 bits esté compuesta, internamente, por un decodificador de direcciones de 8 entradas y 29 = 28 = 256 salidas que se utilizan para "sefialar" cada una de las posiciones. En la figura 605 se muestra la estructura intema de esta memoria de 256 posiciones de 8 bits. 390 Estructura Interna de una memoria de 256 x8 256 OX Direccién t 8 Contenido torsti0 ta. Cudntos bits de direcciones necesita tna memoria de 2 Kilobytes y 8 bis, es decir de R La memoria esté compuesta por 2048 palabras de ® bits y necesita un decothficador interno de 2048 salidas. Este nfimero debe ser igual a 2%, siendo n el numero de bits que se necesita para direccionar 0 acceder a todas las 2048 posi- Ciones de memoria, Por tanto: 2048 = 20 = 211 Luego, el mimero de entradas de direccién (n) debe ser igual a 11 bits (figura 606).En términos generales, el diagrama l6gico de una memoria semiconductora es como se muestra en la figura 607. Esta compuesto por las siguientes 1f- neas o sefiales: Diagrama légico de una memoria + Yoo eS que apun- hacia cualquier posicién de memoria en particular. Bus de datos. El contenido de 1a posicién locali- zada por el bus de direcciones aparece a través de este bus. En un sistema de l6gica programable o de microcomputadores es frecuente que varias memorias compartan el mismo bus de datos, Esta es la raz6n por la cual las salidas del bus de datos son de tecnologia tri-state, CS (Chip Select: seleccion de integrado). chia iehal 6s activa baja (06 Lowered bos de datos se conecta al exterior. De lo contrario, permanece en estado de alta impedancia (Hi-Z). Se usa esta sefial para scleccionar entre diferentes memo- ras que comparten un mismo bus. WE (Write Enable: habilitador de escritura). A través de esta linea se le indica a los circuitos intemos de la memoria sobre Ia naturaleza de la operacién que se pretende efectuar. Si WE es activa baja, por ejemplo, la operacién es de escritura y se pueden almacenar o escribir datos en cualquier posicidn de memoria, Si WE es alta, la operacién €s de lectura, es decir, se puede leer cualquier po- sicién de la misma, En las lecciones 32 y 33 se estudiarén més en detalle las seftales necesarias para operar una memoria electrénica. Clasificacién de las memorias semiconductoras Las memorias semiconductoras se clasifican en dos grandes grupos o categorfas generales: * Memorias de lectura tinicamente o ROM (Read Only Memories). * Memorias de lectura y eseritura, también Ila- madas memorias de acceso aleatorio 0 RAM (Random Access Memories). Aungue los principios de funcionamiento de ambos tipos de memoria son similares, cada una juega un papel diferente y tiene ventajas y desventajas tinicas. Las memorias ROM se denominan también me- motias permanentes y las RAM memorias temporales. Memorias ROM. Una ROM es una memoria cuya informacién binaria ha sido proj de ‘manera permanente por el fabricante del circuito. Esta memoria es no volAtil y, obviamente, su infor. macién no desaparece con la ausencia de alimen- taci6n, La matriz de diodos utilizada en el ejemplo anterior del secuenciador es una memoria ROM. Las memorias ROM son las més comdnmente utilizadas para almacenar instrucciones oconstantes numéricas fijas, es decir que no cambian durante la vida de un producto, Los computadores personales, Borejemplo, san memorias ROM para soporar ei lamado BIOS (sistema basico de entrada/salida), que es el encargado de inicializar el sistema. Hay cuatro tipos de memorias ROM o permanentes: (a) las ROM propiamente dichas, (b) las, PROM (Programable ROM), (c) las EPROM (Era-~ sable PROM) y (4) las EEPROM (Electrical Erasa- ble PROM). Las memorias ROM solamente pueden ser programada por el fabricante del chip. El usuario 0 comprador le especifica a este iiltimo cual es la informacién que debe ser programada, Una vez programada, una ROM no puede ser alterada. Una venija de it ROM es su robustez. Soportan el abu s0 eléctrico y fisico sin perder su contenido, Las memorias PROM (ROM programables) se programan, de manera definitiva, por el usuario, empleando equipo especial. Pueden programarse 0 quemarse wna sola vez. No son borrables. Las PROM son ligeramente més costosas que las ROM. pero su flexibilidad justifica el costo, Las memoria EPROM (ROM programables y con capacidad de borrado) pueden ser programadas y borradas por el usuario cualquier niimero de ve- CEKIT- Curso practico de electrénica digital 391ces. Los datos almacenados en estas memorias se borran acercando rayos ultravioletas (UV) de alta intensidad a través de una ventana transparente de cuarzo situada en la parte superior del circuito integrado. Se programan en forma similar a las PROM. Las memorias EEPROM (ROM programables y con capacidad de borrado eléctrico) pueden ser programadas y borradas por el usuario dentro del cir- Cuito de utilizacién. Los datos almacenados en las memorias tipo EEPROM se borran usando sefiales eléctricas digitales. Son relativamente més lentas que los otros tipos de ROM. Memorias RAM. F] contenido de las posiciones de esta clase de memoria puede ser "leido” y "alterado" en cualquiermomento. LamemoriaRAM puede ser fécilmente programada, borrada y reprogra- ‘mada por el usuario. La informacién almacenada en una RAM es temporal o volatil, es decir se pierde al suprimir el suministro de energia. El nombre de "aleatoria” se debe a que cualquier posicién puede ser accesada tan répidamente como ualguier ots, Hay dos tpos de memoria RAM: (a) las RAM estdticas 0 SRAM (Static RAM) y (b) las RAM dindmicas 0 DRAM (Dynamic RAM). Cada una tiene beneficios e inconvenientes particulares. -- La memorias RAM estéticas estén compuestas por flip-flops. Si se almacena una informacién bi- nariaen estas memorias, permanece allfa menos que se cambie por otro dato o'se desconecte la energfa. Las SRAM tienden a ser répidas pero su capacidad de almacenamiento es limitada debido a que cada ftip- flop ocupa un drea relativamente grande, Las memorias RAM dindmicas utilizan condensadores MOS como celdas minimas de_me- moria. Son mas simples y baratas que las estéticas pero, dado que los condensadores tienden a perder carga, es necesario "refrescar” cada una de las celdas cientos de veces por segundo. Si una celda no ¢s refrescada a tiempo, pierde el dato que tenia almacenado. IC Ni TAU Construccién del médulo 6. Decodificador de BCD a siete segmentos con display y memoria. Primera parte E] médulo 6 de nuestro entrenador digital es un cirouito que recibe un cédigo BCD, lo convierte a su representacién de siete segmentos equivalente y visualiza el némero decimal correspondiente en un display de cétodo comin, Ademés de esta funcién bésica, el circuito puede memorizar el dltimo cédigo seleccionado y mantenerlo visualizado. En la figura A36 se muestran el diagrama es- juemitico, el trazado del circuito impreso y la gufa ic localizacién de componentes del médulo 6. Bl circuito se alimenta con voltajes entre 3V y 15V aplicados entre los terminales de acceso #1 (+V) y #7 GND). Las entradas de cbdigo BCD son la ineas DCBA (terminales #2, #3, #4 y #5, respectivamente). La linea LE. (atch enable, terminal #6) es la entrada de habilitaci6n de memoria. Cuando LE=0, el circuito se habilita y en el display aparece el digito (0, 1, 2, etc.) correspondiente al cddigo BCD de entrada, Cuando LE=I, el circuito se inhibe, ignora el cé- digo de entrada y mantiene visualizado el iltimo niimero seleccionado, Enesta actividad instalaremos las resistencias R1, R2_y R3 en las correspondientes posiciones asig nadas en la tarjeta de circuito impreso del médulo, como se muestra en la figura A36, La funcién de estos componentes es limitar la corriente que circula por los segmentos a, b y ¢ del display. Para realizar esta actividad, usted necesitard los siguientes materiales: 1 tarjeta de circuito impreso CEKIT EDM-6. 3 resistencias de 470 02, 1/4 W. Ri, R2, R3. Herramientas: cautin, soldadura, cortafifos, pinzas.Leccién 32 Memorias temporales o de acceso aleatorio (RAM) + Introduccién + Memorias temporales + Tipos de memorias RAM. RAM estaticas femorias RAM dindmicas + Tecnologtas de fabricacién + Organizacién interna + Consideraciones de tiempo + Refresco de RAM dindmicas + Conexién de memorias RAM en paralelo + Circuitos integrados RAM representativos + CIRCUITOS DE APLICACION Introduccién ‘Como vimos en Ia leccién anterior, la memoria es una parte integral de la revolucién tecnolégica mo- derma. Incluso el més elemental circuito de procesamiento puede resultar ineficiente si no dispone de algin tipo de memoria (fip:flop, regis, RAM, etc), para almacenar datos. Los computadores, microprocesadores y muchos otros circuitos y sistemas digitales requieren memorias para almacenar datos e instrucciones binarias. Como sabemos, existen basicamente dos tipos de memorias: las ROM y las RAM. Las primeras tienen la ventaja de que no son volatiles. Lo anterior significa que los datos permanecen almacenados en una ROM cuando se suspende el suminiso de potencia y_ siguen siendo vélidos cuando se restablece este ultimo, Sin embargo, las ROM tienen la desventaja que, una vez programadas, es dificil, si no imposible, alterar los datos almacenados. Comparando los diferentes tipos de _memorias ROM, hay en cada uno ventajas y limitaciones distintivas. El tipo de ROM que usted elija depende de sus necesidades individuales. Por ejemplo, la ROM es inflexible pero robusta mientras que la PROM puede ser programada por el usuario pero s6lo una vez, debido a que no pueden ser borradas. La EPROM puede ser programada y borrada una y otra vez pero requiere mucha potencia y espacio, mientras que la EEPROM puede ser programada dentro del circuito, pero es lenta. Las EPROM y las EEPROMs pueden ser borradas y reescritas, pero no ficilmente ni a las velocidades normales de operacién de los circuitos. Las memorias RAM, temporales o de lectura y escritura, que estudiaremos en esta leccién pueden ser facilmente escritas y lefdas y se pueden cargar inmediatamente con nuevos datos cuantas veces Sea necesario, como parte de la operacién normal del circuito. Inicialmente, describiremos cémo opera y cmo estd organizada una RAM, en términos generales. Posteriormente, definiremos algunos conceptos importantes relacionados con estos dispositivos y esta- bleceremos las diferencias entre RAM estéticas y dinémicas. Explicaremos como utilizar algunas RAM disponibles como circuitos integrados y pre~ sentaremos un circuito de aplicacién representativo. Memorias temporales La informacién almacenada en una memoria temporal puede ser alterada y actualizada frecuen- temente mientras se suministre potencia al dispositivo. Pero, si la potencia falla o se suspende, los contenidos de la memoria se pierden, Es decir, las, memorias temporales son dispositivos volatiles por naturaleza. Las memorias temporales se conocen comin- mente como memorias de acceso aleatorio o RAMs (Random Access Memories). Este nombre (‘acceso aleatorio") se refiere al hecho de que cual- Guier localizacién de una RAM puede ser accesada tan répidamente como otra, sin afectarla. En con- traste, en un dispositivo de aimacenamiento secuencial, por ejemplo un manejador de cinta, la velocidad de acceso depende de la localizacién de la in- formacién deseada, Sin embargo, cualquier posicién de memoria de una ROM, una PROM, una EPROM o una EEP- ROM puede también ser accesada tan répidamente como otra. Es decir, conceptualmente, estas memo- tias son también de acceso aleatorio. El término memoria temporal, para referirse a una RAM es mis descriptivo. En esta leccién, los términos "RAM" y "memoria temporal" son sinénimos. La mayorfa de sistemas electrénicos de procesamiento de datos requieren por lo menos una RAM. Lacantidad de memoria temporal requerida depende de la aplicacién, Un sistema sencillo, por ejemplo un control electrénico de temperatura, puede Te- querir tinicamente unos pocos bytes de RAM. Sin ‘embargo, un sistema ms complejo, por ejemplo un CERIT. Curso précico de electronica digital 393computador, puede requerir millones de bytes de RAM. Tipos de memorias RAM. Memorias RAM estaticas (SRAM) Existen, bésicamente, dos tipos de memorias RAM: estaticas y dindmicas. Naturalmente, ambas ‘son memorias temporales pero cada una tiene sus ventajas y desventajas particulares. Describiremos inicialmente las RAM estéticas y en la siguiente seccién haremos lo propio con las RAM dinamicas. La RAM estética 0 SRAM (static RAM) es la forma ms antigua y simple de memoria semiconductora temporal. Lacelda o unidad basica de almacenamiento de datos de una SRAM es el flip-flop. En la figura 608, por ejemplo, se muestra ia estructura de una celda RAM MOS. Cada celda puede al- ‘macenar un bit (1 6 0) de informacién. Para escribir un bit en una celda de memoria, simplemente Jo situamos en la entrada de datos (DATA IN) y aplicamos un pulso de habilitacién (ROW SELECT, selector de fila). El bit almacenado puede set lefdo, en su forma original, en Ia salida DATA OUT 0, complementada, en la salida DATA OUT. El dato almacenado puede ser modificado situando el nuevo dato en la entrada y rehabilitando el dispositivo. Si se suspende el suministro de potencia (+V), €l bit almacenado se perderd y.el estado de las salidas Qy Q, cuando se restablezca la potencia, sera impredecible, Para almacenar una palabra binaria, los 394 ‘flip-flops se organizan en registros, Para almacenar varias palabras, los flip-flops deben organizarse en una matriz. 0 Sirego 6 bidimensional de filas y columnas, como se explicé en la leccién 31. Para acceder a una celda particular en un arreglo bidimensional, con el fin de leer o escribir un dato, deben especificarse las direcciones de la columna y Ja fila en cuya intersecci6n se encuentra el dato buscado y activarse varias sefiales de control. Puesto que el dato esté siempre disponible en la matiz de flip-flops, la SRAM semiconductora tiende a ser un dispositivo répido. Su desventaja primaria es su limitada capacidad de almacenamiento. Cada flip-flop ocupa un érea relativamente grande del chip. Esto limita el ntimero maximo de Celdas que pueden ser acomodadas en un espacio determinado. Memorias RAM dinémicas La RAM dindmica o DRAM (Dynamic RAM) utiliza una tecnologfa completamente diferente a la RAM estética para llevar a cabo el almacenamiento de datos. La diferencia clave radica en el disefio de Ja celda misma, En una RAM dindmica, Ia unidad bisica de memoria es un condensador, como se ‘muestra en la figura 609. ay Transistor Mos. a Cada celda DRAM almacena un it (1.6 0) como un paquete de carga a través de un transistor MOS, En este sentido, el principio de funcionamiento de una DRAM es similar al de una EPROM (lecci6n 33) pero completamente distinto al de la SRAM, la ‘cual utiliza un flip-flop para retener un bir de datos. Para permitir la actualizaci6n frecuente de los datos almacenados, cada celda de una DRAM debe ser capaz de cambiar de estado instanténeamente, Esto los posible si la capacitancia de almacenamiento es muy baja. De hecho, es tan baja que no puede conservar su carga por més de unos pocos milisegundos.Estructura int ia de una DRAM Buffer de direc- clones Por esta raz6n, cada celda de una RAM debe ser refrescada, aproximadamente, cada dos milisegundos. La forma como se lleva este refresco se analiza més adelante. Si una celda no es refrescada a tiempo, simplemente pierde el dato almacenado. Sin embargo, el refresco no puede suceder por sf mismo: se requieren, adicionalmente, circuiterfa externa asf como circuiterfa dentro dela DRAM misma, La figura 610 muestra un diagrama de bloques de Ja estructura interna de una DRAM. La complejidad adicional y el costo de la circuiterfa de refresco es la principal desventaja de la DRAM. De otro lado, la DRAM ofrece varias ventajas distintivas sobre la SRAM. La capacidad de almacena- mento es mucho més grande. Las DRAM comunes proporcionan hasta un Megabit (220=1048576 bits) de almacenamiento. Existen también DRAMs hasta de 4 Megabits (222=4194304 bits). En adicién, los fabricantes de semiconductores han_desarrollando DRAMs de 16 Megabits (224= 16777216 bits) y tienen proyectadas DRAMSs de 64 Megabits (226= 67108864 bits). La IBM, por ejemplo, incorpors recientemente a su linea de computadores una DRAM de alta velocidad de 16 Megabits, una capacidad cuatro veces superior a la de las memorias mds avanzadas que existen en el mercado. Toda la informacién contenida en el dispositivo puede ser leida en =40 milisegundos, un tiempo muy inferior al que dura un parpadeo. La potencia es otra consideracién importante, Las DRAM requieren menos corriente para operar Porque existen menos componentes por celda para disipar potencia, El ahorro de potencia puede ser sustancial en aplicaciones que necesitan un gran cantidad de memoria. Las DRAM también tienen un EE coldas de de fila memoria dingmicas Mos, Salida de ‘control modo de reposo (standby), el cual, esencialmente, inhibe todas las funciones, excepto el refresco. En el modo de standby, una DRAM requiere s6lo unos pocos milivatios de potencia para mantener su informacién, Las SRAM tienen también un modo Ge standby, pero necesitan, tipicamente, més de 100 milivatios de potencia para preservar la infor- macién, Tecnologias de fabricacién Tipicamente, las memorias RAM modernas se fabrican utilizando tecnologia TTL (basada en transistores bipolares) 0 MOS (basada en transistores deefectode campo). También han comenzado a apa- recet_ chips RAM fabricados con tecnologia Bi- MOS, que es un hirido de las dos tecnologias ta- dicionales. Aunque hay varios circuitos integrados SRAM TTL (por ejemplo, el 748200 y el 748201, fabricados con tecnologia Schottky), esta familia presenta algunas desventajas que restringen severa- mente la capacidad de almacenamientode las memorias bipolares. En primer lugar, la l6gica TTL bipolar requiere un rea relativamente grande del chip para cada compuerta ldgica. Puesto que se necesitan muchas com- uertas para construir una SRAM, es obvio que el espacio disponible se agota répidamente. En adicién, la légica bipolar requiere una corr tede operacién por compuerta relativamente sigt cativa. Puesto que la corriente finalmente se convierte en calor, este efecto térmico impone, necesariamente, un limite al niimero méximo de celdas. El tamajio y las restricciones de potencia restringen, usualmente, el nimerode celdas de memoria bipolares a menos de mil (1000) bits. CERIT. Curso prictco de eecrénca digital 305El desarrollo de la tecnologfa MOS es, en gran parte, el principal responsable de los avances en el campo de la electronica de alto nivel y, particularmente en el area de las memorias RAM. Las variantes de esta tecnologia de uso més extendido son la CMOS (MOS complementaria), la NMOS (MOS de canal N) y la HMOS (MOS de alta velocidad). La tecnologia CMOS ha sido extensivamente utilizada en el desarrollo de memorias y otros spositivos digitales. Disipa menos potencia que la ¥ puede operar en un rango mucho més emplio de voltajes de alimentacién. La tecnologia NMOS se usa para producir memorias que son répidas, disipan poca potencia y pueden albergar muchos ‘componentes por chip, Aunque los primeros dispositivos NMOS reque- rian varios voltajes de alimentacién, los modernos circuitos integrados fabricados por este proceso ‘operan a partir de una fuente sencilla de SV. La tecnologia HMOS, que es una variante de la NMOS, se utiliza, principalmente, en los microprocesadores de alta velocidad y baja potencia modemos. A pesar de sus ventajas obvias, todos los dispositivos MOS sufren de una debilidad clave: son extremadamente sensibles a la electricidad estética (ESD). Para su manipulacién, deben seguirse las recomendaciones de los fabricantes, sobre las cuales hemos insistido tanto en este curso. Organizacién interna Come vimos en la leccién 31, extemamente, la or- ganizacién de una memoria, RAM o de otro tipo, aparece como una secuencia de localizaciones. Cada localizaci6n puede tener uno (1), cuatro (4), ocho (8) o.algin oro nimero de bis, Sin embargo, independientemente del niimero de bits por localizacién, ads localizaci6n tiene una direccién tinica. EL niimero de estas direcciones depende del nimero de Ifneas del bus de direcci6n (ver figura 607, pagina 391), Si hay 8 lineas de direccién, entonces existen 28 = 256 direcciones 0 localizaciones de me- maria, Aunque, externamente, un dispositivo semiconductor parezca tener una organizacién secuencial, internamente las celdas estan organizadas for- mando un cuadrado o un recténgulo, es decir, una matriz o arreglo sional. La relacién entre el imero de celdas fisicas (bits) y el ndmero de localizaciones l6gicas (direcciones) depende del nime- 10 de bits por direccién. Por ejemplo, en una memoria de 1 Megabit (220= 6 bits), las celdas estar dispuestas como arreglos de 1xIM (1048576 palabras de 1 396 bit), de 4x256K (262144 palabras de 4 bits) 0, incluso, de 8x128K (131072 palabras de 8 bits) La circuiterfa interna de decodificacién varia de acuerdo ala forma como deba aparecer externamente la organizacién de la memoria. En la figura 611, por ejemplo, se muestra la estructura de una RAM estética (SRAM) de 4 kilobytes (4K=4096 bits) or- finizada como una memoria de 4096x1 (4069 pal is de 1 bit). una RAM estatica AB AT AB AS AIO ATT Selector de chip (CS) Lectura/Esertura (RAM) Entrada/salida de datos (Data) Fig.611 Para acceder a estas 4096 direcciones 0 posiciones de memoria, el chip requiere 12 lineas de direc- cién ( 212-4096) con el fin de identificar cada lo- calizacién con un cédigo de 12 diss tinico. Estas It- neas estén marcadas desde AO hasta ALI. Las 6 If neas de direccién de mas bajo orden (A0-A4) seleccionan una de 64 filas posibles y las 6 superiores (A6-A11) una de 64 columnas posibles. Después de presentar una direccién valida a las If- neas de direccién, el bit de datos en Ia interseccién de la fila seleccionada por AOA 1A2A3A4AS y la co- luna seleccionada por AGA7A8A9AI0A11 serd enviado al buffer de entrada y salida de datos (1/0). La linea de control READ/WRITE (R/W, lectura/ escritura) determina la naturaleza de la operaci6n de memoria, Si R/W es 1, el dato seré lefdo desde la elda ireccionada y aparceréen la linea DATA. Si es 0, el dato aplicado a la entrada DATA serd escrito (almacenado) en la celda direccionada.En términos generales, para leer un bit de datos, debe suministrarse una direccién de 12 bits valida a las lineas A11-A0, hacerse alta la linea R/W y baja la entrada TS ( CHIP SELECT, selector de chip) Para escribir un bit de datos se aplican las mismas condiciones, excepto que R/W debe ser baja. Consideraciones de tiempo Las memorias RAM modemas han sido disefia- das para operar a altas velocidades. Por esta raz6n, las caracteristicas de tiempo de las Iineas de direc: ciones, datos y control son importantes. Los dos pa~ rdmetros mds importantes a este respecto son el tiempo de acceso y el tiempo de establecimiento. El tiempo de acceso (access time) es una medida de la velocidad de la memoria. Se refiere a la cantidad de tiempo que se requiere para realizar una operacisn de lectura, Especiticamente, es el tiempo que transcurre desde el momento en que la memoria recibe la direcciGn de memoria y 1a orden de lectura hasta que el dato esti disponible en las Iineas de salida. Una memoria lenta puede tener un tiempo de acceso tan largo como 450 nanosegundos, mientras que en una ripida éste puede ser de apenas 25 nanosegundos. Las memorias modemas comunes tienen, normalmente, tiempos de acceso entre 100 y 150'ns. Como regla general, entre mds répida es una memoria, mas alto es su costo. El tiempo de establecimiento o de ciclo (settle time) es otra medida de la velocidad de la memoria. Se refiere a la cantidad de tiempo necesario para que la memoria realice una operacién de lectura o escritura y regrese después a su estado original, quedando lista para ejecutar el siguiente comando, En general, el tiempo de ciclo es més largo que el de acceso, Ademis de las consideraciones anteriores, el pulso de escritura debe mantenerse activo (en bajo, por ejemplo) durante un tiempo minimo para asegurar que el dato sea aceptado por la memoria. Las sefiales de direccién, datos y habilitacién deben permanecer activas durante un tiempo minimo después del pulso de escritura. Este perfodo se denomina tiempo de sostenimiento (hold time). Los parimetros anteriores se aplican a RAM estéticas (SRAM's). Las RAM dindmicas tienen requisitos de tiempo mas exigentes, Aunque, en ambos casos, los principios basicos de lectura y escritura son similares, existen algunas caracteristicas y pardmetros extras que deben ser considerados. El primero se relaciona con el direccionamientode la memoria. Como se explicé anteriormente, las DRAM pueden albergar millones de bits en un solo Chip Bor ejemplo, pera creccionarun megabie (223 bits) se requieren 20 lineas de direccién. Es posible fabricar un CI con 20 6 més pines pero, para ahorrar espacio y reducir el ntimero de pines, varias Ifneas de direccién se multiplexan en un solo pin La figura 612 muestra el diagrama de bloques de una DRAM de 1Mx1 (1048576 bits) que utiliza un esquema de multiplexaje de direcciones. Note que tinicamente entran diez (10), y no veinte (20), If neas de direcci6n al chip. Con este reducido ‘nimero de_Iineas, es tener acceso tinicamente a 210=1024 localizaciones o bits de memoria. Sin embargo, para tener acceso a todas las 1048 576 posiciones de memoria, Ia direccién de 20 bits se divide en dos partes, cada una de las cuales se suministra independientemente. Los diez (10) bits de mis bajo orden (A0-A9) seleccionan la fila deseada los diez bits de més alto (A10-A19) orden seleccionan la columna deseada, Las lineas de direccién de filas se habilitan dentro de la memoria pulsando la entrada RAS (row address strobe) y las \ineas de direccién de columnas habilitando ‘la entrada CAS (column address strobe). La circuiterfa externa debe asegurar que se aplique el conjunto de lineas de direccién apropiado antes de, pulsar-ung.eyalquiera de las entradas de habilitacidn CAS o RAS. Una vez que la memoria recibe la direcci6n comleta, deben activarse las lineas de lectura/escritura & y de seleccin de chip (CS), como en una SRAM convencional, para leer 0 escribir datos. Los tiempos de acceso, de establecimiento y de reten- cién se aplican también a las DRAM's. Refresco de memorias RAM dindmicas Como se mencioné anteriormente, las DRAM requieren un refresco periddico de su contenido. De otra forma, se disipard la carga almacenada en los elementos de memoria de la misma. Existen varias formas de refrescar una DRAM. Todos los métodos disponibles utilizan las entradas CAS y RAS. El método mas simple de refresco es el de sélo RAS (RAS-only_refresh), Consiste en mantener alta la entrada , con lo cual, a su vez, se consigue que la salida permanezca en el estado de des- ‘conexion o de alta impedancia (Hi-Z). La circuiteria de refresco selecciona, entonces, cada fila, una por una, pulsando en bajo la entrada RAS para cada fila'a medida que es direccionada, Todas las filas se pueden refrescar continuamente, mediante un tren sostenido de pulsos, o una fila entre operaciones de lectura 0 escritura, CERTT- Curso prdctico de elecrénica digital 387Multiplexaje de direcciones en una RAM dingmica Logica de control de retresco Registro de direccion AO-AS (A10-A19) Mientras una celda sea refrescada a tiempo, su dato permanecerd intacto. Otra forma de refrescar memorias dinémicas es utilizando la técnica del refresco oculto (hidden refresh), que es una variante del refresco de s6lo RAS. Consiste en mantener la entrada CAS en 0 (por ejemplo, reteniendo datos validos en la salida) mientras se seleccionan y refrescan las filas. Dependiendo de las caracteriticas de tiempo del sistema, la entrada CAS puede mantenerse en bajo durante’ algunos microsegundos, tiempo suficiente para refrescar varias filas. Existen otras variantes de refresco dindmico pero todas, en general, aumentan la complejidad de los circuitos SRAM. Afortunadamente, existen circuitos integrados controladores de refresco dinémico que se adaptan a une gran variedad de tamafos y configuraciones de DRAM. La utilizacién de controladores de refresco dind- micos reduce costos, mejora la confiabilidad y mini- miza el espacio requerido en la tarjeta de circuito impreso que soporta el sistema desarrollado alrededor de la DRAM. Conexién de memorias RAM en paralelo Précticamente todas las memorias semiconductoras, tanto temporales como permanentes, pueden conectarse en paralelo para incrementar el mimero 398 (Entradarsalida do datos) Matriz de coldas de memoria dinamicas MOS 1Mx4 de bits de datos disponibles por direcci6n, como se ‘muestra en la figura 613 para el caso de un arreglo estitico RAM de 4Kx4, implementado con 4 memorias de 4Kx1, Cada 2147 es una RAM de 4Kx1. Conectando las Iineas de direccionamiento y de control de todos estos chips en paralelo, se seleccionard simultdneamente la misma direcci6n en todos ellos. Los bits de datos, naturalmente, se mantienen se} . para configurar las palabra de entrada y de salida D3D2D1D0. Utilizando la técnica anterior, usted puede f4- cilmente conectar 8, 16 6 32 chips 2147 en paralelo para crear bloques de memoria de 4Kx8, AKx16 6 4Kx32, respectivamente. Circuitos integrados RAM rej iv0s. RAM estitica 7489 y RAM dindimica 4164 Los fabricantes de semiconductores han desarro- Mado una extensa linea de memorias RAM, estéticas y dindmicas, que se adapta a cualquier necesidad de disefio, Describiremos en esta seccién dos chips representativos: la SRAM 7489 y la DRAM 4164. La 7489, aunque no tiene mucha capacidad de almacenamiento (64 bits, distribuidos en 16 palabras de 4 bits), ¢s ideal para experimentar y comprender cOmo operan, estin estructuradas y se utilizan las memorias més voluminosas. La 4164 es una memoria de mayor capacidad (65536 bits).Conexién de memorias RAM en paralelo El circuito integrado 7489 es una RAM estética de 64 bits, organizada como una memoria de 16x4, es decir, puede almacenar 16 palabras de 4 bits. En la figura 614 se muestra el diagrama funcional de pines de este chip. La funcién de cada uno de los 16 pines puede sintetizarse como sigue. Entradas de Selector de chip, ee Lineade 3 lectura/escritura—9 + Yee pin 16) y GND (8). Terminales de alimen- tacién, La RAM 7489, por ser TTL, opera con una tensién SV aplicada entre estos pines. + AO (pin 1), Al (pin 15), A2 (pin 14) y A3 Qin 12), Lincas de diteectonnarionin, Petite tears a ceso a las 16 posiciones de memoria del chip. + D1 (pin 12), D2 (pin 10), D3 (pin 6) y D4 (pin 4). Lineas de entrada de datos. elben ie palsorn de 4 bits que se desea almacenar en una determinada posici6n durante una operacién de escritura. +O win 1), G wind, B (in 7) y G Cin 4). Lineas de salida de datos, activas en bajo. Seminisrant complementado, el dato almacenado en una determinada posicién de memoria. + CS (chip select, pin 2). Linea de habilitacién del chip, activa baja. Cuando esta linea se hace alta, Jas salidas se inhiben y adoptan el estado de alta impedancia, + WE (write enable, pin 3). Linea de lectura/escritura, activa en bajo. Cuando WE=0, la infor- macién en las entradas de datos se trasfiere a la lo- calizaci6n de memoria definida por las lineas de di- reccién (operacién de escritura), Cuando WE=1, el dato en la posicién de memoria definida por las Ifneas de direccién se transfiere a las salidas de datos (operacién de leetura). Naturalmente, durante una operacién de lectura, el dato no se destruye: aunque se trasfiere a las sa” lidas, permanece almacenado en la posicién de memoria correspondiente. En la figura 615 se muestra un circuito demostrativo que permite comprender claramente emo opera la RAM estitica 7489, Armelo en su protoboard para fijar los conceptos de manera préctica. Los interruptores $1-S4 suministran los bits de di- teocién, Los interruptores $5-S8 suministran los datos de entrada. Los LED D1-D4 visualizan los datos de salida, Las resistencias R1-R9 son de pull-up. EI pulsador $9 suministra las sefiales de lectura/escritura, En condiciones normales, el circuito estden el modo de lectura, Cuando se pulsa $9, pasa al modo de escritura y la informacion de entrada en S5- CEKIT- Curso prdctico de electronica digital 399Circuito de demostracion RAM 7489 S8 se trasfiere a la posicién de memoria seleccionada por $1-S4. Para escribir en la memoria, seleccione con $1-S4 una direceién determinada, programe con 5-S8 la palabra que desea almacenar y presione $9, Cuando Here 9, e] dato que usted slmacen6 apareerd complementado en fas salidas y se visualizard, en su forma verdadera, en los LED D1-D4. El circuito imegrado 4164 es una memoria RAM dinémica con 65536 posiciones de memoria, cada una de las cuales aloja un bit de informacién. Es decir, se trata de una memoria de 64 Kx1. Opera a SV yes compatible con circuiterfa TTL. Tiene un tiempo de refresco de 4 ms y un tiempo de acceso de 150 ns. En la figura 616 se muestra la distribucién funcional de pines de este chip. La funcién de cada pin se puede sintetizar ast: + Vee (pin 16) y GND (pin 8). Terminales de ali- mentacién (+5V) + AO/AB (pin 5), A1/A9 (pin 7), A2/A10 (pin 6), AVAIL (pin 12), Ad/A12 (pin 11), AS/AI3 (pin 10), A@/Ata (pin'13) y AT/AIS (pin 9). Lineas de direccionamiento multiplexadas. + D (dara, pin 2), Q (pin 14), Lineas tinicas de entrada y salida de datos, respectivamente, 400 AM dindmiea 4164 +3V + WE (write enable, pin 3). Linea de lectura/escritura, activa en bajo. Cuando WE=O, se habilita la operaci6n de escritura y el bit de entrada se trasfiere a la localizacién de memoria definida por las Iineas de direccién, Cuando WE=I, se habilita la operacién de lectura y el bit en la posicién de memoria definida por las lineas de direccién se trasfiere a la salida unica de datos. + RAS (row address strobe, pin 4). Linea habilitadora de filas, activa en bajo. + TAS (column address strobe, pin 15). Linea habilitadora de colurinas, activa en bajo, En la mayoria de los casos, el pin 1 no tiene co- nexién, En unas pocas versiones de 4164, este pin se usa como entrada de refresco dinamico. En la figura 617 se muestra el diagrama de tem- Berizacign correspondiente aun ciclo de leur de la DRAM 4164. Se supone que la linea WE es de nivel alto. El ciclo de escritura es virtualmente el mismo, excepto que la Ifnea WE es de nivel bajo. La secuencia de eventos que suceden es la siguiente: 1. En el instante to, se sittia la direccidn de las filas (A0-A7) en las lineas de direccionamiento, 2. En el instante ty, después de un tiempo Tas, una transicién negativa'en la entrada RAS provoca que la direccién de la fila se trasfiera a un decodificador y se almacene en un registro.Diagrarna de temporizacion de la SRAM 4164 ‘reece —Oraecoree oms[_——_Suetgewtarmecnnse ar Ce ey i :koingora ‘rs Rom eat ie thro to ease de a ‘a: Colir et me enpo Ge estimate decolmras. Fig. 617 3. En el instante ty, se sitia la direccién de las co- Jumnas (A8-A15) en las Iineas de direccionamiento, 4, En el instante ts, después de un tiempo Tos, la entrada CAS se hace baja. Esta transicién negativa provoca que la direccién de la columna se transfiera aun decodificador y se almacene en un registro. Un instante més tarde, el dato en la localizacin de memoria definida por los registros de filas y de columnas aparece en la salida Q (pin 14). CIRCUITOS DE APLICACION. Secuenciador de luces programable Como ejemplo de aplicacién de la teor‘a expuesta en esta lecci6n, describiremos a continuacién un proyecto completo basado en una RAM estética 7489. Se trata de un secuenciador de luces programable. En la figura 618 se muestra el diagrama esquemitico de este sistema demostrativo, El orden o secuencia en la cual se iluminan los LED Do-D15 la determina el usuario y puede ser mo- dificada por este tltimo, simplemente, reprogra- mando la memoria 7489. No se necesita realam- brur el circuito para alterar Ia secuencia, El mismo efecto visualizado en los LED se puede conseguir con luces de potencia o cargas de cualquier tipo utilizando una interface adecuada (ver leccién 8). Asuma, por ejemplo, que usted desea programar el cireuito pare iluminar los LED ‘siguiendo la secuencia mostrada en la figura 619. Para escribir estos datos en la memoria 7489, el interruptor S1 debe estar en Ia posicién B y para leerlos debe estar Sten la posicion A. Inicialmente, cierre S2 y site $1 en la posicién B (ectura). El $55 (IC1) enviard un pulso cada 15 minutos (tiempo determinado por C2). Este pulso serd recibido por el contador binario 7493 (C2), 1 cual, como resultado, direccionard las 16 posiciones del 7489 (IC3) en secuencia, A medida que se selecciona cada direccién, la palabra de 4 Bits almacenada en una posicién dada ser lefda por el decodificador 74154 (C4). Dependiendo del dato recibido, se ilumina un LED en particular y permanece en ese estado hasta la préxima lectura, Si deseamos que un mismo LED permanezca iluminado durante dos o més ciclos de uenciador de luces prot wes CEKIT- Curso préctico de elecironica digiual 401Ejemplo de secuencia relj simplemente programamos dos mis posiciones de memoria consecutivas con el mismo dato. Para programar el circuito, es decir para escribir datos en cada posicién de memoria, sitfe S1 en la posicién A (escritura) con el fin de que el reloj en- fregue un pulso cada 5 segundos, aproximadamente. Cuando los LED D16-D19 indiquen 0000, se interrumpe el paso de pulsos hacia el pin 14 de IC2 abriendo el interruptor $2. A continuacién, usando los interruptores $5-$8, sittie en las entradas D1-D4 el complemmento del da- to que se desea obtener en las salidas Q1-Q4. Pre- sione entonces el interruptor S4 para habilitar la ope- racién de escritura. Esto causa que la palabra deseada se almacene en la direceiGn 6000. Cierre nuevamente $2 con el fin de aplicar un pulso al pin 14 de IC2, seleccionar la posicién de memoria 0001 y escribir en Ia misma el dato deseado. Repita este procedimiento para lenar todas las 16 posiciones de memoria. El circuito puede ser inicializado en cualquier momento, en la posicién 0000, pulsando el interruptor S3 (RESET). Sistema de memoria DRAM de 64Kx8 Aplicando el concepto de conexién en paralelo de memorias, es posible construir un sistema DRAM. de 64Kx8 combinando ocho RAM dindmicas de 64Kx1, como se muestra en la figura 620. En este caso, s¢ utilizan 8 DRAMs 4164, Las 8 lineas multiplexadas de direccionamiento (A0/A8-A7/A 15) es- 402 Sistema DRAM de 64Kx8 ee ie am ys ant tin conectadas en paralelo, constituyendo el bus de direcciones del sistema, Las Ifneas de lectura/escritura (WE), de habilita- cign de filas (RAS) y de habilitacién de columnas (CAS) también estan en paralelo, constituyendo el bus de control. Naturalmente, las entradas y salidas de datos se mantienen separadas, constituyendo los buses de entrada y salida de datos D7-D0 y Q7-Q0, respectivamente. No se incluye la circuiterfa de refresco del sistema. Este iltimo se puede implementar utilizando cualquiera de las técnicas explicadas en el texto, En Ja mayoria de los casos, el pin 1 no esté conectado internamente. En algunas versiones de 4164, por ejemplo la DRAM MCM6664 de Motorola, el pin 1 (REFRESH) se utiliza como entrada de refresco.Leccién 33 Memorias permanentes 0 de sélo lectura (ROM) + Introduccién. + Estructura de una memoria ROM. + Diagrama ldgico de una memoria ROM. * Operacién de lectura de una memoria ROM. + Programacién de memorias ROM. + Programacién de memorias PROM. + Programacién de memorias EPROM. + Programacién de memorias EEPROM. + CIRCUITOS DE APLICACION. + Actividad prdctica N* 26. Introduccién ‘Una memoria ROM (Read Only Memory: me- maria de slo lectura) es un dispositivo dedicado al almacenamiento de informacién binaria de cardcter permanente, Lo anterior significa que, durante una etapa inicial de operacién de 1a ROM, la informa- cién se escribe en la memoria y, a partir de entonces, solamente puede ser "consultada" (operacién de lectura ), Por lo general, la informacién en la memoria ROM la escribe o” programa” el fabricante del dispositivo, Hay, sin embargo, memorias tipo ROM que le permiten al usuario almacenar la informa- cién, A estas memorias se les llama ROM programables o PROM (Programmable ROM). Ademds, hay memorias ROM que permiten "bo- rar” la informacién binaria que contienen con el propésito de cambiarla por otra. En estos casos, la operaci6n de escritura se realiza en otro "ambiente" y circuito diferente al de la aplicacién en que par- iicipa la memoria. A este tipo de memorias s¢ les llama EPROM (Erasable Programable Read Only Memory: PROM borrables). Existen bésicamente dos tipos de memorias EPROM: las UV EPROM y las EEPROM. Las primeras son borables por Tayos UV o ulvavioletas y las segundas por medios eléctricos. Nos referire- mosa las UV EPROM simplemente como EPROM. Uno de los mas importantes atributos de las memorias ROM es que a informacién que almacenan no se pierde si hay interrupcién de la fuente de ali- mentacién. Por esta razén, a tales memorias se las denomina como no v« iles. En esta leccién se estudiard la estructura general de una memoria ROM. Ademés, se conocerén las caracteristicas de cada uno de los tipos de memorias ROM, se describiran varios circuitos integrados ROM representativos y, por iltimo, se presentarén algunos circuitos de aplicacién. Estructura de una memoria ROM En Ja figura 621 se muestra la configuracién interna de una pequefia memoria ROM de 4x4 (cuatro palabras de custo bis) sin program. Esié com, uesta por un decodificador de 2a 4 lineas, una red {sica de compueras OR implementadas con dio- os y cuatro buffers de tecnologia tri-state conectados en las cuatro Ifneas de salida. Estructura de una ROM Observe que la conexién de cada uno de los diodos, entre las entradas y las salidas, se hace por intermedio de un fusible. Durante la etapa inicial y tinica de "programacién” de la memoria, se queman © "vuelan” estos pequefios fusibles, segiin el pa- tr6n binario que se quiera almacenar. Como se muestra en la figura 622, la informacién binaria de una ROM sin programar est compuesta de 1's. En In figura 623 se tiene un patron bnsrio par ticular que se desea almacenar en la memoria de la CEKIT. Curso prictco de electronica digital 403Contenido de ROM sin programar figura 621. Después de "volar" los fusibles, segdin la tabla de la figura 623, se tiene 1a versién programada de memoria ROM de !a figura 624. A partir de este instante, todo acceso a cualquiera de las cuatro posiciones de a memoria, reportard, a la salida, la informacién de la misma. Cualquier tabla de verdad puede programarse en una memoria ROM, siempre y cuando ésta tenga un mimero suficiente de lineas de entrada o direccién. Ena ROM de la figura 622 hay dos Ifneas de direccin (AO y Al). Por tanto, el mgximo nimero de palabras que puede almacenar es 22=4 (cuatro). Diagrama légico de una memoria ROM Las sefiales que gobiernan la operacién de una memoria ROM se pueden clasificar en tres grupos: 1°, Bus de direcciones. A través de estas lineas se ubica 0 "direcciona" la posicién de la memoria que se quiere “leer”. 2%, Bus de datos. En estas Ifneas aparece la informaci6n contenida en la posicién direccionada. Este bus es de tipo tri-state 0 triestado. 3%, Bus de control, Esté compuesto por las sefiales que necesita la memoria para su operacién y 404 ROM programada control. Hay dos tipos de Ifneas de control en una memoria ROM. Uno de ellos se dedica al control del estado sri-state de las salidas, como es el caso de la linea CS (chip select: seleccién de chip). El oto tipo de sefiales se relaciona con la programa- cin de la memoria, especialmente en las memnorias PROM y EPROM. En la figura 625 se muestra el diagrama légico de una memoria ROM de 2Kx8 (2048 bytes), Tie- ne once (11) lineas de direccién (A0-A10), ocho (8) de datos (DO-D7) y una (1) de control (CS). Memoria ROM de 2Kx8 amzO-oomn-0Operacién de lectura de una ROM Los diferentes tipos de memorias ROM se dis- tinguen entre sf por el método de programar la in- formacién. Sin embargo, el procedimiento empleado para acceder o leer dicha informacin es, en todos los casos, el mismo. Los pasos para "leer" la in- formacién contenida en una memoria ROM se pueden resumir en los siguientes términos: 1°, Situar en las Iineas de direccién el niimero binario correspondiente a la posicién que se quiere leer. 28, Activar los buffers de la salida por medio de un nivel bajo en la linea habilitadora de chip CS. 3°. Leer la informacién en las Iineas de datos. A continuacién se describen las caracteristicas parsculaes de programacién de cada una de los pos de memorias ROM. Programacién de una memoria ROM Las ROM tienen una parte que siempre es igual y otra que, mediante mAscara, se programa durante 1 proceso de fabricacién del chip. Una ROM consiste en un arregio de células de memoria cuyo contenido esté determinado, desde el principio, por una mascara metélica, la cual define las células que deben memorizar un 6 y las que deben tener un 1, La aplicacién mas comtin de estos circuitos es la memorizacién de las instrucciones de inicializaci6n de los computadores digitales (programa BIOS 0 monitor), aungue también se usan como convertidores de cédigos, generadores de funciones l6gi- as, generadores de caracteres, codificadores de teclados 0 como simples memorias de datos fijos. ‘Yaque las ROM estén compuestas por una més- cara, es usual consumirlas y producitlas en altas ccantidades con el fin de reducir costos, La industria automotriz, por ejemplo, utiliza extensivamente memorias ROM en los tableros de control de los ve- hiculos modernos. La programacién de las ROM, como es obvio, esti fuera del alcance del usuario, Programacién de una memoria PROM Estas memorias pueden ser programadas por el usuario fundiendo los fusibles de Ja matriz intema (figura 622). En su estado inicial, estos fusibles se encuentran intactos. Durante la programacién, los fusibles no deseados (0 l6gico) se abren por medios eléctricos. Un fusible intacto produce un 0 y uno fundido un 1 o viceversa, El usuario puede tener acceso a estos fusibles aplicando la “direccién” de la posicién que se quiere programar y, luego, inyectando corriente por las lineas de entrada, Asi, se abre el fusible, Las memorias PROM son de répido acceso: se requiere entre 25 y 50 ns para "leer" una posicién cualquiera de memoria, El consumo de potencia es alto: entre 500 mW y 1 W. Estas memorias se con- siguen con capacidades que oscilan entre 32x8y BKx8 bits. Memoria EPROM Lamemoria EPROM es una memoria PROM bo- rable, Se identifica este tipo de memoria por tener tuna ventana de cuarzo transparente a la luz ultravioleta en la parte superior de la cépsula (figura 626). Su funcionamiento no depende de unos fusibles, sino que memoriza cargas eléctricas en condensadores internos dispuestos matricialmente, en forma similar a una RAM dindmica, La carga 0 descarga de estos condensadores determina el estado de conduccién de los transistores correspondientes y, por ello, los estados I6gi- cos 0 y 1. Exponiendo una EPROM a la luz ultra- violetd (UV) durante unos quince minutos, los condensadores se descargan, pudiendo, a continua- cin, reprogramarse mediante un procedimiento similar al de una PROM. Aunque se requieren de 15 a 20 minutos de ex- posicion a rayos UV concenirados para borat una PROM, algunas fuentes comunes de luz como el sol_y las lémparas fluorescentes pueden contener suficiente energia UV para provocar la disipacién errénea de carga e introducir errores en los datos. Por esta raz6n, asegtirese de cubrir la ventana decuarzocon una pieza de material opaco (por ejemplo, cinta eléctrica negra) con el fin de garantizar la preservacién de la informacin almacenada. En la figura 627 se muestra la distribucién de pines de la memoria EPROM 2716 (2Kx8), una de CEKIT. Curso practice de electrénica digital 405EPROM 2716. Distribucion de pines Jas memorias mas conocidas en los disefios de apli- aciones de circuitos digitales de l6gica programable. En la figura 628 se muestra el diagrama de bloques de la estructura interna de esta memoria y en la figura 629 la tabla funcional correspondiente. EPROM 2716. Diagrama de bloques El bus de direcciones de la EPROM 2716 esté compuesto por 11 Iineas (AO hasta A10), las cuales iten direccionar hasta 211=2048 palabras de 8 its. El bus de datos tiene 8 Iineas (DO hasta D7). El bus de control esté formado por tres sefiales: + OE (Output Enable, pin 20). Habilitador de la salida. Esta Ifnea, activa en bajo, es el control de la salida de datos. Cuando OE=9, la informacién intema aparece en las lineas de datos. ‘406 EPROM 2716. Tabla funcional ree ae = mone [ae Wan oa segeas Sea eca ee +E (Chip Enable), Habilitador de la memoria, ‘Cuando esta sefial es alta, las salidas se colocan en alta im a, independientemente del nivel existente en OE. Para que la informacién aparezca en las lineas de salida, durante una operacién de lectura, es necesario que tanto OE como CE sean de nivel bajo. La linea CE se utiliza para controlar la programacién de la memoria, como se explica a con- tinuacién, Inicialmente, y después de cada borrado, todos Igpen: Los datos‘ inzeducenprogramando 03 gio. tos se introducen programando 0's en los bits de las posiciones deseadas, Aunque solamente los 0's se programan, tanto los’I's como los 0's deben introducirse a la’ hora de la progra- macién, La tinica manera de cambiar un 0 por un 1 €s por la accién de borrado de la luz ultravioleta. Para evar la 2716 al modo de pro; ion, se aplican 25 VDC a la linea Vpp (pin 21) y se hace alta I sefial de control OF. La palsbra de 8 bits que quiere programarse se coloca en paralelo en las It- eas dé detos (D0 a DS), Los niveles de voltaje de los datos deben ser TTL ( 0=0V y 1=5V). Cuando las lineas de direccién y de datos tienen niveles estables, se aplica un puls_alto de 50 milisegundos por la linea de control CE. Este pulso de programacién debe aplicarse en cada direccién que se desea programar. Solamente durante 1a ope- racién de escritura o programacién, la linea Vp debe estar a 25 V. En la operacién de lectura, debe estar conectado a 5 V. La programacién de la memoria descrita en el parrafo anterior es muy compleja para efectuarla manualmente, En el-caso de la EPROM 2716, hay que colocar 2048 palabras y sus correspondientes pulsos de programacién, Afortunadamente, existen programas de computador que permiten desarrollar este proceso de manera automtica y r4pida, Basta simplemente con escribir un archivo que contenga la lista de las direcciones y su contenido para que el computador di-gital se encargue de la realizacién de la secuencia de programacién, Las memorias EPROM se fabrican con tecnologias NMOS 0 CMOS y, por lo general, son lentas: entre 200 y 600 ns de tiempo de acceso. El consumo de potecia es reducido. Es posible conseguir EPROMS con capacidad de almacenamiento entre 2Kx8 y 256Kx8. Con el avance de la teenologie CMOS se ‘han Iogrado, memorias EPROM de tiempos de acceso hasta de 35 ns. Otras memorias EPROM populares son los cir- guitos integrados 2732 (AKx8) y 2764 @Kx8). En la figura 630 se presentan los diagramas de pines y las tablas de operacién de estos chips. Programacién de memorias EEPROM Para reprogramar una memoria EPROM es necesario extraer el chip de la base 0 socket (z6calo) © fntoducito en un borrador de uz ultraviolet durante quince minutos, Luego, hay que volver la memoria al programador y de nuevo al zécalo de la aplicacion, Este proceso implica riesgos de deterio- ro de a memoria. Las memorias EEPROM (PROM borrables eléctricamente) superan esta dificultad. Las EEPROM son similares a las memorias EPROM, pero no poseen la clisica ventanilla de cuarzo, puesto que no necesitan rayos de luz ultravioleta para ser borradas. Voltajes especiales aplicados durante tiempos concretos las borran eléctrica- Memorias EPROM 2732 y 2764 Vp :21V a 25v CERIT- Curso préctico de electronica digital 407mente, sin necesidad de sacarlas de su emplazamien- to en el circuito de aplicacién. Una EEPROM es una memoria principalmente de lectura, En ocasiones, se dispone en forma de escritura “lenta", Se necesitan, en promedio, 10 ms para escribir una palabra en una de las posiciones de una EEPROM. La capacidad de las EPROM es mucho menor que Ia de las EPROM debido a su complejidad. Es posible conseguir circuitos integrados EEPROM desde 82x1 bits hasta 8Kx8 bits. En la figura 631 se muestra el diagrama de pines de la EEPROM X2816, de 2Kx8. Las seiiales que controlan los ciclos de lectura y escritura son: EEPROM X2616. Distribucion de pines + TE (chip enable, pin 18): Habilitador del chip. Un nivel bajo en esta Ifnea leva al circuito desde su estado de reposo (standby), donde consume menos de 40 mA, hasta su estado activo, de consumo igual a 100 mA. Esta linea debe permanecer en nivel bajo en las operaciones de lectura y escritura, + OF (Output Enable, pin 20): Habilitador de salida. Esta linea de control se utiliza en la operacién de lectura. Después de direccionar la posicién que se desea leer, la linea OE debe colocarse en nivel bajo. Simultdneamente, la Iinea WE, debe estar en nivel alto. La informacién se obtiene por las lineas de datos (DO a D7). El tiempo de acceso es del orden de 300 milisegundos. + WE (Write Enable, pin 21): Habilitador de escritura. Esta entrada de control se utiliza para comandar 408 Ja operacién de escritura. Para escribir un dato en una posicién de memoria, primero se diregciona 13 posicién, luego se hacen bajas las Ifneas CE y WE y se "escribe” en las lineas de datos (D0 a D7) la in- formacién que se quiere almacenar. El chip X2816 tiene latches internos que almacenan el valor de las lineas necesarias para Ia escritura. El ciclo de escritura dura =10 milisegundos. Durante este tiempo no puede intentarse operacién alguna con la memoria. ‘También, internamente, estos circuitos tienen proteccién_contra transitorios ue puedan aparecer en la linea WE durante la conexin de la fuente de alimentac El alto voltaje (21 a 25 V) que se necesita para los pulsos de escritura se genera internamente. En la figura 632 se tiene una tabla con los niveles de las sefiales de control necesarios en cada uno de los modos de operacién de la EEPROM X2816, EEPROM X2616. Tabla de operacion Enon | = fr 0 CIRCUITOS DE APLICACION ‘Tal vez uno de los componentes de la circuiterfa digital que més versatilidad ofrece alos disefiadores, es la memoria EPROM. Las aplicaciones que pueden generarse, a partir de una EPROM, son muchi- simas y, sobre todo, de mucha potencia logica. A continuacidn presentamos algunas de ellas, Circuito comprobador de memorias EPROM de bajo costo. Es muy frecuente que el usuario de memorias EPROM programe y borre informacién segin el desarrollo de sus aplicaciones. Con el tiempo, un buen ntimero de memorias conteniendo diferente informacién es una fuente de errores y confusiones. ‘A menos que se disponga de un programador de me-morias, controlando por computador, es imposible ‘o muy complejo conocer su contenido. El circuito de la figura 633 permite la lectura del contenido de una EPROM. Se puede utilizar para comprobar si la memoria est borrada o tiene infor- ‘macién, para identificar el tipo de informacién que contiene y, en general, para estudiar el estado de tales memorias. El circuito est compuesto por un generador astable con compuertas NAND Schmitt-trigger 40 93B (Cla,b), el cual produce una sefal de reloj para el contador binario de 12 bits 4040 (IC2), Las Salidas del contador se conectan a las lineas de direccin de la EPROM de 2Kx8 bits 2716 (IC3), de manera que sus direcciones serén examinadas cfclicamente. El circuito esti habilitado, también, Bara examina el contenido de memorias EPROM 32, de 4Kx 8 bits. El circuito de reloj genera dos bases de tiemy diferentes: una répida de 2KHz y otra lenta de 0.5 Hz, La primera permite un barrido muy répido del AST Do oF Probador de memorias EPROM Q1 G2 G3 G4 O5 Q6 G7 O8 Q9 A1DA11 A12 02 D3 D4 05 D6 D7 _CE ic2 4040 ea Sélo para} 2716 (2KxB) 12732 CEKIT- Curso préctco de electrinica digital 409contenido de 1a memoria con el fin de comprobar ‘inicamente si la memoria tiene informacién o si se encuentra linpia (todas sus posiciones en 1) La segunda permite examinar en los displays de siete segmentos el contenido de cada posicién de la memoria. El usuario, si tiene a mano Ja lista con la informacién programada en la EPROM, puede hacer avanzar el contador, usando el pulsador de prueba $2, y comparar la lectura del display con la referencia escrita. El detector de memoria borrada trabaja asf: Cuando la memoria esté limpia, todas las posiciones contienen un 1, la salida de la NAND de ocho entradas 4068B (IC4) es 0 y, por tanto, el LED D2 esté off (apagado). Si, en’ una determinada posicién, algunos bits son bajos, se genera en Ia salida de la EPROM un impulso que ace pasar a nivel alto la salida de la NAND. Este siltimo impulso es ampliado 0 sostenido urante 2 segundos por las compuertas ey d de ICL (4093B), para activar el LED D2 e indicar que la EPROM tiene algin tipo de informacién almacenada en su interior. Secuenciador programable El circuito légico programable de 1a figura 634, constituido por un generador de pulsos de reloj, un contador binario y una memoria EPROM, permite implementaruna infinidadde aplicacionesde tipo secuencial, incluyendo efectos de luces, simuladores, secuenciadores industriales, etc, La estrategia es muy sencilla: en la memoria EPROM se “programa” el estado de las salidas a lo largo del tiempo. Con el generador de reloj se maneja el contador que direcciona cada una de las Ii- neas de la memoria, A medida que ocurre un nuevo Estructura de un secuenclador 410 pulso de reloj se obtiene, también, un nuevo valor de la combinacién de salidas. Si una aplicacién requiere, por ejemplo, que cada cinco segundos cambien los estados de las salidas, segin una secuencia programada en la EPROM, se debe utilizar un generador de reloj de 0.2 Hz, es decir de periodo igual a 5 segundos. Algunas aplicaciones que s€ pueden implementar con la estructura de la figura 634 son las siguientes: * Control de secuencia en mAquinas de procesos industriales. «+ Efectos especiales de luces. En el proyecto central N® 18 se present6 un secuenciador controlado que puede generar hasta 16 juegos de efectos luminosos independientes. Asi como las cargas de potencia de este proyecto son lamparas, en un control de procesos industriales se pueden cambiar por motores, electroimanes, alarmas, etc. + Alarmas antirrobo por simulacién de presencia. Varios electrodomésticos y ldmparas se pueden conectar ala salida de un secuenciador con el fin de que sean activados y desactivados segiin una se- Cuencia que simule la presencia de habitantes, en una casa por ejemplo, Implementacién de tablas de verdad y redes I6gicas combinacionales Cuando un circuito combinatorio tiene mas de 6 variables, se tornan muy complejos los procesos tanto de disefio como de implementacién, Por lo general, la red que resulta es dificil de construir a causa de la cantidad de compuertas que debe utilizarse. Una memoria EPROM es ideal para resol- ver este tipo de problemas. Las Ifneas de entrada de 1a memoria corresponden a las variables de entrada del problema combinatorio y, en cada posicién de memoria, se programa la salida o salidas que le corresponden. Una memoria EPROM 2716, por ejemplo, puede implementar una tabla de verdad de 11 variables con 8 salidas jusando un solo circuito integrado! Almacenamiento del programa de control de un computador digital La méquina digital programable, por excelencia, es el computador digital. Un computador es. un sistema digital disefiado para procesar informacién, Esta convenientemente equipado.con medios fisicos (hardware) para la entrada, el procesamiento y la salida de datos. La informacién de entrada/salida se procesa por sofware, de acuerdo a las instrucciones de un programa previamente almacenado en la memoria del sistema.La estructura de un computador digital (figura 635) es completamente programable y permite desarrollar innumerables aplicaciones. Para su estudio, un computador digital puede considerarse divi- didoencincosecciones, fundamentalmente independientes, que son: una unidad de entrada, una unidad de salida, una unidad de memoria, ‘una unidad aritmético-Iégica (ALU) y una unidad de control. jador digital La unidad de entrada acepta informacién del mundo externo, ya sea de un operador humano, de un sistema de grabacién electromagnético o de un fenémeno fisico como temperatura, velocidad, etc. En la memoria ROM estén almacenadas las "instrucciones" u érdenes binarias de las tareas que deben ejecutarse con la informacién de entrada. En la memoria RAM se almacenan los datos de carécter provisional que se requieran para el procesamiento de la informacién, Las operaciones arit- i ricas que deban realizarse se llevan a idad aritmética y Wgica. La mi- sién de la unidad de salida es entregar los resultados de la informacién procesada al mundo externo o real. Observe que Ja estructura que estamos descri- biendo es el perfeccionamiento de la circuiterfa del secuenciador descrito en la aplicacién anterior. En la unidad de control se interpretan las érdenes contenidas en la memoria ROM y de manera secuencial, una orden tras otra, esta unidad se encarga de ejecutarlas. La unidad de control, la ALU y varios registros asociados constituyen Ia unidad central de pro- eso (CPU) 0 microprocesador del sistema. Algu- nos de estos registros son accesibles al usuario mientras que otros estén, estrictamente, a disposi- cién de la ALU. Estos tiltimos retienen, temporalmente, los resultados de operaciones intermedias. ACTIVIDAD PRACTICA Né 26 Construccién del médulo 6 Decodificador de BCD a siete fos con displa; memoria, Parie 2 mys Continuando con el ensamble del médulo 6 de nuestro entrenador digital, en esta actividad instalaremos en la tarjeta de circuito impreso de! mismo (EDM) las resistencias R4-R7, la base de 16 pines del CI 4511B (ICI) y los puentes I y 32. Las resistencias Ri hasta R7 limitan la corriente que circula a través de los segmentos del display a tun valor seguro, La base de 14 pines facilita la insta- lacién de IC1 y su remplazo en caso de falla. Componentes y materiales necesarios 1 tarjeta de circuito impreso CEKIT EDM 4 resistencias de 4700, 1/4W. Ra, Rs, Re, R7. 1 base para CI de 16 pines. Herramientas: cautin, soldadura, cortafrios, pinzas, Procedimiento Paso 1. Tome las resistencias R4 a R7 (470 Q, “amarillo-violeta-marrén-dorado") ¢ instélelas en la tarjetade circuito impreso EDM-6, como se muestra en Ia figura A37. Después de soldar estos componentes, elimine el alambre excedente. Paso 2. Tome la base de 14 pines ¢ instélela en la tarjeta EDM-6 (ver figura A37). Antes de soldar, asegiirese que no hayan pines doblados o partidos. No mueva la base hasta que la soldadura haya en- friado completamente. Cercidrese que no existan puentes indeseables de soldadura entre pines adya- ccentes y elimfnelos, si es el caso. Paso 3. Con los terminales sobrantes de las resistencias, construya los puentes J1 y 32 e instalelos y suéldelos en la tarjeta, en el sitio comespondiente & cada uno, como se muestra en la figura A37. CEKIT- Curso préctico de electronica digital 411Leccién 34 Dispositivos légicos programables (PLD's) + Introduccién. Clasificacién de los componentes de légica pre ramable. imbologia de Iégica programable. 'structuras PROM. + Estructuras PAL. + Estructuras PLA. + Extructuras EPLD. + Estructuras EEPLD, . Arregios Idgicos programables integrados + CIRCUITOS DE APLICACION. Introduccion En la leccién anterior se explicé 1a manera de construir circuitoslégicos digitalescombinacionales utilizando memorias ROM. Sin embargo, es poco usual utilizar dichas memorias, en Ia préctia, para remplazar circuitos légicos, debido a las limitaciones de tiempo que impone el tiempo de acceso de as memorias. También, es muy dificil construir aplicaciones de tipo secuencial. Con el fin de permitir 1a construcci6n de circuitos légicos usando el concepto de légica programable, los fabricantes de circuitos integrados producen dispositivos, de alta velocidad, con los que sepueden desarrollar ecuaciones I6gicas de toda clase, tanto combinatorias como secuenciales. En estos circuitos dedicados, el usuario puede “programar", en un solo chip, funciones logicas que, de otra’forma (con compuertas, por ejemplo), utilizarfan muchos componentes y, por tanto, mucho espacio. A estos dispositivos se les conoce con el nombre genérico de Dispositives Légicos Programables o PLD's. Como sucede con la familia de las memorias ROM, algunos PLD's se programan una sola vez, otros se pueden programar y borrar las veces que sea necesario. Los PLD's contienen compuertas y ‘lip flops pero estos componentes no estén alambra- ‘dos’ en configuraciones. fijas, como sucede, por ejemplo, en los dispositivos de las series TTL 74 00 y CMOS 40008 esténdares. En su lugar, los PLD's contienen pequefios fusibles que se funden o abren para conectar sus ‘compuertas y flip-flops internos en cualquier confi- guracién requerida. Los fusibles de los PLD's son similares a los de las memorias PROM, EPROM y a2 EEPROM, y se funden o "vuelan” de manera similar, diréccionando la localizacién deseada y aplicando un pulso de alto voltaje. Los disefiadores de circuitos digitales han utilizado tradicionalmente los PLD's para obtener funciones l6gicas que generalmente no estén disponibles como componentes estandares. Los PLD's son una excelente opcién en sistemas donde el tamafio y complejidad de las tarjetas de circuito impreso, Ia confiabilidad, el mimero de componentes o la velocidad son factores criticos. Enesta leccién se estudiardn las caracteristicas de construccién, operacién y disefio de este tipo de componentes digitales. Se enfocard su estudio desde un punto de vista conceptual, con el fin de que el lector, en el futuro, pueda asimilar y aplicar cualquier dispositivo de esta clase que pueda aparecer en el mercado tecnolégico, Inicialmente describiremos la clasificacién mas aceptada de los PLD's. A continuacién, explicaremos, en detalle, las caracteristicas de cada uno de ellos, Al final de la leccién, a manera de ejemplo, estudiaremos algunos PLD's integrados y presenta: rTemos algunos ejemplos de aplicacién. Clasificacién de los componentes de légica programable Hay, en el mercado técnico, una gran cantidad de circuitos de l6gica programable. Cada uno de ellos tiene un nombre relacionado con la funcién principal que pueden realizar. Con el fin de comprender mejor sus caracteristicas y, sobre todo, con el propésio de seguir, ene futuro, in evolucién tc- nolégica, en este campo, es conveniente clasificar- los segiin pardmetros generales. Los dispositivos légicos programables se pueden agrupar bajo dos patrones: 1°, Por su estructura interna. 2. Por su capacidad de borrado y reprogramacién, De acuerdo a su estructura interna, los PLD's se clasifican en las siguientes categorfas generales: a, PROM (Programmable ROM). Memoria ROM Programable.b. PAL (Programmable “Array Logic). Arreglo Légico Programable. ¢. PLA (Programmable Logic Array). Atreglo Programable Légico. Las PROM son, quizas, los dispositivos légi- cos programables més antiguos. Sin embargo, fos mis utilizados son el PAL y el PLA. Estos dos tlti- mos son conceptualmente similares, pero difieren en su estructura interna, como veremos més delan- te: La primera compafa,en desarolar y utilizar PLA's fue la IBM. Sin embargo, la verdadera revo- luci6n en el campo de la légica programable fue la aparicién del PAL Segiin la capacidad de borrado y reprograma- cién, los PLDs se clasifican asf: a, EEPROM (Electrical Erasable PROM). ‘Versién reprogramable de la PROM. b. FPAL (Field Programmable Array Logic). PAL programable por el usuario. ¢. FPLA (Field Programmable Logic Array). PLA programable por el usuario. d. GAL (General Logic Array). Ameglo Légico General. Versién mejorada de un PAL que puede ser programada y borrada eléctricamente. ‘A estos iiltimos elementos se les Hama, de mane~ ra genérica, EPLD's (Erasable Programmable Logic Devices: dispositivos \égicos programables borrables). El primer EPLD comercialmente disponible fue el FPLA. 828100, introducido al mercado por Signetics en 1977, el cual contenta cerca de 2000 fusibles. La versign FPAL del mismo se designé tam- bién como 828100 y fue comercializada por Mo- nolithic Memories, pionero del lenguaje PALASM. Los EPLD's utilizan, bdsicamente, 1a misma tecnologia de las EPROM pero contienen compuertas flotantes, es deci, pequefias regiones semiconductoras entre dos niveles metilicos que se compor- tan como condensadores. En el modo de programa- cién de alto voltaje, estas compuertas flotantes se cargan y actiian como conductores. Las compuertas no cargadas actéan como circuitos abiertos. Simbologia de la légica programable Antes de iniciar el estudio de la estructura interna de los dispositivos de légica programable, es necesario conocer alguna simbologia, en el dibujo de los circuitos légicos, que permite simplificar los diagramas de estos circuitos. Toda variable de entrada a estas redes debe tener, también, su complemento o negacién. Se implementa, este hecho, con dos buffers: uno inversor y uno no inversor. En la figura 636 se muestra la conexién de los dos buffers y el circuito equivalente que lo simbolizard en los diagramas logics. Circuito de entrada Como debe recordarse de la leccién 33, buena parte dels disposiivos de l6gicaprogramable tii zan un pequefio fusible que durante los pasos ini ciales de programacién se "vuelan™ o se dejan sin alterar. Los fusibles de los PLD's son similares a los utilizados en memorias PROM, EPROM y EE- PROM. De hecho, la mayoria de’ programadores EPROM se pueden usar para configurar PLD's. Usualmente, el fusible de un PLD se funde di- reccionando la localizacién deseada y aplicando un pulso de alto voltae (de 12¥ a 30V, dependiendo del dispositive) a través del fusible cuando el chip estd en su modo de icion, En la figura 637 se muestra la forma de representar un fusible intacto yy uno que ha sido "volado”, Fusible sin remover Os = En el caso de redes I6gicas que utilizan compuertas OR y/o AND de miihiples entradas, no se representa separadamente cada una de las entradas sino que se reemplazan por una linea tinica, Esto se hace con el fin de evitar recargar el diagrama légico de este tipo de circuitos. Un punto indica la presencia de una conexién con una de las entradas, mientras que una cruz indica la presencia de un fusible programable entero (figura 638). CEKIT- Curso practico de electrénica digital 413‘de compuertas de ‘multiples entradas. agcD f= ABCD f= ABCD le Programable aABgcD Programabl Estructuras programables PROM Un dispositivo Iégico programable puede ser imaginado como un generador universal de sumas de productos (AND-OR). Como tales, los componentes de esta farnilia estén realizados con base en dos redes de compuertas l6gicas elementales: AND yOR. En a figura 639 puede verse el diagramade bloques de una estructura programable constituida basicamente por dos niveles: el primero, formado por una red de puertas AND, acepta las sefiales de entrada, realiza las funciones deseadas con éstas y entrega el resultado al segundo nivel. Este tltimo, 414 formado por una red de jertas OR, suminis- ‘a, finalmente, a las salidas las funciones obtenidas, Este tipo de estructuras es ideal para implementar funciones légicas booleanas formuladas como sumas de productos utilizando técnicas de disefio.como el Mapa de Karnaugh o la misma Algebra Boo- leana (ver leccién 7). Uno de los mas antiguos dispositivos 16gicos programables es la memoria PROM. En la figura 640 se muestra la estructura basica de una PROM utilizando la simbologfa de la figura 637. Esta PROM dispone de cuatro entradas, 16 posiciones de memoria (compuertas AND ) y cuatro salidas. Una caracteristica importante de la PROM, en lo que concierne a la I6gica de programacién, es que las entradas estén totalmente decodificadas por una red fija de pueras AND gue contolan una red programable de puertas OR. Esto significa que cada combinacién de entradas esté representada por una puerta AND independiente. Como existen 2" combinaciones posibles para n entradas, hay 2" compuertas en una PROM. Por ejemplo, en la PROM de la figura 640 hay cuatro (4) entradas y por tanto 24 = 16 compuertas AND. Programando la red de puertas OR ‘para obtener la salida deseada, por medio de los fusibles, una PROM puede utilizarse para implementar cualquier funcién I6gica, con la tnica limitacién del mimero de entradas y salidas disponibles. Por ejemplo, una PROM de 1Kx8 dispone de diez entradas para decodificar 1024 (1K) posiciones de memoria , esto es 1024 puertas AND fijas, y ocho salidas, Por lo general una funcién Iégica no Fig, 640corresponde exactamente a esta disposicién de entradas y salidas. Una funcién que requiera, por ejemplo, once entradas y cinco salidas no podré implementarse con la PROM mencionada. Varios fabricantes ofrecen estructuras desde 32x8 a SKx8 bits, pasando por 256x8, 512x8, 1Kx 8, 2Kx8, 4Kx8 y estructuras intermedias con fusibles de NiCr (nfquel-cromo). Las més recientes, mejoradas, utilizan fusible de TiW (titanio-tungs- teno). Estructuras PAL La amquitectura de un arreglo Iégico ble PAL se representa en la figura 681, Su estruc tura basica es exactamente opuesta auna PROM. La red de compuertas AND (plano AND) es programable, mientras que la red de compuertas OR (plano OR) es fija. Esta disposicién evita el problema que para n entradas haya 2" compuertas AND. PAL de 6 entradas y 4 salidas La PAL de la figura 641 dispone de 6 entradas pero solamente de 16 compuertas AND. Asf se evi- fa uno de los problemas de la PROM, permitiendo a la PAL disponer de tantas entradas como sea necesario, La tinica limitaci6n de una PAL es que el niimero de puertas AND necesario para una determinada funcién no puede exceder el disponible. Este dispositivo es uno de los més empleados cen la circuiterfa légica. El primer PAL disponible comercialmente fue el circuito integrado 825100, desarrollado por Monolithic Memories y presentado como una simple alternativa al uso de partes estdn- Desde el punto de vista de su arquitectura, los PAL son més ficiles de usar que los PLA’s que vveremos en la siguiente secci6n debido a que no tie~ nen un plano OR programable. Con el ito de comprender mejor la estructura de estos dispositivos, consideremos el PAL de dos entradas y una salida mostrado en la figura 642 (a). Observe que, inicialmente, los fusibles estan enteros. Programacion de un PAL de dos entradas y una salida AABB (2) PAL de dos entradas y una alida En la figura 642 (b) se muestra el diagrama simplificado del dispositivo, usando la notacion expuesta al comenzar esta leccién. En la figura 8 se muestra la forma de pros el PAL propuesto para realizar Ia funci6n légica F = AB + AB, Observe que se deben "remover" todos los fusibles cuyas entradas no corresponden a los productos de la ecua- cién booleana. Obviamente, la funcién de salida es la operacién XOR (OR exclusiva) de A y B. Esto puede parecer una forma muy torpe de hacer una simple compuerta, pero expandiendo el tamaiio del PAL se pueden crear términos légicos muy complejos. CEKIF- Curso prctico de elearOnica dighal A18Existen también PAL's que incorporan elementos de Iégica secuencial en su estructura, lo cual abre nuevas dimensions en el disco de sistemas I6gicos. Un ejemplo es el P: el cual proporciona saidas i-svate programables y cuatro fip- flops. Los PAL disponen de algunas posibilidades adicionales que los hacen ideales para la implementa- cién de funciones I6gicas. Estas posibilidades incluyen Iineas de entrada y salida programables, registros de salida realimentados y programacién del nivel activo de las salidas (alto 0 bajo). En Ia figura 643 se muestra un esquema de PAL con salidas bidireccionales. La posibilidad de programar el sentido de actuacién de las Iineas de entrada y salida les permite a los PAL adaptarse a la configuracién deseada evitando las limitacién que presentan las PROM. Ejemplos de PAL bidireccionales con los circuitos integrados 10L8, 12L6, 1414, 16L2 y 1618. PAL con salidas bidireccionales En la figura 644 se tiene el esquema de salida de un PAL con registro. Usando estos flip-flops se Buede implememiar logica seeuencial dé manera fi ciente. Observe, ademés, que las salidas de esta clase de PAL son de tipo iri-state, Ejemplos de PAL tipo "R" o con registro son los circuitos integrados 16R8, 16R6 y 16R4. La interpretacién de esta nomenclatura s€ explica mAs adelante. En el momento de seleccionar un PAL se deben considerar lo siguientes pardmetros: PAL con registro de salida a6 + Niimero de entradas y salidas requeridas por la aplicacién, ‘+ Tiempo de propagacién (usualmente entre 15 ns y 40 ns). + Disponibilidad de registros de salida (si se necesitan), Hay dos formas de programar un PAL. En la primera de ellas, 1a méscara que define las interconexiones de la red de compuertas AND (plano AND) se implementa en la fébrica del circuito integrado segiin una lista de conexiones que el usuario envia, Este procedimiento se emplea para la produccién de synods consldes de Catan den ors pa Cuando se desea construir prototipos o cantidades reducidas del mismo circuito se_utilizan PAL's programables por el usuario o FPAL (Field Programmable Array Logic). Mediante un programa de computador (PALASM o similar) y una interface especial se "remueven" los fusibles necesarios para generar el patrén o programa deseado, Estructuras PLA Un PLA es un arreglo de compuertas logicas de propésito general cuyas interconexiones pueden programarse. Las caractersticas eléticas de un LA son similares a las de los dispositivos l6gicos bipolares. Por ejemplo, los niveles de entrada y salida son compatibles con los de la familia TTL. La imera compafifaen utilizar a arquitectura PLA fue ia IBM y la primera en producir PLA’s programables por el usuario (FPLA's) fue Signetics. En la figura 645 se presenta la estructura interna de un PLA de 4 entradas y 4 salidas. Observe que tanto la matriz de entrada, conformada por compuertas OR, como la de Salida, conformada por ‘AND son programables. En otras palabras, un PI es un elemento légico de dos niveles 0 planos AND/OR programables. En la figura 646 se muestra el diagrama légico de un PLA de 16 entradas ( 10-115) y 8 salidas (FO- 7). Las lineas de salida son de tecnologia tri-state, Por esta razén se dispone, también, de un terminal de control llamado CE (Chip Enable: habilitador de chip) que determina si la salida esti en niveles I6gicos normales (I's y 0's) 0 en estado de alta impedancia (Hi-Z). Cuando un PLA como el de la figura 645 se usa past implementa un circuito 16gico combinatori, las entradas representan las variables booleanas y las salidas pueden entregar hasta ocho diferentes funciones logicas. Los niveles. logicos de. las ‘entradas (I0-I15) y las interconexiones programadas en el arreglo ldgico interno determinan qué niveles 6gicos aparecerin en las salidas (FO a F7).Estructura interna de un PLA La arquitectura intema de un PLA comercial se muestra en la figura 647. En la gréfica se puede ver que esta compuesta por cinco bloques légicos diferentes: un buffer de entrada, una matriz de compuertas AND, una matriz de compuertas OR, una matriz de compuertas NOR y un buffer de salida, La operacién del PLA, en_un caso particular, std definida por la "programacién” de las conexio- Diagrama Idgico de un PLA nes en las matrices de compuertas AND, OR y ‘NOR. La programacién de una PLA con laestructu- a dela figura 647 necesita tres pasos: ‘Arquitectura interna de un PLA J, Programar Ja conexin de las entradas a la matniz de compuertas AND. 28. Pro Jos productos que se suman en la matriz de compuertas OR. 3, Programar el nivel de actividad de las salidas en la maiz NOR. La matriz NOR est4 constituida por compuertas XOR (OR exclusivas). Cada una de las salidas de la matriz. OR esta conectada a una de las entradas de una compuerta XOR. Programando la otra entrada de esta tltima con un'I 6 un 0, la salida de la matriz, OR se transfiere con o sin inversion a Ia salida del En la figura 648 se ilustra Ja programacién de las siguientes funciones légicas en una PLA de ‘cuatro entradas y cuatro salidas: CEKIT- Curso prictico de electronica digital 417PAL programado fled fe Lal failed q Ld i T hdbat rita fhe i | hr ; Si, después de un proceso de minimizacién 16- gica (el acto de reducir estas ecuaciones Iégicas a su forma mas bsica), tratéramos de implementar estas ecuaciones usando compuertas AND, OR y NOT, necesitarfamos cinco (5) compuertas AND de 4 entradas y dos (2) OR de 2 entradas. En la figura 648, la matriz de compuertas AND estd compuesta por diodos y la matriz de compuertas OR por transistores NPN conectados en paralelo, La presencia o ausencia de fusibles determina los productos y las sumas que se quieren programar. Si la entrada que corresponde al fusible, en Tas compuertas XOR, se deja conectada a tierra, todo lo que entra a la matriz NOR se transmite ala salida F sin sufrir negacién o complemento. Como se puede concluir, 1a disposicién de un PLA permite la programacién ficil de funciones légicas escritas en forma de suma de productos. Los PLA que el usuario puede programar por medio de programas de computador e interfaces apro- piadas se llaman FPLA para diferenciarlas de las jue vienen programadas, por una mascara metilica, sde la Fabrica de los circuitos integrados. 418 Estructuras EPLD Con esta sigla se identifica, de manera genérica, a todos los dispositivos de logica programable que pueden ser programados, borrados y nuevamente programados porel usuario utilizando programas especiales (software) y circuitos de acople a computadores digitales (hardware). Para el borrado de los dispositivos, se utiliza luz. ultravioleta incidiendo, a través de una ventanilla de cuarzo, en las matrices que constituyen el circuito. Estructuras EEPLD Los EEPLD son dispositivos légicos programa bles que pueden borrarse eléctricamente, es decir, por medio de sefiales de tipo eléctrico, sin necesidad de extraerlos del circuito de aplicacién, No obstante, para la reprogramacién necesitan serlleva- dos ala interface ubicada en la estacién de trabajoo computador personal (PC). Los arreglos programables denominados GAL, (Generic Logic Arrays: arreglos légicos genéricos) pertenecen a esta clasificacion. La estructura intema de un arreglo GAL es muy similar al deun PAL. Se destaca la tecnologia de fabricacin EECMOS, la cual permite lograr tiempos de propagacién mu} Tipidos (etre 8'y 17 ns) con un bajo consumo de corriente (de 30 60 mA). Como todos los dispositivos de este tipo, los GAL se puede programar y borrar eléctricamente, Dispositivos lgicos programables integrados Como ejemplo de los conceptos expuestos en esta leccién, se describirin a continuacién dos tipos de dispositivos légicos programables muy popula- tes: el PAL 16L8 y el PLA 82S100. Casi todas las casas fabricantes de circuitos integrados producen circuitos que permiten la implementacién de 16- gica programable. En general, los pardmetros que se deben tener en cuenta a la ‘hora de seleccionar un dispositivo l6gico programable son: + Disponibilidad de entradas y salidas. + Tiempo de propagacién, + Consumo de potencia, + Capacidad de borrado, + Existencia de herramientas de software y hardware para simular y programar el arreglo, PAL 16L8B4MJ. Dispositivo l6gico_programa- ble de 16 entradas y 8 salidas. En la nomenclatura de los PAL, la primera cifra (16), se refiere al nimero de entradas, incluyendo las de realimentacién internas, y la segunda (8) se refiere el ntimero de sa-lidas, La L (low) especifica las prestaciones de las salidas, En este caso se trata de un PAL con salidas activas bajas. En el lugar de la L puede aparecer las siguientes letras o grupos de letras: + A para las PAL con células aritméticas. + C para las PAL con salidas complementarias o ne- ada, {para las PAL con salidas activas altas. para las PAL con salidas activas bajas. R pea las PAL con registros. para las PAL con registros asinerénicos. ‘+= RS para las PAL que tienen registros con reparto de productos. +S para las PAL que reparten el mimero de productos pero no tienen registros. + X para las PAL que incluyen compuertas XOR (OR-exclusivas). Si la cifra correspondiente al mimero de salidas no lleva sufijo (en blanco), se trata de un PAL con velocidad est4ndar (40 ns). Si esta precedida de una A, es una PAL de 25 ns; si lo esté de una B es una PAL de 15 nS y si los esta de una Des una PAL de 10 ns, Un 2.6 un 4 a continuacién corresponde ala mitad (1/2) 0 la cuarta parte (1/4) del consumo con- vyencional respectivamente. La M significa que puede funcionar con un rango de temperatura militar. En conclusién, el PAL 16L8B4MJ es de 16 entradas, 8 salidas activas bajas; 15 ns de tiempo de propagacién, 1/4 del consumo tipico y puede fun- ccionar con un rango de temperatura militar. 828100. Este circuito programable es una FPLA de 16 entradas, 8 salidas y 48 términos de produc- to, En la figura 649 se muestra el diagrama de pines. Las ends se, identifican como To a Tis. sald, identificadas como FO 2 F7, son tf state y pueden generar asta de’ ocho bits. B terminal mareado CE (hablitador de chip) controla el estado de las salidas (1, 0 6 Hi-Z). El 828100, pionero de los arreglos programables l6gicos, posee cerca de 2000 fusibles, se alimenta con +5V, consume 600 mW y su tiempo de agacion es de 50 ns. Se utiliza extensamente en sefio de computadores digitales de bajo costo. CIRCUITOS DE APLICACION Todos los circuitos de Iégica cableada se pueden convertir a légica programada usando los dispositivos programables que se han expuesto en esta Feccién, Con el propésito de demostra la metodolo- g{a del disefio y como ejemplo de aplicacién, se pro- Bone conver a logica programads el eircutode Ia igura 650. Se utilizaré la PAL 16L8, la cual tiene 16 entradas y & salidas, estas tiltimas activas bajas Circulto de I6gica cableada st 82 s3 e2 Es: EA, es, Es e7 Es, 9) EI primer paso es obtener las ecuaciones directamente del circuito: si=Ei 5 = ES+ES-E6 +57 458-59 S86 = ESE + ESETESEIO Como la PAL que se utilizard es de salidas activas bajas, se deben tansformar las ecuaciones a CCEKIT- Curso préctco de electronica digital 419unas que proporcionen este estado de salida. Lo anterior se logra negando las ecuaciones y aplicando los teoremas de De Morgan (ver leccién 7): Con estas ecuaciones ya se puede determinar qué fusibles deben ser fundidos para obtener en la salida del PAL las funciones deseadas, como se muestra en la figura 651, PAL 16L8 programada La nomenclatura para programar un PAL, sobre el diagrama eléctrico, es la siguiente: + La programacién se realiza indicando con una cruz los fusibles que permanecerén intactos. 420 + Cuando las compuertas AND no se utilizan, su salida debe proporcionar un 0 a la compuerta ‘OR (fusibles intactos), Esto se representa colocando una cruz en la compuerta AND. Programacién de PLD's por computador Existen varios programas de computador desaro- lados espectficamente para simplificar el disefio de aplicacién con PAL's. yen dispositivos 6gicos programables. Uno de los mds antiguos es el PAL- ASM, el cual convierte ecuaciones légicas en un mapa de fusibles adecuado para ser utilizado con un programador de memorias PROM estindar. La programacién de un PAL utilizando el paquete LASM se-reeumeren los siguientes 6 paso: 1%, Entrar a referencia o ntimero de parte del PAL con el fin de especificarle al programa el tipo de mapa de fusibles # utilizar, Cada PLD tene una disposicién interna (mapa) de fusibles propia. 28, Entrar el nombre del archivo en el cual se va a guardar el mapa de fusibles generado. 38, Entrar el nombre de Ia aplicacién y el nombre del autor para que asf, cuando otra persona mire el archivo, sepa quign lo hizo y para qué. 4", Entrar el listado de los nombres simbélicos asignados a los pines utilizados en las ecuaciones. 5*, Entrar las ecuaciones del disefio. 6%, Entrar las notas y observaciones que el dise- fiador considere convenientes. Otros paquetes populares de programacién de PLD's son el AMAZE, el CUPL y el ABEL. Cada uno de estos programas tiene sus especificaciones particulares. Por ejemplo, el PALASM no puede programar FPLA’s ni el AMAZE puede programar FPAL's, El CUPL y el ABEL sirven para programar ambos tipos de dispositivos. Todas las herramientas de software para el disefio. de l6gica programable tienen una estructura similar. La especificacién del disefio se puede hacer de varias formas: ingresando el diagrama esquemético, definiendo ia tabla de estados 0 de verdad, descri- biendo el circuito (hardware), ete La primera alternativa (entrada del esquema) es la preferida por los disefiadores, El diagrama l6gico del circuito a disefar se entra al computador y éste deriva a partir del mismo el mapa de fusibles correspondiente. Uno de los programas de dibujo més comtinmente usados para generar mapas de fusibles es el DASH desarrollado por FutureNet,Leccién 35 Generadores de caracteres + Introduccién + Tipos de visualizadores. Displays de matriz de Puntos + Cémo opera un generador de caracteres. El CI ‘MCM66720 + CIRCUITOS DE APLICACION Introduccién Una de las aplicaciones m4s importantes de las memorias ROM es la generacién de caracteres. Los generadores de caracteres son, basicamente, conver- lidores de cédigo que se utilizan para representar niimeros, letras y otros simbolos en visualizadores convencionales, tubos de rayos catédicos (TRC), pantallas de video, impresoras de matriz de puntos ¥ otros dispositivos de salida similares. En esta leccién describiremos, inicialmente, los principales tipos de visualizadores o displays’ empleados para representar caracteres numéricos y alfa- numéricos, haciendo especial énfasis en los viswali- zadores de matriz de puntos por ser los més ade- uados para este tipo de aplicacién. También se describen los visualizadores numéricos de 7 segmentos y los alfanuméricos de 14 y 16 segmentos. Posteriormente, describiremos, en términos gene- tales, cémo opera el circuito integrado MCM66 720, un generador de caracteres ROM comercial representativo. Para finalizar, se propone, como ejemplo de aplicacién, el disefio de un generador de Caracteres multiplexado sencillo con EPROM y vi sualizador de matriz de puntos. Tipos de visualizadores. Displays de matriz de puntos Los indicadores tipo LED y similares comunican niveles digitales o binarios de informacién al obser- vador de acuerdo a su estado. Un LED encendido, por ejemplo, puede indicar la presencia de un 16 un 0. Los displays o visualizadores, en cambio, trasmiten niveles de informacién mucho més ele: vados, ya que pueden mostrar mimeros y letras, ademés de varios simbolos especial Un visualizador se compone de varias secciones individuales dispuestas como un arreglo rectangular de segmentos en forma de barras o bien como una matriz de puntos. En la figura 652 se ilustran los tipos mas comunes de visualizadores, y en la figura 653 los conjuntos tipicos de caracteres (mimeros, letras y simbolos) que puede representar cada uno, ree fe ree BRET ABE ai Fi Los visualizadores numéricos de 7 segmentos (fi- ‘gura 652-a) son los mas comunes debido a que pueden representar cualquier nimero, asi como algunas letras y simbolos faciles de reconocer (ver leccién 10). Las visualizadores de 14 y 16 segmentos operan en forma similar los de 7 segmentos pero puc- dden representar letras, niimeros y otros caracteres. Enel casodel visualizador de 14 segmentos (figura 652-b), los tramos a y d estén indicados en dos partes (ai, a2 y di, d2) pero ambas mitades ope- an conjuntamente, En el visualizador de 16 segmentos (figura 652-c), todos los tramos son independientes. El display modificado de matriz de puntos (Gigura 652-) se uuliza,prncipalmente, para representar caracteres hexadecimales (0 hasta F). Los visualizadores de matriz de puntos (figura 652-e), por poser mas elementos independientes en comparaci6n con un visualizador de segmentos, permiten obtener una gama mds variada de caracteres. En adicién, estos caracteres (letras, mimeros, simbolos, etc.) pueden tener un aspecto mds flexi- ble y agradable, con curvaturas, similar al de los caracteres de imprenta (tipos). Por razones de espacio, los visualizadores de matriz de puntos no disponen de un terminal de salida para cada elemento sino que vienen estructurados en filas y columnas, con un terminal de acceso para cada una. En la figura 654, por ejemplo, se muestra Jaestructura interna y la distribucién de pines del visualizador de matriz de puntos tipo LED TIL305P 6 MAN2A, de 5x7 (5 columnas, 7 filas). Observe que el dispositivo posee 12 terminales de acceso para el control de las 7 filas y las 5 columnas, més una linea adicional para el control del pun- to decimal (DP). Note también que las filas corresponden a cétodos y las columnas a énodos. La mé- CEKIT: Curso pritco de electronica digital 4242) grenise njuntos tipicos de caracteres Die sobs Ie yb / Ho Poe et GH ou MNOP ERS T WXYZ \/< NS -V Z bie s4SBte4y 722 fu hi Cent IL¢i NA SOR WI | NO Larets 7 Lv W XYZE Nae 87 8 94 i=. / KX xima corriente admisible por cada LED es de 20 mA. Por esta razén, deben protegerse mediante resistencias limitadoras de corriente. A SV, el valor de esta resistencia es, tipicamente, de 330 02. En la figura 654 (c) se muestra un circuito de prueba que ilumina simultdneamente los 36 LED de Ja matriz, incluyendo el punto decimal. Para iluminar un elemento particular del arreglo, por ejem- 10 el punto localizado en la interseccién de la columna C2 y la fila Ré, simplemente desconecte las filas y colimnas restantes (C1, RI, etc.). 422 Para visualizar un cardcter cualquiera en un display de matriz. de puntos como el TIL30SP es necesario recurrir al empleo de técnicas de multiplexaje, explorando secuencialmente las filas o las co- Jumnas, como se ilustra en la figura 655 para el caso de generacién de la letra N. Cémo opera un generador de caracteres, El circuito integrado MCM66720 Un generador de caracteres es una memoria ROM programada por mascara que toma un cédigo alfa-Visualizador de matriz de puntos 1) Diaibucion de pines ©) Crete de prache i (ose) C18: Counnas numérico binario, por ejemplo un carécter ASCII, y produce a partir del mismo el patrén de puntos necesario para visualizarlo graficamente. Usted puede también crear sus propios generadores de caracteres, temporales 0 permanentes, programando adecuadamente los patrones de puntos en una memoria RAM, EPROM 0 EEPROM,0 en un arreglo PAL. = En la figura 656 se muestra el diagrama I6gico del cireuito integrado MCM66720 de Motorola. un generador de caracteres ROM comercial de 8064 bits (8K) representative, El MCM66720 est programado para almacenar los 128 simbolos tipogréficos mostrados en la figura 657 y es muy ttil para repre- Generador de caracteres MCM66720. Simbolo lgico Soleccién de fila (RS3-RSO) sentar caracteres ASCII en terminales de video, impresoras de matriz de puntos y otros dispositivos de salida. Cada uno de los caracteres generados por el MC M66720 esté formado por una matriz de I's y O's de 7x9. Los pequefios cuadrados negros y blancos representan, respectivamente, los 1's y los 0's almacenados. Cada caricter almacenado tiene una di- receién tinica de 7 bits (A6ASASA3A2A1A0). Por ejemplo, 1a direccién del cardcter * (asterisco) es 0101010. Para seleccionar un cariicter especifico, se debe aplicar la respectiva direccién de 7 bits del mismo a las Iineas de direccionamiento A6-A0 y direccionar individualmente las nueve filas internas (RO-R9) correspondientes al cardcter. Esto ultimo se implementa aplicando un cédigo binario de 4 bits a las If- neas de seleccion de filas (RS3-RSO). El patrén de puntos de la fila direccionada se refleja en las lineas, de salida (D6-Do) Por ejemplo, para seleccionar la fila Re del carée- ter* deben aplcarse, al mismo emo, los cGdigos A6-Ad= O1O1010 y' RS3-RSO=0100 a las lineas de direccionamiento y de seleccién de fila, respectivamente. Como resultado, en las salidas de datos (D6-Do) aparece la palabra de 7 bits LML111, la cual ilumina todos los puntos de la fila central del visualizador de 7x9 de salida. Un caracter completo se lee fila por fila, selec- cionando secuencialmente cada uns, Se requieren, Métocos de generacién de caracteres: sooo soo00 Goo06 Goode Goods.do0a— co000 coODDD coODD OOOO BOD DODDD soooR, moo #0000 ooo0 cooo8 ooooo cooos, cooo5,coo90,c0009,50000,c0000, 8090800000 soo" #0000 ogooo ooooo oooos cocoa! cond ooooolsoo0o poooo|mmcoR|ooooo|ooG00 g0m08 #0000 GoO00 coMoD ooODD oooOR| coDoN ooDoo|n0000| soeoe|coooo|oooo5|cqo00 }a00 dogoo CoooD oooED cooos! eoooo ooooolsooes coooolcoooo!aoooolcoooo 900 GoGeD Oooo GoooDDOoe coOoN scoOsooo0D CODOS Oooo BooDD oOODD socom soaoo oo000 goouo doDoD CoooR jsoOoR ooBGO ooODO coDOD booUD ooUDO oDODG, '@) Exploracién por columnas 'b) Exploracion por filas Fig. 655 CEKIT. Curso prictica de elecrénica digital 423Conjunto de caracteres del Cl MCM66720 por tanto, nueve (9) operaciones consecutivas de Jectura para generar un carécter completo. Por ejemplo, para leer el simbolo *, inicialmente debe situarse en las Iineas de direccionamiento (A6- AO) la direccidn de 7 bits correspondiente al carécter (11010) y direccionar_secuencialmente las lineas de selecciGn de fila (RS3-RSO) con los cédigos Dinarios 0000, 0001, 0010, 0011, 0100, OL 01,0110, 0111 y 1000. Los bits de datos que definen el cardcter se suministran al dispositivo de salida (visualizador de 7x9, monitor de video, impresora de matriz de puntos, etc.), donde se utilizan para construir la imagen visual del carécter, es decir, para hacerlo reconocible. En una pantalla de video (TRC), por ejemplo, cada cardcter se genera con un patrén de puntos bri- Tantes y oscuros. En este caso, para convertir el cédigo paralelo de puptos suministrado por el generador de caracteres a Ia forma serie requerida para conectar y desco- nectar el haz. de electrones que excita la pantalla, puede utilizarse un registro de desplazamiento de 8 bits del tipo PISO (ver leccién 23), por ejemplo el 74165. El reloj que controla este registro se deno- 424 mina reloj de puntos, debido a que con cada pulso se expulsa un punto. Otros generadores de caracteres ROM comunes, utilizados principalmente en la secci6n de video de los computadores personales, son los circuitos integrados 6571, 6670 y 66700 de Motorola, 8002 de SMC. 28i3 de Signetics y 8678 de National. El MC6571 y el 66700, por ejemplo, pueden vi sualizar letras mindsculas y maytisculas, niimeros, letras griegas y muchos simbolos. Como ejemplo de aplicacién de la teorfa estudiada anteriormente, en la figura 658 se muestra un cir- Cuito que visualiza secuencialmente mensajes hasta de 16 caracteres (nimeros, letras y simbolos especiales) en un display de matriz de puntos de 7x5 (TIL305, MAN2A o similar). El sistema esté desarrollado alrededor de una memoria EPROM 2716 (IC6), la cual contiene el con- Jjunto basico de 64 caracteres que puede visualizar el sistema (figura 653e).Visualizador de mensajes con EPROM y matriz de puntos Operator 1. Programe la EPROM 27°6 (ICH) eon e! coruro de caraceres do a lgwaes3te), 2 Arracene el mansae doseage 6n la RAM 7280 (C5) Seleccore cada cardsier mosaie S155 y arocoones la aM megane $7.La eecry'a co hablaapusanco SO. La Feeuenen ae "20, cebe ger e.aeror a1 KHE +8 eee eee ed cece neg MAN2& 6 TIL305, CEKIT- Curso préctico de electronica digital 425Leccién 36 Convertidores digitales- analégicos (DAC) + Introduceién * Convertidor DIA usando escala binaria de resistencias * Convertidor D/A usando red de resistencias en escalera + Pardmetros de los convertidores DIA + Resolucién + Tiempo de estabilizacién + Exactitud * Convertidores DIA integrados + Circuitos de aplicacién Introduccién Los seres humanos procesamos nuestra infor- macién numérica usando el sistema decimal. Sin embargo, la tecnologia electrénica usa un camino diferente para manejar, a muy alta velocidad y efi- ciencia, las mismas cantidades. El sistema binario y los circuitos digitales constituyen el método més apropiado para manejar informacién. numérica, Mediante un proceso inverso, al final del proceso, se efectia una conversién de binario a decimal. Algo similar ocurre, ahora, con el tratamiento de los fenémenos naturales que nos rodean. Vivimos en un mundo cuyas dimensiones varian de manera continua o andloga a lo largo del tiempo. La temperatura, la presiGn, el volta, 1a corriente, etc. son pardmnettos fisicos que a wavés del iempo toman una infinita cantidad de valores. La mayor parte de los fenmenos del mundo real estan compuestos de sefiales andlogas o continuas. En las primeras épocas del desarrollo de la electré- nica, estas sefiales se procesaban, también, de manera anéloga. Recuerde usted los voltimetros de tipo andlogo o de "aguja'”, los grandes instrumentos de perillas_y potenciémetros, las tiras de papel de los registradores de voltaje y temperatura, etc. A pesar de la gran cantidad de_instrumentacién andloga existente, procesar los fendmenos naturales de manera andloga, en la mayorfa de los casos, resenta serias dificultades. Nuevamente, la tecnologia digital aparece como la solucién ideal. Las sefiales digitales, como se ha visto a todo lo largo de este curso, pueden ser controladas y procesadas por circbitos’ légicos simples © por microprocesadores. Las operaciones complejas se realizan mas fécilmente usando circuitos digitales que andlogos. 426 Cuando un circuito digital requiere procesar infor- rmacién del mundo teal debe estar dotado de dost os de interfaces 0 circuitos de entrada y salida: uno para convertir la sefial andloga a digital (interface de entrada ) y otro para convertir la sefial digital a sefial anéloga (interface de salida), Esta situacién se ilustra en la figura 659, ‘Tratamiento de sefiales andlogas: En esta leccién se estudiarén los circuitos que convierten las sefiales digitales en andlogas, A estos circuitos se les llama convertidores digitaies- analégicos 0, de manera abreviada, convertidores D/Ao DAC (Digital to Analog Converters). En la primera parte de la leccién veremos los dos circuitos més utilizados para convertir informacién digital en andloga. Posteriormente se explicardn los pardmetros que se debe observar en el momento de seleccionar un convertidor D/A. Finalmente, se describirén algunos circuitos integrados D/A tipicos y dos circuitos de aplicacién. Convertidor D/A usando escala binaria de resistencias La técnica de utilizar una escala binaria de resistencias es uno de los métodos mis antiguos y simples para convertir digitos binarios o bits en una sefial andloga, En la figura 660 se muestra el circuito basico de un convertidor D/A de 4 bits, el cual consta de un sumador andlogo con amplificador operacional, un registro de almacenamiento y un juego de interruptores andlogos. El amplificador/sumador pose tantas entradas como bits tiene la palabra binaria que se quiere convertir (4, en este caso). El registro memoriza la sefial digital de entrada y sus salidas comandan la apertura y cierre de los interruptores andlogos. UnDAC de escala binaria RF (sumador andlogo) Interruptores. ‘analogoo Entrada binaria 0 aplicado a la entrada de control de cada interrup- torloabre y un 1 lo cierra Cuando se almacena en el registro de entrada un 0000 binario, todos los interruptores andlogos se abren. En esias condiciones, no hay volaje apl- cado aa entrada de las resistencias del amplificador- sumador. Por consiguiente, el voltaje de salida de este tiltimo es igual a0 V. Cuando se aplica un 0001, el interruptor $1 se cierra. Esto provoca que se ‘apliquen -10 V a la resistencia RI. Puesto que la entrada (-) del amplificador operacional es una tierra virtual, efectiva- mente hay -10 V sobre la resistencia de 8K, Como resultado, a través de la resistencia de realimentacién (RF=800 Q) circula una corriente de 10V/80002, es decir de 1.25 mA. Aplicando la Ley de Ohm (voitaje = corriente x resistencia), el voltaje en la resistencia RE debe ser, por tanto, igual a 80022 x1.25 mA, es decir 1 V. Cuando Ia palabra binaria de entrada cambia a 0010, se abre el interruptor $2 y se cierra el interruptor S1. Esto causa que una corriente de 2.5 mA {2O¥/40000) Nuys por Ro y RE El volaje a mavés de Rf es, ahora, 8000x2.5 mA=2 V. De igual manera, una palabra binaria igual a 0100 generard 4 V en la salida y una igual a 1000 causard 8 V de salida. Note cémo los valores de las resistencias de entrada y salida se seleccionan cuidadosamente para generar una progresi6n binaria (16, 8, 4, 2, 1). Los interruptores deben operarse en todas las combinaciones para lograr una salida andloga desde 0 hasta 15 V en incrementos de 1 V ( 0 V, 0001 =IV, wy OU = 7 V, ... , MM = 15V ), Esta si- tuaci6n se ilustra en la figura 661. Conversion D/A 9 a 7 6 5 4 a 2 1 o Aunque este tipo de convertidor digital-andlogo 0 DAC es muy sencillo, no es préctico cuando se usan palabras binarias de mas de 4 bits, ya que la cantidad de resistencias requeridas para’ obtener la progresiGn binaria es muy grande, El DAC que usa una red de resistencias en escalera (ladder) y que se describe a continuacién, utiliza Gnicamente dos valores normalizados de resistencias. Convertidor DIA usando resistencias conectadas en escalera Esta configuracién de convertidor emplea una red de resistencias en escalera (Jadder) conocida como red "R-2R". En la figura 662 se presenta el principio de funcionamiento de esta red. La figura 662a muestra dos resistencias de valor 2R conectadas en paralelo. Ya que ellas son iguales, cualquier comiente que entre por el nodo A, se dividird en dos partes iguales. Ademas, como son iguales, pueden ser reemplazadas por una sola resistencia de valor R. Ahora, miremos la figura 662b. Las dos resistencias de valor 2R de la derecha tienen una resistencia equivalente de valor igual aR. Esta resisten- ccia equivalente se encuentra en serie con otra resis- CEKIT- Curso préctico de electronica digital 427Red resistiva R-2R R tencia de valor R. Por tanto, las trayectorias 2 y 3 combinadas presentan una resistencia de R + R = 2R entre el punto B y tierra. Ahora, el punto B de la figura 662b presenta la misma situacién del punto A de la figura 662a, Esto es, dos resistencias a tierra, cada una de valor igual 2K. Por la raz6n anterior, cualquier corriente que entre por el nodo B se divide, en este nodo, en dos partes iguales y, ademds, la resistencia que hay entre B y tierra és de valor R. En a figura 663 se muestra el cieuito deun DAC con red R-2R que hace uso del principio anterior. La fuente de referencia (Vref) observa una resistencia de valor R (equivaiente a toda la red R- 2R, como ya se explic6) conectada a tiera y. por consiguiente, emite una corriente de entrada igual Vref/R. Esta comriente (lin) se divide en dos partes igua- Jes: una que circula por la primera resistencia de valor 2R y otra que se dirige hacia el interior de la red. En la siguiente juntura o nodo de la red sucede lo mismo, es decir la mitad de la corriente se enca- mina a tierra por la resistencia 2R y lo que resta se interna mds en la red. Como resultado, el conjunto de resistencias 2R tiene corrientes de valores igua- lesa Molin, “glins “eline "16 Tiny ete 428 Cada uno de los interruptores conectados a la ‘entrada de la red R-2R simula un bir de las entradas digitales al convertidor. Cuando el bit es 0, el interruptor correspondiente leva la corriente que circula la resistencia 2R a tierra. Cuando este bit vale , la enruta a la entrada de suma del amplificador. Para un convertidor de este tipo (DAC R-2R) de 4 bits, la corriente que entra al punto de suma del am- Plificador operactonal (my) puede evaluarse ana- amente mediante la siguiente expresi6n: Try = Tink (/2B3 + 1/4B2 + YgB1 + /46B0) Las letras B3, B2,'B1 y BO representan los valores binarios (0 y 1) de 1a sefial digital de entrada. La corriente que resulta, para cada palabra binaria, se multiplica por la resistencia de realimentacién Rf y se obtiene el voltaje de salida del convertidor. En la figura 664 se muestra la estructura interna de un DAC de cuatro bits. El registro de almacenamiento se utiliza para memorizar la palabra digital que se desea convertir y, ademas, como excitacién de los interruptores electrénicos de alta velocidad que conmutan las corrientes de la red R-2R. Estructura de un DAC dered R-2R Vee Interruptores =5V_andlogos Escalera binaria Palabras binarias de entradaLa palabra binaria 0000, por ejemplo, abre to- os os interruptores y, por tanto, coloca 0 V en la salida del convertidor. Del mismo modo, 1000 cierra el interruptor $1 y produce 5 V; 0100 cierra $2 4jproduce 2.5 V; 0010 ciera $3 y produce 1.25V; MI cierra $4 y produce 0,0625°V, etc. Note que cada salida corresponde a una progresién binaria, Lo anterior permite a la salida variar entre 0 y 10 V en incrementos de 0.625 V. Observe la gran ventaja de este tipo de DAC. Con dos valores de resistencias (R y 2R) organiza todo el proceso de conversi6n. La simplicidad del Circuito permite construir DACs integrados de buena exactitud y bajo costo. Pardmetros de los convertidores DIA Un DAC tiene varios pardmetros que deben considerarse en el momento de una seleccién para una aplicacién determinada, A continuacién se explica- én los tres més importantes: resolucién, tiempo de estabilizacién y exactitud. Resolucién La resolucién de un DAC esté dada por el ndimero de niveles de voitaje anélogo que es capaz de generar. Este pardmetro est relacionado directamente con el numero de bits de entrada que conforman la palabra binaria. Un convertidor D/A de cuatro bits tiene una resolucién de 4. Bl nimero de niveles de yoltaje (anlogo) que es capaz de generar esde 2MaDal6, Lo anterior significa que la salida andloga debe estar representada por 16 niveles de voltaje, Un DAC de 8 bits proporciona 256 niveles diferentes de voltaje. Un DAC de 12 bits puede entregar hasta 4096 niveles de voltaje andlogo, En general, cuantos mas bits tenga un convertidor D/A, mas exactitud se logrard en la salida andloga. El concepto de resolucién se ilustra gréficamente en la figura 665. Tiempo de estabilizacién Este pardmetro describe el tiempo que requiere la salida andloga para estabilizarse después que la palabra binaria aparece en la entrada. Usualmente se especifica como el tiempo que toma la salida paraes- tabilizarse dentro de un rango igual al valor co- mrespondiente a +!/oLSB (bit menos significativo) del cambio en la palabra de entrada, Con un ejemplo se explica mejor este concepto. Si un DAC de 8 bits tiene un rango entre 0 y 10 voltios, entonces el valor que corresponde al LSB es igual a 10V/28 = 10V/256 = 0.039 V. La mitad de este valor es 0.0195 V. El tiempo de estabiliza- Resolucién de un DAC ps ees ‘= resouclon (4 nivens) 2 af 4 on te nation 8 ns) Fig Ges cin es el que se requiere para que la salida alcance O.O19S¥ del valor esperado. Tiplcamente, el tem: po de estabilizacién es del orden de 10 ys. Exactitud La exactitud se define como la variacién + (positiva o negativa) desde la mitad (1/2) hasta 2 veces el valor de un LSB. Por ejemplo, para un DAC con una exactitud de +1 LSB (una vez el valor de un LSB), el voltaje de salida andlogo puede variar tanto como el valor equivalente a un bit. Si el DAC tiene una salida entre 0'V y 5 V bits de resolucién, el valor del LSB es 5V/212= 5V/4096, es decir 0.00122 V. Para cualquier entrada binaria, el voltaje de salida puede ser mayor 0 ‘menor que el valor esperado en una cantidad igual a 0.00122 V. Si el mismo DAC tiene una exactitud de +/- Vf LSB, la salida se puede desviar en una cantidad igual a 40,0061 V. Cuanto menor sea el valor de la exactitud, més fielmente la salida andloga corresponderé ala que se espera. Conversores DIA integrados Uno de los convertidores D/A més utilizados es el de 8 bits (DAC-08). Varias casas fabricantes de circuitos integrados producen versiones de esta con- figuracién. A continuacién describiremos el DAC 108. de National Semiconductor. En la versi6n Motorola, por ejemplo, este circuito se numera como MC1408, El DACO808 es un convertidor D/A de 8 bits. El tiempo de estabilizacién es de 150 ns. La disipa- CEKIT- Curso préctico de electronica digital 429ccién de potencia es algo menor a 33 mW cuando se trabaja el circuito con alimentacién de +5V. La exactitud, en Porcentaje, es de + 0.19 %. En la figu- Ta 666 se muestra el diagrama de bloques interno y la distribuci6n de pines de este chip, compatible con TTL y CMOS. DAC bipolar Observe los siguientes hechos destacados con respecto a este convertidor: * Estd compuesto por una red de resistencias R-2R. * El voltaje de referencia aplicado a estas resistencias se puede alterar externamente por medio de los terminales Vger(.) (pin 14) y Vpgr() (pin 15). * El DAC0808 entrega por el pin 4 una comriente Jo, Para convertir esta corriente a voltaje hay que colocar en la salida un sistema apropiado, por ejemplo un amplificador operacional o una resistencia. * El DACO0808 puede alimentarse con fuentes duales desde + 5 V hasta + 18 V. En las figuras 667 y 668 se tan dos circuitos bdsicos de aplicacién del DAC0808 6 DAC unipolar oe 32 12078] Fig. GOT =] Fig. 668 MC1408 para lograr sefiales andlogas, a partir de una fuente digital o binaria, En la figura 667, la salida es de una sola polaridad, entre 0 y +10 V. En la figura 668, la sefial andloga que resulta es de doble polaridad, entre -10 V y +10 V. En las mismas figuras se presentan las expresiones para encontrar a seftal andloga que le corresponde a cada palabra binaria de ocho bits en fun- Gidn de los voltajes de referencia. En la tabla de la figura 669 se presenta una comparacién de los paré- metros de 6 convertidores D/A diferentes. Convertidores D/A comunes |_wcr4os | abits | s00ns 4450216] a TT PEP Se ET Pe CIRCUITOS DE APLICACION En esta iltima parte de la lecci6n presentaremos dos circuitos. El primero de ellos permite generar ondas, funciones y patrones andlogos a partir de tuna informacién digital, El otro circuito genera voltajes andlogos a partir de dos mimeros binarios en cédigo BCD.Generador de patrones El circuito de la figura 670 utiliza una EPROM almacenar hasta 4096 patrones binarios de 8 its. A medida que el contador avanza, coloca una direccién en la EPROM y la palabra de salida alimenta el DAC. En la salida deste iltimo se obtie~ ne la sefial andloga equivalente, Esta estructura se u- tiliza para generar funciones, sintetizar voces, etc. ‘Generadior de patrones y funciones if i Convertidor D/A para dos digitos BCD El circuito de la figura 671 es muy stil para convertir en andloga una informacién digital codificada en BCD, procedente, por ejemplo, deconta- ores o interruptores. Usando este principio se puede construir una fuente DC programable. Convertidor D/A para BCD a Xi iN Construccién del médulo 6: Decodificador de BCD a7 segmentos con display y memoria, Parte 3 En esta actividad finalizaremos el ensamble del médulo 6 de nuestro entrenador digital instalando en Ia tarjeta de circuito impreso del mismo el dis- Play de Siete segmentos de salida y los terminales de acceso, La funcién del display es visualizar en forma decimal eédigos BCD. En la parte B explicaremos la forma de probar el circuito, En la proxima actividad finalizaremos el ensamble del médulo instalando el display de 7 segmentos Componentes necesarios 1 cireuito integrado 45118. IC1. 1 circuito impreso CEKIT EDM-6. Herramientas: pinzas de puntas planas Procedimiento Tome el circuito integrado 4511B (IC1) ¢ in- sértelo con firmeza en la base de 16 pines de la tarjeta EDM-6, como se muestra en la figura A38, Oriente el chip de modo que la ranura quede mirando hacia los puntos de acceso del médulo y el punto ©) coincida con Ia marca (+) grabada’ sobre la tarjeta. El 4S11B puede estar marcado como CD45 4B, MC14511B, TC4511B, HEF4511B, GDASLB, etc. dependiendo del fabricante, Antes de instalario en la base, asegtirese de que todos los pines estén rectos y no haya algun doblado o partido, Rectifiquelos con las pinzas de puntas planas, si es necesario. Observe todas las precauciones de manipulacién de dispositivos CMOS, CEKIT- Curso préctico de electronica digital 431Leccién 37 EI conversor andlogo-digital + Introduecién + Teorfa del muestreo + Conversor tipo flash + Conversor de r = Conversor de doble rampa + Conversor de aproximaciones sucesivas + Error de cuantizaci + Diagrama légico de un conversor AID + Convertidores AID integrados. Aplicaciones Introduccién Se ha visto, en la leccién 36, c6mo generar un voltaje andlogo que sea proporcional aun mimero 0 palabra digital almacenado en la memoria de un circuito digital ode un computador. En esta lecci6n ‘vamos a estudiar Ia forma de convertir una sefial continua o andloga en palabras digitales. Cada pa- Tabra digital resultante representa el valor del nivel andlogo existente en el momento de la conversién. En la introduccién de la leccidn 36 (figura 659) se describié la estructura de un sistema digital procesando informacién del mundoreal. La mayoria de sistemas electrénicos de medicién, control, comu- nicaciones, etc. utilizan esta configuracién. Mis aiin, se puede afirmar que la cirouiterfa electrénica se ha normalizado en una arquitectura, con la que es posible implementar todo tipo de aplicaciones, compuesta por los siguientes bloques: * Un bloque para convertr las sefiales andlogas en digitales. * Un bloque digital de circuitos procesadores. Estos circuitos, la mayorfa de los cuales se han cubierto a lo largo de este curso de electr6nica digital, pueden realizar operaciones de muy diversa in- dole,incluyendocomparaci6n, temporizacién,medi- ci6n, sincronizacién, almacenamiento, etc. * Un bloque para convertir las sefiales digitales en andlogas. En esta leccién se estudiardn las caracterfsticas de funcionamiento y operacién de los conversores A/D. Inicialmente se explicard la teorfa del mues- ‘eo y se hard una descripci6n de los diferentes mé- todos que existen para su implementacién. Posteriormente se describirén algunos convertidores A/D disponibles como circuitos integrados, incluyendo aplicaciones tipicas. 432 Teoria del muestreo La forma més eficaz para que un circuito digital © un computador puedan ver lo que ocurre en el mundo real es a través de la foma de sucesivas muestras a lo largo del tiempo. Si un circuito digital se dedica exclusivamente a tomar muestras de las sefiales externas, no deja espacio para otto tipo de operaciones. Un conversor ADC requiere un tiempo finito ara realizar la conversi6n. Por ejemplo si un ADC ace una conversin de un nivel andlogo a una palabra digital en 1 milisegundo, la maxima velo- Cidad con que podra muestrear el mundo real 0 ex- temo es de 1000 conversiones por segundo. A este respecto, la pregunta inmediata y obvia es: zeudl es la minima frecuencia de muestreo de una seta anéloga para que la conversin digital sea representativa?. En la figura 672a se muestrea una sefial andloga de frecuencia He a 10 Hz (10 ciclos por segundo), En la figura 672b se puede observar los niveles de voltaje que corresponderfan a dos puntos de muestreo. En la figura 672c se ilustra 1a forma de onda que entregaria un convertidor ADC al reconstruir o convertir a seiial aniloga los dos puntos obtenidos durante el muestreo. La nueva sefial andloga es muy diferente a la original. En la figura 673a y 673b se presenta a misma sefial de entrada, pero esta vez muestreada en ocho puntos diferentes. En la figura 673c se puede ver que la reconversiOn por un ADC entrega una sefial ‘mucho mds semejante a la original. Para digitalizar fielmente una sefial andloga se requiere que la frecuencia de muestreo sea al menos dos veces la frecuencia de la sefial andloga de entrada. Por ejemplo, si se quiere convertir a sefial digital en una sefial andloga de 60 Hz, se debe mues-Muestreo mejorado v v sone L : t rnvestras v Griginel” Ocho” Rleconsinacetin Fig. 673 trear a una rata de por lo menos 120 ciclos por segundo. Esta frecuencia de muestreo, igual a dos ve- es la de la sefial original, se conoce como frecuencia de Nyquist. La relacién entre frecuencia de entrada, fre~ cuencia de muestreo y tiempo de conversién es muy importante durante la etapa de seleccién de un convertidor A/D para una aplicacién de caracteristicas particulares. Se volverd sobre este tema al estudiar, més adelante, de manera comparativa algunos conversores ADC comerciales. Conversor tipo flash El convertidor tipo flash de la figura 674 es el més rapido de los conversores existentes. Esta con- figuracién utiliza una escalera o banco de comparadores de nivel en paralelo para procesar la infor- maci6n andloga de entrada. Estos convertidores también se Ilaman convertidores en paralelo. Conversor tipo flash Una red de resistencias en serie forman un divisor de voltaje milltiple con entradas a cada referencia de los comparadores operacionales, El méxi- mo valor que puede convertirse depende del valor de Vee. La salida de cada comparador es 0 V 0 Vcc. Siel voltaje de la sefial dé entrada es cero, todas las salidas de los comparadores son cero. A medida que la sefial de entrada se incrementa 0 supera el valor de las referencias de voltaje de los comparadores, la salida de cada comparador se convertiré en nivel alto 0 Vec. Una red l6gica combinatoria se encarga de convertir la l6gica de las salidas de los comparadores en una binaria de salida, El convertidor de la figura 674 tiene dos bits de resolucién, Un ADC de 2 bits, desde el punto de yistaprictico y de aplicaciones, presenta muchas limitaciones. Como puede deducirse de esta misma figura, se necesitan 2! comparadores para determinar la resolucién de un convertidor. Unconversor A/D de cuatro bits necesita 15 comparadores, mientras que uno de 8 bits necesita 255 comparadores. Al mismo tiempo, el incremento de Ja red de compuertas también es considerable. Por esta raz6n, los convertidores A/D tipo flash 0 réfaga son muy costosos y Gnicamente se utilizan en aplicaciones que requieran una rata de muestreo muy alta, como es ef caso de aplicaciones que deban manejar sefiales de television, El ancho de banda de una sefial de televisidn es de =5 MHz. Por tanto, la misma se debe muestrear ‘auna frecuencia superior a 10 MHz. La ventaja principal de un convertidor tipo flash 8 su velocidad de conversién, Como la entrada ané- loga se aplica a cada comparador simultinemente, el tiempo de conversién es tinicamente el de pro- pagacion de los comparadores y de las compuertas red légica. Conversor de rampa Una manera més eficiente y econémica para realizar la conversion A/D se logra con la estructura que se ilustra en la figura 675. Este circuito se de- nominaconversor A/D de rampa ode pendiente simple y consiste de un generador de rampa, un contador digital y un comparador. El ciclo de comparacién se inicia con la rampa y el contador inicializados en cero (0). La salida del comparador es baja, de tal forma que la compuerta AND inhibe el paso de la sefial de reloj hacia el contador binario, CEKIT- Curso préctco de electrénicadigial 433Conversor A/D de rampa Cuando se aplica un voltaje a la entrada del convertidor, la entrada no inversora (+) del comparador tendré un valor de voltaje superior al de la entrada inversora (), Por tant, a salida del comparador se Ita. Este nivel alto habilita la compuerta AND y permite el paso de los pulsos de reloj hacia el interior del contador. Al mismo tiempo, el circuito generador de la rampa impulsa su crecimiento a lo largo del tiempo. Cuando el voltaje desarrollado por la rampa supera el voltaje de la seital de entrada, la salida del comparador cae a un nivel bajo. Este flanco negativo hace que las salidas del contador se almacenen en el latch de salida. También inicializa el contador intemo en cero para una pos- terior conversin. La palabra digital equivalente ala sefial de entrada aparece en las salidas digitales del convertidor. El tiempo requerido para efectuar una conversién depende del nivel de la seffal andloga de entrada. Se necesitard mas tiempo para realizar la conversion de una sefial de mayor nivel. Si la rata de cre- ccimiento de la rampa es de 1 voitio por milisegundo (1V/ms), se necesitarén 2 milisegundos para efectuar la conversién,” Laprincipal desventaja de este tipo de convertidor A/B es su tendencia a. operar de manera ines- table en la generacién de la rampa. Como no existe una forma de sincronizacién entre la sefial de reloj y Ja generacién de la rampa, cualquier corrimiento de uno de ellos afectard considerablemente la palabra digital de salida, 434 Conversor de doble rampa Este convertidor sacrifica velocidad por estabi- lidad, El circuito de la figura 676 elimina el efecto del corrimiento de los voltajes de la rampaalolargo de tiempo. La sefial de entrada se conecta a un integrado. Conversor A/D de doble rampa Cuando un voltaje positivo se aplica como sefial a convertir, el inte crece en sentido negativo. El voltaje negativo del integrador hace que el comparador coloque en su salida un nivel alto, De esta manera, se activa la compuerta AND y, por consiguiente, la sefial de reloj o clock llega al' contador, La rampa negativa generada por el integrador tiene un tiempo fijo. Después de este tiempo, el Circuito de control coloca 0’s en el contador y, tam- bién, sitda en la entrada del integrador una referencia de voltaje negativo. El integrador produciré una rampa de pendiente positiva. El contador inicia una serie de conteo has- taque la salida del integrador Ilegue al valor de cero, En este punto la salida del comparador vale cero El circuito de control detecta este flanco negativo y memoriza, en el latch de salida, el valor del contador. Este niimero binario es el valor digitalizado de la sefial andloga de entrada, En el circuito de la figura 676 la rata de imte- Fracign depende del valor de Ri y C1, asf como tam- én de la magnitud de la sefial de entrada, Cuando se aplica la referencia negativa en la entrada del integrador, el tiempo requerido por el imtegrador para retornar a cero depende de la mag nitud del voltaje de entrada. Cualquier variacién en el circuito integrador generador de 1a rampa se cancela automaticamente en este retorno a cero.La desventaja de este conversor es el tiempo extra necesario para realizar la doble rampa. Un conversor de doble rampa necesita, por lo menos, 100 ms ‘para efectuar un ciclo completo de conversién. Conversor de aproximaciones sucesivas Esta técnica es la més utilizada en los circuitos convertidores de bajo costo, resolucién moderada y alta velocidad. El coraz6n de este tipo de convertidor es un dispositivo lamado registro de sucesivas aproximaciones 0 SAR. Este registro realiza una tarea andloga a la ejecutada por el contador digital de los dos conversores anteriores. En la figura 677 se muestra el diagrama de bloques de un conversor usando este principio. El cir- Cuito est4 compuesto por un SAR, un convertidor DAC, un registro de salida y un comparador. Conversion de aproximacion sucesivas ‘rane = i eoggn Peto a Pogson a> sprosimacion ‘evcesiva El ciclo de conversién comienza cuando se aplica una sefial andloga a la entrada del convertidor y se coloca un pulso de START en el registro SAR. El Primer pulso de rlojenel registro SAR coloca en 1 a salida del MSB (bit ms significativo). Este valor binario hace que el convertidor DAC coloque en su salida el 50% de su valor total, El SAR mira la salida del comparador (IC1) con el fin de saber si la salida andloga del DAC es. mayor o ‘menor que la de la sefial andloga de entrada, Si el volte del DAC es mayor, el comparador coloca su salida en cero. Esto hace que el registro SAR también coloque en cero su bit MSB. Si el valor del voltaje en la salida del DAC es menor que el de Ja sefial de entrada, el comparador coloca en alto su salida y el registro SAR mantiene en 1 su bit MSB. Todo lo anterior ha ocurrido en un sélo pulso de reloj. s reloj, el SAR coloca en L ivo y chequea nuevamente el resultado del DAC con la sefial de entrada, De nuevo, si el valor del DAC es mayor que el voltaje de entrada, la salida del comparador se va a el SAR coioca en 0 este bit. Si el valor del DAC es menor que el de la entrada el comparador permanece activado y el SAR mantiene en uno este liltimo di El registro SAR examina, de igual manera, todos los bits, desde el MSB hasta el LSB. Ya que un bit se evalia en cada pulso de reloj, un DAC de aproximaciones sucesivas de 8 bits empleard, en la ‘conversi6n, solamente ocho pulsos de reloj. Cuando se ha procesado el tiltimo bit, el registro SAR envia una sefis} de fin de conversién que permite el almacenamiento de la palabra resultante en. registro de salida. Tipicamente, un convertidor ‘A/D de aproximaciones sucesivas realiza una conversion en un tiempo inferior a los 12 us. Error de cuantizacién Ahora que se tiene una idea general del funcionamiento de los diferentes tipos de convertidores, es muy simple comprender el concepto de error de cuantizacién, Este error se origina en los cambios gq Poedan ccurr, en la sei andloge de entrada, lurante el proceso de conversiGn. Observe que, en todos los convertidores, la seiial de entrada se aplica a un comparador. Ademds, un Gielo de, conversin requiere un iempo fnito del orden de microsegundos a milisegundos, para producir una palabra digital equivalente al voliaje entrada, Sila seftal en la entrada cambia durante el ciclo de conversi6n, la palaba digital que resulta representa- ré.un nivel de voltaje existente al final del ciclo, en lugar del nivel existente al comienzo del ciclo de conversién, Si la sefial que se pretende convertir a digital es DC, no se generar error de cuantizacién. En cambio, si la sefial de entrada tiene una rata de cambio alta, el error puede ser considerable. Esta situacién se ilustra en la figura 678. Una manera muy comin de evitar el error de cuantizaci6n es mediante el uso de un circuito de memorizacién andloga llamado S/H (sample and hold: muestra y retenci6n) ubicado en la entrada del convertidor. En la figura 679 se muestra esta clase de memoria andloga. Esta compuesta por un interruptor electré- CEKIT- Curso prictico de electronica digital 435Error de cuantizacién nico de alta velocidad, un amplificador de alta impedancia de entrada y'un condensador. Circuito de muestreo y retencion Vin a Te La sefal de reloj o légica activa un inte electrénico $1. El nivel de voltaje de la seiial de entrada carga el condensador C1. De esta manera se ‘memoriza 0 almacena la sefial andloga, Dado que la impedancia de entrada del amplificador es muy alta, el condensador no encuentra una trayectoria posible para que pierda su carga eléc- ica, En la salida del amplificador de ganancia unitaria © buffer se mantiene constante el voltaje existente en la entrada en el instante del pulso de reloj. Esta salida puede, ahora, alimentar la entrada del ADC. Puesto que la sefial es constante durante el ciclo de conversién, no hay posibilidades de un error de cuantizacién, 436 Diagrama légico de un convertidor AID Antes de comenzar el estudio de algunos circuitos integrados comerciales, es conveniente resumir los conceptos que se han explicado a través de esta leccién, desarrollando un diagrama de tipo I6gico que represente las caracteristicas fundamentales de los convertidores A/D. Ena figura 680 se muestra el diagrama l6gico de un ADC genérico. Las sefiales que lo integran son: Convertidor A/D genérico * Entrada andloga, Linea de entrada de la sefial and- Joga que se quiere digitalizar. * Bus de salida de datos (DO a D7). Estas Ifneas de salida entregan la palabra binaria que corresponde al nivel andlogo de entrada, * START. Entrada para indicar al ADC que debe iniciar un nuevo ciclo de conversién. * EOC (fin de conversién). Cuando el proceso de conversin ha finalizado, el ADC emite esta sefial para indicar al usuario que en el bus de datos del convertidor hay una palabra digital. * OE (habilitador de salidas). El registro de salida de los convertidores es de tipo tri-state. Mediante esta linea se habilita la salida. Se usa esta sefial de control en sistemas de computadores que controlan varios dispositivos ADC . Convertidores AID integrados. Circuitos de aplicacién. Existen varios circuitos integrados desarrollados especificamente para operar como convertidores A/D. La tabla de la figura 681 relaciona Ins caracteristicas mAs destacadas de algunos de ellos. En es-Conversores AID Integrados comunes ‘5a Saconve omen) Canepa wennccone somes (7 nmin uegartanae vem manpage cn Fig. 681 ta seccién describiremos brevemente los circuitos inte ADC0804 e ICL7106, dos convertidores A/D representativos, no relacionados en Ia tabla. El ADC0804 es un convertidor A/D de aproximaciones sucesivas de 8 its, +1LSB, con salidas tri-state y un tiempo de conversién de 100 1s. Esta caracterfstica le permite interconectarse directamente con microprocesadores como el Z80, el 8048 y otros. En Ia figura 682 se muestran la distribucién de pines y un circuito de prueba de este chip. Convertidor A/D ADC0804 Las entradas y salidas del ADC0804 son compatibles con légica TTL y MOS. El dispositivo in- Corpora un generador de pulsos de reloj, el cual requiere dos componentes externos (una resistencia y un condensador) para operar. El ADC0804 opera a partir de una fuente estindar DC de +5V y puede digitalizar voltajes andlogos entre 0 y 5 V. La funcién del circuito de prueba de la figura 682b es codificar o convertir a digital la diferencia de voltaje entre las entradas Vics) (pin 6) ¥ Ving.) (pin 7). El voltaje de referencia, en este caso, ¢s igual a 5.12 V. Puesto que la resolucién del ADC {804 es de 8 bits (039%), por cada O02V de incremento de voltaje en las entradas andlogas, la cuenta binaria se incrementa en 1. Pas fuse ln: prueba uti une onside de all mentacién de 5.12V. El voltaje de referencia del pin 9 (VREF/2) debe ajustarse hasta que el cédigo digital de salida cambie de 11111110 a 11111111 ‘cuando se aplican 5.09V al pin 6 (Vin (+)). El arranque del dispositivo se habilita cerrando momenténeamenteelinterruptor "START". Durante 1a operacign normal_ del convertidor, este interop, tor debe permanecer abierto. La entrada WR (pin 3) acti como entrada de rloj, siendo pulsada por la salida INTR (pin 5) al final de cada conversién AID. Cada ciclo de conversién.se inicia cuando la entrada WR pasa de 0a 1. Al terminar la conversién, 1a informacién binaria en las salidas se actualiza y la salida INTR emite un pulso negativo, Este pulso negativo se alimenta a la entrada WR e inicia otro ciclo de conversién. El circuito de la figura 682b puede realizar de 5000 a 10000 conversiones por segundo, Esta alta rata de conversi6n es posible debido a la técnica de aproximaciones sucesivas utilizada en el proceso. La resistencia R1 y el condensador Ci conectados a las entradas CLK'R (pin 19) y CLK IN (pin 4) del ADC0804 habilitan 1a operaci6n del reloj interno, El estado de las salidas de datos DB7 a DBO (Pines 11a 18), activas altas, puede visualizarse mediante LED. Por ejemplo, si el voltaje andlogo de entrada es 1 V, la palabra binaria de salida seré igual a 00110010. Recuerde que cada 0.020V (20 mY) corresponden a una cuenta binaria simple, Otro conversor A/D integrado, relativamente més complejo que el anterior, es el ICL 7106 de Inter~ sil, muy utilizado en la'construcci6n de multime- tos, termémetros, medidores de humedad y otros instrumentos digitales. En la figura 683a se muestra la configuracién de pines de este chip y en la figura {683b el circuito basico de aplicacién del mismo, E1 ICL7106 contiene un conversor A/D y toda la circuiterfa de soporte necesaria para visualizar digi talmente la informacién andloga en una pantalla de cristal liquido (LCD) de 31/p digitos, incluyendo un reloj, una referencia de voltaje y decodificadores/ drivers de siete segmentos. Viene tanto en pre- sentacién DIP como de montaje superficial. El ICL7106 es muy similar en su operacién al ICL7107 utilizado en los proyectos centrales N® 15 y N? 16 de este curso. La diferencia radica en CEKIT. Curso prictco de elearénca digital 437‘Conversor A/D ICL7106 we el ICL7107 ha sido disefiado para manejar isplays tipo LED. Ademés, debido a los diferentes requisitos de corriente en cada caso, estos dos chips operan a tensiones diferentes (9V y +5V, respectivamente) y no son intercambiables. El convertidor A/D ICL7106 necesita ini mente 10 componentes pasivos externos y un dis- Play de cristal Iiquido para convertirse en un po- deroso medidor digital de panel (DPM) como el mostrado en la figura 683b. Este circuito basico, en particular, mide voltajes entre 0 y 200 mV pero usted puede adecuarlo para medir pricticamente cualquier variable fisica: temperatura, humedad, presign, velocidad, luminosidad, radiaciones, etc. En la figura 684 se ilustra una forma sencilla de extender el rango de medida del circuito de la figura 683b. La técnica consiste en utilizar un divisor de tensidn. En este caso, el circuito puede medir voltajes entre 0 y 20 V. El potencimetro de 1K conectado entre los pines 36 (REF HI) y 35V (REF LO) permite ajustar ef voltaje de referencia al valor preciso requerido, incluso si R1 y R2 no son muy exactas. El ICL7106 se manufactura utilizando tecnologfa CMOS, Tipicamente, este dispositivo consume menos de 10 mW de potencia y opera con una bate- ria de 9 V. Es muy preciso y se caracteriza por su alta impedancia de entrada, Para mds detalles sobre Ia operacién de este chip y su homologo, el ICL. 7107, sugerimos al lector consultar 1a hoja de datos del fabricante (Intersil) y los proyectos centrales NP 15 y N® 16 del curso. En Ia figura 685 se muestra el circuito préctico de un medidor digital de humedad para plantas desarrollado alrededor del ICL7106, utilizando la estructura de la figura 683b. La punta de prueba (sensor de humedad) la forman dos contactos metélicos muy préximos. En la figura 686 se indica la forma de construir una punta de prueba adecuada para esta aplicaci6n utilizando un repuesto de boligrafo. Medidor digital de humedad TT Para evaluar el grado de humedad del suelo que rodea la planta, simplemente encienda el medidor (SI=ON), inserte la punta de prueba y lea la pan- falla de cristal liquido (LCD), El nivel de humedad normal de una planta de jardin, por ejemplo, es del 70%. Si la lectura en la pantalla LCD es igual 0 superior a 070, la planta no necesita agua. Construccién del sensor de humedadDependiendo del grado de humedad del suelo, 1a resistencia entre los electrodos del sensor de humedad varia y afecta la corriente de base de Ql. Co- ‘mo resultado, varia también la corriente de colector. Esta comriente variable produce a tavés de R7 una gafga de vole que se apical entradas Hl (pin 31) y LO (pin 30) del ICL7106 (IC1) y se visualiza en el display de cristal liquido (LCD). Para calibrar el medidor, sinie R3 en su posicién ‘media, Introduzca la punta de prueba en un vaso con agua y ajuste Re hasta obtener en la pantalla una lectura de 100. Cuando retire la punta de prueba del agua, la pantalla deberé marcar 000, Si este no es el caso, reajuste nuevamente R3 y 8 hasta obtener una lectura de 100 (humedad maxima) con la punta de prueba sumergida en agua y de 000 (humedad minima) fuera de ella. En la figura 687 se muestra el circuito préctico de un medidor de luz. (fluxémetro) desarrollado alrededor del conversor A/D ADC0804. El voltaje ané- logo de entrada se obtiene de los bornes de R2. La LDR 0 fotocelda R3 acttia como sensor de luz: a mayor luz menor resistencia y viceversa La intensidad relativa de la luz incidente se visualiza en forma decimal en el display en una escala de 0a 9. El reloj formado por e! 555 y componentes asociados determinan la velocidad de conversién, En este caso, el voltaje de entrada es convertido a surepresentacién digital aunaratarelativamentelen- ta de una conversién por segundo para mantener estable la lectura del display. La fotocelda Radio Shack 276-116 especificada tiene una resistencia maxima de ~500 en oscuridad y mfnima de 100 9 en presencia de luz bri- ante. En el primer caso, la lectura en el display es Oy enel segundo es 9. Si utiliza una LDR con otras ‘especificaciones, debe elegir R2 de un valor adecuado con el fin de ‘escalizar adecuadamente la lectura (en oscuridad y 9 con luz maxima). Medidor digital de luz oY D PRACT Construccién del médulo 6: Decodificador En esta actividad finalizaremos el ensamble del médulo 6 de nuestro entrenador digital instalando en la tarjeta de circuito impreso del mismo el dis- lay de siete segmentos de salida y los terminales de acceso. La funci6n del display es visualizar en forma decimal cédigos BCD. En la parte B explicar- ‘ems la forma de probar el circuito. Componentes y materiales necesarios 1 display de siete segmentos de cétodo comin HBSP-503 6 equivalente, DISPI 1 tarjeta de circuito impreso CEKIT EDM-6. 7 terminales de conexién Herramientas: Cautin, soldadura, contafrios, pinzas Procedimiento Paso 1. Tome el display de siete segmentos HDSP-§503 6 su equivalente e instdlelo y suelde- Jo cuidadosamente en la tarjeta de circuito impreso EDM-6 del médulo, en los agujeros correspondientes y con la orientacién correcta, como se indica en Ja figura A39. Observe que el punto decimal de la cépsula queda, aproximadamente, frente a la resistencia de limitacién Re. Paso 2. Introduzca los 7 terminales de inserci6n del médulo (obtenidos de alambres sobrantes de resistencias o LED) en los agujeros de acceso correspondientes (marcados GND, LE, A, B,C, Dy +V) y suéldelos por el lado del Cobre, de la misma forma como lo hizo en los médulos anteriores. Después de solder, cérelos todos una misma longitud (+8 mm). CEXIT- Curso préctico de electnica digital 439Leccién 38 Circuitos integrados digitales especiales + Introduccién + Interruptores bilaterales . Los C1 4066B y 4051B + Reconocedores de voz. Ei CI VCP200 + Sintetizadores de sonidos, El Cl SN76488 + Sintetizadores de melodias. La serie LS3404 + Potenciémetros digitales, El Cl DS1267 Introduccion En esta leceién describiremos a grandes rasgos algunos circuitos inte; modernos desarrolia- dos por los fabricantes de semiconductores para ‘cumplir funciones especiales, por ejemplo reemplazar interuptores y potenciémetros convencionales, generar sonidos y melodfas, reconocer voces, etc. La mayoria de esios chips son hibridos, es decir u lizan técnicas tanto andlogas como digitales, Dentro de la amplia variedad de sistemas disp: nibles hemos seleccionado los interruptores bilater les CMOS, los reconocedores de voz, los sintetizadores de sonidos, los sintetizadores de melodias y los potenciémetros digitales por su interés experimental, analizando en cada caso ejemplos representativos y circuitos tipicos de aplicacién. Interruptores bilaterales CMOS. Los cireuitos integrados 4066B y 4051B Los interruptores electromecénicos convencionales presentan limitaciones obvias cuando operana altas velocidades de conmutaci6n. Por ejemplo, los ‘contactos metélicos de un interruptor rebotan durante varios milisegundos antes de realizar una conexin eléctrica sdlida, introduciendo glitches, pulsos de ruido y otros fenémenos indeseables. Los interruptores bilaterales, de otro lado, pueden ser conectados y desconectados varios millones de veces por segundo, permiten el flujo de sefiales digitales y andlogas en ambas direcciones, son con- trolables digitalmente y no introducen glitches de ‘conmutacién porque estén exentos del fenémeno de rebote tipico de los interruptores electromecénicos. Cuando un interruptor bilateral se cierra, se comporta précticamente como un cortocircuito, presentando una resistencia muy baja (Roy) entre sus terminales (de 900 a 3002). Ast mismo, cuando se abre, acta como un circuito abierto y la resistencia centre sus terminales es muy alta (practicamente infinita). La apertura o cierre la determina el estado (1 6.0) de una sefial de control digital, 440 En la figura 688 se muestran la estructura, el circuito equivalente y el simbolo de un interruptor bilateral basico, Los transistores Qi y Q2 conducen cuando la sefial de control es alta (VDD) y se blo- quean cuando esta sefial es baja (Vss 0 GND). En el primer caso, el interruptor esta cerrado y en el segundo est abierto. Los terminales I/O y Ofl pueden ser utilizados como entradas 0 como salidas. Interruptores bilaterales CMOS 1) Eewuctureintera —&) Cieeuto equate —de—$a—o mm on = cane 9 singe ‘our rr} Un interruptor bilateral CMOS muy comin es el Circuito integrado 4066B (figura 689). El dispositivo incorpora cuatro (4) interruptores bilaterales independientes en una misma cépsula de 14 pines y es funcionalmente idéntico al 4016B pero tiene una resistencia de cierre (Ron) mas baja (90 para el 4066B y 3002 para el 4016B), Un ejemplo de aplicacién del 4066B es la cerradura electrénica codificada descrita en el proyecto central N® 17 de este curso. En la figura 690 se muestra el circuito de un inte- muptor de toque con retencién desarrollado alrededor de una de las secciones del 4066B, Cuando se toca S1, el pin 13 (control) recibe momenténeamen- te un nivel alto (VDD) y el interruptor bilateral se cierra entre los pines 1 (YO) y 2 (O/1). Como resultado, circula una corriente a través de R3 y el LED se ilumina, Al suspender el toque, el terminal de control sigue recibiendo un nivel alto a través de R2 y, tanto, el inerruptor continua cerrado o enganchado. La tinica forma de abrir el interruptor es tocando $2. En este caso, el voltaje sobre R3 cae a cero y la en-(V-15V) 48 cont a trada de control recibe un bajo. La resistencia R1 protege la fuente de alimentacidn en caso de que $1 y S2 se toquen al mismo tiempo. Interruptor de toque con 4066B +6as12V A,B,C: Puntos de toque Oxo interruptor bilateral CMOS muy comin es el circuito integrado 40S1B, un interruptor SP8T (un polo, 8 posiciones) controlado digitalmente (figura 691). La aplicacion mds extendida de este dispositivo escomomultiplexor/demultiplexorde 8 canales ‘Muttiplexoridemuttiplexor andlogo 40518 Salida entrada comin Canales — _ (on, entrada Vo sada a (voy Vss (GND) Vee de sefiales andlogas y digitales. La seleccién del canal deseado se realiza mediante un c6digo de tres bits aplicado a las lineas de seleccién CBA (pines 9 al 11). Por ejemplo, 110 conecta el pin 3 al pin 2. En aplicaciones digitales, VEE (pin 7) debe conee- tarse a tierra (OV) y en aplicaciones andlogas debe conectarse a un poiencial negativo, Por ejemplo, si VDD=5V, Vss=0V y VEE=-5V, se pueden controlar seffales andlogas desde -5V hasta +5V con niveles digitales de OV (0's) y SV (1's). Cuando se aplica un bajo a la entrada de inhibi- cién (INH, pin 6) todos los canales permanecen abiertos. Un ejemplo de aplicacién del 4051B es el metrénomo de péndylo descrito en el proyecto central N°6 de este curso. Los interruptores bilaterales se utilizan extensamente paracontrolardigitalmentecomponenteselec- trdnicos como resistencias, condensadores, etc. y variar de este modo la ganancia de un amplificador, la frecuencia de un oscilador y otras variables, Un ejemplo de aplicaci6n de lo anterior son 10s conversores D/A estudiados en la leccién 36, Otros multiplexores andlogos populares son el 4052B (2 de 4 canales) y€1 40838 (ode 2 cansles). Reconocedores de voz. El CI VCP200 Uno de los logros mas importantes de la micro- clecirénica moderna es el desarrollo de chips que comprenden el lenguaje humano y obedecen a comandos hablados (palabras, frases, etc.) Este tipo de dispositivos se denominan genérica- mente reconocedores de voz y se utilizan en una gran variedad de aplicaciones, reservadas hasta ha- ‘ce algtin tiempo al campo de la ficcién: computado- CEKIT- Curso practico de electrénica digital 441res , juguetes y méquinas inteligentes operadas por voz, juegos electrénicos, sistemas que realizan auto- méticamente transacciones comerciales ordenadas por teléfono, etc. Un reconocedor de voz representativo es el circui- to integrado VCP200, un chip de 20 pines desarrollado por Voice Control Products capaz de identificar doce (12) palabras y frases cortas en in- Es: Yes, No, Off Lights, Left Turn. Reset Stop, Slow Reverse, Turn Right y Go. En la figura se muestra la distribucién de pines y un circuito ‘basico de aplicacién de este interesante dispositivo. El VCP200 es un reconocedor de palabras discreto ¢ independiente del hablante. Por discreto se entiende que el dispositivo puede decodificar tni- camente palabras separadas y no frases completas. Independiente de! hablante significa que teconoce comandos hablados sin importar quien los pronun- cie, siempre y cuando sean pronunciados de una manera que sea compatible con la programacién inter- ‘na del chip. Los reconocedores de voz independientes del hablante como el VCP200 operan bajo el principio de que todas las personas tienen ciertas.similari- dades en su pronunciacién, Cuando el chip reconoce un comando hablado determinado, suministra un nivel bajo en la salida respectiva y lo retiene, Es- ta seftal puede utilizarse para cualquier propésito, por ejemplo activar un motor, un solenoide, etc. Internamente, el VCP200 utiliza una memoria ROM programada por méscara durante el proceso de manufactura del chip con la informacién de datos y de contol adecuada. Trabajaa partir de una fuente de +5V conectada a los pines 3 (+V), 6 (GND) y 1 (GND), y requiere de muy pocos componentes externos para operar. Los pines 2, 16, 17 y 18 no se utilizan_y se conectan usualmente a tierra oa +V. En condiciones normales, la entrada de reset (pin 20) es de nivel alto. El pin 19 permite seleccionar entre dos modos de operacion: On! Off y Command. Cuando esta entrada es alta, opera en el modo OnlOff y reconoce tinicamente las palabras OwOlf Reconocedor de voz Si chee sheen i vo spely YesiNo. Cuando el pin 19 es bajo, reconoce las 8 palabras y frases restantes. Cada palabra esta asociada a una linea de salida activa en bajo. El pin 10 (NOT SURE) se activa para indicar fallas de reconocimiento en el modo On/Off. En general, en el modo Command, si el VCP200 no logra id tificar una de las palabras de su repertorio, todas las, ocho salidas ecen altas (inactivas). El pin 7 es la entrada de audio del sistema, Elcircuito experimental de la figura 692-b consta, basicamente, de una fuente de alimentacién (+5V), un amplificador de entrada (ICI-a e IC1-b), un comparador andlogo (Icl-c) y un reconocedor de voz VCP200 (IC2). El estado de las salidas se visualiza en 8 monitores légicos (LED1 a LED8) impulsados por los dos chips 4011B (IC4 e IC5).. La sefial vocal proveniente del micréfono se acopla al amplificador de entrada a través de Cl. ‘Cuando 1a amplitud sefial de salida del amplificador excede de 2.5 Vp, el comparador la recorta y Ia li mita a una amplitud de 4 Vpp, aplicandola a la e trada de audio (pin 7) del VCP200. El ampli cador tiene una ganancia de voltaje entre 500 y 800 y su respuesta es plana entre =500 Hz y =9 KHz. El cristal de 10 MHz y los condensadores C9 y C10 proporcionan la sefial maestra de reloj que necesita ef VCP200 para sincronizar sus operaciones intemnas. R11 y C8 mantienen baja la entrada de reset durante unos pocos milisegundos después de aplicar potencia al circuito, Las 8 salidas (pines 8 al 15) poseen la suficiente capacidad de comiente para manejardispositivos l6gicos, optoacopladores, transistores, etc. Las resistencias R12 a R19 protegen el VCP200 de sobrecargas, Sintetizadores de sonidos. El CI SN76488 El SN76488 de Texas Instruments es un chip que combina en una misma cdpsula de 28 pines un oscilador de superbaja frecuencia (SLFO),unoscila- dor controlado por voltaje (VCO), un generador de ruido blanco, un monoestable, un mezclador digital, un modulador, un amplificador de audio y toda acircuiterfa légica de control necesaria para producir una gama ilimitada de sonidos y efectos sonoros En la figura 693 se muestra la distribucién de pines de este chip. El SN76488 es funcionalmente idéntico al SN76477, ampliamente analizado en el proyecto central N? 19 (Generador de Efectos Sono- 0s), pero tiene una asignacién de pines diferente y su amplificador interno puede excitar directamente un parlante de 80. El SN76488_y el SN76477 son muy utilizados en juegos de video para sinte- lizar los sonidos de autos de carreras, revélveres espaciales (fasores), explosiones, disparos, etc. ‘Sintetizador de sonidos SN76488 Como ejemplo de aplicacién del SN76488, en la figura 694 se muestra un circuito que simula los, silbidos y sonidos producidos por una bomba o un proyectil al explotar. La explosién se inicia pulsando momenténeamente $1. Durante los primeros segundos, se escucha un tono de frecuencia decrecien- te, el cual es reemplazado sibitamente por la explo- siGn propiamente dicha. ‘Sintetizador de explosion de bomba El rango de frecuencias del tono decadente previo (que se se escucha como un silbido) lo determinan R3 y C3. La duracién de este tono se con- ola mediante RS. El sonido de la explosién lo establecen Ri y Ci y su duracién se controla mediante R2. Experimentando con los valores de los distintos componentes (resistencias y condensa- ores) se pueden crear otros efectos interesantes. Sintetizadores de melodias. La serie LS3404 La serie de sintetizadores de melodias LS3404 std constituida actualmente por 31 chips de 8 pines fabricados con tecnologia MOS cada uno especial CEKIT. Curso prictco de electronica digital 448zado en una cancién particular en inglés, Todos estos dispositivos tienen la misma distribucién de pines y requieren de muy pocos componentes externos para operar. Algunas de las melodfas disponibles son: 18340402: Christmas Medley” . (Popurrf de canciones de navidad) 1.83404-09: Wedding March" (La marcha nupcial) 1L83404-10: | Happy Birthday” (Cancién de cumpleatios) L$3404-18: Jingle Bells” ( \s de navidad) 1LS3404-35: | Brahms/Mozart Lullabye Medley” (Popurri de canciones de cuna) Los componentes externos permiten variar fécil- mente la duracién, el tempo (movimientos) y el pitch o gama de frecuencias de la melodfa en curso. ‘La salida de cualquier chip LS3404 puede manejar directamente un parlante piezoeléctrico o un parlant convencional a través de un amplificador de audio sencillo, por ejemplo un transistor. En Ja figura 695 se muestra un sencillo circuito de aplicaci6n del LS3404 adecuado para ser utilizado en anunciadores musicales, cajas de musica, despertadores y otros sistemas. Al pulsar momen- téneamente Si, el pin 8 (POR: power-on reset) recibe un nivel alto y se inicia automsticamente la emisiOn de la melodia programada en el chip. Al pulsar $2, se interrumpe momenténeamente ¢1 suministro de potencia y la melodia se repite desde el comienzo. La duracién y volumen de la can- cién dependen de R1 y C1, la duracién de cada nota (tempo) de R2 y C2 y la riqueza de tonos (pitch) de Sintetizador de melodias con LS3404 R3 y C3, El valor de RS determina el volumen de la cancién: a mayor valor menor volumen y viceversa. Puesto que S1, R4 y C5 se usan slo para reini- iar la melodfa, estos componentes se pueden elirni nar, si se desea, sin afectar la operacidn del circui- to, ‘Sin embargo, en aplicaciones especificas, por ejemplo, un timbre musical, deben incluirse. Potencidmetros digitales. El CI DS1267 El DS1267, introducido recientemente al mer- ado por Dallas Semiconductor, es un chip que contiene, en una misma cépsula de 14 pines, dos tenciémetros o divisores de tensisn digitales de 256 sos de 10K, 50K 6 100K de resistencia total. En la figura 696 se muestra la distribucién funcional de pines de este Cl, facilmente controlable por micro- ‘procesador o por circuitos I6gicus convencionales. Potenciémetro digital doble DS1267 Envaca dere Era de woe Para calibrar los potenciémetros del DS1267, debe year en serie una palabra de 17 bits usando las lineas DQ (entrada de datos, pin 8) y CLK (en elo}, pin 6) mientras se mantiene alta la linea RST (reset, pin 5). Los primeros 8 bits programan el primer potenciémetro y los 8 siguientes el segundo. El iltimo bit (opcional) se utiliza para conectar en cascada los dos potenciémetros y converti el chip en un potenciémetro de 512 pasos. El DS1267 puede trabajar a partir de una fuente sencilla de +5V 0 una fuente dual de +5V. En el primer caso, el pin 1 (Vag) debe conectarse a tierra y en el segundo al terminal negativo (-5V) de la fuente. De este modo, se pueden manejar facilmente sefiales andlogas que adoptan valores por encima por debajo de OV. Laméxima frecuencia de reloj admisible es de 10 MHz. Los pines 9 (CQ) y 13 (SQ) son lineas de control serie que permiten manejar el DS1267 por computador.Lecci6n 39 Instrumentaci6n digital + Introduccién + Puntas ldgicas + Multimetros digitales + Osciloscopios andlogos y digitales Introduccion EL uso de instrumentos de prueba es un requi- sito basico dentro del proceso de disefio, cons- truccién, mantenimiento o reparacién de un sistema electrGnico cualquiera. Los instrumentos son los “sentidos” electrdnicos a través de los cuales nos comunicamos con los componentes y circuitos y conocems lo que realmente estd pasaitdo con ellos. Sin instrumentos, la electrénica seria una ciencia puramente empirica, sin mayor proyeccién, Existen varios métodos de probar circuitos digitales. El mas comin es utilizar un multfmetro, andlogo 0 digital. Con este instrumento usted puede detectar corto-circuitos y circuitos abiertos asfcomo medir niveles de voltaje y de corriente, Sin embargo, existen varias cosas que un multimetro no puede revelar, por ejemplo la frecuencia de una se- Nal o la ocurrencia de glitches. En estos casos, puede emplearse un osciloscopio para ver estas sefales. En la mayorfa de los casos, los circuitos digitales trabajan con datos que fluyen a altas velocidad Ys por tanto, cl equipo de prueba convencional antes mencionado a veces no es suficiente para obtener una idea clara de lo que realmente esti suce- diendo. Es entonces cuando debe recurrirse al empleo de equipo de prueba diseftado especificamente para probar y diagnosticar sistemas digitales, Entre estos instrunientos se destacan los siguientes: + Puntas logicas. + Pulsadores I6gico + Monitores I6gicos, + Analizadores légicos, + Osciloscopios de almacenamiento, + Probadores de circuitos integrados, En esta leccién describiremos brevemente las pati 18gicas, los multimetros digitales y los ose- loscopios por ser los instrumentos mds comiin- mente utilizados en el trabajo profesional con sis temas digitales. Haremos especial énfasis en las es- Pecificaciones y criterios que deben tenerse en cuenta a la hora de elegir uno de estos aparatos en particular para su banco de trabajo. Los pulsadores légicos se utilizan para inyectar pulsos 0 trenes de pulsos, los monitores légicos para visualizar, simulténeamente, el estado ldgico de varios puntos, los analizadores l6gicos para visua- Maar grificamenteen unapantallavarasseialesdgi- tales al mismo tiempo y los probadores de circuitos integrados para diagnosticar si un chip (TTL, CMOS, etc.) esté bueno o defectuoso. Usted tambign puede construir su propio equipo de prueba y de medida si dispone de la informacién adecuada. En los proyectos centrales N° 11, N? 12, N? 14, N2 15, NE-16 y N2 22 de este curso, por ejemplo, se describen, en su orden, la construccién fe una punta logica, un pulsador légico, un capacf- ‘metro digital, un voltimetro digital, un termémetro digital y un probador de circuitos integrados. Puntas logicas La punta I6gica (figura 697) es un instrumento que se utiliza para determinar el nivel Igico de vol- tuje (alto, bajo o pulsos) presente en un punto cualquiera de un circuito digital. Esta informacién se visualiza, generalmente, en tres LED independientes. La punta Idgica es un elemento indispensable en todo banco de abajo de electronica digital. Puntas ldgicas profesionales Para utilizar una punta l6gica, usted sélo tiene que seleccionar la familia l6gica del circuito integrado en revisién (TTL, CMOS, etc.), conectar los terminales positivo y negativo de alimentacién del instrumento a las lineas homélogas de alimentacién del circuito bajo prueba y tocar con la sonda (tip) el pun- to del circuito cuyo estado desea monitorear. Los LED incorporados en la punta le indicardn de inmediato si ese punto esta en bajo o en alto o CCEKTT- Curso prtco de electrinica digital 445estd cambiando de estado. La mayoria de puntas 16- gicas poseen también una funcién de memoria que permite detectar la presencia de pulsos cuya dura- idn es tan corta que no aleanzan a iluminar los indicadores o éstos se iluminan tan brevemente que su luz no puede ser captada por el ojo humano. Las especificaciones mas importantes de una punta ldgica son su impedancia de entrada, su m4- xima frecuencia de operacién y el ancho minimo de pulsos que pueden memorizar. La popular punta 16- gica LP-3 de Global Specialties, por ejemplo, tiene luna impedancia de entrada superior a2 MQ, una frecuencia méxima de operacién de 50 MHz y puede ccapturar pulsos hasta de 10 nanosegundos. Multimetros digitales La funcién primaria de un multimetro digital o DMM (digital multimeter, figura 698) es medir voltaje, corriente y resistencia y visualizar el resultado deesa medida directamenteen una pantalla, generalmente de cristal liquido (LCD). Los multimetros digitales més avanzados de hoy pueden medir tam- bignpotencia, frecuencia, inductancia, capacitancia, temperatura, ‘etc. y probar transistors, diodos, triacs, SCR's y otros componentes. Multimetros digitales La especificacién més importante de un multimetro digital es su resolucidn, La resolucién se refiere al més pequefio incremento de voltaje 0 corriente que puede medir. La mayorfa de DMM's son de 31/2 digitos, es decir tienen tes digitos activos que pueden indicar desde 0 hasta 9 y un digito (el ms significa) que slo puede indica (enblan- co) 61, Por ejemplo, para una lectura de 0.999 V, un incremento de 0.001 V resultaria en una lectura de 1,000 V (tres y medio digitos). El "1", en este ca- 80, es el medio digito: no puede pasar a "2". Ast mismo, para una lectura de 1.999 V, un incremento 446 de 0.01V producirfa una lectura de 2.00 V (tres digitos). Note que no aparece el medio digito, Mas importante atin: 1a resolucién disminuye. Con 31/2 digitos utilizados para la pantalla, se puede observar una variacién de voltaje hasta de 0.001 V mientras que con sélo 3 digitos la minima reso- luci6n es apenas de 0.01 V (10 mV). Debido a su construceién interna, los multimetros digitales de propésito general comunes tienen, tipicamente, una resolucién de 100 mV (0.1 V). La resolucién de un DMM la determina también la rata de muestreo, es decir el intervalo de tiempo entre una actualizacién de Ja lectura y la siguiente, Entre menor sea la rata de muestreo, mayor es la resolu- cién del instrumento y viceversa, Los DMMs de bajo costo tienen ratas de muestreo entre 2.5 y 5 segundos mientras que los mas costosos tienen ratas de muestreo del orden de los milisegundos. Existen también multimetros digitales desde 41/2 hasta 81/2 digitos. Sin embargo, el hecho de un DMM utilice tecnologia digital para visualizar Ia lectura no significa que sea mas exacto que un VOM (multimetro andlogo). En efecto, en un DMM, es la circuiteria interna, més que la pantalla, la que determina la exactitud total. En los multimetros digitales de bolsillo de bajo costo, la exactitud es del orden del 3% al 5% con Tespecto a la escal total mientras que en jas unidades destinadas a laboratorios de investigacién y Gesarrollo es del orden del 0.002%. Un rea critica en los DMM son las mediciones de corriente alterna (AC). En estos casos, la exactitud depende fuertemente de la frecuencia de ope- racién. La mayorfa de DMM convencionales y de laboratorio tienen su méxima exactitud en el rango de 40 Hz a 20 KHz, el cual es mas que adecuado para la mayorfa de mediciones AC, Osciloscopio moderno‘eatddicos: Osciloscopios andlogos y digitales En términos generales, un osciloscopio (figura 699) es un instrumento electronico que le permite a usted verlas variaciones de voltaje en cualquier pun- to de un circuito. El osciloscopio visualiza gréfica- ‘mente sobre su pantalla la forma de onda del voltaje en funcién del tiempo, permitiendo la medida pre- cisa de voltajes AC y DC y de intervalos de tiempo, incluyendo frecuencias, tiempos de subida, etc. En la figura 700 se muestra el diagrama simplificado de bloques de un osciloscopio andlogo moderno de dos canales o de doble trazo. Las dos sefiales de entrada pasan a través de un atenuador y un preamplificador vertical en cada canal y son entonces multiplexadas hacia el amplificador vertical de salida a través de una linea de retardo, Una vez amplificadas, estas sefiales desvian o deflectan verticalmente el haz de electrones del TRC (tubo de rayos catédicos) en proporcién a sus niveles de voltaje. Al mismo tiempo, el haz es despla- zado horizontaimente por una sefial diente de sierra, roducida en el generador de, barrdo horizontal ‘omo consecuencia de la accién simultdnea de estos dos movimientos, sobre la pantalla se visualiza la forma de onda de las sefiales de entrada. Osciloscopio andlogo. Diagrama de bloques Ss} | nuador ap aay “Ampitficador horizontal de sali La funcién del comparador de disparo es arrancar el generador de barrido horizontal cada vez que el haz llega al lado derecho de la pantalla y retrocede. El amplificador vertical debe tener un ancho de banda suficiente para permitir que la sefial aplicada pase sin distorsién y la forma de onda en la pantalla sea una representacién fiel de la forma co- ‘mo varia el voltaje con el tiempo. El ancho de banda es, de hecho, la especifica- cién més importante de los osciloscopios andlogos. Los osciloscopios de bajo costo tienen, tipicamente, anchos de banda entre 5 MHz y 8 MHz mientras que los de mayor costo tienen anchos de banda de 15 MHz a 25 MHz o més, En a figura 701 se muestra el diagrama simplificado de bloques de un osciloscopio digital o DSO Digital Storage Oscilloscope). Observe que la sec- ci6n frontal es similar a la de un osciloscopio andlogo. Sin embargo, después del preamplificador vertical, las sefiales son digitalizadas mediante un convertidor A/D y almacenadas en una memoria hasta que el microprocesador pueda procesarlas y visua- Iizar entonces sus formas de onda sobre la pantalla. El oscilador de base de tiempo realiza la misma funcién del bloque de barrido horizontal de la figura Osciloscopio digital. Diagrama de bloques Setat_J onvacor } I Circuiterla de retardo ycomando (Comparador de disparo =e] (trigger) externo TRO: Tubo da rayos Osciiador catédicos base de tiempo Fig. 701 CEKIT-Curso préctico de electronica dighal 447700. El procesamiento de las sefiales no se realiza en forma continua sino por muestreo. La rata de muestreo es, junto con el ancho de banda, una de las especificaciones mds importantes de los DSO. Entre més alta sea la frecuencia de muestreo, mejor apareceré la sefial reconstruida en la pantalla Un DSO puede almacenar formas de onda indefinidamente, medir y visualizar digitalmente carac- tersticaspropias de la forma de onda (frecuencia, tiempo de subida, valor pico a pico, etc), mostrar las reas de jitter 0 de inestabilidad de una sefial, su- ‘ministrar una copia en papel de la imagen en la pantalla y proporcionar otras facilidades que no son posibles con osciloscopios andlogos. Un ejemplo de osciloscopio de almacenamiento moderno es el 54501A de Hewlett Packard, con cuatro canales, un ancho de banda de 100 MHz y una rata de digitalizacién de 10 millones de muestras por segundo. Otro DSO avanzado es el 2432A de Tektronix, con dos canales, un ancho de banda de 300 MHz y una rata de digitalizacién de 250 mi- Tones de muestras por segundo. ACTIVIDAD Construccién del médulo 6: Decodificador de BCD a siete segmentos. Parte 4B En la parte A de esta actividad (ver pagina 439) finalizamos el ensamble del sexto y iltimo médulo de nuestro entrenador digital instalando el display y Jos terminales de insercién en protoboard del mismo. Es el momento de probarlo para verificar que funciona como se espera, es decir, convierte c6di- gos BCD aplicados en las entradas DCBA en ntimeros del 0 al 9, memoriza el tiltimo digito visualizado cuando se inhibe e ignora cédigos BCD invalidos. Para 1a prueba del médulo 6 utilizaremos el circuito de la figura A40, una sencilla unidad de conteo decimal de un digito constituida, basicamente, por un reloj (médulo 4), un contador BCD/binario (40298) y un decodificador de BCD a siete segmentos (médulo 6). EI pulsador I6gico (médulo 3) controla el estado dela linea de habilitaci6n LE del decodificador y los. 4 monitores Iégicos (médulo 1) visualizan el estado de cada bit del e&tigo BCD de entrada. Los ¢interruptores I6gicos (médulo 2) gobiernan el estado de las ‘ineas SRR B/D, U/D y LOAD del contador. El circuito opera a partir de una fuente re- gulada de 9 V (kit CEKIT K10 6 similar), En la pagina 452 se describe sistemsticamente el procedimiento de prueba del circuito. La siguiente es la lista de materiales requeridos para el montaje, Materiales e instrumentos necesarios 1 Médulo 1 (4 monitores I6gicos). EDM-1, 1 Médulo 2 (4 interruptores 16gicos). EDM-2. 1 Médulo 3 (pulsador I6gico). EDM-3. 1 Médulo 4 (generador de pulsos). EDM-4. 1 Médulo 6 (decodificador BCD). EDM-6. 1 C14029B (contador BCD/binario). 1C2, 1 Punta logica (kit CEKIT K-17 6 PL-2) 1 Fuente deov (kit CEKIT K-10) 1 Protoboard. Alambres de conexién N° 22 6 N? 24, Herramientas: pinzas, cortafrios, bisturi. Circuito de prueba del médulo 6Leccién 40 Reparacién de circuitos digitales Introduccién + Qué es reparar + Por qué fallan los circuitos digitales + Pruebas bdsicas + Metodologia de una reparacién + Problemas tipicos: glitches, encierros y carreras + Recomendaciones generales + Reglas de seguridad importantes Introduccién La reparacién de sistemas digitales, y en general de cualquier circuito electrénico, es una aplicacién préctica y légica de conceptos técnicos. Es absurdo, y peligroso, pretender reparar un sistema digital si usted desconoce como funciona. Los instrumentos y herramientas que usted posea, por mds sofisti- ‘cados que sean, nunca podrin sustituir sus conocimientos, mientras estos estén bien fundamentados. A través de todas las lecciones de este curso hemos hecho particularmente énfasis en los conceptos y su conexién directa con la préctica para que usted pueda disponer de elementos de juicio razonables a la hora de emprendey el disefio, la construccién, el mantenimiento o la reparaci6n de un circuito digital, Sin embargo, un buen reparador I6gico no se forma tinicamente a través de la lectura ni existen formulas "mégicas” para llegar a serlo. Un reparador, I6gico o de cualquier otro campo de la electrénica, deja de ser un empirico y se convierte en un experto cuando consigue desarrollar, a través del estudio y la experiencia, un modo de proceder légico y eficiemte sugerido por su propio Tazonamiento y adquiere habilidad en el manejo de herramientas, instrumentos e informacién técnica. Esta leccién no pretende convertirlo a usted en un experto en la reparacién de circuitos digitales sino orientarlo en la busqueda de una metodologia personal donde sus conocimientos, sus habilidades ¥ su intuicién juegan un pape muy importante. Qué es reparar Estrictamemte hablando, la reparacién (trouble- shooting) de un cicuito implica que este timo ha trabajado alguna vez, esté fallando y debe volverse nuevamente operative. Cuando creamos y/o ensam- blamos un prototipo y no funciona como deseamos, el proceso de hacerlo operativo, mas que una repara~ cidn implica una depuracion (debugging) del mismo. El proceso de lograr hacer operativo un prototipo es muchas veces mis dificil y sujeto a errores que en un equipo terminado, especialmente si usted hace toda la labor de disefio y de construccién. In- cluso, el hacer operativo un kit que usted solamente ensambla tiene mayores probabilidades de éxito. En_un kit, por ejemplo los producidos por CEKIT, toda la Ingenieria bdsica ye ha sido hetha en faibrica y se han eliminado muchas de las suti- lezas que suceden con frecuencia cuando un circuito se traslada del papel a una tarjeta y se convierte en un producto terminado. Por tratarse de un kit, usted puede asumir desde un comienzo que funcionaré correctamente cuando sea ensamblado de acuerdo a Jas instruceiones. Por qué fallan los circuitos digitales A pesar del alto grado de perfeccionamiento alcanzado en el desarroilo de circuitos integrados y demés componentes electrénicos, los circuitos digitales no son infalibles y estén expuestos a fallas. Las fallas en los circuitos digitales se pueden clasificar en dos categorias generales: las causadas or dafios internos en. los circuitos integrados y las ‘causadas por dafios en los circuitos 0 componentes externos al mismo. Las fallas en un circuito integrado pueden ser debidas, entre otros factores, a la interrupcién de una cadena de conexiones de entrada o de salida, un cortocireuito entre una entrada y una salida o entre los terminales de la fuente de alimentacién, un cor tocircuito entre dos pines o una falla interna en la ci cuiterfa del chip. Las fallas externas mds comunes son, entre otras, un cortocircuito entre un punto de conexién (nodo) y uno de los terminales de la fuente de ali- mentaci6n, un cortocircuito entre dos nodos, un ca- ‘mino de flujo de sefial abierto o un componente and- Jogo (una resistencia, por ejemplo) defectuoso. En general, un circuito digital puede fallar porque los componentes electrnicos que lo constituyen no son completamente inmunes a condiciones anormales de funcionamiento (sobrevoltajes, cortocircuitos, cambios bruscos de temperatura, im- actos mecénicos, etc.), por errores de conexién y/o de montaje, por diseio deficiente y por utilizar ‘componentes poco confiables, entre otros factores. CERIT. Curso prictce de eecrénica digital 449Pruebas bésicas Antes de comenzar a buscar y analizar sistemd- ticamente las causas de una falla, revise primero las cosas féciles de reparar. De este modo, siel dafio es sencillo, se ahorrara tiempo valioso y no tendré que recutrir a procedimientos innecesarics. Busque detenidamente soldaduras defectuosas, componentes mal instalados, cables sueltos, abiertos 0 mal conectados, fracturas en la tarjeta de circuito impreso, puentes de soldadura indeseables centre trazos de cobre adyacentes, pines doblados 0 partidos, etc, Con la fuente de alimentacién desco- nectada, realice pruebas de continuidad para detectar posibles cortocircuitos o circuitos abiertos. Si los chequeos anteriores no son suficientes para determinar la causa de la falla, proceda entonces a medir los voltajes asociados a la fuente de alimen- tacién y los voltajes aplicados a cada circuito integrado. Asegiirese de que la fuente tenga el valor y lapolaridad correctos. Si se trata de una baterfa, cer- cirese de que est€ completamente cargada, Un error muy comtin es medir solamente el voltaje de la fuente y asumir que todos los demés cir- ccuitos lo estén recibiendo. Puede suceder, sin embargo, que uno de los pines de un circuito integrado se haya doblado o partido accidentalmente en el momento de ser insertado en su base 0 de ser soldado ala tarjeta de circuito impreso. Metodologia de una reparacién En general, toda reparacién consta, en su orden, de 4 pasos o etapas bien definidas: diagndstico, localizacién, aislamiento y sustitucién. Durante la etapa de diagndstico identificamos la seccién donde se localiza el problema. Para poder emitir un diagnéstico debe conocerse el equipo bajo prueba y disponer de informacién adecuada (diagramas esquemdticos, manuales de servicio, boletines tégnicos, etc.) La experiencia y los conacimientos adquiridos a través de libros, cursos, conferencias y seminarios son imprescindibles. ‘Como parte del diagnéstico, acostimbrese a utilizar sus sentidos en forma préctica: busque partes, calientes © quemadas, ruidos anormales, olores inu- suales, piezas quebradas, rastros de cortocircuitos, cables y conexiones sueltas o abiertas, etc. Observe y analice los sfntomas presentados, relacionandolos con sus posibles causas. Durante la fase de localizacion ubicamos la etapa que esti fallando mediante el uso de instrumentos de prueba como puntas légicas, generadores de pulsos, multimetros digitales, entrenado- 450 res digitales, probadores de circuitos integrados, ‘osciloscopios, etc. El objetivo en esta fase de la re- paracién no es encontrar el componente defectuoso sino acercarse a él de manera sistemiética, Con estos instrumentos realizamos el monitoreo y seguimiento de las diferentes sefiales de entrada y Salida propias de cada etapa hasta detectar donde ‘ocurre una anormalidad, Identificada esta circunstancia, simulamos externamente las sefiales que debe recibir o generar y observamos e interpretamos los efectos producidos. Los resultados obtenidos en la fase anterior conducirén necesariamente al aislamiento de la fa- lia, a la identificacién del componente 0 componentes defectuosos y a su sustitucién. Algunas veces, la parte a sustituir puede ser costosa o de dificil consecucién. Es entones cuando usted debe decidir si la reparacién es factible 0 no lo es. Problemas tipicos: glitches, encierros y carreras Existen varios fenémenos interesantes, y algunas veces desconcertantes, que se presentan en los circuitos digitales y causan que estos no operen de acuerdo a la I6gica para la cual han sido diseitados. En la mayoria de los casos, su aparicién es el resultado de pricticas de disefio inapropiadas mientras que en otros es absolutamente impredecible. Algunos ejemplos tipicos de estos fenémenos son los glitches, las carreras légicas y los esiados de encierro. Los glitches son pulsos indeseables que afec- tan la operacién normal de un circuito electrénico causando que el mismo funcione erréticamente 0 no lo haga en absoluto. Los glitches son los principales causantes de que un circuito que en el papel es .ctamente l6gico no funcione como se esperaen la practica, Su erradicacién es a veces complicada porque son dificiles de ver en un osciloscopio y, por tanto, pueden estar presentes sin que usted se dé cuenta, Los glitches se_presentan tanto en circuitos anélogos como en circuitos digitales y pueden ser debidos a ruido electromagnético (EMT) y/o a elementos pardsitos, es decir componentes y conexiones "fantasmas” que se ponen de manifiesto una vez que el circuito ha sido ensamblado sobre un protoboard, una tarjeta de circuito impreso, etc. Los glitches introducidos por componentes pardsitos se pueden eliminar antes de trasladar un Circuito de un diagrama esquematico a un prototipo ‘con un poco de cuidado y de sentido comin, por ejemplo instalar un condensador de desacople entre Jos pines de alimentacién de cada circuito integrado,Los glitches debidos al ruido clectromagnético requieren un tratamiento especial, por ejemplo utilizar blindajes o modificar el cableado. Es facil caer en la tampa de disefiar un circuito con un estado de encierro o de lock-up. Supon- ga, por ejemplo, que usted, tiene un circuito secuen- Cial con flip-flops y este obedece a la secuencia de estados predeterminada en el disefio, Sin embargo, un buen dfa, deja de funcionar y Ia tinica forma de conseguir que trabaje nuevamente es apagando la fuente de alimentaci6n y reconecténdola. La causa del problema es que el circuito, por efecto de algin glitch o transiente en la fuente de alimentacién, ha cafdo en un estado de encierro, es decir un estado no incluido en la secuencia original y del cual no puede escapar porque, simplemente, no hay un estado "siguiente" en el cual continuar. Es muy importante que usted tenga en cuenta los estados de encierro cuando disefie un circuito digital y lo provea de la I6gica necesaria para que se recupere autométicamente cuando tal condicién se presente, Como mfnimo, debe dotarlo de una red de POR (power-on reset) que lo inicialice en el momento de conectar la fuente (ver, por ejemplo, el cireuito de POR de la figura 266, pagina 168). Un ejemplo clisico de carrera Wgica (race), un fenémeno previamente analizado en la leccién 20, es el que se presenta en un sincronizador de” pulsos (figura 702-a). Este tipo de circuito utiliza una compuerta habilitada por un flip-flop para trans- ferir a la salida tinicamente pulsos completos de reoj. Un alto en la entrada D habilita el paso de la sefial de entrada y un bajo la inhibe. Suponga, por ejemplo, que se utiliza un flip- ‘flop disparable por flancos de subida y se aplica un bajo a la entrada D mientras la sefial de entrada es baja (figura 702-b). Si usted analiza el circuito no- tani que la compuera AND no se deshabiit hasta que la salida del flip-flop pase de alto a bajo. De- bido al retardo de propagacién del flip-flop, esto sucede un tiempo después de que Ilega el siguiente flanco de subida de la sefial de reloj. Como resultado, en la sefial de salida se infiltra un pulso indeseable de muy corta duracién (~20 ns) que puede afectar seriamente el sistema del cual forma parte el sincronizador. Afortunadamente, es fé- cil superar esta condicién de carrera. La solucién, en este caso, consiste en utilizar un flip-flop disparable por flancos de bajada (figura 702-c). Recomendaciones generales + Reparar un equipo digital sin un diagrama esque- miitico y/o sin informacién técnica pertinente, ade- ms de los riesgos que conlleva, puede legar a ser extremadamente dificil y en algunos casos préc- ticamente imposible. No improvise, a menos que esté ampliamente familiarizado con el sistema que estd investigando, Asegtirese de comprender claramente cémo, supuestamente, debe operar el mismo, + Los circuitos integrados usualmente se calientan cuando estan defectuosos y, en general, cuando se instalan incorrectamente o reciben el voltaje de ali- mentacién con la polaridad invertida. Si, a pesar de que no hay errores de alambrado, cortos circuitos 0 polaridad incorrecta, el chip se sigue calentando, apague la fuente, retirelo y remplécelo. + Trate de no reemplazar componentes hasta que usted no haya identificado la causa de la falla. + Tenga bien establecidas en su mente las sefiales y niveles l6gicos que deben obtenerse en cada punto del circuito y utilice los instrumentos de prueba adecuados para seguirles el rastro. Planeando cuidadosamente su abajo, usted aborrard tiempo y se evitard esfuerzos initiles. + Cuando utilice una punta l6gica, un voltimetro digital o un osciloscopio, siempre toque con la punta de prueba del instrumento los pines de los circuitos imtegrados. Evite, en lo posible, realizar las pruebas sobre los pines de las bases que soportan los chips. Sincronizador de trenes de pulsos a) Circutto CEKTT- Curso préctico de electronica digtal 451+ Use el voltimetro digital 0 el osciloscopio para medir los voltajes criticos manejados en el circuito. + Retire ¢ instale muy cuidadosamente los circuitos integrados MOS, CMOS, NMOS, etc. para prevenir que se dafien por efectos de cargas estéticas (ESD) introducidas accidentalmente. Siga las reco- ‘mendaciones sobre manipulaci6n de estos dispositivos que usted ha aprendido en el curso. + Si no logra identificar la causa de una falla en un tiempo prudencial o encuentra que la reparacién de determinado equipo no es factible, retérnelo a su duefio y expliquele claramente las razones por las cuales no pudo repararlo. Sea sincero y no se obs- tine en reparar lo que a su juicio no tiene arregio. + Cuando en el transcurso de una reparacién relativamente compleja note que sus esfuerzos son inti- tiles o se sienta cansado, haga una pausa saludable y reldjese. Realice otra actividad mientras tanto y Tegrese a su trabajo con la mente mas descansada. Reglas de seguridad importantes Los equipos eléctricos y electrinicos pueden ser peligrosos. Por esta razén, es necesario adoptar Ciertas precauciones para prevenir choques eléctri- cos, fuego, explosiones, dafios mecénicos y lesio- nes resultantes del uso inadecuado de herramientas. Las siguientes son algunas reglas iitiles al respecto: + No trabaje cuando esté cansado 0 esté tomando medicinas que lo induzcan al suefio. Tampoco lo haga con bajos niveles de iluminacién ni en reas hi- ‘medas 0 con zapatos o prendas mojadas. + Use herramientas, equipos y elementos de protec- cién aprobados por entidades competentes. + Evite el uso de aretes, brazaletes, anillos y elementos metélicos similares cuando trabaje alrededor de circuitos eléctricos expuestos (sin cubiertas). + Nunca asuma que un circuito esté desconectado. Verifiquelo siempre con un instrumento. + Conserve las herramientas ¢ instrumentos de prueba limpios y en buenas condiciones de trabajo. + Unos pocos materiales utilizados en equipo elec- trénico, por ejemplo condensadores de tantalio, son t6xicos. No aplaste ni raspe estos dispositivos. + No trabaje sobre un equipo antes de conocer como trabaja y la forma adecuada de trabajar con él. Ase- guirese de informarse de cualquier riesgo potencial. + Respete las etiquetas y mecanismos de seguridad. Su salud y su vida pueden depender de ellos. 452 eT Procedimiento 1, Anme sobre el protoboard el circuito de la figura ‘Ad0, Inserte el condensador Cx (10 {1F) en la de EDM-4 y sittie R2 en su posicién media, Antes de conectar la fuente de alimentacién, revise bien todas sus conexiones y cercidrese que todos los componentes estén correctamente instalados ynoes- 1 invertida la polaridad de la fuente. Asegiirese de comprender claramente como fun- cionael circuito. Si atin tiene dudas acerea de la ope- raci6n de algunos de los médulos utilizados, le sugerimos consultar las actividades prdcticas correspondientes. El circuito integrado 4029B se describe en Ia leccién 25. Utilice la punta l6gica para seguir el flujo de las sefiales manejadas en el cizcuito, 2. Programe el contador en el modo BCD ascendente con Si=1, $2=0, S3=1 y S4=1. De este modo, el contador estard, inicialmente, inhibido y arrancaré en el estado 0000, 3. Conecte la fuente. Recuerde que el kit K10 trabaja a 115 VAC, Sea cuidadoso. Debe observar- se un 0 (cero) en el display. Habilite el conteo con EDM.2 haciendo Si-O y 84-0. La cuenta en el display de EDM-6 debe ir desde 0 hasta 9, regresar a0 y repetirse indefinidamente. Los LED de EDM- 1 deben reflejar la misma situacién en binario. 4, Programe el 4029B como contador BCD descendente con EDM-2 haciendo $30. La cuenta en el display de EDM-6 debe ir desde 9 hasta 0, re- sar a 9 y Tepetirse indefinidamente. Los LED de DM-1 deben reflejar la misma situaci6n en binario, Modifique con EDM-4 la velocidad del conteo variando la posicién de R2. §. Inhiba la visualizacién en cualquier instante con EDM-3 pulsando S1 y manteniéndolo oprimido. El display de EDM-6 debe retener la tiltima cuenta Plsiemiada (por ejemplo 6) mientns los LED de DM-1 siguen registrando el conteo binario del 4029B. Al liberar $1, el conteo debe proseguir. 6. Programe el 4029B como contador binario ascendente con EDM-2 haciendo $2=1 y S3=1. La cuenta en el display de EDM-6 debe ir desde 0 hasta 9, permanecer en suspenso durante un tiempo, retor- ¢ indefinidamente. La cuenta bina- de EDM-1 debe ir desde 0000 hasta 1111, retomar a 000 y repetirse indefinidamente, 7, Para finalizar, programe el 4029B como contador binario descendente (S2=1, S3=0) y observe lo due sucede en el display y en los LED. Explique.

Curso de Electronica Digital Cekit 3

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Curso de Electronica Digital Cekit 3

Încărcat de

Drepturi de autor:

Formate disponibile

S-ar putea să vă placă și