Tema 3 ESTRUCTURA DE UN COMPUTADOR 1.Introduccin 2.La Unidad Central de Proceso 3.La Memoria 4.Dispositivos de Entrada / alida !.

Los "uses

#undamentos de In$orm%tica

&ema 3' E &(UC&U() DE U* C+MPU&)D+(

,P+M)(E 2-13.14

INTRODUCCIN
Un Computador es una m%/uina /ue procesa in$ormacin de $orma autom%tica. La arquitectura de un computador de$ine su comportamiento $uncional. Von Neumann esta0leci en 114! la ar/uitectura 0%sica de los computadores di2itales. Este modelo se compone de 4 elementos o unidades $uncionales' Unidad Central de Proceso 3CPU4' Unidad )ritm5tico L2ica 3)LU4 Unidad de Control Memoria principal Unidad de entrada/salida "uses de comunicacin La arquitectura Von Ne mann se caracteri6a por disponer de una sola memoria principal donde se almacenan datos e instrucciones. ) dic7a memoria se accede a trav5s de un sistema de 0uses 8nico 3direcciones9 datos : control4

#undamentos de In$orm%tica

&ema 3' E &(UC&U() DE U* C+MPU&)D+(

,P+M)(E 2-13.14

) partir de a7ora9 estudiaremos la estructura de este sencillo computador tipo Von Neumann"

#undamentos de In$orm%tica

&ema 3' E &(UC&U() DE U* C+MPU&)D+(

,P+M)(E 2-13.14

UNIDAD CENTRA# DE PROCESO $CPU%

e encar2a de interpretar : e;ecutar las instrucciones contenidas en los pro2ramas. Es el 8nico elemento activo /ue mane;a datos e instrucciones : reali6a operaciones aritm5ticas : l2icas 3se dice elemento activo por/ue reci0e una serie de datos : 2enera otros di$erentes4. Est% $ormada por' Unidad Aritm&tico #'(ica $A#U% (eali6a operaciones aritm5ticas : l2icas 0%sicas. P)L)"() DEL P(+CE )D+(' tama<o de la in$ormacin /ue puede mane;ar el procesador en paralelo. En nuestra CPU' 1= 0its > 2 0:tes. *otar /ue operandos : resultado de la )LU tienen 4 d?2itos en 7e@adecimal /ue son 4@4>1= 0its. Unidad de contro) $UC% Es la parte m%s comple;a de la CPU. u $uncin consiste en 0uscar la intruccin en la memoria principal9 interpretarla 3decodi$icarla4 : e;ecutarla9 2enerando una secuencia ordenada de se<ales /ue act8an so0re la )LU para /ue realice la operacin deseada : re2ule todo el $lu;o interno de in$ormacin entre los di$erentes re2istros. Re)o* Marca el ritmo de e;ecucin de la instruccin en curso en la CPU. Cuanto m%s $recuente sea esta se<al9 m%s velo6 ser% el procesador. Es la conocida como $recuencia del procesador. e suele medir en AB6 31-3B649 MB6 31-=B64 CB6 31-1B64.

#undamentos de In$orm%tica

&ema 3' E &(UC&U() DE U* C+MPU&)D+(

,P+M)(E 2-13.14

Re(i,tro de in,trucci'n $IR% Procedente de la memoria9 2uarda la instruccin /ue se va a e;ecutar.

Contador de Pro(rama $PC% (e2istro con la direccin de la si2uiente instruccin a e;ecutar. Una ve6 utili6ado para acceder a la memoria : e@traer la nueva instruccin a e;ecutar9 el valor del PC de0er% incrementarse para /ue apunte a la si2uiente instruccin o cam0iar a un valor distinto si se des5a provocal un DsaltoD o rotura de la secuencia de e;ecucion. Re(i,tro de E,tado $SR% Cuarda in$ormacin de la 8ltima operacin reali6ada por la )LU. E#>1 si el resultado de la ultima operacin 7a sido *UL+ C#>1 si el resultado de la ultima operacin 7a provocado )C)((E+ +#>1 si el resultado de la ultima operacin 7a provocado +FE(#L+G #>1 si el resultado de la ultima operacin 7a provocado *EC)&IF+ -anco de Re(i,tro, .enera)e, )lmac5n a Hcorto pla6oI. Datos intermedios. u n8mero depende del modelo de procesador.

#undamentos de In$orm%tica

&ema 3' E &(UC&U() DE U* C+MPU&)D+(

,P+M)(E 2-13.14

Re(i,tro MAR $Memor0 Addre,, Re(i,ter% (e2istro /ue almacena la direccin del dato o instruccin a la /ue se est% accediendo en memoria. En el caso de las instrucciones su valor se car2a del re2istro PC. Re(i,tro MDR $Memor0 data Re(i,ter% (e2istro donde se 2uarda el dato/instruccin le?do de la memoria 8ltimo re2istro donde se de;a el dato a escri0ir en la memoria. (epresenta el inter$a6 entre la memoria : el resto de re2istros de la CPU. Re(i,tro, tempora)e, de )a A#U (e2istro &MPE ' )lmacena uno de los dos operandos de entrada /ue intervienen en la operacin /ue va a reali6ar la )LU. (e2istro &MP ' )lmacena el resultado de la operacin reali6ada por la )LU.

Etapas en la e;ecucin de una instruccin

1. I1 $In,truction 1etc2%3 45,queda de )a in,trucci'n' En el re2istro M)( se de;a el contenido del re2istro PC. Con esta direccin se accede a memoria. e o0tiene la instruccin en el re2istro MD( : lue2o se mueve al re2istro I(. e incrementa el PC>PCJ1 3en nuestra m%/uina9 una instruccin ocupa 1 direccin de memoria4. 2. ID $In,truction Decode%3 decodi6icaci'n 0 45,queda de Operando,' La UC lee el cdi2o de la instruccin del re2istro I( para sa0er /u5 7acer. e determinan los operandos con los /ue se va a tra0a;ar. 3. E7 $E8ecution%3 e*ecuci'n de )a in,trucci'n' Puede incluir un acceso a memoria. Entra en $uncionamiento la )LU si es una instruccin aritm5tico.l2ica o se accede a memoria a trav5s de los re2istros M)( : MD( si es una instruccin de movimiento con un acceso 3lectura/escritura4 a datos de memoria.
#undamentos de In$orm%tica &ema 3' E &(UC&U() DE U* C+MPU&)D+( ,P+M)(E 2-13.14 9

(epertorio de instrucciones
De$inen las operaciones /ue el procesador puede reali6ar : su $ormato 3par%metros4. Tipo, de in,truccione,' In,truccione, de tran,6erencia de dato, 3M+F4' mueven datos entre los re2istros internos de la CPU entre los re2istros de la CPU : la memoria. In,truccione, aritm&tico:)'(ica, 3)DD9 U"9 )*D9 +(9 K+(9 *+&9 ...4. In,truccione, de contro) o ,a)to 3LMP9 "*E9 M4' pueden cam0iar el $lu;o secuencial de e;ecucin de instrucciones en un pro2rama. Provocan un cam0io del contador de pro2rama 3PC4. 1ormato de )a in,trucci'n' cdi2o de operacin J par%metros. El n8mero de 0its reservados para cada elemento es varia0le en $uncin del tipo de operacin. Tipo Transf ArLo %alto Mnemotcnico MOV Rd,Rs &M' despla( Formato 00000RdRs00000 "0despl Operacin RsRd Ejemplo 0000001110100000 (R5R3) 0100000010110111 (R6+R7R2)

A!! Rd,Rs",Rs# 0"00000RdRs"Rs# Rs"$Rs#Rd

')$!espl ') 1011111111101001 (PC+3FE9hPC)

#undamentos de In$orm%tica

&ema 3' E &(UC&U() DE U* C+MPU&)D+(

,P+M)(E 2-13.14

#A MEMORIA
Elemento pasivo /ue almacena datos/instrucciones9 sin alterarlos9 en un con;unto de celdas9 direcciona0les por el procesador9 para lectura o escritura. Encontramos memorias en el interior de la CPU 3re2istros49 ;unto a ella en la misma placa 3memoria principal4 : en otros dispositivos de almacenamiento 3memoria secundaria4. E@isten diversos tipos de memoria se28n se clasi$i/uen por' tecnolo2?a9 coste9 estructura9 velocidad de acceso9 etc. i las clasi$icamos se28n su volatilidad 3p5rdida de in$ormacin cuando desaparece la alimentacin4' Vo)<ti)e,' ()M est%tica ()M' utili6adas en memorias cac75 dentro de los c7ips de los procesadores para 2anar en rapide6 : e$iciencia. Farios A0:tes. ()M din%micas D()M' varios tipos como la D()M : la DD(. D()M DD(. Farios M0:tes o incluso C0:tes. No =o)<ti)e,' (+M' pro2ramadas 3escritas4 en $%0ricas. P(+M' pro2rama0les 3escri0i0les4 una sola ve6. EP(+M' 0orra0les mediante lu6 ultravioleta. EEP(+M' 0orrado el5ctrico 3"I+ 4 #L) B EP(+M' similares a EEP(+M con m%s $%cil 0orrado. La capacidad de una memoria' n8mero de pala0ras o 0:tes 3N 0its9 1= 0its9 32 0its9 ...4 /ue pueden almacenarse. e calcula con la $rmula M = 2n 3n O numero 0its direccin4 e@presada en A0:tes 321- 0:tes49 Me2a0:tes 322- 0:tes4 Ci2a0:tes 323- 0:tes4 La memoria es siempre m%s lenta /ue el procesador CPU.
#undamentos de In$orm%tica &ema 3' E &(UC&U() DE U* C+MPU&)D+( ,P+M)(E 2-13.14 >

En el dise<o de un computador9 el uso de los di$erentes tipos de memoria dependen $undamentalmente de 4 par%metros' Velocidad / )oste / )apacidad / *+mero de accesos. e utili6an las memorias se28n una determinada ;erar/u?a donde se intenta lle2ar a un e/uili0rio entre estos par%metros'

#undamentos de In$orm%tica

&ema 3' E &(UC&U() DE U* C+MPU&)D+(

,P+M)(E 2-13.14

DISPOSITIVOS DE ENTRADA @ SA#IDA

Elemento /ue comunica el computador con el e@terior. El computador ve el su0sistema de E/ como un con;unto de posiciones de memoria so0re las /ue se puede escri0ir o leer datos. El ordenador se comunica con el mundo e@terior mediante peri$5ricos. Estos se componen de' Dispositivo e@terno o de E/ 3e;. monitor9 teclado9 ratn9 ...4 Mdulo de E/ 3controlador4 a modo de adaptador. PPor /u5 no conectar directamente los dispositivos e@ternos al 0us /ue comunica la CPU : la memoriaQ M *o9 por/ue el control9 la velocidad de tra0a;o : el tama<o de datos suele ser di$erente. ur2e la necesidad de 7acer una adaptaci'n.

Mdulo de E/ Controlador 3adaptador4

Permite comunicacin CPU.Peri$5ricos. Un mdulo de E/ puede 2estionar dispositivos e@ternos de varios $a0ricantes. Es la Inter$a6 entre CPU : dispositivos e@ternos. ) veces pueden ser incluso aut5nticos procesadores. Estructura interna' (e2istro de datos' leer/escri0ir datos (e2istro de control' rdenes al peri$5rico (e2istro de estado' in$ormacin so0re estado peri$5rico
#undamentos de In$orm%tica &ema 3' E &(UC&U() DE U* C+MPU&)D+( ,P+M)(E 2-13.14 1A

)cceso de la CPU al mdulo de E/ ' E@S com5n o mapeada en memoria. La CPU ve los re2istros del controlador mdulo de E/ como una e@tensin de la memoria. *o 7ace di$erenciacin9 todo es memoria. E@S ai,)ada o ,eparada. La CPU tiene instrucciones especiales para acceder a los peri$5ricos. e distin2ue entre un acceso a datos de memoria : un acceso a datos de un peri$5rico.

Cestin de la E/
Mediante E@S pro(ramada o por encue,ta $Bpo))in(C% ' 1. La CPU inicia : reali6a la trans$erencia. 2. La CPU interro2a constantemente al re2istro de estado del mdulo de E/ para sa0er si tiene datos o si est% listo para la transmisin de nuevos datos. Inconveniente' mal2asta tiempo de proceso en compro0ar continuamente el estado del peri$5rico. Mediante Interrupcione,' 1. La CPU reali6a la trans$erencia a peticin del peri$5rico. 2. El mdulo de E/ inicia la trans$erencia con una peticin de interrupcin L?nea/"us a la CPU desde los peri$5ricos. 3. La CPU responde parando la e;ecucin normal del pro2rama /ue estuviera procesando : lan6a un su0pro2rama /ue 2estiona la peticin de trans$erencia >R Rutina de atenci'n a )a interrupci'n Ejemplo de r,tina- ."/ En ,n ') los perifricos interr,mpen por la misma l0nea 1*T2 .#/ La )'3 responde con la se4al 1*TA 5 a contin,acin el perifrico deja en el 6,s de datos la direccin del s,6pro rama 7,e de6e estionar la peticin de interr,pcin2
#undamentos de In$orm%tica &ema 3' E &(UC&U() DE U* C+MPU&)D+( ,P+M)(E 2-13.14 11

Mediante Acce,o Directo a Memoria $DMA%' 1. El controlador de E/ se encar2a de reali6ar trans$erencia. 2. La CPU pro2rama el DM)9 /ue es un pe/ue<o procesador dedicado para las trans$erencias masivas de datos entre la memoria : el dispositivo de E/ 3sin la intervencin de la CPU4.

Peri$5ricos
e entender% por peri$5rico al con;unto de dispositivos /ue9 sin pertenecer al n8cleo $undamental de la computadora9 $ormado por la CPU : la memoria central9 permitan reali6ar operaciones de entrada/salida 3E/ 4 complementarias al proceso de datos /ue reali6a la CPU. e consideran peri$5ricos tanto a las unidades o dispositivos a trav5s de los cuales la computadora se comunica con el mundo e@terior9 como a los sistemas /ue almacenan o arc7ivan la in$ormacin9 sirviendo de memoria au@iliar de la memoria principal. En resumen9 los peri$5ricos pueden ser de entrada9 de salida9 de almacenamiento o de comunicacin... por e;emplo' Entrada Ratn 5 Teclado 8e6cam Esc9ner Micrfono &o5stic: Sa)ida Monitor 1mpresora Altavo( Entrada@Sa)ida 'antalla t9ctil !ispositivos realidad virt,al Comunicaci'n Mdem Tarjeta de red ;,6 A)macenamiento <ra6adora )!=!V! >ip 'endrive 3nidades de disco

#undamentos de In$orm%tica

&ema 3' E &(UC&U() DE U* C+MPU&)D+(

,P+M)(E 2-13.14

1!

#OS -USES
Puente de comunicacin entre la CPU9 MEM+(I) : los dispositivos de E/ . Con;unto de l?neas 3ca0les9 pistas...4 /ue transmiten se<ales 3nivel alto o 0a;o de tensin / ! - voltios4 con $unciones espec?$icas. &res tipos' -u, de dato,' entre los componentes de un computador. u anc7ura 3n8mero de l?neas el5ctricas4 suele ser una potencia de dos' N>2391=>24932>2!9 =4>2=9 ... -u, de direccione,' desi2nan la posicin 3direccin4 de los datos. on salidas de la CPU : determinan su capacidad de direccionamiento. -u, de contro)' controlan el acceso : uso de los 0uses anteriores : resto de dispositivos.

Clasi$icacin de los 0uses

SERIE 3transmiten 0it a 0it4 SR PARA#E#O 3transmiten varios 0its a la ve64 MU#TIP#E7ADOS 3reali6an di$erentes tareas4 SR NO MU#TIP#E7ADOS ' DEDICADOS Ejemplo- 6,s compartido para direcciones 5 datos ?@ aAorro en ;ardBare 5 en costes2 CENTRA#IDADOS 3un dispositivo 2estiona el uso del 0us4 SR DISTRI-UIDOS El distri0uido re/uiere de un proceso de ar0itrio para resolver con$lictos cuando dos dispositivos /uieren utili6ar el 0us al mismo tiempo. SENCRONOS 3se transmite el relo; para sincroni6ar emisor.receptor4 SR ASENCRONOS Los as?ncronos re/uieren /ue los relo;es de todos los dispositivos /ue intervienen en la comunicacin tra0a;en a la misma $recuencia9 as? como un protocolo previo para sincroni6arlos.
#undamentos de In$orm%tica &ema 3' E &(UC&U() DE U* C+MPU&)D+( ,P+M)(E 2-13.14 13

Lerar/u?a de 0uses
Dos 0uses ser%n compati0les si son el5ctricamente id5nticos. Las caracter?sticas de los di$erentes tipos de 0uses de0en estar normali6adas. E;emplo' 0us PCI9 )CP9 U "9 #ireGire... En los primeros computadores slo e@ist?a un 0us principal /ue lo conecta0a todo' -u, de) Si,tema. )7ora e@isten un con;unto de 0uses conectados entre s? : $ormando una ;erar/u?a. )tendiendo las di$erente propiedades de los 0uses 3el5ctrica9 anc7o de 0anda9 etc4 : las necesidades : capacidades de comunicacin de los di$erentes dispositivos9 se esta0lece una FerarquGa de -u,e," 1. -u, #OCA# 3ma:or velocidad4 2. -u, SISTEMA 3. -u, E7PANSIN 3menor velocidad4 Utili6ando los 0uses apropiados para comunicar dispositivos de seme;ante velocidad de transmisin se me;ora sustancialmente el rendimiento de todo el computador.

#undamentos de In$orm%tica

&ema 3' E &(UC&U() DE U* C+MPU&)D+(

,P+M)(E 2-13.14

1+