Departamento de Ingeniera Elctrica/Electrnica, Universidad San Francisco de Quito

Laboratorio de Sistemas Digitales

14 de noviembre de 2013 Prctica No. 5 y 6 Diseo con Circuitos Integrados MSI Simulacin e Implementacin.
Elaborado por: Santiago Mancheno y Adrin Silva Fecha de entrega del informe: 14/11/13 Fecha de elaboracin de la prctica: 07/11/13

Contenido
1. Objetivos 2. Informe 2.1. Introduccin . . . . . . . . . . . . . . . . . . . 2.2. Prelaboratorio . . . . . . . . . . . . . . . . . 2.3. Laboratorio . . . . . . . . . . . . . . . . . . . 2.3.1. Simulacin del circuito en Proteus . . 2.3.2. Armado e implementacin del circuito 3. Conclusiones Referencias y Bibliograa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1 1 3 6 6 8 11 13

1.

Objetivos

1. Disear circuitos digitales utilizando CI MSI 2. Utilizar memorias UV-EPROM para la implementacin de funciones Booleanas complejas 3. Sintetizar circuitos digitales utilizando herramientas de software 4. Simular circuitos digitales utilizando PSpice o Proteus.

2.
2.1.

Informe
Introduccin

En esta prctica de laboratorio, se implementar una versin del juego del ahorcado. La operacin del circuito es la siguiente:

1. El jugador #1 ingresa un cdigo de 4 bits el cual es utilizado como direccin base a un espacio de memoria de 4 palabras contiguas las cuales corresponden al cdigo a ser adivinado por el jugador #2. 2. El cdigo recuperado de memoria es comparado con un dato de 4 bits ingresado por el jugador #2, a travs del CI 74LS85. El resultado de la comparacin (1 si acierta, 0 si no) es entregado a una mquina de estado nito a cual enva por un lado un cdigo de 3 bits al decodicador 74LS47 con el nmero de aciertos y por otro un dato de 1 bit el cual indica si se debe proceder a leer el siguiente dato de memoria o se permanece en la misma posicin. 3. El acceso a los datos de memoria contiguos se realiza al incrementar un registro de acuerdo al resultado de la suma realizada en el CI 74LS83. El esquema del circuito se muestra en la gura (2.1):

Tomado de: [10]

Figura 2.1: Esquema del circuito del ahorcado.

La memoria que se va a usar es una memoria UV-EPROM (UV-Eraseble programmable Read Only Memory), estas es una memoria ROM en la que se guardan datos por una sola vez. Como esta ROM es programable se le puede introducir los datos por medi de una software y una computadora, adems esta memoria es borrable por medio de UV es decir que se pueden quitar los datos de la memoria si se la expone a una intensa luz ultravioleta por media hora aproximadamente. Una implementacin con compuertas lgicas de una ROM de 4 3 se muestra en la gura (2.2):

Tomado de: [1]

Figura 2.2: Implementacin de ROM de 4 3 usando compuertas lgicas.

La UV-EPROM que se utilizar es una memoria Intel 2764A de 64K(8K 8) . La conguracin de pines se muestra en la gura(2.3):

Tomado de: [2]

Figura 2.3: Conguracin de Pines UV-EPROM 2764A

2.2.

Prelaboratorio

Primero se disear la mquina de estados nitos que se necesita para la implementacin del circuito del ahorcado. Esta mquina tien una entrada llamada C que dice da un 1 cuando es correcta la comparacin y dos salidas. La primera Y dice si hay que cambiar de direccin de memoria y la salida D2:0 que muestra los aciertos. El diagrama de estados se muestra en la siguiente gura (2.4):

Tomado de: [10]

Figura 2.4: Diagrama de estados de FSM

Con el diagrama de estados del sistema se realizaron la tabla de verdad para el circuito de entrada (cuadro 2.1 ) y para el circuto de salida (cuadro 2.2 ):

Cuadro 2.1: Tabla de Verdad para el CC de entrada de FSM Estado Actual Estado s2 s1 S0 0 0 S0 0 0 S1 0 0 S2 0 1 S2 0 1 S3 0 1 S4 1 0 S4 1 0 S5 1 0 S6 1 1 S6 1 1 S7 1 1 s0 0 0 1 0 0 1 0 0 1 0 0 1 Entrada C 0 1 X 0 1 X 0 1 X 0 1 X Siguiente Estado Estado s0 s0 s0 2 1 0 S0 0 0 0 S1 0 0 1 S2 0 1 0 S2 0 1 0 S3 0 1 1 S4 1 0 0 S4 1 0 0 S5 1 0 1 S6 1 1 0 S6 1 1 0 S7 1 1 1 S7 1 1 1

Cuadro 2.2: Tabla de Verdad para el CC de salida de FSM Estado Actual Estado s2 s1 S0 0 0 S1 0 0 S2 0 1 S3 0 1 S4 1 0 S5 1 0 S6 1 1 S7 1 1 s0 0 1 0 1 0 1 0 1 D2 0 0 0 0 0 0 0 1 Salida D1 D0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 Y 0 1 0 1 0 1 0 1

Despus de esto se us el software LogicFriday para la sntess de las funciones booleanas y su implementacin apartir de las tablas de verdad. Para el circuito combinacional de entrada se intrudujo la siguiente tabla de verdad de la gura (2.5):

Figura 2.5: Tabla de verdad para circuito de entrada en LogicFriday Con esa tabla de verdad se hizo la sntesis de las funciones booleanas y se las minimiz como se muestra en la gura (2.6):

Figura 2.6: Ecuacines booleanas circuito de entrada Por ltimo, una vez obtenidas las ecuaciones booleanas sintetizadas se hace su implementacin. Para este circuito se pido al programa que use compuertas AND, OR, NOT y MUX con lo que se obtuvo la implementacin de la gura (2.7):

Figura 2.7: Implementacion circuito de Entrada Despus, para el circuito combinacional de salida, igual que antes, se intrudujo la siguiente tabla de verdad de la gura (2.8):

Figura 2.8: Tabla de verdad para circuito de salida en LogicFriday Con esa tabla de verdad se hizo la sntesis de las funciones booleanas y se las minimiz como se muestra en la gura (2.9):

Figura 2.9: Ecuacines booleanas circuito de salida Por ltimo, una vez obtenidas las ecuaciones booleanas sintetizadas se hace su implementacin.Sin embargo para este circuito se le pidi al programa que use compuertas NAND, OR, y MUX con lo que se obtuvo la implementacin de la gura (2.10):

Figura 2.10: Implementacion circuito de Salida

2.3.
2.3.1.

Laboratorio
Simulacin del circuito en Proteus

Una vez obtenido la esquemas del circuito de la mquina de estados nitos (FSM) y el esquema del circuito del ahorcado se procedi a armar este esquema en el software proteus para su simulacin. Primero se realiz la FSM con los circuitos de la gura 2.7 y2.10. La FSM realizada en Proteus se muestra en la gura(2.11):

Figura 2.11: FSM en Proteus 6

Una vez realizada la FSM se la puso como subcircuito para usarla en el esquema general del circuito del ahorcado. El circuito del ahorcado se arm totalmente en Proteus siguiendo el esquema de la gura 2.1. El circuito diseado en Proteus se muestra en la gura(2.12):

Figura 2.12: Circuito completo del ahorcado en Proteus Cabe recalcar que se tuvo que aumentar un pulsador como ENTER en el comparador que ser pulsado cuando el jugador 2 quiera comparar su palabra con la de la memoria. Este ENTER se agreg ya que por un problema de sincronizacin el nmero se comparaba 2 veces, dando como resultado 2 aciertos, antes de que se cambie el estado de memoria. Solucionado este problema de sincronizacin y con ya armados los circuitos se continu a programar la memoria usando un archivo Hex que se lo gener usando el software IC-Prog. Los datos que se grabaran en la memoria y que se usaron para generar el archivo Hex se muestra en la gura(2.13):

Figura 2.13: Datos para el archivo Hex de la memoria Con todo esto, se procedi a simular la salida para diferentes valores de entrada del jugador 1 y del jugador 2. Una imagen de la simulacin de la segunda palabra, primer espacio en la memoria que corresponde al numero 5 (0101 en binario) es adivinado por el jugador 2 se muestra en la gura (2.14):

Figura 2.14: Simulacin exitosa del circuito del ahorcado Como se puede ver en la simulacin, el jugador 1 ingresa el el nmero de la palabra correspondiente, en este caso 0001 que corresponde a la segunda palabra. Estos datos pasan por los ip-ops y luego corresponde a los bits A7:4 de la memoria ( los 5 primeros bits ms signicativo de la entrada de la memoria van a tierra ya que no se va a ocupar esos espacios de memoria) la cual es la direccin base para la palabra. Los 4 bits menos signicativos de la memoria empiezan en 0 y son controlados por el sumador. De la memoria, como los 4 bits menos signicativos de la memoria son 0, sale el primer espacio de la palabra, en este caso es el 0101 (5 decimal). La salida de la memoria pasa por otros ip ops y llegan al comparador. A la vez los 4 bits ingresados por el jugador 2 pasan por otros ip ops para tener sincronizacin y tambin llegan al comparador. En el comparador se realiza la comparacin entre los datos de la memoria con los bits ingresados por el jugador 2 cuando se preciona el ENTER. Si son iguales la salida del comparador es un 1 lgico y la mquina de estados saca en binario el nmero de aciertos y estos pasan por el decodicador BCD y sale al display. La FSM tambin saca una salida Y que se hace 1 cuando el jugador 2 ha acertado. Esta salida Y va al sumador de 4 bits y se suma con los bits menos signicativos de la memoria pasando antes por un ip op y se pasa al segundo espacio de la palabra. Una vez vericado que el circuito funciona correctamente para todos los valores posibles de entrada para cualquier espacio de la memoria se continu con el armado fsico del circuito en Protoboard. 2.3.2. Armado e implementacin del circuito

Compuertas utilizadas Para este circuito se utilizaron los siguientes dispositivos presentados en la tabla (2.3):

Cuadro 2.3: Tabla de Dispositivos Funcin del Dispositivo Flip-Flop Serie SN74LS74AN Cantidad 10 Diagrama de Conexin

AND (2 Inputs)

HD74LS08

NAND (2 Inputs)

HD74LS00

NOT

HD74LS04

OR (2 Inputs)

HD74LS32

Multiplexer (2 to 1)

HD74LS157P

Sumador

HD74LS83

Comparador

HD74LS85

BCD to7 Segments

SN74LS47N

Memoria Armado

Intel 2764A

Con los componentes antes descritos y el esquema de la gura 2.11 y la gura 2.12. Se arm el circuito fsico. La FSM se muestra en en la gura (2.15) y el resto de circuito del ahorcado se muestra en la gura(2.16):

10

Figura 2.15: Circuito FSM

Figura 2.16: Circuito del ahorcado El video que muestra su buen funcionamiento se encunetra Anexo a este documento.

3.

Conclusiones

Se puede concluir que se puede disear e implementar circuitos secuenciales y sincrnicos mediante compuertas lgicas y registros (ip ops) para estos se debe usar herramientas de diseo como tablas entre otros. Adems existen softwares muy tiles que permiten sisntetizar las ecuaciones booleanas y la sntesis del circuito apartir de tablas de verdad que nos facilitan el trabajo. Tambin se observ que son muy tiles los ciruitos integrados con funciones ms especcas como el comparador, el sumador, el decodicador de BCD a display entre otros. Adems las memorias ROM son una herramienta muy poderosa que es capaz de almacenar muchos datos que pueden ser muy tiles. Las memorias nos permiten 11

hacer muchas cosas, como un banco de datos, que con simples compuertas lgicas no son posibles. Con todas estas herramientas antes dichas se pueden hacer circuitos muchos ms complejos que solo con compuertas lgicas, como en este caso se implemento una versin hexagesiml del circuito del ahorcado.

12

Referencias y Bibliograa
[1] Harris, D. y Harris, S. (2da Ed.). (2013). Digital Design and Computer Architecture. Waltham: Morgan Kaufmann. [2] UV-EPROM Intel 2764A datasheet [3] Hex Inverters HD74LS04 datasheet. [4] Renesas HD74LS08 datasheet. [5] Renesas HD74LS32 datasheet. [6] Renesas HD74LS11 datasheet. [7] Renesas HD74LS157P datasheet. [8] Texas Instruments SN74LS74AN datasheet. [9] Texas Instruments SN74LS47N datasheet. [10] Hojas Gua.

13