Documente Academic
Documente Profesional
Documente Cultură
UEC UltEvenC
del proyecto
3620
1
1.08
24.08.09
8:57:40
14:00:53
14:00:54
km
% FSNN
V
V
A
V
V
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
UEL UltEvenL
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
:
:
:
:
:
:
0
0
0
0
1
1
1
3800312.3
0
0
0
1
/
ms
:
:
:
:
:
1737.3
1729.5
4.1
401.4
1500.0
V
V
A
V
V
4060
68DA
000C
0002
2060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
----------------------------
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0010|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0010|
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
:
:
:
:
:
:
:
:
:
:
:
:
C040
0040
0000
0000
H
H
H
H
1
4
0
188
186
1701
33
0
|1100|0000|0100|0000|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
UCL UltCodeL
Introducca el nmero del diagnostico:75
FEVE UTE 3600 software UCT (Sico3)
Nmero del vehculo ............ =
Nmero del autmata ............ =
Versin del software ........... =
+ltimo borrado de la mem. diagn. =
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
:
:
:
:
:
:
0
0
0
0
1
1
1
3800312.3
0
0
0
1
/
ms
4060
68DA
000C
0002
2060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
UCL UltCodeL
Introducca el nmero del diagnostico:77
FEVE UTE 3600 software UCT (Sico3)
Nmero del vehculo ............ =
Nmero del autmata ............ =
Versin del software ........... =
+ltimo borrado de la mem. diagn. =
del proyecto
3620
1
1.08
24.08.09
8:57:40
Entorno comn
=============
Contactores de potencia (Extrarrpido, contac red/precarga)
----------------------------------------------------------Extrarpido desconectar: 0 Acuse extrarpido ............ : 1
Extrarpido pegado ........... : 0 Bloquear CON. extrarpido .... : 0
Mando contactor carga previa.. : 0 Acuse contactor de carga previa: 0
Mando contactor de red ....... : 0 Acuse contactor de red ....... : 0
Desc. red por resiste. frenado : 0
Seales de mando y acuse
-----------------------Mando ventilador .............
Solicitud freno de parada.....
Peticin de freno adicional ..
Freno mecnico activado ......
:
:
:
:
1
1
1
1
:
:
:
:
:
:
1
0
0
0
1
0
1
5418789.0
0
0
0
1
/
ms
4020
68DA
000C
0802
2000
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|1000|0000|0010|
|0010|0000|0000|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|1000|
|1100|0000|0100|0000|
|0000|0000|0111|1111|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
FU HL Ired
FU HL IDiff
:
:
-1
0
A
A
MDL MemDiagL
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
0
0
0
0
1
1
:
:
:
:
:
:
3
25759.9
/
ms
1
1
1
0
4060
68DA
000C
0003
0060
0080
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0011|
|0000|0000|0110|0000|
|0000|0000|1000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0606 H
: 0000 H
|0000|0110|0000|0110|
|0000|0000|0000|0000|
: 7E56 H |0111|1110|0101|0110|
: 0000 H |0000|0000|0000|0000|
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 1
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
: 0002 H
: 0002 H
: 0000 H
|0000|0000|0000|0010|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
palabra de fallo 3
: 0000 H
palabra de estado 1
: 0000 H
Palabra informacin unidad de mando
: 0000 H
Identificacin de patrn de impulsos : 0077 H
grado de sintonizacin WR
:
96
Frecuencia del estator
:
42
Regulacin de velocidad
:
40
diagrama de flujo de corriente
:
116
Imagen instantnea corriente
:
206
Par real
: 4165
Flujo real
:
100
Tensin de circuito intermedio
: 1720
tensin de red
: 1702
HL Contador de eventos
: 0002 H
HL Vlvulas HB = CON LB = fallo
: D940 H
NTBU Vlvulas HB=00H LB = fallo
: 0040 H
HL
HB=LV5
LB=LV4
: 0000 H
NTBU
HB=GW5
LB=GW4
: 0000 H
HL IL1
:
-50
HL IL2
: -214
HL IL3
:
267
HL UD1
: 1720
HL UD2
: 1716
HL Vred
: 1699
HL Ired
:
222
HL IDiff
:
0
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|0111|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0010|
|1101|1001|0100|0000|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
100.0
/
ms
0
0
0
1
: 4060 H
: 68DA H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
UWA
UWA
UWA
UWA
UWA
UWA
HB=xx0EH, LB=xx0CH
:
HB=xx26H, LB=xx20H
:
HB=xx2EH, LB=xx2CH
:
HB=xx32H, LB=xx30H
:
HB=xx36H,LB=xx34H Definicin por hardw:
HB=xx36H, LB=xx34H Definicin por soft:
H
H
H
H
H
H
|0000|0000|0000|1100|
|0000|0000|0000|0011|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0646 H
: 0000 H
|0000|0110|0100|0110|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
000C
0003
0060
0000
9C88
9C88
: 7E56 H |0111|1110|0101|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
1.3
89.7
89.7
41.4
26.8
59.8
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0010|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|0111|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0010|
|1101|1001|0100|0000|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
6:09:18
6:09:18
km
Entorno comn
=============
Contactores de potencia (Extrarrpido, contac red/precarga)
----------------------------------------------------------Extrarpido desconectar: 0 Acuse extrarpido ............ : 1
Extrarpido pegado ........... : 0 Bloquear CON. extrarpido .... : 0
Mando contactor carga previa.. : 0 Acuse contactor de carga previa: 0
Mando contactor de red ....... : 0 Acuse contactor de red ....... : 0
Desc. red por resiste. frenado : 0
Seales de mando y acuse
-----------------------Mando ventilador .............
Solicitud freno de parada.....
Peticin de freno adicional ..
Freno mecnico activado ......
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
15860.0
/
ms
0
0
0
1
4060
68DA
0008
0002
0060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
FU
FU
FU
FU
HL
HL
HL
HL
UD2
Vred
Ired
IDiff
:
:
:
:
0
0
0
0
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
0
0
0
0
1
1
Lgica de estado
---------------Estado actual/viejo .......... :
1
Hora de estado actual ........ : 15900.0
Liberacin de servicio ....... : 0
/
ms
4060
68DA
0008
0002
0060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
:
:
:
:
:
:
0003
0002
0000
0000
0000
0000
H
H
H
H
H
H
|0000|0000|0000|0011|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
|0000|0000|0111|0011|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0011|
|1100|0000|0100|0000|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
16000.0
/
ms
0
0
0
1
:
:
:
:
:
4060
68DA
0008
0002
0060
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 4646 H
: 0000 H
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
%
%
%
%
MSNN
MSNN
PSINN
PSINN
38.3
0.0
0.0
Hz
% Ausst.
A
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
=============
Contactores de potencia (Extrarrpido, contac red/precarga)
----------------------------------------------------------Extrarpido desconectar: 0 Acuse extrarpido ............ : 1
Extrarpido pegado ........... : 0 Bloquear CON. extrarpido .... : 0
Mando contactor carga previa.. : 0 Acuse contactor de carga previa: 0
Mando contactor de red ....... : 0 Acuse contactor de red ....... : 0
Desc. red por resiste. frenado : 0
Seales de mando y acuse
-----------------------Mando ventilador .............
Solicitud freno de parada.....
Peticin de freno adicional ..
Freno mecnico activado ......
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
16100.0
/
ms
0
0
0
1
4060
68DA
0008
0002
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0100|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0001|
|0000|0000|0000|0000|
|0000|0000|0111|0011|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0100|
|1100|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
FU HL IDiff
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
1
:
:
:
:
:
:
1
0
0
0
1
0
1
5417509.0
0
0
0
1
/
ms
4020
68DA
000C
0002
2040
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
:
:
:
:
:
:
:
:
:
0008
0002
0000
0000
0008
0000
0000
H
H
H
H
H
H
H
0
-0
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
Regulacin de velocidad
diagrama de flujo de corriente
Imagen instantnea corriente
Par real
Flujo real
Tensin de circuito intermedio
tensin de red
HL Contador de eventos
HL Vlvulas HB = CON LB = fallo
NTBU Vlvulas HB=00H LB = fallo
HL
HB=LV5
LB=LV4
NTBU
HB=GW5
LB=GW4
HL IL1
HL IL2
HL IL3
HL UD1
HL UD2
HL Vred
HL Ired
HL IDiff
0
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
0
0
-1
0
11
1665
0008 H
C040 H
0040 H
0000 H
0000 H
1
2
0
11
9
1677
-1
0
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|1000|
|1100|0000|0100|0000|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
Lgica de mando
----------------Orden freno de emergencia(HW) :
Orden de freno (HW) .......... :
Valoracin orden de freno .... :
Orden recorrido de despeje ... :
Orden direccin A (atrs) (HW) :
Orden valorada direccin A ... :
Orden de conexin UCT (externa):
Lgica de estado
---------------Estado actual/viejo ..........
Hora de estado actual ........
Liberacin de servicio .......
Liberacin traccin freno ....
Liberacin traccin marcha ...
Solicitud desconexin de red .
:
:
:
:
:
:
0
0
0
0
1
1
1
3800312.3
0
0
0
1
/
ms
4060
68DA
000C
0002
2060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0010|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0010|
|1100|0000|0100|0000|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
:
:
:
:
:
:
0
0
0
0
1
1
1
3800312.3
0
0
0
1
/
ms
0
1
1
1
0
0
1
0
0
4060
68DA
000C
0002
2060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
SSE PWR (con delay off) ...... : 0 Intervencin por picos de corriente PWR : 0
Descarga por chper de frenado : 0 Liber. red despues arran pulsos: 1
Vigilancia al traccionar ..... : 0 Prueba freno mecnico ........ : 0
Palabra de estado SIP ........ : 0008 H |0000|0000|0000|1000|
Ident. patrn de impulsos PWR : 0000 H |0000|0000|0000|0000|
Palabra de control 1 en SIP .. : 0060 H |0000|0000|0110|0000| Palabra de contr
ol 2 en SIP ... : 0000 H |0000|0000|0
Valores de consigna y reales del ondulador
-----------------------------------------Corriente de red (2 ms) ...... :
0.0
Tensin circuito interm. (2ms) :
420.4
Consigna de par PWR .......... :
0.0
Par real PWR con signo
:
0.0
Consigna de flujo PWR ........ :
0.0
Valor real de flujo PWR (2 ms) :
0.0
Frecuencia en estator con signo:
0.0
Desactivacin BST por HW (20ms):
16.7
Corr.resist.fren.(100ms)(cal.) :
3.2
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
7280.0
/
ms
1
1
1
0
4060
68DA
000C
0002
0060
0080
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0000|0000|0110|0000|
|0000|0000|1000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
---------------------------------------------------------------
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
0007
0002
0000
0000
0000
0000
0073
H
H
H
H
H
H
H
0
42
42
0
-0
|0000|0000|0000|0111|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|0011|
% Ausst.
Hz
Hz
A
A
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
Par real
Flujo real
Tensin de circuito intermedio
tensin de red
HL Contador de eventos
HL Vlvulas HB = CON LB = fallo
NTBU Vlvulas HB=00H LB = fallo
HL
HB=LV5
LB=LV4
NTBU
HB=GW5
LB=GW4
HL IL1
HL IL2
HL IL3
HL UD1
HL UD2
HL Vred
HL Ired
HL IDiff
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
-1
0
1727
1726
0007 H
C040 H
0040 H
0000 H
0000 H
1
2
0
1727
1725
1727
0
0
Nm
% PSINN
V
V
|0000|0000|0000|0111|
|1100|0000|0100|0000|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
7300.0
/
ms
0
0
0
1
4060
68DA
000C
0002
0060
0080
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0000|0000|0110|0000|
|0000|0000|1000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
|0100|0110|0100|0110|
: 0000 H
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0111|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|0011|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0111|
|1100|0000|0100|0000|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
1
:
:
:
:
:
:
1
0
0
0
1
0
1
5417589.0
0
0
0
1
/
ms
1
0
0
1
0
0
4020
68DA
000C
0002
2040
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0110|0000| Palabra de contr
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|1000|
|1100|0000|0100|0000|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
20800.0
/
ms
0
0
0
1
4060
68DA
0008
0003
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0011|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
0000
0000
0000
0000
0000
0000
0000
H
H
H
H
H
H
H
0
0
0
0
0
0
0
0
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
tensin de red
HL Contador de eventos
HL Vlvulas HB = CON
NTBU Vlvulas HB=00H
HL
HB=LV5
NTBU
HB=GW5
HL IL1
HL IL2
HL IL3
HL UD1
HL UD2
HL Vred
HL Ired
HL IDiff
LB = fallo
LB = fallo
LB=LV4
LB=GW4
:
:
:
:
:
:
:
:
:
:
:
:
:
:
0000
0000
0000
0000
0000
0
H
H
H
H
H
0
0
0
0
0
0
0
0
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
Orden
Orden
Orden
Orden
Lgica de estado
---------------Estado actual/viejo ..........
Hora de estado actual ........
Liberacin de servicio .......
Liberacin traccin freno ....
Liberacin traccin marcha ...
Solicitud desconexin de red .
:
:
:
:
:
:
0
1
1
1
1
20820.0
/
ms
0
0
0
1
4060
68DA
0008
0003
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0011|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
0
:
:
:
:
:
1
1
0
0
0
0
1
182499.6
0
0
0
/
ms
4020
68DA
000C
0800
2000
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|1000|0000|0000|
|0010|0000|0000|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
:
:
:
:
:
:
:
:
000F
0002
0000
0000
0008
0000
0000
H
H
H
H
H
H
H
0
|0000|0000|0000|1111|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
-0
0
-0
-0
-1
0
843
0
0000 H
0000 H
007F H
0000 H
0000 H
0
0
0
0
0
0
0
0
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|1111|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
1
1
:
:
:
:
:
:
1
0
0
0
1
1
1
373639.2
0
0
0
1
/
ms
2060
68DA
0008
0002
0040
0000
9C88
H
H
H
H
H
H
H
|0010|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 4646 H
: 0000 H
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
Corr.resist.fren.(100ms)(cal.) :
0.0
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
0
0
0
0
1
1
Lgica de estado
---------------Estado actual/viejo ..........
Hora de estado actual ........
Liberacin de servicio .......
Liberacin traccin freno ....
Liberacin traccin marcha ...
Solicitud desconexin de red .
:
:
:
:
:
:
1
1360.0
/
ms
0
0
0
1
2060
68DA
0008
0003
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0010|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0011|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
Indic.analg.1,asignacin libre :
Indic.analg.2, asignacin libre:
Indic.analg.3, asignacin libre:
Indic.analg.4, asignacin libre:
Valor binario asignacin libre : 0000
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
: 0000 H
|0000|0000|0000|0000|
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
palabra de fallo 1
: 0000 H
palabra de fallo 2
: 0000 H
palabra de fallo 3
: 0000 H
palabra de estado 1
: 0000 H
Palabra informacin unidad de mando
: 0000 H
Identificacin de patrn de impulsos : 0000 H
grado de sintonizacin WR
:
0
Frecuencia del estator
:
0
Regulacin de velocidad
:
0
diagrama de flujo de corriente
:
0
Imagen instantnea corriente
:
0
Par real
:
0
Flujo real
:
0
Tensin de circuito intermedio
:
0
tensin de red
:
0
HL Contador de eventos
: 0000 H
HL Vlvulas HB = CON LB = fallo
: 0000 H
NTBU Vlvulas HB=00H LB = fallo
: 0000 H
HL
HB=LV5
LB=LV4
: 0000 H
NTBU
HB=GW5
LB=GW4
: 0000 H
HL IL1
:
0
HL IL2
:
0
HL IL3
:
0
HL UD1
:
0
HL UD2
:
0
HL Vred
:
0
HL Ired
:
0
HL IDiff
:
0
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
:
:
0
0
0
0
1
1
1
1380.0
/
ms
0
0
0
1
UWA
UWA
UWA
UWA
UWA
UWA
UWA
UWA
HB=xx06H, LB=xx04H
:
HB=xx0AH, LB=xx08H
:
HB=xx0EH, LB=xx0CH
:
HB=xx26H, LB=xx20H
:
HB=xx2EH, LB=xx2CH
:
HB=xx32H, LB=xx30H
:
HB=xx36H,LB=xx34H Definicin por hardw:
HB=xx36H, LB=xx34H Definicin por soft:
H
H
H
H
H
H
H
H
|0010|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0011|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
2060
68DA
0008
0003
0160
0000
9C88
9C88
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
1702.6
0.0
-0.0
0.3
0.3
53.2
0.0
0.0
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
1
:
:
:
:
:
:
0
0
0
1
0
1
102499.8
0
0
0
1
/
ms
2020
68DA
000C
0002
2040
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0010|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
1
1
0
0
0
1
0
Lgica de estado
---------------Estado actual/viejo .......... :
1
Hora de estado actual ........ : 110359.8
Liberacin de servicio ....... : 0
/
ms
2020
68DA
000C
0802
2000
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0010|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|1000|0000|0010|
|0010|0000|0000|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
:
:
:
:
:
:
1475
0002
0000
0000
0008
0000
H
H
H
H
H
H
|0001|0100|0111|0101|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|1111|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
1
:
:
:
:
:
:
0
0
0
0
1
1
1
313579.4
0
0
0
1
/
ms
:
:
:
:
:
4060
68DA
0008
0002
0160
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 4040 H
: 0000 H
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
%
%
%
%
MSNN
MSNN
PSINN
PSINN
34.9
0.2
0.0
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
:
:
:
:
:
:
1
1261537.4
0
0
0
1
/
ms
4060
68DA
0008
0004
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0100|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
1
:
:
:
:
:
:
1
0
0
0
0
0
1
4209711.5
0
0
0
1
/
ms
4020
68DA
0008
0000
2140
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0010|0001|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
0000
0000
0000
0000
0000
0000
0000
H
H
H
H
H
H
H
0
0
0
0
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
0000
0000
0000
0000
0000
0
0
0
0
0
H
H
H
H
H
0
0
0
0
0
0
0
0
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
1
:
:
:
:
:
:
1
0
0
0
0
0
1
4209731.5
0
0
0
1
/
ms
4020
68DA
0008
0000
2140
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0010|0001|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
0
0
0
0
0
1
:
:
:
:
:
1360.0
ms
0
0
0
1
4060
68DA
0008
0005
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
:
:
:
:
0000
0000
0000
0000
H
H
H
H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
palabra de estado 1
: 0000 H
Palabra informacin unidad de mando
: 0000 H
Identificacin de patrn de impulsos : 0000 H
grado de sintonizacin WR
:
0
Frecuencia del estator
:
0
Regulacin de velocidad
:
0
diagrama de flujo de corriente
:
0
Imagen instantnea corriente
:
0
Par real
:
0
Flujo real
:
0
Tensin de circuito intermedio
:
0
tensin de red
:
0
HL Contador de eventos
: 0000 H
HL Vlvulas HB = CON LB = fallo
: 0000 H
NTBU Vlvulas HB=00H LB = fallo
: 0000 H
HL
HB=LV5
LB=LV4
: 0000 H
NTBU
HB=GW5
LB=GW4
: 0000 H
HL IL1
:
0
HL IL2
:
0
HL IL3
:
0
HL UD1
:
0
HL UD2
:
0
HL Vred
:
0
HL Ired
:
0
HL IDiff
:
0
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
1
1380.0
/
ms
0
0
0
1
: 4060 H
: 68DA H
: 0008 H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
UWA
UWA
UWA
UWA
UWA
HB=xx26H, LB=xx20H
:
HB=xx2EH, LB=xx2CH
:
HB=xx32H, LB=xx30H
:
HB=xx36H,LB=xx34H Definicin por hardw:
HB=xx36H, LB=xx34H Definicin por soft:
H
H
H
H
H
|0000|0000|0000|0101|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
0005
0160
0000
9C88
9C88
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
0.2
0.2
-0.2
0.0
0.0
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
0
:
:
:
:
1
0
0
0
:
:
:
:
:
:
1
137919.7
0
0
0
1
/
ms
4020
68DA
000C
0800
2000
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|1000|0000|0000|
|0010|0000|0000|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H
|0111|1110|0100|0110|
: 0000 H
|0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|1111|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
7098085.6
0
0
0
1
/
ms
4060
68DA
0008
0002
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
Lgica de mando
----------------Orden freno de emergencia(HW) :
Orden de freno (HW) .......... :
Valoracin orden de freno .... :
Orden recorrido de despeje ... :
Orden direccin A (atrs) (HW) :
Orden valorada direccin A ... :
Orden de conexin UCT (externa):
Lgica de estado
---------------Estado actual/viejo ..........
Hora de estado actual ........
Liberacin de servicio .......
Liberacin traccin freno ....
Liberacin traccin marcha ...
Solicitud desconexin de red .
:
:
:
:
:
:
0
0
0
0
1
1
1
439719.1
0
0
0
1
/
ms
4060
68DA
0008
0002
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
0
0
0
0
0
1
:
:
:
:
:
:
1
3885152.1
0
0
0
1
/
ms
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
4060
68DA
0008
0005
0160
0000
9C88
9C88
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
8600.0
/
ms
0
0
0
1
4060
68DA
0008
0002
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
0000
0000
0000
0000
0000
0000
0000
H
H
H
H
H
H
H
0
0
0
0
0
0
0
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
0000
0000
0000
0000
0000
0
0
H
H
H
H
H
0
0
0
0
0
0
0
0
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
1
1
1
8620.0
/
ms
0
0
0
1
4060
68DA
0008
0002
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
Nmero de revoluciones N1 OK . : 1
v>vmin estavilizacin de tensin: 1 v-Clculo OK PWR ............. : 1
Palabra lgica GSS PWR ....... : 0002 H |0000|0000|0000|0010|
FEVE UTE 3600 software UCT (Sico3)
Nmero del vehculo ............ =
Nmero del autmata ............ =
Versin del software ........... =
+ltimo borrado de la mem. diagn. =
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
1
1
0
0
0
0
0
:
1
: 156439.7
: 0
: 0
/
ms
4020
68DA
000C
0000
2040
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0000|
|0010|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
207
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
1
360.0
/
ms
0
0
0
1
0.0
1678.7
1728.8
A
V
V
4060
68DA
000C
0005
0060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0101|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0646 H
: 0000 H
|0000|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
1
1380.0
/
ms
0
0
0
1
1
1
1
1
0
0
1
0
0
4060
68DA
0008
0005
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
SSE PWR (con delay off) ...... : 0 Intervencin por picos de corriente PWR : 0
Descarga por chper de frenado : 0 Liber. red despues arran pulsos: 0
Vigilancia al traccionar ..... : 0 Prueba freno mecnico ........ : 0
Palabra de estado SIP ........ : 0001 H |0000|0000|0000|0001|
Ident. patrn de impulsos PWR : 0000 H |0000|0000|0000|0000|
Palabra de control 1 en SIP .. : 0041 H |0000|0000|0100|0001| Palabra de contr
ol 2 en SIP ... : 0000 H |0000|0000|0
Valores de consigna y reales del ondulador
-----------------------------------------Corriente de red (2 ms) ...... :
-0.3
Tensin circuito interm. (2ms) : 1667.5
Consigna de par PWR .......... :
0.0
Par real PWR con signo
:
-0.0
Consigna de flujo PWR ........ :
0.1
Valor real de flujo PWR (2 ms) :
0.1
Frecuencia en estator con signo:
-6.4
Desactivacin BST por HW (20ms):
0.0
Corr.resist.fren.(100ms)(cal.) :
0.0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
:
:
0
0
0
0
0
1
1
760.0
/
ms
0
0
0
1
: 4060 H
|0100|0000|0110|0000|
UWA
UWA
UWA
UWA
UWA
UWA
UWA
HB=xx0AH, LB=xx08H
:
HB=xx0EH, LB=xx0CH
:
HB=xx26H, LB=xx20H
:
HB=xx2EH, LB=xx2CH
:
HB=xx32H, LB=xx30H
:
HB=xx36H,LB=xx34H Definicin por hardw:
HB=xx36H, LB=xx34H Definicin por soft:
H
H
H
H
H
H
H
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0101|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0646 H
: 0000 H
|0000|0110|0100|0110|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
68DA
000C
0005
0060
0000
9C88
9C88
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
0.0
-0.0
24.9
24.9
-33.0
95.1
340.6
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
1
1
2420.0
/
ms
0
0
0
1
4060
68DA
000C
0005
0060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0101|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0646 H
: 0000 H
|0000|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
Nmero de revoluciones N1 OK . : 1
v>vmin estavilizacin de tensin: 1 v-Clculo OK PWR ............. : 1
Palabra lgica GSS PWR ....... : 0002 H |0000|0000|0000|0010|
FEVE UTE 3600 software UCT (Sico3)
Nmero del vehculo ............ =
Nmero del autmata ............ =
Versin del software ........... =
+ltimo borrado de la mem. diagn. =
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
0
0
0
0
1
1
:
1
: 2466955.0
: 0
: 0
/
ms
4060
68DA
000C
0802
2020
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|1000|0000|0010|
|0010|0000|0010|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
:
:
:
:
:
:
:
0004
0002
0000
0000
0008
0000
0000
H
H
H
H
H
H
H
|0000|0000|0000|0100|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
grado de sintonizacin WR
Frecuencia del estator
Regulacin de velocidad
diagrama de flujo de corriente
Imagen instantnea corriente
Par real
Flujo real
Tensin de circuito intermedio
tensin de red
HL Contador de eventos
HL Vlvulas HB = CON LB = fallo
NTBU Vlvulas HB=00H LB = fallo
HL
HB=LV5
LB=LV4
NTBU
HB=GW5
LB=GW4
HL IL1
HL IL2
HL IL3
HL UD1
HL UD2
HL Vred
HL Ired
HL IDiff
:
:
:
0
0
0
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
0
0
-1
0
1591
1622
0000 H
0000 H
007F H
0000 H
0000 H
0
0
0
0
0
0
0
0
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|1111|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
3
51239.9
/
ms
1
1
1
0
:
:
:
:
:
:
4060
68DA
0008
0005
0162
0090
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
: 0000 H
: 0000 H
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 1
Liberacin del bloqueo ....... : 0
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 1
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
0.0
0.0
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
0
0
0
0
0
1
Lgica de estado
---------------Estado actual/viejo ..........
Hora de estado actual ........
Liberacin de servicio .......
Liberacin traccin freno ....
Liberacin traccin marcha ...
Solicitud desconexin de red .
:
:
:
:
:
:
1
605398.8
1
0
1
0
/
ms
4060
68DA
0008
0004
2162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0100|
|0010|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
-----------------------------------Indic.analg.1,asignacin libre :
Indic.analg.2, asignacin libre:
Indic.analg.3, asignacin libre:
Indic.analg.4, asignacin libre:
Valor binario asignacin libre : 0000
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
800.0
/
ms
1
1
1
0
4060
68DA
0008
0002
0162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
---------------------------------------------------------------
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
15:52:01
15:52:29
km
Entorno comn
=============
Contactores de potencia (Extrarrpido, contac red/precarga)
----------------------------------------------------------Extrarpido desconectar: 0 Acuse extrarpido ............ : 1
Extrarpido pegado ........... : 0 Bloquear CON. extrarpido .... : 0
Mando contactor carga previa.. : 0 Acuse contactor de carga previa: 0
Mando contactor de red ....... : 1 Acuse contactor de red ....... : 1
Desc. red por resiste. frenado : 0
Seales de mando y acuse
-----------------------Mando ventilador .............
Solicitud freno de parada.....
Peticin de freno adicional ..
Freno mecnico activado ......
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
3
51099.9
/
ms
1
1
1
0
4060
68DA
0008
0003
0162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0011|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0000 H
: 0000 H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 1
Solicitud de desfrenar
Orden de reducir la marcha
: 1
: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
3
11940.0
/
ms
1
1
1
0
0
1
1
0
4060
68DA
0008
0005
0162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0000 H
: 0000 H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 1
Liberacin del bloqueo ....... : 0
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 1
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
3
8000.0
/
ms
1
1
1
0
:
:
:
:
:
:
4060
68DA
0008
0005
0162
0090
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
: 0000 H
: 0000 H
: 7E00 H |0111|1110|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 1
Liberacin del bloqueo ....... : 0
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 1
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
0.0
0.0
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
0
0
0
0
0
1
Lgica de estado
---------------Estado actual/viejo ..........
Hora de estado actual ........
Liberacin de servicio .......
Liberacin traccin freno ....
Liberacin traccin marcha ...
Solicitud desconexin de red .
:
:
:
:
:
:
1
1360.0
/
ms
0
0
0
1
4060
68DA
0008
0005
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
-----------------------------------Indic.analg.1,asignacin libre :
Indic.analg.2, asignacin libre:
Indic.analg.3, asignacin libre:
Indic.analg.4, asignacin libre:
Valor binario asignacin libre : 0000
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
contador de eventos
: 0000 H
palabra de fallo 1
: 0000 H
palabra de fallo 2
: 0000 H
palabra de fallo 3
: 0000 H
palabra de estado 1
: 0000 H
Palabra informacin unidad de mando
: 0000 H
Identificacin de patrn de impulsos : 0000 H
grado de sintonizacin WR
:
0
Frecuencia del estator
:
0
Regulacin de velocidad
:
0
diagrama de flujo de corriente
:
0
Imagen instantnea corriente
:
0
Par real
:
0
Flujo real
:
0
Tensin de circuito intermedio
:
0
tensin de red
:
0
HL Contador de eventos
: 0000 H
HL Vlvulas HB = CON LB = fallo
: 0000 H
NTBU Vlvulas HB=00H LB = fallo
: 0000 H
HL
HB=LV5
LB=LV4
: 0000 H
NTBU
HB=GW5
LB=GW4
: 0000 H
HL IL1
:
0
HL IL2
:
0
HL IL3
:
0
HL UD1
:
0
HL UD2
:
0
HL Vred
:
0
HL Ired
:
0
HL IDiff
:
0
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
:
:
1
0
0
0
1
0
1
5418789.0
0
0
0
1
/
ms
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|1000|0000|0010|
|0010|0000|0000|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
4020
68DA
000C
0802
2000
0000
9C88
9C88
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
-0.3
3.7
0.0
-0.0
0.0
0.0
0.0
0.0
0.0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|1000|
|1100|0000|0100|0000|
|0000|0000|0111|1111|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
29
2
= 3.09.09 13:05:43
= 3.09.09 13:05:43
= 182
686615.1
km
Entorno comn
=============
Contactores de potencia (Extrarrpido, contac red/precarga)
----------------------------------------------------------Extrarpido desconectar: 0 Acuse extrarpido ............ : 1
Extrarpido pegado ........... : 0 Bloquear CON. extrarpido .... : 0
Mando contactor carga previa.. : 0 Acuse contactor de carga previa: 0
Mando contactor de red ....... : 1 Acuse contactor de red ....... : 1
Desc. red por resiste. frenado : 0
Seales de mando y acuse
-----------------------Mando ventilador .............
Solicitud freno de parada.....
Peticin de freno adicional ..
Freno mecnico activado ......
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
3
6780.0
/
ms
1
1
1
0
4060
68DA
0008
0005
0162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0000 H
: 0000 H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
: 7E00 H |0111|1110|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
--------------------
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 1
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
:
:
:
:
:
:
0
0
0
0
0
1
1
604958.8
0
0
0
0
/
ms
1
0
0
0
0
0
4060
68DA
0008
0000
2160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0010|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
|0000|0000|0000|1001|
|0000|0000|0000|0000|
|0000|0000|0100|0000| Palabra de contr
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
:
:
:
:
:
:
0
0
0
0
0
1
1
636518.7
0
0
0
0
/
ms
:
:
:
:
4060
68DA
0008
0000
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
UWA
UWA
UWA
UWA
HB=xx2EH, LB=xx2CH
:
HB=xx32H, LB=xx30H
:
HB=xx36H,LB=xx34H Definicin por hardw:
HB=xx36H, LB=xx34H Definicin por soft:
H
H
H
H
|0010|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
2160
0000
9C88
9C88
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
0.0
0.0
0.0
0.0
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
0
0
0
0
:
:
:
:
:
:
1
8238823.3
0
0
0
1
/
ms
4060
68DA
000C
0002
0060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0646 H
: 0000 H
|0000|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
1
1064437.8
0
0
0
1
/
ms
4060
68DA
000C
0004
0060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0100|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0646 H
: 0000 H
|0000|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
203
1
= 4.09.09 20:15:20
= 4.09.09 20:15:20
= 189
687043.2
km
Entorno comn
=============
Contactores de potencia (Extrarrpido, contac red/precarga)
----------------------------------------------------------Extrarpido desconectar: 0 Acuse extrarpido ............ : 1
Extrarpido pegado ........... : 0 Bloquear CON. extrarpido .... : 0
Mando contactor carga previa.. : 0 Acuse contactor de carga previa: 0
Mando contactor de red ....... : 1 Acuse contactor de red ....... : 1
Desc. red por resiste. frenado : 0
Seales de mando y acuse
-----------------------Mando ventilador .............
Solicitud freno de parada.....
Peticin de freno adicional ..
Freno mecnico activado ......
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
1
1
0
1
1
2
7680.0
/
ms
1
1
0
0
4060
68DA
0008
0002
0162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0000 H
: 0000 H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
--------------------
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 1
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
1
0
:
:
:
:
:
:
0
1
1
0
0
1
1
591678.8
0
0
0
1
/
ms
1
0
0
1
0
0
4060
68DA
0008
0004
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0100|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
|0000|0000|0000|0001|
|0000|0000|0000|0000|
|0000|0000|0100|0001| Palabra de contr
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
1
21540.0
/
ms
0
0
0
1
:
:
:
:
4060
68DA
000C
0804
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|1000|0000|0100|
UWA
UWA
UWA
UWA
HB=xx2EH, LB=xx2CH
:
HB=xx32H, LB=xx30H
:
HB=xx36H,LB=xx34H Definicin por hardw:
HB=xx36H, LB=xx34H Definicin por soft:
H
H
H
H
|0000|0000|0010|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0646 H
: 0000 H
|0000|0110|0100|0110|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
0020
0000
9C88
9C88
: 7E46 H |0111|1110|0100|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
0.0
-20.7
31.3
11.3
% PSINN
Hz
% Ausst.
A
|0001|0111|0010|0110|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|1000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|1111|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
Entorno comn
=============
Contactores de potencia (Extrarrpido, contac red/precarga)
----------------------------------------------------------Extrarpido desconectar: 0 Acuse extrarpido ............ : 1
Extrarpido pegado ........... : 0 Bloquear CON. extrarpido .... : 0
Mando contactor carga previa.. : 0 Acuse contactor de carga previa: 0
Mando contactor de red ....... : 0 Acuse contactor de red ....... : 0
Desc. red por resiste. frenado : 0
Seales de mando y acuse
-----------------------Mando ventilador .............
Solicitud freno de parada.....
Peticin de freno adicional ..
Freno mecnico activado ......
:
:
:
:
1
0
1
0
:
:
:
:
:
:
0
1
1
0
0
1
1
5658548.5
0
0
0
1
/
ms
2060
68DA
0008
0004
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0010|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0100|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
1
1
:
:
:
:
:
:
1
0
0
0
0
1
1
1020.0
/
ms
0
0
0
1
4060
68DA
030C
0000
2040
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0011|0000|1100|
|0000|0000|0000|0000|
|0010|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0046 H
: 0070 H
|0000|0000|0100|0110|
|0000|0000|0111|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
1
1
Lgica de mando
----------------Orden freno de emergencia(HW) :
Orden de freno (HW) .......... :
Valoracin orden de freno .... :
Orden recorrido de despeje ... :
Orden direccin A (atrs) (HW) :
Orden valorada direccin A ... :
Orden de conexin UCT (externa):
Lgica de estado
---------------Estado actual/viejo ..........
Hora de estado actual ........
Liberacin de servicio .......
Liberacin traccin freno ....
Liberacin traccin marcha ...
Solicitud desconexin de red .
:
:
:
:
:
:
1
0
0
0
0
1
1
1020.0
/
ms
0
0
0
1
4060
68DA
030C
0000
2040
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0011|0000|1100|
|0000|0000|0000|0000|
|0010|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
: 0046 H
: 0070 H
|0000|0000|0100|0110|
|0000|0000|0111|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
0
0
0
0
1
1
:
:
:
:
:
:
1
40.0
/
ms
0
0
0
1
4060
68DA
000C
0003
04E6
00D0
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0011|
|0000|0100|1110|0110|
|0000|0000|1101|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 8246 H
: 0000 H
|1000|0010|0100|0110|
|0000|0000|0000|0000|
: 7ED6 H |0111|1110|1101|0110|
: 0000 H |0000|0000|0000|0000|
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
: 0002 H
: 0002 H
: 0000 H
|0000|0000|0000|0010|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
FU
DE
FU
FU
FU
FU
FU
FU
FU
FU
FU
palabra de fallo 3
: 0000 H
palabra de estado 1
: 0200 H
Palabra informacin unidad de mando
: 0000 H
Identificacin de patrn de impulsos : 00A1 H
grado de sintonizacin WR
:
83
Frecuencia del estator
:
38
Regulacin de velocidad
:
36
diagrama de flujo de corriente
:
89
Imagen instantnea corriente
:
200
Par real
: 2406
Flujo real
:
77
Tensin de circuito intermedio
: 1348
tensin de red
: 1483
HL Contador de eventos
: 0002 H
HL Vlvulas HB = CON LB = fallo
: D900 H
NTBU Vlvulas HB=00H LB = fallo
: 0000 H
HL
HB=LV5
LB=LV4
: 0808 H
NTBU
HB=GW5
LB=GW4
: 0808 H
HL IL1
:
9
HL IL2
: -286
HL IL3
:
281
HL UD1
: 1343
HL UD2
: 1338
HL Vred
: 1478
HL Ired
:
505
HL IDiff
:
0
|0000|0000|0000|0000|
|0000|0010|0000|0000|
|0000|0000|0000|0000|
|0000|0000|1010|0001|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0010|
|1101|1001|0000|0000|
|0000|0000|0000|0000|
|0000|1000|0000|1000|
|0000|1000|0000|1000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
1
40.0
/
ms
0
0
0
1
: 4060 H
: 68DA H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
UWA
UWA
UWA
UWA
UWA
UWA
HB=xx0EH, LB=xx0CH
:
HB=xx26H, LB=xx20H
:
HB=xx2EH, LB=xx2CH
:
HB=xx32H, LB=xx30H
:
HB=xx36H,LB=xx34H Definicin por hardw:
HB=xx36H, LB=xx34H Definicin por soft:
H
H
H
H
H
H
|0000|0000|0000|1100|
|0000|0000|0000|0101|
|1000|0100|1110|0110|
|0000|0000|1101|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 8246 H
: 0000 H
|1000|0010|0100|0110|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
000C
0005
84E6
00D0
9C88
9C88
: 7ED6 H |0111|1110|1101|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 1 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
-20.4
85.9
85.9
-26.8
22.2
14.3
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|0011|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0010|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0111|0010|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0011|
|1110|0101|0000|0000|
|0000|0000|0000|0000|
|0000|1000|0000|1000|
|0000|1000|0000|1000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
211
12
forzada de resistencias de frenado
24.10.09
24.10.09
2298
23:23:48
23:24:04
km
Entorno comn
=============
Contactores de potencia (Extrarrpido, contac red/precarga)
----------------------------------------------------------Extrarpido desconectar: 0 Acuse extrarpido ............ : 1
Extrarpido pegado ........... : 0 Bloquear CON. extrarpido .... : 0
Mando contactor carga previa.. : 0 Acuse contactor de carga previa: 0
Mando contactor de red ....... : 1 Acuse contactor de red ....... : 1
Desc. red por resiste. frenado : 0
Seales de mando y acuse
-----------------------Mando ventilador .............
Solicitud freno de parada.....
Peticin de freno adicional ..
Freno mecnico activado ......
:
:
:
:
0
1
0
1
:
:
:
:
:
:
0
0
0
0
0
1
1
603518.8
1
0
1
0
/
ms
4060
68DA
0008
0004
2162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0100|
|0010|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
:
:
:
:
:
:
0
0
0
0
1
1
1
2448215.0
0
0
0
1
/
ms
4060
68DA
000C
0002
2060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
|0000|0000|0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
1
:
:
:
:
:
:
1
0
0
0
1
0
1
122239.8
0
0
0
1
/
ms
4020
68DA
000C
0002
2040
0000
9C88
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 4646 H
: 0000 H
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
Corr.resist.fren.(100ms)(cal.) :
369.4
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
1
1
1
1
0
0
0
0
1
Lgica de estado
---------------Estado actual/viejo ..........
Hora de estado actual ........
Liberacin de servicio .......
Liberacin traccin freno ....
Liberacin traccin marcha ...
Solicitud desconexin de red .
:
:
:
:
:
:
1
456819.1
0
0
0
1
/
ms
4060
68DA
000C
0000
2040
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0000|
|0010|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
Indic.analg.1,asignacin libre :
Indic.analg.2, asignacin libre:
Indic.analg.3, asignacin libre:
Indic.analg.4, asignacin libre:
Valor binario asignacin libre : 0000
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
= 3620
=
1
= 1.08
= 24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
1
2400.0
/
ms
0
0
0
1
: 1
: 1 Desconexin red de servicio .. : 0
: 0 Desconexin interruptor abierto: 0
:
42.9
% FSNN
: 1672.4
V
: 1671.1
V
:
-0.5
A
: 1146.5
V
:
10.0
V
4060
68DA
000C
0005
0060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0101|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0646 H
: 0000 H
|0000|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
17:16:50
17:16:53
km
Entorno comn
=============
Contactores de potencia (Extrarrpido, contac red/precarga)
----------------------------------------------------------Extrarpido desconectar: 0 Acuse extrarpido ............ : 1
Extrarpido pegado ........... : 0 Bloquear CON. extrarpido .... : 0
Mando contactor carga previa.. : 0 Acuse contactor de carga previa: 0
Mando contactor de red ....... : 0 Acuse contactor de red ....... : 0
Desc. red por resiste. frenado : 0
Seales de mando y acuse
-----------------------Mando ventilador .............
Solicitud freno de parada.....
Peticin de freno adicional ..
Freno mecnico activado ......
:
:
:
:
0
1
0
1
:
:
:
:
:
:
0
0
0
0
1
1
1
2446555.0
0
0
0
1
/
ms
4060
68DA
000C
0002
2060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
1
0
:
:
:
:
:
:
0
1
1
0
0
1
1
16320.0
/
ms
0
0
0
1
4060
68DA
0008
0004
0060
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0100|
|0000|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 1
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
|0000|0000|0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
1
120.0
/
ms
0
0
0
1
4060
68DA
000C
0005
84E6
00D0
9C88
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0101|
|1000|0100|1110|0110|
|0000|0000|1101|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
|1000|0010|0100|0110|
|0000|0000|0000|0000|
: 8246 H
: 0000 H
: 7ED6 H |0111|1110|1101|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 1 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
Corr.resist.fren.(100ms)(cal.) :
81.6
|0000|0000|0000|0101|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0101|0100|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|0101|
|0010|1001|0000|0000|
|0000|0000|0000|0000|
|0000|1000|0000|1000|
|0000|1000|0000|1000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
3
860.0
/
ms
1
1
1
0
Parado ....................... :
v > vmin activar areneros .... :
$VREF vlida ................. :
Vlida la VREF disponible .... :
Rgimen de revol.eje portad. OK:
GSS activo PWR ............... :
Vigil. valor.direc consig./real:
Seleccionada la direccin .... :
Alcanza la velocidad mx. motor:
Vehculo rueda hacia atrs ....:
0
1
1
1
1
0
0
1
0
0
4060
68DA
0008
0005
0162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0000 H
: 0000 H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
: 7E00 H |0111|1110|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 1
Liberacin del bloqueo ....... : 0
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 1
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
:
:
0
0
0
0
0
1
1
100.0
/
ms
0
0
0
1
UWA
UWA
UWA
UWA
UWA
UWA
UWA
UWA
HB=xx06H, LB=xx04H
:
HB=xx0AH, LB=xx08H
:
HB=xx0EH, LB=xx0CH
:
HB=xx26H, LB=xx20H
:
HB=xx2EH, LB=xx2CH
:
HB=xx32H, LB=xx30H
:
HB=xx36H,LB=xx34H Definicin por hardw:
HB=xx36H, LB=xx34H Definicin por soft:
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0100|
|0000|0100|1110|0110|
|0000|0000|1101|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 8246 H
: 0000 H
|1000|0010|0100|0110|
|0000|0000|0000|0000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
-rea UWA activados
UWA HB=xx18H, LB=xx12H
UWA HB=xx28H, LB=xx22H
4060
68DA
000C
0004
04E6
00D0
9C88
9C88
: 7ED6 H |0111|1110|1101|0110|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 1 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
610.1
0.0
20.9
36.6
36.6
-64.2
70.6
120.5
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
|0000|0000|0000|1001|
|0000|0000|0000|0010|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0000|0000|
|0000|0000|0101|0001|
% Ausst.
Hz
Hz
A
A
Nm
% PSINN
V
V
|0000|0000|0000|1001|
|0001|1001|0000|0000|
|0000|0000|0000|0000|
|0000|1000|0000|1000|
|0000|1000|0000|1000|
A
A
A
V
V
V
A
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
14:09:47
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
3
56179.9
/
ms
1
1
1
0
4060
68DA
0008
0005
0162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 0000 H
: 0000 H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
: 7E00 H |0111|1110|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Solicitud de desfrenar
: 1
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
1
1
1
540.0
/
ms
1
1
1
0
0
0
1
0
0
4060
68DA
0008
0002
0162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
|0000|0000|0111|0011|
|0000|0000|0110|0000| Palabra de contr
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
0
:
:
:
:
:
:
0
0
0
0
0
1
3
5000.0
/
ms
1
1
1
0
:
:
:
:
:
4060
68DA
0008
0005
0162
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0101|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
|0000|0000|0000|0000|
|0000|0000|0000|0000|
: 0000 H
: 0000 H
: 7E00 H |0111|1110|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 1
Liberacin del bloqueo ....... : 0
Solicitud de desfrenar
: 1
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 1
A
V
%
%
%
%
MSNN
MSNN
PSINN
PSINN
-34.1
3.3
0.2
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
1
0
:
:
:
:
:
:
0
1
1
0
:
:
:
:
:
:
1
7996323.8
0
0
0
1
/
ms
2060
68DA
0008
0002
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0010|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
1
0
:
:
:
:
:
:
1
0
0
0
0
0
1
288519.4
0
0
0
1
/
ms
4020
68DA
000C
0000
2040
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0010|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0000|
|0010|0000|0100|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4646 H
: 0000 H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
17:57:38
:
:
:
:
1
0
1
0
:
:
:
:
:
:
0
1
1
0
1
1
1
361559.3
0
0
0
1
/
ms
4060
68DA
0008
0002
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Solicitud de desfrenar
: 0
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
1
0
:
:
:
:
:
:
0
1
1
0
1
1
1
1532376.9
0
0
0
1
/
ms
0
0
1
0
0
4060
68DA
0008
0002
0160
0000
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0010|
|0000|0001|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 0
Acuse de rampa de arranque flujo: 0
|0000|0000|0111|0011|
|0000|0000|0110|0001| Palabra de contr
A
V
% MSNN
% MSNN
% PSINN
% PSINN
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
0
1
0
1
:
:
:
:
:
:
0
0
0
0
1
1
1
2446155.0
0
0
0
1
/
ms
:
:
:
:
:
4060
68DA
000C
0002
2060
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1100|
|0000|0000|0000|0010|
|0010|0000|0110|0000|
|0000|0000|0000|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
UWA anillos
UWA HB=xx14H, LB=xx10H
UWA HB=xx2AH, LB=xx24H
|0100|0110|0100|0110|
|0000|0000|0000|0000|
: 4646 H
: 0000 H
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 0
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Accionamiento averiado ....... : 0
Lgica de estado PWR
-------------------Liberacin freno ............. : 0
Liberacin marcha ............ : 0
Liberacin del bloqueo ....... : 1
Solicitud de desfrenar
: 0
Orden de reducir la marcha
: 1
Acuse de rampa de arranque flujo: 0
A
V
%
%
%
%
MSNN
MSNN
PSINN
PSINN
0.0
14.1
165.6
Hz
% Ausst.
A
del proyecto
3620
1
1.08
24.08.09
8:57:40
:
:
:
:
1
0
0
1
:
:
:
:
:
:
0
0
0
0
:
:
:
:
:
:
1
6600.0
/
ms
1
1
1
0
4060
68DA
0008
0004
0162
0090
9C88
9C88
H
H
H
H
H
H
H
H
|0100|0000|0110|0000|
|0110|1000|1101|1010|
|0000|0000|0000|1000|
|0000|0000|0000|0100|
|0000|0001|0110|0010|
|0000|0000|1001|0000|
|1001|1100|1000|1000|
|1001|1100|1000|1000|
: 4040 H
: 0000 H
|0100|0000|0100|0000|
|0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
: 0000 H |0000|0000|0000|0000|
0.00 %
0.00 %
0.00 %
0.00 %
H |0000|0000|0000|0000|
Entorno PWR
===========
Contactores de potencia PWR (Extrarrpido, contac red/precarga)
--------------------------------------------------------------RM activ. HS desde FPGA UWA .. : 0 RM Activ. LS FPGA UWA ........ : 0
RM Activacin NS FPGA UWA .... : 1
Seales de mando y acuse PWR
---------------------------Activacin areneros .......... : 0
Record Stop