ESCUELA INDUSTRIAL SUPERIOR INF – 246

PEDRO DOMINGO MURILLO

La Paz – Bolivia

ESTUDIANTE :

- FRANZ RONALD ARUNI MOLLO

DOCENTE :

- ING. LUIS CAZORLA

GESTIÓN :

- II – 2009
 PRE – INFORME

1. OBJETIVOS
- Utilizar software de aplicación para microcontroladores.
- Introducirse en el manejo del Lenguaje Assembler.
- Utilizar el grabador de microcontroladores.
- Utilizar un entorno de trabajo para el microcontrolador.

2. MATERIALES E INSTRUMENTOS
• OSCILADOR 4 – 12Mhz.
• RESISTENCIA 10K ½ Watt.
• CAPACITOR 10uF.
• FUENTE DC 5[V].
• 8 DIODOS LED’S.
• 1 CI 74245.
• 8 RESISTENCIAS DE 220 ½ WATTS.
• PROTOBOARD.

3. PRE-INFORME
1. Realizar un programa para controlar el sentido de desplazamiento de 1
encendido de leds de izquierda a derecha mediante un bit de entrada, o que
realice otra secuencia para cada situación.

;=======================================================
;ROTA EL ACUMULADOR DE IZQ A DER Y SACA POR EL PUERTO 0=
;=======================================================
$MOD51
ORG 00H
LJMP 100H
ORG 100H
MOV A,#01H

IZDA: RLC A
MOV P0,A
JNC IZDA
DCHA: RRC A
MOV P0,A
JNC DCHA
SJMP IZDA
END
2. Que es un ciclo de máquina y cuanto demora si el cristal es de 11 Mhz.
Un ciclo máquina consiste en 6 estados (12 periodos del oscilador). Cada estado
se divide en dos Fase 1 y Fase 2. Durante la Fase 1 es activo el reloj de la Fase 1
y durante la Fase 2 es activo el reloj de la Fase 2. Entonces, un ciclo máquina que
consiste en 12 periodos del oscilador, enumerados S1P1 (Estado1, Fase1) a S6P2
(Estado 6, Fase 2). Cada fase dura un periodo del oscilador.
Normalmente, las operaciones aritméticas y lógicas se realizan durante la Fase 1 y
las transferencias entre los registros internos se realizan durante la Fase 2.

3. Cual la diferencia del P0 y los otros puertos.

La figura nos muestra un

diagrama funcional a
nivel de bit de los ports.
El latch de bit viene
representado como un
biestable del tipo D, el
cuál introduce un valor
desde el bus interno en
respuesta a una señal de
“escribir en el latch“ que
proporciona la CPU. La
salida Q del biestable
pasa al bus interno es
respuesta a la señal de “leer latch“ que proporciona la CPU. EL nivel del pin del
port se coloca por si mismo en el bus interno cuando la CPU envía la señal de
“leer pin “. Algunas instrucciones que leen un port activan la señal de “leer latch“, y
otras activan la señal de “ leer pin“. Estas se detallarán más adelante. Los
amplificadores de salida de los Ports 0 y 2 son conmutables a un bus interno de
DIRECCIONES y DIRECCIONES/DATOS mediante una señal interna de control,
para poder utilizarse en los accesos a memoria externa. Durante estos accesos, el
SFR de P2 se mantiene sin ningún cambio, pero el SFR de P0 queda con unos
escritos en él. Los Ports 1, 2 y 3 tienen resistencias de carga internas. El Port 0
tiene salidas en drenador abierto. Cada línea de entrada/salida puede utilizarse
independientemente como entrada o salida. (Los Ports 0 y 2 no pueden utilizarse
como ports de entrada/salida de propósito general cuando se están utilizando
como Bus de Direcciones/Datos). Para utilizarse como entrada, el latch del bit del
port debe contener un 1, lo cuál desconecta el amplificador FET de salida.
Entonces, para los Ports 1, 2 y 3 el pin se pone a 1 mediante la resistencia de
carga interna, pero puede ponerse a 0 mediante un fuente exterior.
El Port 0 difiere de los anteriores por no tener resistencias de carga internas. El
FET de resistencia de carga en el amplificador de salida de P0 se utiliza
solamente cuando el Port está sacando unos durante los accesos a memoria
externa. De otra manera, el FET de resistencia de carga está desconectado.
Consecuentemente, las líneas de P0 que se utilizan como líneas de salida del port
son de drenador abierto.
El hecho de escribir un 1 en el latch del bit, desconecta ambos FET de salida, y
por tanto, el pin queda al aire. En esta condición, se puede utilizar como entrada
de alta impedancia.
Debido a que los Ports 1, 2 y 3 tienen resistencias de carga internas, éstos se
denominan en ocasiones ports “quasibidireccionales “. Cuando están configurados
como entradas, están a 1 y pueden entregar corriente cuando se les fuerza un 0
externamente. De otro lado, el Port 0 se considera bidireccional “ verdadero “,
debido a que configurado como entrada está al aire.
Todos los latch de los ports del 8051 tienen 1 escritos en ellos después de un
reset. Si a continuación se escribe un 0 en el latch del port, éste puede ser
reconfigurado como entrada escribiendo un 1.

DISEÑO DE LABORATORIO
ESQUEMA

7805
REGULADO
R DE MICRO BUFFER 8
TENSIONES CONTROLA 74245 LEDS
DOR

CIRCUITO X1

CRYSTAL
FREQ=11.0592MHz

Vcc = 5(v) U1
19 39
XTAL1 P0.0/AD0
38
P0.1/AD1
37
P0.2/AD2
18 36
XTAL2 P0.3/AD3
C1 P0.4/AD4
35
10u 34
P0.5/AD5
33
P0.6/AD6
9 32
RST P0.7/AD7
21
P2.0/A8
Vcc = 5(v) P2.1/A9
22
R1 P2.2/A10
23
8.2k 29 24
PSEN P2.3/A11
30 25
ALE P2.4/A12
31 26
EA P2.5/A13
27
P2.6/A14
28
P2.7/A15
1 10
P1.0/T2 P3.0/RXD
2 11
P1.1/T2EX P3.1/TXD
3 12
P1.2 P3.2/INT0
4 13
P1.3 P3.3/INT1
5 14
P1.4 P3.4/T0
6 15
P1.5 P3.5/T1
7 16
P1.6 P3.6/WR
8 17
P1.7 P3.7/RD

AT89C52
PROGRAM=JHONSON.HEX

D1 a D8 LED's verdes pequeños

Pin 1 = Vcc
Pin 20 = Gnd
 HOJA DE DATOS

ASISTENCIA “LABORATORIO MICROCONTROLADORES”

NOMBRES