Documente Academic
Documente Profesional
Documente Cultură
=
(
(
|
|
.
|
\
|
=
zp
p
z
z
p
m
m
2
1
arctan
q
m
z
20log
10
(p/z)
0
20 dB/dc
0
90
w
m
p
Ms el aumento
producido por k.
Tema 7 Diseo de controladores en el dominio frecuencial
Procedimiento de diseo por adelanto de fase
Mtodo 1: El objetivo es establecer una nueva frecuencia de cruce de
ganancia a la derecha de la actual, y aumentar el margen de fase:
Especificaciones
Regiones del Bode
Compensacin
Adelanto de fase
Retraso de fase
*
cg m
zp = =
( )
* *
180
cg m
j P MF =
( )
( )
m
m
p
z
sin 1
sin 1
+
=
2. Calcular el adelanto de fase necesario:
y llevar esto a
* *
, MF
cg
0
MF
-180
w
cg
w
cg
*
MF
*
-180-P(jw
cg
)
*
q
m
Con las dos
frmulas en
que aparecen
p y z obtener
sus valores.
1. Igualar la nueva frecuencia de cruce de ganancia a la frecuencia de
mximo adelanto de fase:
Tema 7 Diseo de controladores en el dominio frecuencial
Procedimiento de diseo por adelanto de fase
Especificaciones
Regiones del Bode
Compensacin
Adelanto de fase
Retraso de fase
( ) 0 log 20 log 10 log 20
10 10
*
10
= + + K
z
p
j P
cg
0
-180
w
cg
w
cg
*
MF
*
20log
10
K
3. Ajustar la ganancia del controlador hasta que la curva de ganancia
pase por la lnea de 0 dB justo en la frecuencia de corte deseada
Tema 7 Diseo de controladores en el dominio frecuencial
Procedimiento de diseo por adelanto de fase
Mtodo 2: El objetivo es reducir los errores de estado estacionario, y
aumentar el margen de fase, aumentando tambin al AB:
Especificaciones
Regiones del Bode
Compensacin
Adelanto de fase
Retraso de fase
2. Elegir el cero z a la izquierda de la w
cg
de kP(s).
* * *
, , MF e e
v p
1. Aumentar k hasta que se cumpla la especificacin de error. Dibujar el
Bode de kP(s).
0
MF sin compensar
0
-180
z p
MF
compensado
20log
10
k 3. Elegir un polo z que
aporte un q
m
superior al
adelanto de fase necesario.
4. Dibujar el Bode del
sistema compensado y
comprobar que tiene el
MF mayor que MF*. Si
no es as, probar con
otros valores de z y p.
Es un procedimiento
prueba-error.
Tema 7 Diseo de controladores en el dominio frecuencial
Compensacin de retraso de fase
( ) z p
p
j
z
j
k j C <
+
+
= ;
1
1
=
(
(
|
|
.
|
\
|
=
zp
p
z
z
p
m
m
2
1
arctan
Especificaciones
Regiones del Bode
Compensacin
Adelanto de fase
Retraso de fase
q
m
0
-20 dB/dc
0
-90
p w
m
z
20log
10
(p/z)
Ms el aumento
producido por k.
Tema 7 Diseo de controladores en el dominio frecuencial
Procedimiento de diseo por retraso de fase
1. Encontrar la ganancia k necesaria para cumplir las especificaciones
de e
ss
2. Elegir
3. La ganancia aportada por el controlador en la frecuencia de cruce de
ganancia debe ser cero, para que sta no cambie. Por eso,
Especificaciones
Regiones del Bode
Compensacin
Adelanto de fase
Retraso de fase
cg
z <<
k
p
z k
z
p
= = + 0 log 20 log 20
10 10
Mtodo 1: El objetivo es aumentar la ganancia de estado estacionario,
sin afectar a MF o a w
cg
, que deben permanecer iguales (paralelo al
diseo por retraso de fase en el lugar de races).
El resultado de esta metodologa es que tanto cero como polo quedan
muy a la izquierda, y
DIBUJO
Tema 7 Diseo de controladores en el dominio frecuencial
Compensacin de retraso de fase
Especificaciones
Regiones del Bode
Compensacin
Adelanto de fase
Retraso de fase
Mtodo 2: El objetivo es reducir los errores de estado estacionario, y
aumentar el margen de fase, pero reduciendo AB:
2. Encontrar la frecuencia en la que la fase de ese Bode es
* * *
, , MF e e
v p
1. Aumentar k hasta que se cumpla la especificacin de error. Dibujar el
Bode de kP(s).
3. Colocar el cero una
dcada por debajo de w
1
:
4. Colocar el polo en
0
MF sin compensar
0
-180
w
1
MF compensado
z p
20log
10
z
p
( )
1
j kP
z
p =
( ) 5 * 180
1
+ + = MF j kP
5. Dibujar el Bode del
sistema compensado y
comprobar que tiene el
MF mayor que MF*. Si
no es as, probar con otros
valores de z y p.
Tambin es prueba-error.