Medida de Parámetros de Las Puertas Lógicas

.
Medida de parmetros de las puertas lgicas

1.- Monta el siguiente circuito:
2.- utilizando el polmetro y midiendo tanto la entrada como la salida determina los umbrales de entrada y salida, vas subiendo la tensin en la entrada desde 0V, y cuando cambie de estado, lo rellenas en la casilla !V"#min o V"$ma%&' medida, a(ora ves ba)ando la entrada desde *V, cuando cambie de valor, rellenalo en la casilla !V"#min o V"$ma%&' medida busca estos valores en el +ataboo, del -" o en el libro de teoria, y rellena el resto de la tabla Medidas V"$ma% V"#min V.$ma% V.#min 0amilia lgica y numeracin 1 2.- 3iempo de propagacin. monta el siguiente es4uema: /o /o +ataboo,
compara con el osciloscopio las dos se5ales y calcula el tiempo de propagacin, busca en el +ataboo, ese valor y rellena la tabla:
medida
databoo,
tp 6.- !-uales son tus conclusiones&!7or 4u8 no coinciden los valores medidos y el databoo,&!es correcto el m8todo de medicin&!por 4u8 no se (an rellenado los V. medidos&
PROCEDIMIENTO 1. Implementar para cada una de las compuertas AND, OR, NOT, NAND, NOR,XOR y XNOR elEsquema necesar o para real !ar la s mulac "n en I#E $oundat on y Mult s m comose muestra en las # %u entes & %uras.$ %ura 1. Esquema para esta'lecer la relac "n entrada(sal da en Mult s m
LA PUERTA OR
1. El d se)o del c rcu to de la $ %ura 1 en la proto'oard queda de esta &orma*
# los nterruptores est+n a' ertos, las entradas en los p nes 1 y , tendr+n el -alor de cero %rac as a las res stenc as de 1. /0. A las res stenc as conectadas en esta &orma se les conoce como 1pulldo2n1 porque o'l %an o 1empu3an1 a la entrada de la puerta a un estado l"% co 'a3o. Con esto se e- ta la cond c "n de 1p n suelto1 o 1entrada &lotante1, que produc r4a un uno l"% co en el p n que se encuentra suelto o s n conectarse a n n%5n lu%ar. Cuando am'os nterruptores se c erran, se tendr+ el -alor de uno para las entradas en los p nes 1 y ,. 6a ta'la de -erdad para este c rcu to es la s %u ente*
Internamente, el IC 786#9, t ene esta estructura*
:t l !ando el pro%rama # mulador de Construcc "n de C rcu tos D % tales ;ers "n ..<.8, el c rcu to de la $ %ura 1 se puede pro'ar as4* Condicin [A=0, B=0, SALIDA=0] usando la pue !a " #pines ", $ % &' del IC ()LS&$
Condicin [A=0, B=", SALIDA="] usando la pue !a " #pines ", $ % &' del IC ()LS&$
Condicin [A=", B=0, SALIDA="] usando la pue !a " #pines ", $ % &' del IC ()LS&$
Condicin [A=", B=", SALIDA="] usando la pue !a " #pines ", $ % &' del IC ()LS&$
Condicin [A=0, B=0, SALIDA=0] usando la pue !a $ #pines ), * % +' del IC ()LS&$
Condicin [A=0, B=", SALIDA="] usando la pue !a $ #pines ), * % +' del IC ()LS&$
Condicin [A=", B=0, SALIDA="] usando la pue !a $ #pines ), * % +' del IC ()LS&$
Condicin [A=", B=", SALIDA="] usando la pue !a $ #pines ), * % +' del IC ()LS&$
Condicin [A=0, B=0, SALIDA=0] usando la pue !a & #pines ,, - % "0' del IC ()LS&$
Condicin [A=0, B=", SALIDA="] usando la pue !a & #pines ,, - % "0' del IC ()LS&$
Condicin [A=", B=0, SALIDA="] usando la pue !a & #pines ,, - % "0' del IC ()LS&$
Condicin [A=", B=", SALIDA="] usando la pue !a & #pines ,, - % "0' del IC ()LS&$
Condicin [A=0, B=0, SALIDA=0] usando la pue !a ) #pines "", "$ % "&' del IC ()LS&$
Condicin [A=0, B=", SALIDA="] usando la pue !a ) #pines "", "$ % "&' del IC ()LS&$
Condicin [A=", B=0, SALIDA="] usando la pue !a ) #pines "", "$ % "&' del IC ()LS&$
Condicin [A=", B=", SALIDA="] usando la pue !a ) #pines "", "$ % "&' del IC ()LS&$
EL I./ERSOR #.OT'
,. U!ili0ando el ci cui!o in!e1 ado ()&$, 2on!a el ci cui!o de la 3i1u a " % 4ace la !a5la de 6e dad pa a la pue !a OR7 P o5a las ) pue !as del IC7 .o de5e de8a se nin1una en! ada 3lo!an!e7
SOLUCI9.: El d se)o del c rcu to de la $ %ura , en la proto'oard queda de esta &orma*
6a ta'la de -erdad para este c rcu to es la s %u ente*
Internamente, el IC 786#8, t ene esta estructura*
LA PUERTA E;OR
9. U!ili0ando el IC ()0), 2on!a el ci cui!o de la 3i1u a $ % 4ace la !a5la de 6e dad pa a el I./ERSOR7 P o5a las + pue !as del IC7
SOLUCI9.: El d se)o del c rcu to de la $ %ura 9 en la proto'oard queda de esta &orma*
Internamente, el IC 786#=> t ene esta estructura*
E? sten muc@as &ormas de com' nar las puertas l"% cas '+s cas para real !ar &unc ones 5t les. Al%unos de estos c rcu tos producen sal das que solamente dependen de los estados l"% cos actuales de todas sus entradas. A estos se les llama CIRCUITOS L9<ICOS CO=BI.ACIO.ALES7 Otros c rcu tos son d se)ados para recordar los estados pasados de sus entradas y produc r sal das 'asados en d c@os estados pasados y los estados l"% cos actuales en sus entradas. Estos c rcu tos act5an de acuerdo con una secuenc a de las se)ales de entrada y se conocen como CIRCUITOS L9<ICOS SECUE.CIALES7 8. U!ili0ando el IC (),+, 2on!a el ci cui!o de la 3i1u a & % 4ace la !a5la de 6e dad pa a la pue !a E;OR7 P o5a las ) pue !as del IC7
A. El ci cui!o de la >i1u a ) 2ues! a la 3o 2a de c ea una pue !a A.D de ! es en! adas u!ili0ando pue !as de dos en! adas7 U!ili0ando el ci cui!o in!e1 ado ()0,, 2on!a el ci cui!o de la >i1u a ) % 4ace la !a5la de 6e dad pa a la pue !a A.D de ! es en! adas7
SOLUCI9.: El d se)o del c rcu to de la $ %ura A en la proto'oard queda de esta &orma*
?En @uA caso p Bc!ico se pod Ca u!ili0a el ci cui!o de la >i1u a *7"D
Cuando no se ten%a un IC 786#.8. >. U!ili0ando el ci cui!o in!e1 ado ()00, 2on!a el ci cui!o de la 3i1u a * % 4ace la !a5la de 6e dad co espondien!e7
SOLUCI9.: El d se)o del c rcu to de la $ %ura > en la proto'oard queda de esta &orma*
6a res stenc a que act5a como Pulldo2n se ut l !a para e- tar la cond c "n de 1entrada &lotante1 en la entrada de la puerta. En este c rcu to aparece una &orma d &erente de conectar de conectar una de las res stenc as BPullupC. Esta &orma de conectar la res stenc a Ba ;cc en lu%ar de DNDC se conoce como 1Pullup1 porque o'l %a o 1empu3a1 a la entrada de la puerta a un estado l"% co alto. ?CuBl es la 3uncin l1ica @ue eali0a el ci cui!o 2os! ado en la 3i1u a +D Real !a la &unc "n NOT, es dec r que es el equ -alente de usar un IC 786#.8. ?CuBl es la di3e encia con el ci cui!o 2os! ado en la >i1u a *D .o se ! a!a de desc i5i lo @ue se ap ecia a si2ple 6is!a: @ue es!e !iene Pullup % el o! o no, @ue las dos en! adas #A % B' no es!Bn unidas, e!c7, sino @ue anali0a po @uA se 4a Ca asC el ci cui!o en lu1a del 2on!a8e de la >i1u a *, @ue es 2Bs si2ple7 Este 5lt mo d se)o es m+s se%uro en cuanto a la act -ac "n de pulsos de re'ote. U!ili0ando el ci cui!o in!e1 ado ()00, 2on!a el ci cui!o de la >i1u a + % 4ace la !a5la de 6e dad co espondien!e7 U!ili0ando el IC ()00, 2on!a el ci cui!o de la >i1u a (7 Es una pue !a .A.D con dos en! adas, pe o la 3uncin l1ica @ue se desea i2ple2en!a es la si1uien!e: in6e !i #.OT' el es!ado l1ico de la en! ada, es!a5leciendo una accin de con! ol 2edian!e el sEi!c4 $ #SF$'7
Cuando el s2 tc@ #F, BControl AC se encuentra cerrado, la puerta real !ar+ la &unc "n de n-ert r el n -el l"% co presente en su entrada G. En estas cond c ones se d ce que #F, @a' l ta Bena'leC la &unc "n. Por el contrar o s #F, est+ a' erto, la puerta no real !ar+ la &unc "n de n-ert r el n -el l"% co presente en su entrada G. En estas cond c ones se d ce que #F, des@a' l ta Bd sa'leC la &unc "n. Desde el punto de - sta estr ctamente l"% co, el c rcu to anter or se puede representar como muestra la $ %ura =*
SOLUCI9.: El d se)o del c rcu to de la $ %ura = en la proto'oard queda de esta &orma*
6eer m+s* @ttp*HH222.mono%ra& as.comHtra'a3osAAHc rcu tos(lo% cos(com' nac onalesHc rcu tos(lo% cos( com' nac onales,.s@tmlI ?!!,-E!J<I/#
COMPUERTA LGICA Y
$a operacin Y se e)ecuta e%actamente igual 4ue la multiplicacin ordinaria de u os y ceros. 9na salida igual a ! ocurre slo en el :nico caso donde todas las entradas son !. $a salida es cero en cual4uier caso donde una o m;s entradas son ". $a smbolo de la compuerta Y se muestra en la <igura ad)unta, en este caso una compuerta Y de # entradas. $a salida de la compuerta Y es igual al producto Y de las entradas lgicas= es decir: $%A& >n otras palabras, la compuerta Y es un circuito 4ue opera en <orma tal 4ue su salida es ALTA, slo cuando todas sus entradas son ALTA' . >n todos los otros casos su salida en &A(A. $a ta)la de *erdad para la compuerta Y se muestra a continuacin: Ta)la de *erdad A & " " ! ! " ! " ! $%A& " " " !
COMPUERTA LGICA O
$a operacin lgica O produce un resultado !, cuando cual4uiera de las variables de entrada es !. $a operacin O, genera un resultado de " slo cuando todas las variables de entrada son ". >n la adicin, !+!%!, !+!+!%!, etc. $a compuerta O es un circuito 4ue tiene # o m;s entradas y cuya salida es igual a la suma O de las entradas. $a <igura ad)unta, muestra el smbolo correspondiente a una compuerta O de # entradas. $as entradas A y & son niveles de volta)e lgicos y la salida o resultado' $ es un nivel de volta)e lgico, cuyo valor es el resultado de la adicin O de A y &= esto es: $%A+& >n otras palabras, la compuerta O opera de tal <orma 4ue su salida es ALTA si las entradas A, & o ambas est;n en un nivel lgico !. $a salida de la compuerta O ser; &A(A, si las entradas est;n en un nivel lgico ". ? continuacin se presenta la tabla de verdad de la compuerta O: Ta)la de *erdad A & $%A+& " " ! ! " ! " ! " ! ! !
COMPUERTA LGICA ,O
$a operacin ,O di<iere de las operaciones Y y O en 4ue 8sta puede e<ectuarse con una sola variable de entrada. 7or e)emplo, si la variable A se somete a la operacin ,O, el resultado $ se puede e%presar como: $%A-%.A, donde el apstro/e y la diago al representan la operacin ,O tambi8n se usa una barra sobrepuesta'. $a operacin ,O se conoce asimismo como i *ersor o compleme to y estos t8rminos se pueden usar como sinnimos. >l smbolo de la compuerta ,O se muestra en la <igura ad)unta, el cual se conoce com:nmente como I,0ER'OR inverter en ingl8s'. >ste circuito siempre tiene una sola entrada y su nivel lgico de salida siempre es contrario al nivel lgico de esta entrada= es decir: $ % A- % .A
? continuacin se muestra la tabla <uncional para la compuerta ,O: Ta)la de *erdad A " ! $ % A! "
COMPUERTA' LGICA' ,O1Y 2 ,O1O >stas compuertas se utilizan intensamente en los circuitos digitales. >n realidad combinan las operaciones b;sica Y, O y ,O, las cuales <acilitan su descripcin mediante operaciones de ;lgebra booleana, como se ver; posteriormente. >l smbolo correspondiente a una compuerta ,O1Y de # entradas se muestra en la <igura ad)unta. >s el mismo 4ue el de la compuerta Y, e%cepto por el pe4ue5o crculo en su salida. 9na vez m;s, este crculo denota la operacin de inversin. +e este modo la compuerta ,O1Y opera igual 4ue la Y seguida de un i *ersor= es decir: $ % 3A &4- % A- + &$a tabla de verdad de la compuerta ,O1Y es: Ta)la de *erdad A & $ % 3A &4" " ! ! " ! ! ! ! ! ! "
>l smbolo correspondiente a una compuerta ,O1O de # entradas se muestra en la <igura ad)unta. >s el mismo 4ue el de la compuerta O, e%cepto por un pe4ue5o crculo en su salida. 9na vez m;s, este crculo denota la operacin de inversin. +e este modo la compuerta ,O1O opera igual 4ue O seguida de un i *ersor= es decir: $ % 3A + &4- % A- &$a tabla de verdad de la compuerta ,O1O es: Ta)la de *erdad
A & $ % 3A + &4" " ! ! " ! " ! ! " " "
COMPUERTA' LGICA' O E$CLU'I0A Y 'U COMPLEME,TO

>%iste otra compuerta de uso <recuente 4ue es la O E$CLU'I0A O E$C' y su complemento o dual ,O O E$CLU'I0A ,O O E$C'. >n la la compuerta O E$C, la salida ser; ! slo si una del total de las entradas est; en ! o el n:mero de entradas con valor ! es impar, y la salida ser; " si el n:mero de entradas en ! es par o todas las entradas est;n en "= a4u se aplica una <rase de la lgica de proposiciones, para dos entradas: una entrada u otra en uno pero no ambas. >l smbolo propuesto para la compuerta O E$C se muestra en la <igura ad)unta, siendo la e%presin de salida de la compuerta: $ % 3A &-4 + 3A- &4 % A O E$C & $a tabla de verdad para esta compuerta es:
$a compuerta ,O O E$C, en realidad combina las operaciones de las compuertas O E$C y ,O. >l smbolo correspondiente se muestra en la <igura ad)unta. >s el mismo 4ue el de la compuerta O E$C e%cepto por el pe4ue5o crculo en su salida. 9na vez m;s este crculo denota la operacin de inversin. +e este modo la compuerta ,O O E$C opera igual 4ue la O E$C seguida de un i *ersor= es decir: $ % 3A &43A- &-4 % 3A O E$C &4- % A ,O O E$C & $a tabla de verdad de esta compuerta es: Ta)la de *erdad A & $ % A ,O O E$C & " " " ! ! " " ! !
! !
"
PROCE5IMIE,TO E$PERIME,TAL
Armar el siguiente circuito topolgico para comprobar las ta)las de *erdad.
>l circuito topolgico tambi8n puede presentarse de la siguiente <orma e4uivalente:
+e los diagramas anteriores, se observa 4ue en el LED diodo emisor de luz' 5! se comprobar; la compuerta Y de dos entradas= en 5# la tabla de verdad de la compuerta ,O1Y de # entradas, y as sucesivamente. ? continuacin se muestra la con<iguracin interna de los circuitos integrados usados en los diagramas topolgicos anteriores.
PR6CTICA #
/ombre de la pr;ctica: 6lge)ra de &oole
O)7eti*o de la prctica8 Compro)ar en el laboratorio el dise9o optimi:ado de un circuito utilizando el lge)ra de &oole= reportando *e ta7as 4ue se obtienen.
5uraci 8 5os ;oras
Material ecesario8 U a /ue te de *olta7e de <0 # 5IP = LE5 no importa el color' !! resiste cias de >?"o;ms # ta)lillas de co e@io es $os siguientes circuitos i tegrados +os ?>L'!" = compuertas ,O1Y de = entradas, dos ?>L'!!, dos ?>L'">, dos ?>L'=# > compuertas O de # entradas' y un ?>L'#! Alam)re para co e@io es. Autores Pro/D MD e CD 'al*ador 'aucedo Elores Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Eduardo Elores Me7Fa +ado el siguiente logigrama de un circuito lgico: TelA/o o8 <?#B1C""" e@te si 8 <>C=# e@te si 8 <>=#C e@te si 8 <>C#B
$a <uncin de salida G del circuito anterior es: G3AH&HCH54 % A-&C- + A-&-C-5 + &-C-5
$a ta)la de *erdad de G es: A & C 5 A-&C- A-&-C-5 &-C-5 " " " " " " " " ! ! ! ! ! ! ! ! " " " " ! ! ! ! " " " " ! ! ! ! " " ! ! " " ! ! " " ! ! " " ! ! " ! " ! " ! " ! " ! " ! " ! " ! " " " " ! ! " " " " " " " " " " " ! " " " " " " " " " " " " " " " ! " " " " " " " ! " " " " " " G " ! " " ! ! " " " ! " " " " " "
@ el circuito topolgico, para generar G, es:
Aimpli<icando G, utilizando el lge)ra de &oole, se tiene: G3AH&HCH54 % A-&C- + A-&-C-5 + &-C-5 % A-&C- + &-C-53A- + !4 % A-&C- + &-C-5
>l logigrama de la <uncin reducida del circuito es:
$a ta)la de *erdad de la <uncin reducida es: A & C 5 " " " " " " " " ! ! ! ! ! ! ! ! @ su circuito topolgico es: " " " " ! ! ! ! " " " " ! ! ! ! " " ! ! " " ! ! " " ! ! " " ! ! " ! " ! " ! " ! " ! " ! " ! " ! A-&C" " " " ! ! " " " " " " " " " " &-C-5 " ! " " " " " " " ! " " " " " " G " ! " " ! ! " " " ! " " " " " "
Ae puede construir el circuito reducido empleando slo compuertas ,O1Y, para lo cual se compleme ta # *eces la <uncin y se aplica uno de los complementos, tal como se indica a continuacin: G3AH&HCH54 % 3A-&C- + &-C-54-- % I3A-&C-4- 3&-C-54-J-
>l logigrama para esta <uncin es:
$a ta)la de *erdad es: A & C 5 3A-&C-4" " " " " " " " ! ! ! ! ! ! ! ! " " " " ! ! ! ! " " " " ! ! ! ! " " ! ! " " ! ! " " ! ! " " ! ! " ! " ! " ! " ! " ! " ! " ! " ! ! ! ! ! " " ! ! ! ! ! ! ! ! ! ! 3&-C-54! " ! ! ! ! ! ! ! " ! ! ! ! ! ! G " ! " " ! ! " " " ! " " " " " "
0inalmente, el circuito topolgico es:
PR6CTICA =
,om)re de la prctica8 Mapas de Kar aug;D
O)7eti*o de la prctica8 Compro)ar la importancia de los mapas de Kar aug; en la mi imi:aci de <unciones de conmutacin, bas;ndose en la suma de productos.
5uraci 8 > ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 # 5IP de L e tradas # LE5 no importa el color' !> resiste cias de >?" o;ms
# ta)lillas de co e@io es protoboard' $os siguientes circuitos i tegrados: 5os ?>M">, tres ?>E"L > compuertas Y de # entradas', tres ?>'=# > compuertas O de # entradas' y dos ?>#!. Alam)re para co e@io esD Autores Pro/D MD e CD 'al*ador 'aucedo Elores Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Eduardo Elores Me7Fa TelA/o o8 <?#B1C""" e@te si 8 <>C=# e@te si 8 <>=#C e@te si 8 <>C#B
PRO&LEMA !
$as > lF eas 4ue entran al circuito lgico combinacional 4ue se ilustra en el diagrama a blo4ues de la <igura ad)unta, llevan un dgito decimal codificado en binario. >s decir, los e4uivalentes binarios de los dgitos decimales "1B pueden aparecer en las lneas A, &, C, 5. >l bit m;s signi<icativo es A.
$as combinaciones de valores correspondientes a los e4uivalentes binarios de los n:meros decimales !"1!< u ca aparecer en las lneas de entrada. $a :nica salida G del circuito debe ser ! si y slo si representan un n:mero 4ue sea cero o una pote cia de #. 5ise9e el circuito.
'OLUCI, $as combinaciones posibles de las variables de entradas del circuito, as como el valor lgico de la salida correspondiente a dic(as entradas, se presentan en la siguiente ta)la /u cio al: 5ec " E trada &C5 A & C " " " 5 " G !
! # = > < C ? L B !" N !<
" " " " " " " ! !
" " " ! ! ! ! " "
" ! ! " " ! ! " "
! " ! " ! " ! " !
! ! " ! " " " ! " @ N @
I *lido e &C5
$as combinaciones de entrada al circuito 4ue con<ormen un n:mero 4ue sea cero o una pote cia de #, se representaron a la salida con un !, entre el intervalo de "1B, las 4ue no cumplen con estas condiciones se representaron con un ", y el resto de las combinaciones 4ue <orman las > variables, o sea el intervalo de !"1!<, son irrele*a tes indi<erentes' y se representan con una @. $a <uncin G de salida en <orma cannica es: G3AH&HCH54 % 'UMAmi
itArmi os
3"H!H#H>HL4 + 'UMAi
di/ere tes
3!"1!<4
$levando esta <uncin al mapa de Kar aug; en <orma de mi itArmi os, se tiene:
$a /u ci mF ima resultante es: G3AH&HCH54 % C-5- + A-&-C- + &-5-
Bealizando el logigrama del circuito, se obtiene:
>l circuito topolgico es el siguiente:
PRO&LEMA #
9n circuito lgico combinatorio recibe dos n:meros de tres bits cada uno, A % A#A!A" y & % &#&!&". 5ise9e un circuito mnimo de suma de productos para producir una salida / % ! siempre 4ue A sea ma2or Oue &.
'OLUCI, 3omando en cuenta todas las combinaciones de los dos n:meros de tres bits y las condiciones del problema, se realiza la ta)la /u cio al siguiente: 5EC
" ! # = >
A
" " " " " " " " " " " " " " " " " " " !
&
" " ! ! " " ! " ! "
A# A! A" &# &! &"
/
" " " " "
5EC
=# == => =< =C
A
! ! ! ! ! " " " " " " " " " " " " " " !
&
" " ! ! " " ! " ! "
A# A! A" &# &! &"
/
! ! ! ! "
< C ? L B !" !! !# != !> !< !C !? !L !B #" #! ## #= #> #< #C #? #L #B =" =!
" " " " " " " " " " " " " " " " " " " " " " " " " " "
" " " " " " " " " " " ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
" " " ! ! ! ! ! ! ! ! " " " " " " " " ! ! ! ! ! ! ! !
! ! ! " " " " ! ! ! ! " " " " ! ! ! ! " " " " ! ! ! !
" ! ! " " ! ! " " ! ! " " ! ! " " ! ! " " ! ! " " ! !
! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " !
" " " ! " " " " " " " ! ! " " " " " " ! ! ! " " " " "
=? =L =B >" >! ># >= >> >< >C >? >L >B <" <! <# <= <> << <C <? <L <B C" C! C# C=
! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
" " " " " " " " " " " ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
" " " ! ! ! ! ! ! ! ! " " " " " " " " ! ! ! ! ! ! ! !
! ! ! " " " " ! ! ! ! " " " " ! ! ! ! " " " " ! ! ! !
" ! ! " " ! ! " " ! ! " " ! ! " " ! ! " " ! ! " " ! !
! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " !
" " " ! ! ! ! ! " " " ! ! ! ! ! ! " " ! ! ! ! ! ! ! "
+e la ta)la /u cio al, se obtiene la <uncin de salida / en /orma cannica: /3A#HA!HA",&#H&!H&"4 % 'UMAmi
itArmi os
3LH !CH!?H#>1#CH=#1=<H>"1>>H>L1<=H<C1C#4
$levando esta <uncin a un mapa de Kar aug;, se tiene:
$a /u ci mF ima es: / % A!A"&-#&-" + A"&-#&-!&-" + A#A"&-!&-" + A#A!A"&-" + A#A!&-" + A!&-#&-! + A#&-#
>l logigrama de la <uncin reducida es:
@ su circuito topolgico es:
$a compuerta O de ? entradas se obtuvo con C compuertas O de # entradas.
PR6CTICA >
,om)re de la prctica8 'umador 2 restadorD
O)7eti*o de la prctica8 Compro)ar el <uncionamiento del dise5o de un semisumador, un sumador, un semirestador y un restador, utilizando compuertas )sicas.
5uraci 8 > ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 # 5IP de L e tradas !# LE5 no importa el color' !L resiste cias de >?" o;ms
# ta)lillas de co e@io es protoboard' $os siguientes circuitos i tegrados o e4uivalentes: 5os ?>E'"L > compuertas Y de # entradas', dos ?>L'=# > compuertas O de # entradas' y u ?>L'">. Alam)re para co e@io esD Autores Pro/D MD e CD 'al*ador 'aucedo Elores Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Eduardo Elores Me7Fa TelA/o o8 <?#B1C""" e@te si 8 <>C=# e@te si 8 <>=#C e@te si 8 <>C#B
'EMI'UMA5OR. -ontiene un bit para el co sumado, otro para el sumado y se puede

tener un bit de acarreo C. >l diagrama a )loOues del semisumador se presenta en la siguiente <igura:
+onde $ e Y son los sumandos, C el acarreo y ' la suma.
$a ta)la /u cio al del semisumador es: 5EC $ Y C ' " ! # = " " ! ! " ! " ! " " " ! " ! ! "
+e la tabla <uncional, los mapas K para ' y C, son:
Besumiendo: C%$Y y ' % $ O E$C Y
>s decir, C se genera con una compuerta Y y ' con una compuerta O E$C, como se muestra en el logigrama correspondiente al semisumador:
@ el circuito topolgico es:
+onde ' se representa por 5! y C por 5#.
'UMA5OR COMPLETO: -uando adem;s de tener los # bits correspondientes al cosumado y al sumado, se tiene un acarreo i icial C", con acarreo /i al C. Au diagrama a )loOues se muestra en la <igura siguiente:
+onde C" es el acarreo posterior y C el acarreo <inal.
$a ta)la /u cio al del sumador completo es: 5EC $ Y C" C ' " ! # = > < C ? " " " " ! ! ! ! " " ! ! " " ! ! " ! " ! " ! " ! " " " ! " ! ! ! " ! ! " ! " " !
+e la de<inicin de O E$C cuando el n:mero de entradas con valor ! es impar, la <uncin es igual a !, en caso contrario es igual a "', la suma ' es igual a: ' % $ OE$C Y OE$C C" >l acarreo /i al C, en <orma cannica es: C % 'UMAmi
itArmi os
3=H<HCH?4
$os mapas K para ' y C son.
$a /u ci reducida es: C % $Y + YC" + $C"
>l logigrama de ' y C es:
+onde la compuerta O de = entradas se obtuvo a partir de # compuertas O de # entradas.
>l circuito topolgico del sumador completo es:
O)te ci de u 'UMA5OR COMPLETO a partir de dos 'EMI'UMA5ORE' 7artiendo de la e%presin del acarreo <inal C del sumador completo, se (acen cannicos los dos t8rminos 4ue contienen a C": C % $Y + YC" + $C" % $Y + Y3$ + $-4C" + $3Y +Y-4C" % % $Y + $YC" + $-YC" + $YC" + $Y-C" % $Y + $YC" +$-YC" + $Y-C" % % $Y 3! + C"4 + C" 3$-Y + $Y-4 % $Y + C" 3$ OE$C Y4
$a siguiente <igura muestra el logigrama de un sumador completo a partir de dos semisumadores:
+onde la compuerta O de = entradas se obtuvo a partir de dos compuertas O de # entradas.
>l circuito topolgico es:
'EMIRE'TA5OR: >s a4uel 4ue tiene un bit para el mi ue do y otro para el sustrae do. 7ara el caso de 4ue un bit del mi ue do sea menor 4ue el bit del sustrae do, se tendr; un prAstamo P. >l diagrama a )loOues se presenta en la <igura ad)unta.
$a ta)la /u cio al para el semirestador es: 5EC $ Y P R " ! # = $os mapas K para R y P son: " " ! ! " ! " ! " ! " " " ! ! "
Besumiendo: P % $- Y y R % $ O E$C Y
>l logigrama del semirestador es:
>l circuito topolgico del semirestador es:
+onde R se representa por 5! y P por 5#.
RE'TA5OR COMPLETO: >s a4uel 4ue considera un pr8stamo inicial P", aunado a los bits del mi ue do y el sustrae do. Au diagrama a )loOues se presenta en la <igura ad)unta.
$a ta)la /u cio al del restador completo es: 5EC $ Y P" P R " ! # = > " " " " ! " " ! ! " " ! " ! " " ! ! ! " " ! ! " !
< C ? >l prAstamo /i al P, en <orma cannica es:
! " ! " " ! ! " " " ! ! ! ! !
P % 'UMAmi $os mapas K para R y P son:
itArmi os
3!H#H=H?4
+e la de<inicin de OE$C cuando el n:mero de entradas con valor ! es impar, la <uncin es igual a !, en caso contrario es igual a "', la resta R es igual a: R % $ OE$C Y OE$C C"
$a <uncin reducida del pr8stamo <inal P es: P % $-Y + YP" +$-P"
$a siguiente <igura presenta el logigrama del restador completo:
Circuito topolgico del restador completo:
+onde R se representa por 5! y P por 5#. /uevamente, la compuerta O de = entradas se puede obtener a partir de dos compuertas O de # entradas.
O)te ci de u RE'TA5OR COMPLETO a partir de dos 'EMIRE'TA5ORE' 7artiendo de la e%presin del pr8stamo <inal P del restador completo, se (acen cannicos los dos t8rminos 4ue contienen a P": C % $-Y + YP" + $-P" % $Y + Y3$ + $-4P" + $-3Y +Y-4P" % % $-Y + $YP" + $-YP" + $-YP" + $-Y-P" % $-Y + $YP" +$-YP" + $-Y-P" % % $-Y 3! + P"4 + P" 3$Y + $-Y-4 % $-Y + P" 3$ OE$C Y4-
>l logigrama del restador completo en base a dos semirestadores es:
$a siguiente <igura presenta el circuito topolgico del restador completo a partir de # semirestadores:
+onde R se representa por 5! y P por 5#.
PROCE5IMIE,TO E$PERIME,TAL Armar los siguientes circuitos y compro)ar sus se9ales de salida, sus acarreos y sus prAstamos, seg:n sea el caso, bas;ndose en las ta)las /u cio ales desarrolladas.
Circuito topolgico !: Resume los = circuitos relativos a los sumadores.
$os LE5 diodos emisores de luz' ! y #, representan las se5ales de salida ' y C del semisumador, respectivamente= los LE5 = y >, las se5ales de salida ' y C del sumador completo, respectivamente= y los LE5 < y C, las se5ales de salida ' y C del sumador completo, (ec(o a base de dos semisumadores, respectivamente.
Circuito topolgico !: Resume los = circuitos relativos a los restadores.
$os LE5 ! y #, representan las se5ales de salida R y P del semirestador, respectivamente= los LE5 = y >, representan R y P, se5ales de salida del restador completo, respectivamente= los LE5 < y C representan las se5ales de salida R y P del restador completo <ormado a base de dos semirestadores, respectivamente
PR6CTICA <
,om)re de la prctica8 Multiple@or y 5emultiple@orD
O)7eti*o de la prctica8 5ise9ar un multiple@or de > e tradas o ca ales de i /ormaci , en los cuales cada ca al estA compuesto de > )its = y dise9ar tambi8n un demultiple@or o selector de datos 4ue reciba de e trada u ca al de > )its de in<ormacin y tenga cuatro ca ales de salida de > )its cada uno.
5uraci 8 # ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 = 5IP de L e tradas cada u o #" LE5 cinco grupos de > LE5, cada grupo de un solo color' <# resiste cias de >?" o;ms # ta)lillas de co e@io es protoboard' $os siguientes circuitos i tegrados o e4uivalentes: 5os ?>L'!<C y u ?>L'!<=. Alam)re para co e@io esD Manual ECG 'emico ductors Autores Pro/D MD e CD 'al*ador 'aucedo Elores Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Ari 5ur &eltr TelA/o o8 <?#B1C""" e@te si 8 <>C=# e@te si 8 <>=#C e@te si 8 <>C#B
9n multiple@or o selector de datos es un circuito lgico combinacional 4ue acepta *arias e tradas de datos y permite slo a u a de ellas alca :ar la salida. >l encauzamiento deseado de los datos de entrada (acia la salida es controlado por entradas de 'ELECCI, 4ue algunas veces se conocen como e tradas de e rutamie to'. $a /igura <D!, muestra el diagrama /u cio al de un multiple@or ge eral MUX'. >n este diagrama las entradas y salidas se trazan como /lec;as gra des para indicar 4ue pueden ser u a o ms lF eas de se9ales. >%iste una se5al de entrada, E,, para permitir al multiple@or realizar su <uncin. -uando E, % ", todas las salidas son ".
Eigura <D!D 5iagrama /u cio al de u multiple@or digital 3MU$4
>l multiple@or act:a como un i terruptor de posicio es mPltiples controlado digitalmente, donde el cdigo digital 4ue se aplica a las entradas de 'ELECCI, controla 4u8 e tradas de datos ser;n trasladadas (acia la salida. 7or e)emplo, la salida G ser; igual a la entrada I" para alg:n cdigo de entrada se 'ELECCI, espec<ico, y as sucesivamente. +ic(o de otra manera, un multiple@or seleccio a una de N <uentes de datos de e trada y transmite los datos seleccionados a un solo ca al de salida. ? esto se le llama MULTIPLE$AR .
MULTIPLE$OR &6'ICO 5E # E,TRA5A' . $a /igura <D#, muestra la circuitera lgica de un multiple@or de # entradas,I" e I!, y u a entrada de seleccin '. >l nivel lgico 4ue se aplica a la entrada ' determina 4u8 compuerta Y se (abilita de manera 4ue su entrada de datos atraviese la compuerta O (acia la salida G. .bservando esto desde otro punto de vista, la e%presin booleana de la salida es: G % I" '- + I! ' -on '%", esta e%presin se convierte en:
G % I" D ! + I! D " lo cual indica 4ue G ser; id8ntica a la se5al de entrada I", 4ue puede ser un nivel lgico <i)o o bien una se5al lgica 4ue varia con el tiempo. -on '%!, la e%presin se trans<orma en: G % I" D " + I! D ! lo 4ue muestra 4ue la salida G ser; id8ntica a la se5al de entrada I!.
MULTIPLE$OR 5E > E,TRA5A' . Ae puede aplicar la misma idea b;sica para <ormar el multiple@or de > e tradas, 4ue se muestra en la /igura <D=. ?4u se tienen > e tradas, 4ue se transmiten en <orma selectiva a la salida, con base en las > combinaciones posibles de las entradas de seleccin '!'". -ada entrada de datos se accede con una combinacin di<erente de niveles de e trada de selecci . I" se captura con '!'" negadas las dos, de manera 4ue I" pase a trav8s de su compuerta Y (acia la salida G slo cuando '!%" y '"%". $a ta)la mostrada en la /igura <D=, da las salidas de los otros = cdigos de seleccin de entrada. Au sFm)olo.
>n las <amilias lgicas TTL y CMO' se dispone regularmente de multiple@ores de #, >, L y !C entradas. >stos circuitos integrados pueden ser combinados para la multiplexacin de un gran n:mero de entradas.
5ise9a do el multiple@or. $a siguiente <igura muestra el diagrama a )loOues del multiple@or:
Multiple@or de > ca ales de e tradaH cada u o de > )its 3>@!4
.bs8rvese 4ue el multiple@or debe ser de > canales, cada uno de > )its. >l multiple@or puede obtenerse con > multiple@ores de >@!, como se muestra en el siguiente logigrama:
>l diagrama topolgico del multiple@or de >@! cuatro ca ales de e trada y u o de salida' se muestra a continuacin:
9n demultiple@or realiza la <uncin opuesta a la de un multiple@or, por e)emplo, un demultiple@or de salidas de un bit, tiene una entrada de datos y ' entradas para seleccionar una de las n%#' salidas de datos. >l sFm)olo de un demultiple@or con > salidas se muestra en la <igura ad)unta:
5ise9amos a(ora el demultiple@or de > ca ales de i /ormaci y > ca ales de salida, donde cada ca al de salida tie e cuatro )its. >l logigrama se presenta en la siguiente <igura:
5iagrama topolgico de u demultiple@or o distri)uidor de datos de u ca al de e trada 2 cuatro ca ales posi)les de salidaD
,OTA8 O)ser*ar la co e@i de los LE5 e este circuito 2 tomar e cue ta la polari:aci H pues el !<C es de colector a)ierto

Armar los dos circuitos topolgicos anteriores.
Co sultar las co /iguracio es i ter as de los circuitos integrados a utilizar en el manual ECG Semiconductors.
-on base en este manual y a la co /iguraci i ter a del circuito integrado ?>L'!<< o ?>L'!<C, e@plicar por OuA se co ect de esa manera el DIP.
5i)u7ar el diagrama de la co /iguraci i ter a de los circuitos integrados utilizados.
CUE'TIO,ARIO !D ?l cerrar el circuito del ca al < del DIP, la se5al 4ue manda es !un ! o un "& #D ?l cerrar el circuito del ca al C del DIP, la se5al 4ue manda en !un " o un !& =D Ai 4uisieras mane)ar las se5ales de entrada con puros ceros o con puros u os !OuA
circuito integrado tendras 4ue ane%ar a la cone%in del diagrama topolgico del demultiple@or para obtener la misma respuesta de salida&
>D 5i)u7a el diagrama de la respuesta de la pregunta 2. <D !QuA signi<ica el cFrculo peOue9o dibu)ado en la entrada de cual4uier compuerta o
circuito&
R8 Que esa compuerta o circuito se acti*a e ceroD CD Completar la ta)la /u cio al del siguiente circuito i tegrado CI'.
'ELECCI, 5E PERMI'O E,TRA5A' 'ALI5A E,TRA5A' 3a o )4 3a o )4 3a o )4 '! @ " " " " ! ! ! ! '" @ " " ! ! " " ! ! E! " " " " " " " " I" I! I# I= @ @ @ @ " @ @ @ ! @ @ @ @ " @ @ @ ! @ @ @ @ " @ @ @ @ @ @ @ G " " ! " ! "
@ signi<ica o importa
?D Calcular la ta)la /u cio al del siguiente CI y di)u7ar su logigrama.
A" A! Ea E) O" O! O# O= Ea E) O" O! O# O= @ @ " " ! ! @ " @ @ @ ! " ! " ! ! @ @ !
PR6CTICA C
,om)re de la prctica8 5ecodi/icador &C5 a ? segme tos 2 Codi/icador de PrioridadD
O)7eti*o de la prctica8 Compro)ar en el laboratorio el <uncionamiento del decodi/icador &C5 de ? segme tos y el codi/icador de prioridad ?>L'!>?.
5uraci 8 # ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 # 5IP de L e tradas y u o de > e tradas > diodos emisores de lu: LED' no importa el color'
!C resiste cias de >?" o;ms y dos de ##" o;ms ! ta)lillas de co e@io es protoboard' $os siguientes circuitos i tegrados o e4uivalentes: 5os ?>L'">, u ?>L'!>? y un ?>L'>? U e@;i)idor display' de ? segme tos de odo comP Alam)re para co e@io esD Manual ECG 'emico ductors Autores Pro/D MD e CD 'al*ador 'aucedo Elores Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Eduardo Elores Me7Fa TelA/o o8 <?#B1C""" e@te si 8 <>C=# e@te si 8 <>=#C e@te si 8 <>C=#
5ECO5IEICA5ORE'.MA,E(A5ORE' 5E &C5 A ? 'EGME,TO'

Muc(as presentaciones num8ricas en dispositivos de visualizacin utilizan una co /iguraci de ? segme tos, Eigura CD! 3a4, para <ormar los caracteres decimales del " al B y algunas veces los caracteres hexadecimales de A a E. -ada segmento est; (ec(o de un material 4ue emite luz cuando se pasa corriente a trav8s de 8l. $os materiales 4ue se utilizan mas com:nmente incluyen diodo emisores de lu: LED, por sus siglas en ingl8s' y <ilamentos incandescentes. $a Eigura CD! 3)4, muestra los patrones de segmento 4ue sirven para presentar los diversos dgitos. 7or e)emplo, para el dgito C los segmentos c, d, e, / y g se encienden, en tanto 4ue los segmentos a y ) se apagan. Ae utiliza un decodi/icador.ma e7ador a ? segme tos para tomar una entrada &C5 de > bits y dar salidas 4ue pasar;n corriente a trav8s de los segmentos indicados para presentar el dgito decimal. $a lgica de este decodi<icador es m;s complicada 4ue las 4ue se analizaron anteriormente, debido a 4ue cada salida es activada por mas de una combinacin de entrada. 7or e)emplo, el segmento e debe ser activado para cual4uiera de los dgitos ", #, C y L, lo cual signi<ica 4ue cuando cual4uiera de los cdigos """", ""!", "!!" o bien !""" ocurra.
$a Eigura CD# 3a4 muestra un decodi/icador.ma e7ador de &C5 a ? segme tos TTL ?>>C o ?>>?' 4ue se utiliza para mene)ar una presentacin LED de ? segmentos. -ada segmento consta de uno o dos LED. $os odos de los LED est;n todos unidos a 0cc +<0'. $os ctodos de los LED est;n conectados a trav8s de resistencia limitadoras de corriente a las salidas adecuadas del decodi/icador . ma e7ador. Cste tiene salidas activas en &A(O 4ue son transistores mene)adores de colector abierto 4ue pueden dispar una corriente bastante grande. >sto se debe a 4ue las presentaciones LED pueden re4uerir !"mA a >"mA por segundo, seg:n su tipo y tama5o. 7ara ilustrar la operacin de este circuito, suponer 4ue la entrada &C5 es A%", &%!, C%" y 5%!, 4ue es < en &C5. -on estas entradas las salidas del decodi/icador.ma e7ador a-, /-, g-, c- y d- ser;n llevadas al estado &A(O conectadas a tierra', permitiendo 4ue <luya corriente a trav8s de los segmento LED a, /, g, c y d, presentando con esto el n:mero <. $as salidas )- y e- ser;n ALTA' abiertas'= as 4ue los segmentos LED ) y e no enciendan. $os decodi/icadores.ma e7adores ?>>C y ?>>? est;n dise5ados para activar segmentos espec<icos a:n de cdigos de entrada mayores de !""! B'. $a Eigura CD# 3)4 nuestra cu;les segmentos son activados para cada uno de los cdigos de entrada de """" a 1!!! !<'. /otar 4ue un cdigo de entrada de !!!! borrar; todos los segmentos. $a presentacin visual LED 4ue se utiliza en la Eigura CD# es un tipo de odo comP , donde los ctodos de cada segmento se interconectan y se conectan a tierra. >ste tipo de presentacin visual tiene 4ue ser mane)ada por un decodi/icador.ma e7ador de datos &C5 a ? segme tos con salidas activas en ALTO 4ue apli4uen un volta)e alto a los odos de a4uellos segmentos 4ue vayan a ser activados.
E(EMPLO8 $as condiciones normales de operacin de cada segmento de un dispositivo de

representacin visual de ? segme tos basado en LED, son !"mA a #D= 0. Calcular el valor del resistor limitador de corrie te necesario para producir una corriente apro%imadamente igual a !"mA para cada segmento.
'OLUCI, Be<iri8ndonos a la Eigura CD#, podemos apreciar 4ue la resiste cia e serie tendr; una cada de volta)e igual a la di<erencia entre 0cc%<0 y el volta)e del segmento de #D=0.>ste volta)e #D=0 4ue atraviesa la resistencia debe producir una corriente de !"mA, por lo tanto, se tiene: R' % #D=0.!"mA % #=" o;ms Ae puede utilizar una resistencia de valor est;ndar en la pro%imidad de 8ste. 9na resistencia de ##"o;ms sera una eleccin adecuada. ? continuacin se presenta el circuito topolgico para el decodi/icador.
CO5IEICA5ORE'
9n decodificador acepta un cdigo de e trada de N bits y procede a un estado ALTO o &A(O' en una y slo una lnea de salida. >n otras palabras, podemos decir 4ue un decodificador identi<ica, reconoce o bien detecta un cdigo espec<ico. $o opuesto a este proceso de decodi<icacin se denomina codi/icaci y es realizado por un circuito lgico 4ue se conoce como codi/icador. 9n codificador tiene varias lneas de entrada, slo una de las
cuales se activa en un momento dado y produce un cdigo de salida de N bits, seg:n sea la entrada 4ue se active. @a se mencion 4ue un decodificador de binario a octal o decodificador de = a L lneas' acepta como entrada un cdigo de = bits y activa una de las L lneas de salida 4ue corresponda al cdigo. 9n codi/icador de octal a )i ario o codi/icador de L a = lneas' lleva a cabo la <uncin opuesta= acepta L lneas de entrada y produce un cdigo de salida de = bits 4ue corresponde a la entrada activa. $a Eigura CD= muestra la ta)la de /u cio al y la lgica del circuito para un codi/icador de octal a )i ario con entradas activas en &A(O.
E,TRA5A'
'ALI5A ' ! ! ! ! ! ! " ! ! ! ! ! ! ! ! " " " " " ! ! ! ! " " ! ! " " ! ! " ! " ! " ! " !
A- " A- ! A- # A- = A- > A- < A- C A- ? O# O! O" @ @ @ @ @ @ @ @ ! " ! ! ! ! ! ! ! ! " ! ! ! ! ! ! ! ! " ! ! ! ! ! ! ! ! " ! ! ! ! ! ! ! ! " ! !
Eigura CD=D Circuito lgico correspo die te a u codi/icador de octal a )i ario 3de L a = lF eas4 ?l estudiar la lgica del circuito, se puede veri<icar 4ue un nivel &A(O en cual4uiera de las entradas producir; como salida el cdigo )i ario correspondiente a la entrada. 7or e)emplo, un estado &A(O en A- = mientras las dem;s entradas permanecen en ALTO ' dar; como resultado O#%", O!%! y O"%!, 4ue es el cdigo binario correspondiente a =. /ote 4ue A- " no est; conectada a las compuertas lgicas por4ue las salidas del codi<icador normalmente son """ cuando ninguna de las entradas, desde A- ! (asta A- ?, se encuentran en el estado &A(O.
E(EMPLO8 5etermi e las salidas del codi/icador de la Eigura CD= cuando A- = y A- < se
encuentran en estado &A(O al mismo tiempo.
'OLUCI, ?l (acer el seguimiento por las compuertas lgicas, se observa 4ue los estados &A(O' en estas dos entradas producen estados ALTO' en cada una de las correspondientes salidas=
en otras palabras el cdigo binario !!!. >s evidente 4ue 8ste no es el cdigo correspondiente a ninguna de las entradas 4ue <ueron activadas.
CO5IEICA5ORE' 5E PRIORI5A5
>l :ltimo e)emplo se5ala un problema con el circuito codificador de la Eigura CD=, cuando se activa m;s de una entrada al mismo tiempo. >%iste otra versin de este circuito, denominada codi/icador de prioridad, 4ue incluye la lgica necesaria para asegurar 4ue cuando dos o m;s entradas sean activadas al mismo tiempo, el cdigo de salida corresponda al de la entrada 4ue tiene asociado el mayor valor de los n:mero. 7or e)emplo, cuando A- = y A- < se encuentran en &A(O, el cdigo de salida es !"! <'. +e manera similar. cuando A- C, A- # y A- " est;n todas en &A(O, el cdigo de salida es !!" C'. $os circuitos integrados ?>!>L, ?>L'!>L y ?>MC!>L son todos decodificadores de prioridad de octal a binario.
Codi/icador de prioridad de decimal a &C5 ?>!>?. $a Eigura CD> muestra el sFm)olo lgico y la ta)la de *erdad para el ?>!>? ?>L'!>? y ?>MC!>?', el cual <unciona como un codi/icador de prioridad de decimal a &C5.
'ALI5A'
E,TRA5A' A- ! ! @ @ @ @ @ @ A- # ! @ @ @ @ @ @ A- = ! @ @ @ @ @ @ A- > ! @ @ @ @ @ " A- < ! @ @ @ @ " ! A- C ! @ @ @ " ! ! A- ? ! @ @ " ! ! ! A- L ! @ " ! ! ! ! A- B O-= O-# O-! O-" ! " ! ! ! ! ! ! " " ! ! ! ! ! ! ! " " " " ! ! ! " " ! ! ! " ! " ! " !
@ @ "
@ " !
" ! !
! ! !
! ! !
! ! !
! ! !
! ! !
! ! !
! ! !
! ! !
" " !
" ! "
Eigura CD>D Codi/icador de prioridad de decimal a &C5 >l circuito tiene B lneas activas en &A(O 4ue representan los dgitos desde ! (asta B, y produce como salida el cdigo &C5 egado, correspondiente a la e trada acti*a 4ue tiene el mayor n:mero. ? continuacin se e%amina la ta)la de *erdad para averiguar cmo <unciona este circuito. $a primera lF ea de la tabla muestra todas las entradas en sus estados inactivos, ALTO . 7ara esta condicin la salida es !!!!, 4ue es el negado del cdigo """", 4ue en BCD corresponde a ". >l segu do re gl de la tabla se5ala 4ue un estado &A(O en A- B, sin importar el estado de las dem;s entradas, produce como salida el cdigo "!!" mismo 4ue de nuevo, corresponde al cdigo BCD para el B egado. >l tercer re gl muestra 4ue un &A(O en A- L, siempre y cuando A- B se encuentre en ALTO , produce como cdigo de salida "!!!, 4ue es el negado de !""", el cdigo BCD para L. +e manera similar los dem;s renglones de la tabla se5alan 4ue un estado &A(O en cual4uier entrada, siempre y cuando las dem;s entradas 4ue tengan una numeracin mayor se encuentren en ALTO , produce como salida el cdigo BCD negado para dic(a entrada. $as salidas del ?>!>? normalmente se encuentran en el estado ALTO cuando ninguna de las entradas est; activa. >sto corresponde a la condicin de entrada " decimal. /o e%iste una entrada A- " por4ue el codi<icador supone 4ue la entrada es " cuando todas las dem;s entradas est;n en estado ALTO . $as salidas negadas del ?>!>? pueden convertirse a BCD normal conectando cada una de ellas a un i *ersor.
CO5IEICA5OR I,TERRUPTOR . $a Eigura CD< muestra la <orma en 4ue puede usarse un ?>!>? como codificador interruptor. $os !" i terruptores podran ser los interruptores del teclado de una calculadora 4ue presenten los dgitos del " al B. $os interruptores son del tipo normalmente abiertos, de manera 4ue las entradas del codi<icador son todas ALTA' y la salida BCD es """" ntense los i *ersores'. -uando se presiona la tecla de un dgito, el circuito producir; el cdigo BCD para ese dgito. -omo el ?>!>? es un
codificador de prioridad, oprimir teclas simult;neas producir;n el cdigo BCD slo para la tecla con numeracin mayor. >n el circuito topolgico del codi/icador, mostrado en la siguiente <igura, el Pmero de cada ca al del DIP decimal' es el Pmero 4ue se debe mostrar en )i ario en los LED.
PR6CTICA ?
,om)re de la prctica8 Multi*i)radores &iesta)les 3flip-flop4D
O)7eti*o de la prctica8 Compro)ar las ta)las de *erdad de los multi*i)radores )iesta)les '1C, (1K, 5 y T, cuando son disparados por /la co egati*o TP,-Transicin de Pendiente ,egativa'.
5uraci 8 > ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 # 5IP de L e tradas !! diodos emisores de lu: LED' < ro7os, < *erdes y ! amarillo' $as siguientes resiste cias: U a de ##Ko;ms R!', diecioc;o de >?"o;ms y u preset de >Mo;ms R#' # ta)lillas de co e@io es protoboard' $os siguientes circuitos i tegrados 33$': U ?>L'!?<, dos ?>L'!?C o ?>L'!!#, u ?>L'"> y u LM<<< U capacitor de !microEarad Alam)re para co e@io esD U desarmador peOue9o para a)ustar el preset' Manual ECG 'emico ductors Autores Pro/D MD e CD 'al*ador 'aucedo Elores TelA/o o8 <?#B1C""" e@te si 8 <>C#B
Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Eduardo Elores Me7Fa
e@te si 8 <>=#C e@te si 8 <>C=#
>l eleme to de memoria m;s importante es el multi*i)rador M0&', flip-flop, FF, por su nombre en ingl8s', 4ue est; <ormado por un ensamble de compuertas lgicas. ?un4ue una compuerta lgica, por si misma, no tiene la capacidad de almacenamiento, pueden conectarse varias con<iguraciones de compuertas 4ue se utilizan para producir estos multi*i)radores.
Eigura ?D!D 'Fm)olo ge eral para u multi*i)rador 3flip-flop4 2 de/i ici de sus # posi)les estados de salida
$a Eigura ?D! 3a4 muestra el sFm)olo ge eral empleado para un M0&. >l sFm)olo indica 4ue el M0& tiene dos salidas, marcadas como Q y Q-, 4ue son inversas entre s. >n realidad, se puede utilizar cual4uier letra, pero la Q es la de uso m;s e%tendido. $a salida Q recibe el nombre de salida ormal del M0&, mientras 4ue Q- es la salida egada o i *ertida del M0&. -ada vez 4ue se (aga re<erencia al estado de un M0&, 8ste ser; el estado de su salida ormal Q: se sobreentiende 4ue la salida invertida Q-, se encuentra en el estado opuesto. 7or e)emplo, si se a<irma 4ue el M0& se encuentra en estado ALTO !', signi<ica 4ue Q%!= si se se5ala 4ue el M0& se encuentra en el estado &A(O "', entonces Q%". -laro est; 4ue el estado Q- siempre es el inverso de Q. 7or lo tanto, un M0& tiene dos estados permisi)les de operaci , como se indica en la Eigura ?D! 3)4. /tese las di<erentes <ormas 4ue se emplean para (acer re<erencia a los dos estados. >s necesario <amiliarizarse con cada una de ellas, ya 4ue todas son de uso com:n. -omo lo indica el sFm)olo de la Eigura ?D! 3a4 un multi*i)rador puede tener una o m;s entradas. Cstas se emplean para provocar 4ue el M0& (aga transiciones hacia atr s y (acia adelante entre sus posibles estados de salida. -omo se ver; mas adelante, la entrada del M0& slo tiene 4ue recibir un pulso mome t eo para cambiar el estado de su salida y 8sta permanecer; en el nuevo estado a:n despu8s de la desaparicin del pulso de entrada. >sta es la caracterFstica de memoria del multi*i)rador. >l M0& se conoce con otros nombres, entre ellos registro )sico y multi*i)rador )iesta)le. >l t8rmino registro )sico se utiliza para ciertos tipos de M0& 4ue se describen mas adelante. >l t8rmino multi*i)rador )iesta)le es un nombre m;s t8cnico para un M0&, pero es muy largo para ser utilizado con <recuencia,
REGI'TRO &6'ICO CO, COMPUERTA' ,O1Y 3,A,54
EIGURA ?D#D a4 Registro )sico ,O1YH )4 Ta)la de *erdadH c4 'Fm)olo de )loOues '%I icioH C%&orrar
1. I,ICIO%&ORRAR%!. >sta condicin es el estado ormal y no tiene e<ecto alguno sobre el estado de salida. $as salidas Q y Q- permanecer;n en el estado en 4ue se encontraban antes de presentarse esta condicin de entrada. ,. I,ICIO%", &ORRAR%!. >ste estado siempre ocasionar; 4ue la salida pase al estado Q%!, donde permanecer; a:n despu8s de 4ue I,ICIO y &ORRAR retornen a ALTO . ? esto se le denomina i icio del registro )sico. 9. I,ICIO%!, &ORRAR%". >sto siempre producir; el estado Q%", donde la salida permanecer; a:n despu8s de 4ue &ORRAR retorne a ALTO . ? esto se le llama )orrado o rei icio del registro )sico. 8. I,ICIO%&ORRAR%". >sta condicin intenta i iciar y )orrar el registro )sico en <orma simult;nea y puede producir resultados am)iguos. ,o de)e utili:arse.
REGI'TRO &6'ICO CO, COMPUERTA' ,O1O 3,OR'
EIGURA ?D=D a4 Registro )sico ,O1OH )4 Ta)la de *erdadH c4 'Fm)olo de )loOues '%I icioH C%&orrar
+os compuertas ,O1O acopladas transversalmente se pueden utilizar como un registro )sico con compuertas ,O1O. >l arreglo 4ue se muestra en la Eigura ?D=D a4 es seme)ante al registro )sico con compuertas ,O1Y, e%cepto 4ue las salidas Q y Q- tienen posiciones invertidas. >l a lisis de la operacin del registro )sico ,O1O puede e<ectuarse de la misma <orma 4ue el registro )sico ,O1Y. $os resultados se dan en la ta)la de *erdad de la Eigura ?D=D )4 y se resumen como sigue: 1. I,ICIO%&ORRAR%". >sta es la co dici ormal del registro )sico ,O1O y no tiene e<ecto alguno sobre el estado de salida. Q y Q- permanecer;n en cual4uier estado en 4ue se encontraran antes de esta condicin de entrada. ,. I,ICIO%!, &ORRAR%". >sto siempre (ar; Q%!, donde permanecer; a:n despu8s de 4ue I,ICIO retorne a ". 9. I,ICIO%", &ORRAR%!. >sto siempre (ar; Q%", donde se 4uedar; a:n despu8s de 4ue &ORRAR regrese a ". 8. I,ICIO%&ORRAR%!. >sta condicin intenta i iciar y )orrar el registro )sico al mismo tiempo y produce Q%Q-%". Ai las entradas se regresan a " simult;neamente, el estado de salida resultante en impredeci)le. ,o se de)e usar esta co dici de e trada. >l registro )sico con compuertas ,O1O opera e%actamente igual 4ue el registro )sico ,O1Y, e%cepto 4ue las entradas I,ICIO y &ORRAR son activadas en ALTO en vez de activarlas en &A(O y el estado normal en reposo es I,ICIO%&ORRAR%". Q se <i)ar; en ALTO por medio de un pulso ALTO en la entrada I,ICIO y se (ar; &A(O por medio de un pulso ALTO en la entrada &ORRAR . >n el sFm)olo de blo4ue simpli<icado del registro )sico ,O1O de la Eigura ?D=D c4, las entradas ' y C son activadas en ALTO .
$os sistemas digitales pueden operar en <orma si cr ica o asi cr ica. >n los sistemas asi cr icos las salidas de los circuitos lgicos pueden cam)iar de estado en cual4uier momento en 4ue una o m;s de las entradas cambien. >n los sistemas si cr icos los tiempos e%actos en 4ue alguna salida pueda cam)iar de estado se determinan por medio de una se5al, 4ue com:nmente se le denomina de relo7. >sta se5al de relo7 es una serie de pulsaciones rectangulares o cuadradas, como se muestra en la Eigura ?D>. $a se5al de relo7 se distribuye a todas las partes del sistema y muc(as o incluso todas' las salidas del sistema pueden cam)iar de estado slo cuando el relo7 (ace una tra sici . $as tra sicio es tambi8n denominadas /la cos' se indican en la Eigura ?D>. -uando el relo7 cambia de " a !, a 8ste se le denomina Transicin con Pendiente Positiva TPP'= cuando el relo7 pasa de ! a ", a 8sta se le conoce como Transicin con Pendiente /egativa TP,'.
EIGURA ?D>D Los M0& si cro i:ados por relo7 tie e u a e trada de relo7 3CLK4 Oue es acti*a so)re a4 TPP o )4 TP,D Las e tradas de co trol determi a el e/ecto Oue te dr la tra sici acti*a del relo7D
MULTI0I&RA5ORE' 'I,CRO,IGA5O' POR RELO( >%isten varios tipos de M0& si cro i:ados por relo7. $as caractersticas principales, 4ue son comunes a todos ellos, son:
1. $os M0& si cro i:ados por relo7, tienen una entrada de relo) 4ue com:nmente est;
marcada como CLK, CK o CP. >n muc(os M0& si cro i:ados por relo7, la entrada CLK es disparada por /la co, lo 4ue signi<ica 4ue es acti*ada por u a tra sici de la se9al= esto se especi<ica por la presencia de un tri;ngulo pe4ue5o sobre la entrada CLK. >n la Eigura ?D> a4, se activa la entrada CLK slo cuando ocurre una transicin con pendiente positiva TPP'= la entrada no es a<ectada en ning:n otro tiempo. >n la Eigura ?D> )4, se activa la entrada CLK slo cuando se presenta una transicin con pendiente negativa TP,', lo 4ue se simboliza con un crculo pe4ue5o.
,. $os M0& si cro i:ados por relo7 tambi8n poseen una o m;s e tradas de co trol 4ue
pueden tener varios nombres, lo 4ue depende de su operacin. $as e tradas de co trol no tendr;n e<ecto sobre Q (asta 4ue ocurra la transicin activa del relo7. >n otras palabras, su e<ecto est; sincronizado con las se5ales aplicadas en la entrada
CLK. 7or esta razn, estas entradas reciben el nombre de e tradas si cr icas de co trol. 7or e)emplo, las e tradas de co trol para el M0& en la Eigura ?D> a4 no tendr; e<ecto sobre Q (asta 4ue ocurra una TPP en la se5al del relo7. +el mismo modo, todas las e tradas de co trol de la Eigura ?D> )4 no tendr;n e<ecto (asta 4ue se presente una TP, en la se5al de relo7.
9. >n resumen, puede a<irmarse 4ue las e tradas de co trol (acen 4ue las salidas del
est8n listas para cambiar, mientras 4ue la tra sici acti*a en la entrada CLK es la 4ue dispara el cambio.
M0&
MULTI0I&RA5OR 'I,CRO,IGA5O POR RELO( TIPO (1K $a Eigura ?D< muestra un multi*i)rador tipo (1K si cro i:ado por relo7, disparado por la tra sici co pe die te positi*a de la se9al de relo7. $as entradas (1K controlan el estado del M0&. $a condicin principal de este M0& es 4ue (%K%! no genera una seal ambigua= para esta condicin, !!, el M0& siempre pasar a su estado opuesto cuando se e<ect:e la tra sici co pe die te positi*a de la se9al de relo7. ? esta operacin se le denomina modo de compleme to. >n este modo, si ( y K se de)an en estado ALTO , el M0& cambiar; al estado compleme tario con cada pulso de relo7.
EIGURA ?D< Multi*i)rador (1K si cro i:ado por relo7 Oue respo de a la tra sici co pe die te positi*a del relo7
$a ta)la de *erdad de la Eigura ?D< resume la <orma en 4ue el M0& tipo (1K responde a la <orma TPP por cada combinacin de ( y K. $a Eigura ?DC muestra el sFm)olo correspondiente a un M0& tipo (1K si cro i:ado por relo7 4ue se dispara con las transiciones con pendiente negati!a de la se9al de relo7. >l crculo pe4ue5o en la entrada CLK indica 4ue este multi*i)rador se disparar; cuando la entrada CLK pase de! a ".
EIGURA ?DC Multi*i)rador Oue se dispara e tra sici co pe die te egati*aD
>l M0& tipo (1K es muc(o m;s vers;til 4ue el tipo '1C, puesto 4ue o tiene estados am)iguos. $a condicin (%K%!, la cual genera la operacin de compleme to, se usa ampliamente en todos los tipos de contadores binarios. >n esencia, el multi*i)rador (1K puede (acer cual4uier cosa 4ue el M0& '1C pueda (acer, adem;s de operar en el modo de compleme to.
MULTI0I&RA5OR TIPO 5
EIGURA ?D? Multi*i)rador tipo 5 disparado co tra sicio es de pe die te positi*aD
$a Eigura ?D? contiene el sFm)olo y la ta)la de *erdad para un M0& tipo 5, disparado por /la co positi*o TPP'. ? di<erencia de los multi*i)radores '1C y (1K, el tipo 5 slo tiene una e trada si cr ica de co trol, 5, letra 4ue proviene de dato. $a operacin del M0& 5 es muy sencilla: Q va (acia el mismo estado en 4ue se encuentra la entrada 5, cuando ocurre una TPP en CLK. >n otras palabras, el ni!el presente en 5 ser; almace ado en el M0& en el momento en 4ue se presente una TPP.
MULTI0I&RA5OR TIPO T >s a4uel en el 4ue la P ica e trada es la del disparador relo)' y 8ste se obtiene en base a un M0& (1K, llevando las entradas ( y D perma e teme te al i*el !. -uando se pulsa la entrada T, el )iesta)le cambia de estado. Ver Eigura ?DL.
EIGURA ?DL a4 Multi*i)rador tipo T disparado por /la co positi*oH )4 Comportamie to
E,TRA5A' A'I,CR,ICA' >n los multi*i)radores si cro i:ados por relo7 se (an estudiado las entradas (, K, 5 y T, las cuales se (an se5alado como e tradas de co trol. ? estas entradas se les denomina tambi8n e tradas si cr icas, por4ue su e<ecto sobre la salida del M0& se sincroniza con la entrada CLK. -omo se (a observado, las e tradas si cr icas de co trol deben utilizarse )unto con una se9al de relo7 para activar al M0&. Muc(os M0& con relo7 tambi8n tienen u a o ms e tradas asi cr icas , 4ue operan independientemente de las e tradas si cr icas y de la e trada de relo7. >stas e tradas asi cr icas se pueden emplear para <i)ar al M0& en el estado ! o " en cual4uier instante, sin importar las condiciones presentes en las otras entradas. $as e tradas asi cr icas son e tradas domi a tes 4ue pueden servir para ig orar todas las e tradas a <in de colocar al M0& en un estado u otro. $a Eigura ?DB muestra un M0& tipo (1K con e tradas asi cr icas designadas como PRE y CLR. >stas son entradas activas en &A(O, como lo indican los crculos pe4ue5os en el sFm)olo del M0&. $a ta)la de *erdad 4ue se incluye resume la <orma en 4ue a<ectan la salida del M0&.
EIGURA ?DB Multi*i)rador tipo (1K co e tradas asi cr icas PRE 2 CLR
?(ora e%aminaremos los casos diversos, en <uncin de los valores lgicos de PRE y CLK:
PRE%CLR%!: $as e tradas asi cr icas son i acti*as y el M0& est; libre de responder a las entradas (, K y CLK= en otras palabras, la operaci"n sincroni#ada por relo7, puede llevarse a cabo. PRE%", CLR%!: PRE est; acti*ada y Q va inmediatamente a !, sin importar 4ue condiciones est8n presentes en las entradas (, K y CLK. $a entrada CLK no puede a<ectar al M0& mientras PRE%". PRE%!, CLR%": CLR es activada y Q va inmediatamente a ", independientemente de las condiciones presente en las entradas (, K o CLK. $a entrada CLK no tiene e<ecto mientras CLR%" PRE%CLR%": >sta condicin no debe utilizarse, ya 4ue puede producir una e trada am)igua.
PRE%I,ICIO en C5%PREI,ICIO 3PRE4% 'P inicio directo' CLR%&ORRAR en C5%&ORRAR 3CLR4%REI,ICIO%C5 borrado directo' >s importante comprender 4ue estas e tradas asi cr icas responden a niveles de C5 Corriente 5irecta'. >sto signi<ica 4ue si (ay un cero constante en la entrada I,ICIO en C5, el M0& permanecer; en el estado Q%!, independientemente de lo $ue ocurra en las otras entradas. >n <orma similar, un cero constante en la entrada &ORRAR en C5 mantiene al M0& en el estado Q%". ?s, las e tradas asi cr icas se pueden usar para co ser*ar al M0& en un estado especF/ico en cual4uier intervalo de tiempo 4ue se desee. Ain embargo, con <recuencia las e tradas asi cr icas se utilizan para i iciar o )orrar al M0& al estado deseado mediante la aplicacin de un pulso moment;neo. Muc(os multi*i)radores con relo7 4ue est;n disponibles como circuitos integrados tendr;n estos dos tipos de e tradas asi cr icas= algunos tendr;n solamente la entrada &ORRAR en C5. ?lgunos otros tendr;n e tradas asi cr icas 4ue son acti*adas en ALTO . 7ara estos :ltimos, el sFm)olo del M0& o tendra un crculo pe4ue5o en las e tradas asi cr icas. $a siguiente <igura presenta la co /iguraci del M0& ?>L'?>:
1. Armar el circuito topolgico siguiente: Circuito topolgico !: -ontiene # M0& tipo '1C asi cr icos, uno <ormado con compuertas ,O1Y !"!D' y el otro con compuertas ,O1O !#$'.
Utili:ar diodos emisores de lu# LED' color *erde para representar Q! y Q# y LED color ro7o para representar a Q-! y Q-#. ,. Compro)ar sus ta)las de *erdad 4ue se mencionaron con anterioridad. 9. Armar el circuito topolgico siguiente:
Circuito topolgico #: -ontiene los multi*i)radores (1K, 5 y T, los tres si cro i:ados por relo7, cada uno con # e tradas asi cr icas I,ICIO PRE' y &ORRAR CLR'. Utili:ar LED color *erde para representar a Q!, Q# y Q=, LED color ro7o para representar a Q-!, Q-# y Q-= y un LED color amarillo para 5r.
>n el circuito topolgico #, el ca al ! del DIP representa a (, el # a K, el = a 5, el > a PRE y el < CLR. >l LED 5r, muestra los pulsos del relo7. 8. Co sultar las co /iguracio es i ter as de los circuitos i tegrados a utilizar en el manual ECG Semiconductors. A. A7ustar el preset con el desarmador a su m@ima resiste cia. >. Colocar todos los ca ales del DIP en circuito a)ierto #%%'.
7. -uando se vayan a comprobar las ta)las de *erdad de los M0& (1K y T, reali:ar los
cambios en el DIP cuando 5r se encuentre en " apagado' para poder observar me)or como dependen las entradas de control si cr icas' del /la co egati*o del relo7.
=. Compro)ar la ta)la de *erdad del M0& (1K disparado por <lanco negativo TP,', 4ue
se encuentra en la p;gina >= del manual indicado,. >ste M0& est; representado por E1 y EF1 en el circuito topolgico #, donde ( est; en el ca al ! del DIP y K en el ca al #. CI ?>L'?C'. <. O)ser*ar como al dar u pulso en (, Q guarda ese valor despu&s de ser retirado el pulso, (asta 4ue este valor sea retirado acti*ado K'.
1.. Compro)ar la ta)la de *erdad del M0& tipo 5, 4ue en este caso es disparado por
<lanco negativo TPP'. >n el circuito topolgico #, est; representado por Q# y Q-#. >n el DIP, la entrada de control 5 se encuentra en el ca al =, CI ?>L'?>'.
11. O)ser*ar el M0& tipo T, 4ue est; representado por Q= y Q-=, como realiza su
compleme to )usto cuando 5r pasa de ! a ", CI ?>L'?C'. 1,. Lle*ar las e tradas de co trol ( y K a !. 19. 5ismi uir con el desarmador la resiste cia en el preset. 18. Cerrar el ca al > del DIP, acti*a do as la e trada asi cr ica PRE y o)ser*ar 4u8 sucede en el circuito. 1A. Regresar a #%% la e trada > del DIP desacti*ar PRE'. 1>. Cerrar el ca al < del DIP, 4ue es la e trada asi cr ica CLR y o)ser*ar 4u8 sucede en el circuito. 17. Co ectarle un i *ersor al pulso del relo7, para 4ue a los circuitos i tegrados llegue la se9al de relo7 i *ertida. 1=. A otar las observaciones. 1<. Agregar en el reporte correspondiente a esta pr;ctica el diagrama de la co /iguraci i ter a de los circuitos i tegrados utilizados.
PR6CTICA L
,om)re de la prctica8 Co tador )i ario de > 2 L )itsD
O)7eti*o de la prctica8 Compro)ar en el laboratorio un circuito co tador )i ario de > y L bits. 5ise9ar un co tador de !" dAcadas, utilizando # co tadores ?>L'!B=, # e@;i)idores display' y # decodi/icadores &C5 de ? segme tos ?>L'>? .
5uraci 8 > ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 B diodos emisores de lu: LED' $as siguientes resiste cias: U a de !Ko;ms R!', cuatro de ##"o;ms R#', u a de ##Ko;ms R=' y ue*e de =="o;ms R<' U preset de !Mo;m R>' U push botton reset o rei icio' # ta)lillas de co e@io es protoboard' $os siguientes circuitos i tegrados TTL': U LM<<<, dos ?>L'!B=, dos ?>L'>?, u ?>L'"> y u ?>L'#! U capacitor de !microEarad Alam)re para co e@io esD U desarmador peOue9o para a)ustar el preset' Manual ECG 'emico ductors Autores Pro/D MD e CD 'al*ador 'aucedo Elores Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Eduardo Elores Me7Fa CO,TA5OR ?>!B= 3L'!B=.MC!B=4 $a Eigura LD!, muestra el sFm)olo lgico y la descripcin de e trada 2 salida del co tador ?>!B=. >ste co tador puede describirse como un co tador asce de te.desce de te prei icia)le MO51!C, con co teo si cr ico, prei iciaci asi cr ica y rei iciaci maestra asi cr ica. TelA/o o8 <?#B1C""" e@te si 8 <>C=# e@te si 8 <>=#C e@te si 8 <>C#B
EIGURA LD!D Co tador asce de te.desce de te prei icia)le ?>!B=D a4 'Fm)olo lgicoH )4 5escripci e trada.salida 2 c4 Ta)la de selecci de modosD
5escripci de la <uncin de cada e trada y salida: E,TRA5A' 5E RELO( CPU Y CP5. >l co tador responder; a las TPP Transicin de Pendiente Positiva' en una de las dos e tradas de relo7. CPU es la e trada de relo7 de conteo ascendente. -uando se apli4uen los pulsos a esta entrada, el contador se incrementar co tar ;acia arri)a' en cada TPP (asta llegar a un co teo m@imo de !!!!= entonces se recicla a """" y vuelve a comenzar. CP5 es la e trada de relo7 de co teo desce de te. -uando se apli4uen los pulsos a esta entrada, el co tador decreme tar co tar ;acia a)a7o' en cada TPP (asta llegar a un co teo mF imo de """"= entonces se recicla a !!!! y vuelve a comenzar. +e este modo se usar; una entrada de relo) para contar en tanto la otra est8 i acti*a se conserva en ALTO '.
REI,ICIACI, MAE'TRA 3MR4. >sta es una e trada asi cr ica acti*a en ALTO 4ue rei icia al co tador en el estado """". MR es un rei iciador de CD corriente directa', de manera 4ue tendr; al contador en """" en tanto 4ue MR%!. 3ambi8n elimina todas las otras entradas.
E,TRA5A' PREI,ICIA&LE'. $os multi*i)radores , M0& 'lip('lop', del co tador pueden preiniciarse en los niveles lgicos presentes en las entradas de datos paralelas P"1P=, pulsando moment;neamente la entrada de carga paralela PL- de ALTO a &A(O. >sta es una preiniciaci"n asincr"nica 4ue elimina la operacin de conteo. /o obstante, PL- no tendr; e<ecto si la entrada MR se encuentra en su estado acti*o ALTO .
'ALI5A' 5EL CO,TEO. >l conteo regular siempre est; presente en las salidas Q"1Q= de los M0&, donde Q= es el bit menos significati!o %&', por sus siglas en ingl8s' y Q" es el bit m s significati!o M&', por sus siglas en ingl8s'.
'ALI5A' EI,ALE' 5EL CO,TEO. >stas salidas se utilizan cuando dos o ms unidades del ?>L'!B= se conectan como co tador con etapas m:ltiples, para producir un n:mero M5 mayor. >n el modo de conteo ascendente, la salida TC-U del contador de orden inferior se conecta a la entrada CPU del siguiente co tador de orden superior. >n el modo de conteo descendente, la salida TC5 del contador de orde i /erior se conecta a la entrada CP5 del siguiente co tador de orden superior.
EIGURA LD# a4 Lgica de la u idad ?>!B= para ge erar TC-UR )4 Lgica para ge erar TC-5
TCU es el conteo ascendente final tambi8n llamado acarreo'. Ae genera en el ?>!B= utilizando la lgica 4ue se muestra en la Eigura LD# a4. >videntemente TC-U ser; &A(O slo cuando el co tador se encuentre en el estado !!!! y CPU sea &A(O. ?s, TC-U permanecer; en ALTO cuando el co tador cuente hacia arriba de """" a """!. >n la siguiente TPP de CPU, el conteo pasa a !!!!, pero TC-U no pasa a &A(O sino (asta 4ue CPU retorna a &A(O. $a siguiente TPP en CPU recicla el contador a """" y tambi8n ocasiona 4ue TC-U retorne a ALTO . >sta TPP en TC-U ocurre cuando el co tador se recicla de !!!! a """" y se puede utilizar para cronometrar un segundo contador ascendente ?>!B= a su siguiente co teo superior.
TC-5 es la salida del conteo descendente final tambi8n llamado prAstamo'. Ae genera como se muestra en la Eigura LD# )4. /ormalmente es ALTO y no pasa a &A(O sino (asta 4ue el contador (aya contado (acia aba)o (asta el estado """" y CP5 sea &A(O. -uando la siguiente TPP en CP5 recicla el contador a !!!!, ocasionando 4ue TC5 retorne a ALTO . >sta TPP en TC5 se puede usar para cro ometrar un segundo contador descendente ?>!B= en su siguiente co teo i /erior.
5IRECCI, 5EL CO,TEO 3+ o 14. $as entradas CTU y CP5 se muestran como dos eti4uetas distintas por4ue tienen e<ectos internos di<erentes. 7rimero se considerar; la etiOueta superior. >sta eti4ueta para la entrada CTU es #+. >l signo +' indica 4ue una TPP en esta entrada i creme tar en ! el conteo= en otras palabras, causar; 4ue el contador cuente de manera ascendente. +el mismo modo, la etiOueta superior para la entrada CP5 tiene un signo 1' para se5alar 4ue esta entrada dismi u2e en ! el valor del conteo= en otras palabras, causa 4ue el conteo sea descendente.
Armar el siguiente circuito:
Circuito topolgico !. Co tador )i ario de " a !<.
A7ustar la resiste cia en el preset con el desarmador de tal <orma 4ue se pueda observar el conteo binario en los LED. Compro)ar la umeraci )i aria de " a !<. Co ectar P! y P# terminales ! y !"' a 0CC. 5esco ectar PL- terminal !!' de 0CC y conectarla a TC-U terminal !#'. O)ser*ar y a otar lo 4ue sucede en los LED. Regresar P! y P# a G,5 tierra' y desco ectar PL- de TC-U y co ectar PL- a 0CC. Co ectar la se9al de relo7 a CP5 terminal >, conteo descendente' y CPU terminal <, co teo asce de te' a 0CC. O)ser*ar y compro)ar el conteo binario descendente de !< a ". Co ectar P! y P# a 0CC terminales ! y !"', desco ectar PL- de 0CC terminal !!' y co ectarla a TC-5 terminal !='.
A otar lo 4ue sucede. Armar el siguiente circuito:
Circuito topolgico #. Co tador )i ario de " a #<<.
O)ser*ar el conteo binario ascendente en los L LED. Reali:ar las cone%iones necesarias para 4ue el conteo binario sea descendente de #<< a "' Armar el siguiente circuito:
Circuito topolgico =. Circuito Oue cue ta de " a GG.
-on el desarmador modi/icar la resiste cia del preset y al mismo tiempo o)ser*ar los e@;i)idores display'.
-omo las salidas Q" Q! Q# Q=, realizan co teo )i ario de " a !< y para un co teo decimal nada m;s se necesita de " a B= entonces se le adapta una compuerta Y "!D' de > entradas al co tador, de tal <orma 4ue cuando se encuentre el conteo en !") !"!"' se a)usta la cone%in con dos inversores para poder activar la compuerta Y y su salida se utiliza para acti*ar a MR reiniciacin maestra', para poder llevar al co tador a """" obteniendo un ciclo en el co tador de " a B. >sta misma salida invertida incrementar el contador de las decenas co tador #'. 9sando el ?>L'!B# el dise5o se (ubiera <acilitado muc(o. +e esta misma manera se obtiene el ciclo de " a B para las dece as, cual se observa en el logigrama siguiente:
PR6CTICA B
,om)re de la prctica8 Registros de corrimie toD
O)7eti*o de la prctica8 Compro)ar en el laboratorio la tra s/ere cia de datos en serie y en paralelo, utilizando en la trans<erencia registros de corrimie to.
5uraci 8 # ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 !" diodos emisores de lu: LED' 9n +"7 $as siguientes resiste cias: U a de ##Ko;ms R!', ci co de !Ko;ms R=' y die: de =="o;ms R=' U push botton reset o rei icio' ! ta)lillas de co e@io es protoboard' $os siguientes circuitos i tegrados TTL': U LM<<<, tres ?>L'?C y u ?>L'#?= U capacitor de !microEarad Alam)re para co e@io esD U desarmador peOue9o para a)ustar el preset' Manual ECG 'emico ductors Autores Pro/D MD e CD 'al*ador 'aucedo Elores Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Eduardo Elores Me7Fa TelA/o o8 <?#B1C""" e@te si 8 <>C=# e@te si 8 <>=#C e@te si 8 <>C#B
I,TRO5UCCI,
ALMACE,AMIE,TO Y TRA,'EERE,CIA 5E 5ATO'
7or muc(o, el uso m;s <recuente de los multi*i)radores 'lip('lop', M0&, es para almace amie to de datos o in<ormacin. $os datos pueden representar *alores umAricos por e)emplo, n:meros binarios decimales codi<icados en H-+'. >stos datos generalmente se almacenan en grupos de multi*i)radores llamados registros. $a operacin 4ue se realiza con m;s <recuencia sobre los datos almace ados en un multi*i)rador o registro es la tra s/ere cia. >sta operacin comprende la tra s/ere cia de datos de un multi*i)rador o registro a otro. $a Eigura BD!, ilustra la <orma en 4ue la tra s/ere cia de datos puede llevarse a cabo entre dos multi*i)radores mediante el uso de M0& tipos '1C, (1K y 5. >n este caso, el valor lgico 4ue est; almacenado normalmente en el M0& A es tra s/erido al M0& & en la TP, Transicin de Pendiente ,egativa' del pulso de tra s/ere cia. +e este modo, despu8s de esta TP, la salida & ser; la misma 4ue la salida A.
$as operacio es de tra s/ere cia de la Eigura BD!, son e)emplos de tra s/ere cia si cr ica, puesto 4ue las entradas si cr icas y CLK CLoK-relo)' se utilizan para realizar la tra s/ere cia. 9na operacin de tra s/ere cia puede obtenerse asimismo utilizando las entradas asi cr icas de un M0&. $a Eigura BD#, muestra cmo obtener una tra s/ere cia asi cr ica utilizando las entradas PREI,ICIO PRE' y &ORRAR CLR' de cual4uier tipo de M0&. ?4u las entradas asi cr icas responden a niveles &A(O'.
-uando la lnea de habilitaci"n de la transferencia se mantiene en el estado &A(O, las dos salidas de la compuerta ,O1Y !"!D' se conservan en ALTO , sin e<ecto de las salidas del M0&. -uando la lnea de habilitaci"n de la transferencia se (ace ALTA, una de las salidas de la compuerta ,O1Y pasar; a &A(O respondiendo del estado de las salidas A y A-. >ste estado &A(O i iciar o )orrar el multi*i)rador & al mismo estado 4ue el multi*i)rador A. >sta tra s/ere cia asi cr ica se (ace independientemente de las entradas si cr icas y CLK del M0&. Ae denomina asimismo tra s/ere cia o secue cial, puesto 4ue los datos llegan al multi*i)rador & aun4ue las entradas si cr icas sean acti*as.
TRA,'EERE,CIA PARALELA 5E 5ATO' $a Eigura BD=, muestra la tra s/ere cia de datos de un registro a otro mediante el uso de multi*i)radores tipo 5. >l registro $ consta de los multi*i)radores $!, $# y $== el registro Y consta de los M0& Y!, Y# y Y=. -uando se apli4ue el pulso de tra s/ere cia, el valor almacenado en $! ser; tra s/erido a Y!, $# a Y# y $= a Y=.
$a tra s/ere cia del contenido de registro $ al registro Y es una tra s/ere cia si cr ica. 3ambi8n se le conoce como tra s/ere cia paralela, ya 4ue el contenido de $!, $# y $= se trans<iere simult;neamente a Y!, Y# y Y=. Ai se e<ectuara una tra s/ere cia serial, el contenido del registro $ sera tra s/erido al registro Y, u )it a la *e:. >s importante compre der 4ue la tra s/ere cia paralela o cam)ia el co te ido del registro Oue sir*e como /ue te de datos.
TRA,'EERE,CIA 'ERIAL 5E 5ATO' ?ntes de describir la tra s/ere cia serial de datos, primero es necesario e@ami ar la constitucin del registro )sico de corrimie to. 9n registro de corrimie to es un grupo de multi*i)radores conectado de tal <orma 4ue los n:meros binarios almacenados en 8l son desplazados de un M0& al siguiente, con cada pulso de relo). Ain duda, ya se conoce la <orma de operar de las calculadoras electrnicas, en 4ue los dgitos 4ue aparecen sobre la pantalla se desplazan a la iz4uierda cada vez 4ue se proporciona un nuevo dgito. >sta es la misma accin 4ue se lleva a cabo en un registro de corrimie to. $a Eigura BD> a4, muestra una <orma de co ectar varios multi*i)radores tipo (1K para 4ue <uncionen como un registro de corrimie to de > bits. /tese 4ue los M0& est;n conectados de manera 4ue la salida de $= se trans<iere en $#, $# en $! y $! en $", >sto signi<ica 4ue, hasta la incidencia del pulso de corrimiento , cada M0& toma el valor almacenado anteriormente en el multi*i)rador a su i:Ouierda. >l M0& $= toma un valor determinado por las condiciones presentes en sus entradas ( y K cuando ocurre el pulso de corrimie to. 7or a(ora supondremos 4ue las entradas ( y K de $=, est;n conectadas a la <orma de onda de E,TRA5A 5E 5ATO' 4ue se muestra en la Eigura BD> )4. 3ambi8n se supondr; 4ue todos los multi*i)radores se encuentran en estado " antes de aplicarse los pulsos de corrimie to.
$as formas de onda de la Eigura BD> )4, muestran la <orma en 4ue los datos de e trada pasan de la i:Ouierda a la derec;a de un M0& a otro, cuando se aplican los pulsos de corrimie to. -uando ocurra la primera TP, al tiempo T!, cada uno de los multi*i)radores $#, $! y $" tendr;n la condicin (%" y K%! presente en sus entradas debido al estado del M0& y $" tendr; la condicin (%", K%! presente en sus entradas debido al estado del M0& de la i:Ouierda. >l multi*i)rador I2 tendr; la condicin (%", K%! debido a la E,TRA5A 5E 5ATO'. >l multi*i)rador $# pasar; a ALTO , el M0& $= pasar; a &A(O y los multi*i)radores $! y $" permanecer;n en &A(O. Ae puede usar una razonamiento seme)ante para determinar la manera en 4ue las /ormas de o da cambian al T= y T>. /ote 4ue cada TP, de los pulsos de corrimie to, cada salida del M0& toma el nivel 4ue se encontraba presente en la salida del M0& a su i:Ouierda antes de la TP,. 7or supuesto, $= toma el nivel 4ue estaba presente en la E,TRA5A 5E 5ATO' anterior a la TP,. ReOuisito de tiempo de rete ci . >n este arreglo de registro de corrimie to es necesario 4ue los M0& tengan un reOuisito de tiempo de rete ci mu2 peOue9o , por4ue (ay instantes en 4ue las entradas ( y K se encuentran cambiando casi al mismo tiempo 4ue la
transicin CLK. 7or e)emplo, la salida $= cambia de ! a " en respuesta a la TP, al tiempo T#, ocasionando 4ue las entradas ( y K de $# cambien, mientras su entrada CLK se encuentra cambiando. >n realidad, debido al retardo e la propagaci de $=, las entradas ( y K de $# no cambiar n en u tiempo corto despu8s de la TP,. 7or esta razn, debe implantarse un registro de corrimie to a partir de multi*i)radores disparados por /la co 4ue tengan un !alor tM menor 4ue el retardo de propagaci del M0& del CLK a la salida'. >ste (ltimo re$uisito se cumple <;cilmente con los M0& m s modernos disparados por flanco.
TRA,'EERE,CIA 'ERIAL E,TRE REGI'TRO' $a Eigura BD<, muestra dos registros de corrimie to de = )its conectados de modo 4ue el contenido del registro $ sea tra s/erido al registro Y. Ae utilizan multi*i)radores tipo 5 por cada registro de corrimie to, ya 4ue esto re$uiere de menos conexiones 4ue los M0& (1K. ,tese la <orma en 4ue $", :ltimo M0& del registro $, est; conectado a la entrada de Y#, primer M0& del registro Y. +e esta manera, cuando se aplican pulsos de corrimie to, la tra s/ere cia de i /ormaci se lleva a cabo como sigue:
$# %S $! %S $" %S Y# %S Y! %S Y"D >l M0& $# pasar; a estados determinados por su entrada 5. 7or a(ora, + se mantendr; &A(O, de modo 4ue $# pasar; a &A(O en el primer pulso y a( se 4uedar;.
7ara ilustrar lo anterior, supngase 4ue antes de 4ue se apli4ue alg:n pulso, el contenido del registro $ es !"! es decir, $#%!, $!%" y $"%!' y el registro Y se encuentra en """. Co sulte la tabla de la Eigura BD< )4, la 4ue muestra la /orma e Oue los estados de cada M0& cam)ia cuando se aplican los pulsos de corrimie to. +eben o)ser*arse los siguientes puntos:

>n la tra sici co pe die te egati*a de cada pulso, cada M0& toma el *alor 4ue estaba almacenado en el M0& a su i:Ouierda antes de 4ue ocurra el pulso. +espu8s de = pulsos, el primero 4ue inicialmente se encontraba en $# est; en Y#, el " 4ue al principio estaba en $! est; en Y! y el ! 4ue estaba en $" est; en Y". >n otras palabras, el n:mero !"! almace ado en el registro $ (a sido tra smitido a(ora al registro Y. >l registro $ se encuentra en """= o tie e 2a la i /ormaci origi al . $a tra s/ere cia completa de los = )its de datos re4uiere de = pulsos de corrimie to.
TRA'EERE,CIA PARALELA CO,TRA 'ERIAL >n la tra s/ere cia paralela, toda la i /ormaci es tra s/erida simult eame te por u coma do P ico sin importar cua tos )its se tra s/iera . >n la tra s/ere cia serial, como lo e)empli<ica la Eigura BD<, la tra s/ere cia completa de N )its de i /ormaci re4uiere de N pulsos de relo7 = bits re4uieren = pulsosH > bits > pulsos, etc.' $a tra s/ere cia paralela, por lo tanto, es o)*iame te muc;o ms rpida 4ue la tra s/ere cia serial, usando registros de corrimie to. >n la tra s/ere cia paralela, la salida de cada M0& del registro $ se conecta a una entrada correspondiente del M0& en el registro Y. @ en la tra s/ere cia serial, s"lo el (ltimo M0& del registro $ se conecta al registro Y. >n general, la tra s/ere cia paralela ecesita ms i terco e@io es de entrada al registro emisor $' y el receptor Y' 4ue la tra s/ere cia serial. >sta di/ere cia se (ace m;s obvia cuando se tra s/iere u Pmero ma2or de )its de i /ormaci . >sta es una co sideraci importa te cuando los registros emisor y receptor est separados uno del otro, ya 4ue determi a cua tas lF eas alambres' se necesitan en la tra smisi de la i /ormaci . $a elecci de la tra smisi paralela o serial depende de la aplicacin del sistema y de las especi<icaciones. -on <recuencia se usa una combinaci"n de los dos tipos para sacar venta)as de la *elocidad de la tra smisi paralela y de la eco omFa 2 simplicidad de la tra s/ere cia serial.
,OTA8 E los circuitos topolgicos siguie tesH las resiste cias Oue limita la corrie te e los %)D so de ==" o;msD
Estudiar en el manual ECG las co /iguracio es i ter as de los circuitos integrados ?>L'?C y ?>L'#?=. Armar el siguiente circuito topolgico:
A7ustar el preset a una /recue cia Oue sea o)ser*a)le en los LED. Oprimir el pushbutton y observar a los = pulsos de relo7, como el registro $ (a 4uedado en el registro Y, como lo ilustra la Eigura BD<. ?l oprimir el botn, se est; prei icia do $# y I0 de tal <orma 4ue se obtiene !"! en el registro $. Oprimir nuevamente el botn cuando el LED 5r se encuentre apagado y posteriormente cuando se encuentre e ce dido. A otar lo observado.
,OTA8 El registro $ como el registro Y so de = )itsH este primer registro se de)e despla:ar tal como lo i dica la Eigura BD<H si o es asFH a7ustar otra /recue cia e el presetD
Armar el siguiente circuito topolgico:
A)rir todos los ca ales 4ue se utilizan del DIP. Elegir el registro $ > bits' 4ue se re4uiere tra s/erir $=, $#, $!, $"', al registro Y Y=, Y#, Y!, Y"' manipulando los ca ales del DIP del ! al >.
El pushbuttonH es el Oue )orra el registro Y e los multi*i)radores tipo 5 e el circuito i tegrado e la termi al ! 2 Asta se acti*a e &A(OD
Cerrar el ca al L del DIP.
El ca al L del DIP es el Oue cierra 2 a)re el circuito Oue co duce el pulso del relo7H la tra s/ere cia de reali:a ;asta Oue el circuito i tegrado reci)e el pulsoD
O)ser*ar la tra s/ere cia del registro. Oprimir el pushbutton. Reali:ar las tra s/ere cias. Armar el siguiente circuito topolgico. >n este caso los registros $ e Y son de = )its.
A7ustar el preset a su m@ima resiste cia para obtener una /recue cia )a7a de relo7. Cerrar el ca al ! del DIP y o)ser*ar lo 4ue sucede en los LED. A)rir el ca al ! del DIP. A)rir y cerrar el ca al ! del DIP a la misma /recue cia del relo7 para obtener en los = primeros LED $#, $!, $"' !"!, ya obtenido este registro, a)rir el ca al > del DIP para e*itar la llegada del pulso del relo7 al circuito integrado ?>L'#?= y pre*e ir 4ue siga el recorrido del registro. @a observado el registro en los = primeros LED, cerrar el ca al > del DIP y co tar < pulsos de relo7 y *ol*er a a)rir el ca al >. O)ser*ar como se recorri el registro !"! $#, $!, $"' a los = :ltimos LED Y!, Y!, Y"' A e@ar una co e@i : conectar la termi al = con la termi al !B. O)ser*ar y e@plicar lo 4ue sucede.
,OTA8 A)rir 2 cerrar el ca al > del DIP slo cua do el %)D 5r se e cue tre e ce didoD
PR6CTICA !"
,om)re de la prctica8 Pro2ectos8 Ruleta 5igital 2 Traga Mo edasD
O)7eti*o de la prctica8 Reali:ar dos aplicacio es para 7ugar mediante el uso de multi*i)radores )iesta)les (1K, cuando son disparados por <lanco negativo TP,, Transicin de Pendiente ,egativa'. Usar circuitos integrados CMO' de alta velocidad.
5uraci 8 # ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 =< diodos emisores de lu: LED', !C ro7os, !C *erdes y = amarillos. Tres e@;i)idores display' de odo comP 5os i terruptores pulsa tes ,A $as siguientes resiste cias: 0ei ticuatro de ##"o;ms , dos de =B"o;ms y siete de !Ko;ms = ta)lillas de co e@io es protoboard' y 2 tablillas de desarrollo $os siguientes circuitos i tegrados TTL': 5os ?>Mc!=#, tres ?>MC">, dos ?>MC!!, ci co ?>MC?= o ?>MC?C y dos ?>MC!<> U capacitor de #""micro0arad, dos de !""micro<aradas, dos de <""micro<aradas y u o de <micro<aradas Alam)re para co e@io esD U desarmador peOue9o y pi :as Manual *igh &peed +M,& de Motorola Autores Pro/D MD e CD 'al*ador 'aucedo Elores TelA/o o8 <?#B1C""" e@te si 8 <>C=#
Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Ari 5ur &eltr
e@te si 8 <>=#C e@te si 8 <>C=#
RUE5A 5IGITAL8 LO' MULTI0I&RA5ORE' 3flip-flop4 (1K E, ACCI,

>l proyecto de la Rueda 5igital o Ruleta 5igital, mostrado en la Eigura !"D!, es una aplicacin llamativa para los multi*i)radores M0&' tipo (1K. Ae ponen =# diodos emisores de lu: LED, por sus siglas en ingl8s' distribuidos sobre una circun<erencia, colocando un LED m;s en el centro de la misma. !C de los LED son *erdes y !C ro7os, intercalados de tal modo 4ue los diodo o es sean de color *erde y los pares de color ro7o. >l esOuema del pro2ecto se presenta en la Eigura !"D#.
EIGURA !"D!D Arreglo /Fsico de la RULETA 5IGITAL
EIGURA !"D#D EsOuema del Pro2ecto de la RULETA 3rueda4 5IGITAL
-uando se presio a el i terruptor ', los LED se e cie de en secue cia alrededor del cFrculo, mientras 4ue el LED del ce tro se e ce der una *uelta sF y otra o. ?l soltar el i terruptor ', los LED del permetro contin:an la secue cia por algunos segundos, parando <inalmente con slo un LED e ce dido. >l circuito consiste de = )loOues /u cio ales, seg:n lo sugiere la Eigura !"D=. >l primer )loOue contiene dos decodi/icadores ;e@adecimales ?>MC!<>. >l segu do )loOue contiene seis M0& (1K tres ?>MC?= duales'. 9n tercer )loOue lo <orma un relo7 implementado a base de compuertas inmunes al ruido, 4ue brinda una seal cuadrada de frecuencia fi-a y un circuito RC para sostener algunos segundos la operacin, una vez 4ue se suelta el i terruptor '.
EIGURA !"D=D 5iagrama /u cio al de la RULETA 5IGITAL
$os multi*i)radores realizan tres /u cio es:

1. $os primero cuatro M0& proporcionan un co teo )i ario para los decodi/icadores. ,. >l Oui to M0& ;a)ilita a uno de los dos decodi/icadores a la vez. 9. >l se@to y :ltimo M0& e cie de el LED central u a *uelta sF y otra o.
>l decodi/icador ?>MC!<>, cuya distri)uci de termi ales se o<rece en la Eigura !"D>, es conocido como el decodi/icador de > a !C, aun4ue tambi8n <unciona como un demultiple@or de ! a !C. 3iene > e tradas en )i ario atural A", A!, A# y A='= diecisAis salidas acti*as en &A(O y dos se9ales de ;a)ilitaci acti*as en &A(O. Ai ambas se9ales de ;a)ilitaci est;n en &A(O, para un cdigo dado de entrada, u a 2 slo u a, de las salidas se acti*ar en &A(O, permaneciendo en ALTO todas los dem;s. Ai una o las dos se9ales est; en ALTO , todas las salidas son ALTO .
EIGURA !"D>D 5ecodi/icador > a !C ?>MC!<>H CMO' de alto re dimie to
?l a!an#ar el conteo binario 4ue se aplica a los ?>MC!<> u a de sus !C salidas se (ace &A(O en secue cia, pre die do un LED cada ocasi >i1u a "07$'. -on dos ?>MC!<>, se e cie de =# LED, u o a la *e:.
Veamos con mayor detalle el esOuema dado en la >i1u a "07$: >l relo7 se <orma con dos compuertas ,O1Y !"!D', A y &, con disparador de &chmitt de un integrado TTL ?>MC!=#'. $os resistores R> y R< )unto con el capacitor C! determinan la <recuencia de salida. $a compuerta ,O1Y, C, permite la propagacin de los pulsos de relo7 cuando ' est; presio ado. -uando se suelta ', la carga el8ctrica almacenada en C# se <uga a trav8s del resistor R=. -on los valores elegidos, toma como = segu dos (acer 4ue la salida de la compuerta C se (aga ALTO , deteniendo as al co tador )i ario, pues los pulsos de relo7 de)an de propagarse. $os seis M0& se conectan para co mutar, esto es, para /u cio ar como di!isores de frecuencia. -omo tales, ellos <orman un co tador )i ario de " a !< y reciclar. -on cuatro M0& M0&! a M0&>' conectados en cascada. -on la salida Q del primero conectada a la entrada de relo7 del segu do y as sucesivamente, podemos tomar el co teo )i ario de cada salida Q y conectar a las entradas A" a A= de ambos ?>MC!<>. 7ara lograr 4ue los =# LED se e cie da en secue cia, slo u o de los ?>!<> debe ;a)ilitarse a la vez. Primero ;a)ilitamos U!, para encender los LED ! a !C. despu8s lo
des;a)ilitamos mientras ;a)ilitamos a U#. >l segu do ?>!<> e cie de los LED !? a =#. >l ciclo se repite una . otra !e#. $a /u ci del M0&< es ;a)ilitar a u o de los decodi/icadores, mientras des;a)ilita al otro. /otar 4ue la salida Q- del M0&< se conecta a la entrada E!1 de U#, y su salida Q se conecta a la entrada E!1 de U!. Aabemos 4ue Q y Q- estar;n siempre en estados opuestos. -omo el ?>MC!<> tiene dos e tradas de ;a)ilitaci 4ue deben estar en &A(O am)as para 4ue sea ;a)ilitado y dado 4ue una de ellas la enviamos a &A(O permanentemente la entrada E"1' cuando Q es &A(O, Q- ser; ALTO y U! estar; ;a)ilitado, mientras 4ue U# no lo estar;. ?l rev8s, cuando Q es ALTO , Q- ser; &A(O, y ser; U# el 4ue est8 ;a)ilitado. +ado 4ue el M0&, 4ue es el di*isor /i al de la cascada de multi*i)radores, tiene un LED conectado a su terminal Q-. $a mitad del tiempo dic(a salida es &A(A y la otra mitad es ALTA. 7or ello, para una vuelta de la rueda de los LED =# pulsos de relo7' 5== se e cie de y en la pr%ima vuelta se apaga.

Armar el circuito de la Eigura !"D# y ;acerlo /u cio ar seg:n la e%plicacin dada. A e@ar al reporte correspondiente a esta pr;ctica el diagrama de la co /iguraci i ter a de los = circuitos i tegrados utilizados.
El multi*i)rador ?>MC?= $a Eigura !"D<, muestra la co /iguraci de termi ales, el sFm)olo lgico y la ta)la de operaci de este M0& disparado con /la cos egati*os en su entrada de relo7 y con se9al de )orrado acti*a en &A(O.
EIGURA !"D<D Multi*i)rador dual (1KH co se9al de rei icioH de la /amilia CMO' a4 'Fm)olo lgicoH )4 Ta)la de *erdad
,OTA8 El ?>MC?= es /u cio alme te igual al ?>MC!"?H co distri)uci di/ere te de termi ales
El circuito i tegrado ?>MC!=#
EIGURA !"DCD Compuerta ,O1Y 3N/ND4 cudrupleH co disparador de 'c;mitt e la e tradaH de la /amilia CMO' a4 Co /iguraci de termi ales 2 )4 CaracterFsticas de tra s/ere cia de e trada salidaH producida por el disparador de 'c;mitt
CUE'TIO,ARIO
1. !Cules son los tres tipos de disparo de un M0&&
,. !Cu tos multi*i)radores se necesitan para di*idir u a /recue cia entre L&
9. !'i conectamos ( y K a ALTO , OuA pasa al ocurrir un disparo del M0&&
8. !QuA eleme tos pasi*os determinan el tiempo de giro cuando es soltado '&
A. !Cul es la /u ci del M0&< y del M0&C&
>. !Cmo (aras el esOuema si o dispo es del ?>MC!<>, pero sF de cuatro ?>MC!=L&
7. >n base a los conocimientos ad4uiridos de los M0&, dise9ar un co tador de " a !#
cFclico.
M6QUI,A TRAGA MO,E5A' 5IGITAL

-ontinuaremos con el tema lPdico relativo al )uego' y daremos atencin a un 7uego ms complicado: la m $uina traga monedas digital . >ste pro2ecto representa un autA tico reto a los alum os, aun4ue es necesario 4ue el estudiante realice este tipo de pro2ectos, pues cuenta con todos los conocimientos para tal <in.
? pesar de 4ue los M0& <orman parte pe4ue5a del circuito, los elementos 4ue constituyen el resto del mismo (an sido vistos en el curso de Circuitos Lgicos.
OPERACI, 5E LA M6QUI,A TRAGA MO,E5A' $a m $uina traga monedas digital consiste de = mdulos de J segmentos de odo comP de despliegue *isual. >llos e@;i)e una C por cere:a, una L por lima, una O por oli*a y una A por aguacate. -uando las tres lecturas coi cide prese ta la misma letra' los LED de ga e ci tila a una tasa de >M:. ?l presio ar el i terruptor ' normalmente abierto' las tres lecturas cambian r;pidamente. ?l soltar el i terruptor, la lectura ms a la i:Ouierda se detie e primero, luego se detie e la de en medio y por :ltimo se detie e la de la derec;a. $a pro)a)ilidad de 4ue salgan tres A es de !.C>, por lo 4ue u a de cada !C *eces e@iste u ga e. >l diagrama a )loOues de la m $uina traga monedas digital se muestra en la Eigura !"D?. -onsiste de tres circuitos de despliegue *isual y un circuito de premio. /otar 4ue los cuatro circuitos contienen un oscilador, una secci lgica com)i atoria y e@;i)idores con LED de alg:n tipo. $os circuitos de despliegue lo (acen con LED en mdulos de ? segme tos, mientras 4ue el circuito de premio lo (ace con LED discretos.
EIGURA !"D?D 5iagrama a )loOues de la mOui a traga mo edas digital
-ada circuito de despliegue es igual, e@cepto por la *elocidad del oscilador. Ae varan las *elocidades de los osciladores para 4ue el 7uego sea ms a:aroso'. ?dem;s, los
circuitos de retardo, 4ue determinan 4ue tanto tarda cada lectura en detenerse, se *arFa para cada despliegue. >l circuito de ga e se dispara para 4ue los LED ci tile a >M: cuando las tres lecturas muestre la misma letra. 'lo cuando todas las lecturas so idA ticas, la lgica de premiado permite 4ue la se9al del oscilador de >M: pase a los diodos emisores de lu# LED, por sus siglas en ingl8s'.
CIRCUITO' 5E E$MI&ICI,8 RELO( Y RETAR5O >n la Eigura !"DL, se puede apreciar el circuito oscilador 4ue ge era la se9al peridica conocida como relo7. Au periodo depende de los resistores R## y R#=, as como del valor del capacitor C!. 3ambi8n se muestra el circuito de retardo <ormado por C# y R#>. >l capacitor C# se carga a trav8s del diodo 5! cuando se presio a '!. ?l soltar '!, los pulsos de relo7 siguen pasando por la compuerta U<A (asta 4ue el capacitor C# se descarga a trav8s de R#>. -uando esto pasa, la salida de dic(a compuerta 4ueda en ALTO .
EIGURA !"DLD Circuitos de relo7H de retardo e i terruptor comP D
CIRCUITO' 5E E$MI&ICI,8 LGICA 5E 5ECO5IEICACI, $a salida de relo7 de U<A se enva al M0&#, el primero de los dos multi*i)radores en cascada M0&! y M0&#' seg:n ilustra la >i1u a "07"0. $as cuatro terminales de salida de los M0& son a su vez conectadas a la l"gica de decodificaci"n <ormada por las compuertas U!A, U!&, U!C y U!5, m;s dos i *ersores. >n su salida, la l"gica decodificadora e@cita un mdulo de ? segme tos de odo comP . $os LED de segme to se e cie de de <orma i di*idual para /ormar las letras A, L, O y C cuando la l"gica decodificadora as se los manda. >n otras palabras, la l"gica decodificadora determina 4ue letra se e@;i)e en el mdulo de ? segme tos. $os M0& causan 4ue la l"gica decodificadora altere su salida cada vez 4ue un pulso de relo7 pasa
por la compuerta U<A. 0eamos con m;s detalle el mdulo de ? segme tos, la l"gica decodificadora y los M0&, en el orde e u ciado. -omo sabemos, con un mdulo de LED de odo comP , si cual4uier ctodo es puesto en &A(O a trav8s de un resistor para limitar la corrie te, el LED se e ce der. ,otar 4ue en el esOuemtico del pro2ecto, los LED en segmentos e y / est;n perma e teme te aterri:ados a trav8s de los resistores R< y RC, por lo 4ue siempre se e ce der . >llo es necesario pues las letras A, L, O y C re4uieren 4ue ambos segmentos e y /' est8n e ce didos. 7ara <ormar las letras completas (ay 4ue e ce der otros LED en segme to, llev;ndolos a &A(O. $a funci"n de la l"gica decodificadora es llevar los segme tos apropiados a &A(O para <ormar las letras A, L, O y C, u a a la *e:. $a l"gica decodificadora se <orma con varias compuertas, seg:n vemos en la Eigura !"DB. $os M0& proporcionan a la l"gica decodificadora > com)i acio es de &A(O y ALTO . $a decodificaci"n de ellas produce &A(O' y ALTO' para e ce der los LED adecuados para cada com)i aci .
EIGURA !"DBD Lgica decodi/icadoraD
7or e)emplo, cuando las salidas Q de ambos multi*i)radores est;n en &A(O, como en la Eigura !"DB, el circuito decodificador ;ar 4ue aparezca la letra A en el mdulo. Recordar 4ue los segme tos e y / est;n en &A(O aterri:ados'. Ae puede (acer un a lisis similar para las otras = com)i acio es, para corro)orar las letras de las /rutas. >n la Eigura !"DB, realizada con ,r+/D )xpress, tambi8n se co sig a puertos 7errOuicos, A!, A !, &!, etc, pues dic(o paOuete permite 4ue un diagrama esOuemtico tenga otros deba)o de Al, <ormando una 7erarOuFa. +ic(os puertos 7errOuicos permite la co e@i e tre ;o7as di/ere tes, para su *eri/icaci , su docume tado o simulaci . $as entradas al circuito de decodificaci"n arri)a desde dos M0& en cascada di*isi e tre # y di*isi e tre >'. $as salidas Q y su egada, de cada M0&, para una onda de entrada en el relo-, se muestran en la Eigura !!D!" )4. $as letras correspondientes 4ue se produce en el mdulo se dan a la derec;a.
EIGURA !"D!"D a4 Multi*i)radoresH mas lgica decodi/icadora 2 mdulo de despliegue )4 'ucesi de pulsos de relo7 2 las letras Oue se /orma e el mdulo de despliegueD
CIRCUITERTA 5E UGA,EU $a circuitera de premio, 4ue se o<rece en la /igura siguie te del diagrama de ,r+/D )xpress 4ue constituye la raF: del dise9o' actPa para ci tilar dos LED cuando los = mdulos e@;i)e la misma letra, a una /recue cia de >M:. >l oscilador 4ue se compone de las compuertas UL& y ULC, adem;s de R=!, R=# y C?, e *Fa sus pulsos de o da cuadrada a la entrada de la compuerta U!"C. Ai las otras dos entradas terminales !" y !!' est;n en
ALTO la se9al de relo7 pasar; y ser; i *ertida por UL5 y ULE. -uando las salidas de 8stas van a A&A(O los LED encienden, en caso co trario se apaga . >l pin !! de U!"C se (ace ALTO cuando la entrada a la compuerta se (ace &A(O, lo cual sucede cuando el i*el lgico en el capacitor CC, 4ue es 4ue se tarda m;s en descargarse, se (ace &A(O.
PROCE5IMIE,TO
1. Pro)ar en protoboard el circuito dado en las dos /iguras 4ue se a e@a , con el diagrama lgico. ,. Armar el circuito ya pro)ado en una ta)lilla de desarrollo, incluyendo /ue te, /usi)le y lamparita de e .
PR6CTICA !!
,om)re de la prctica8 A lisis 2 5ise9o de MOui as de EstadoD
O)7eti*o de la prctica8 Reali:ar el a lisis de un circuito secue cial si cro i:ado por relo7, 4ue emplea )iesta)les tipo 5. E/ectuar el dise9o mediante el uso de multi*i)radores )iesta)le tipo (1K, cuando son disparados por /la co egati*o ,TP,, Transicin de Pendiente ,egativa' de un problema enunciado en forma colo$uial.
5uraci 8 # ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 U diodos emisores de lu: LED' 5os i terruptores pulsa tes ,A y dos !P#T $as siguientes resiste cias: 5os de ##"o;ms y die: de >D?Ko;ms # ta)lillas de co e@io es protoboard' $os siguientes circuitos i tegrados MC o MCT'. Ver lista al <inal' U ?>MCLC, dos ?>MC!"? o ?>MC?=, u ?>MC"", u ?>MC=L, u ?>MC"# y dos ?>MC?> Alam)re para co e@io esD U desarmador peOue9o y pi :as Manual *igh &peed +M,& de Motorola Autores Pro/D MD e CD 'al*ador 'aucedo Elores Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Ari 5ur &eltr TelA/o o8 <?#B1C""" e@te si 8 <>C=# e@te si 8 <>=#C e@te si 8 <>C=#
I,TRO5UCCI,
$os multi*i)radores M0&' son los blo$ues constituti!os b sicos de los circuitos secuenciales y son, ellos mismos, circuitos secuenciales realimentados 4ue pueden
a ali:arse de modo <ormal. $as mOui as de estados si cro i:adas por relo7 son las m;s <;ciles de entender. MOui as de estados es un nombre ge Arico dado a estos circuitos secuenciales= por relo7 se re<iere al (ec(o de 4ue sus eleme tos de memoria M0&' usan una entrada llamada relo7. 7or si cro i:ados sabemos 4ue todos los M0& emplean la misma se5al de relo7. 3al mOui a de estados slo cam)ia de estado cuando ocurre un /la co de disparo o pulso e la se9al de relo7.
E'TRUCTURA 5E LA M6QUI,A 5E E'TA5O' $a Eigura !!D!, e%(ibe la estructura de una mOui a de estados si cro i:ado por relo). $a memoria de estado es un grupo de n multi*i)radores 4ue almace a el estado prese te de la mOui a, 4ue tiene dos estados di/ere tes. 3odos los M0& est;n co ectados a una se9al de relo7 com:n 4ue ocasiona 4ue los M0& cam)ie de estado con cada pulsaci de relo7. $o 4ue constituye una pulsaci depende del tipo de M0& disparado por /la co, disparado por pulso, etc'.
EIGURA !!D!D Estructura de la mOui a de estados si cro i:ada por relo7 3MOui a de Moore4
>l estado siguie te de una mOui a de estados, en la Eigura !!D!, est; determinado por la lgica de estado siguie te E, como una /u ci de las e tradas y del estado actual. $a lgica de salida G determina la salida como una /u ci del estado actual y de las e tradas MOui a de Meal2' o slo del estado actual como en la Eigura !!D! MOui a de Moore'. 3anto E como G son circuitos l"gicos combinatorios a base de compuertas. >s decir: Estado siguie te % E3estado actualH e trada4 'alida % G 3estado actualH e trada4 'alida % E 3estado actual4 para una mOui a de Meal2 para una mOui a de Moore
A,6LI'I' 5E U,A M6QUI,A 5E E'TA5O' CO, M0& TIPO 5 >l a lisis de las mOui as de estados si cro i:adas por relo7, tiene tres pasos b;sicos: 1. 5etermi ar el estado siguie te y esta)lecer las <unciones E y G. ,. Usar E y G para /ormar una ta)la de estados.salidas 4ue especi<i4ue por completo el estado siguie te y la salida del circuito. 9. 5i)u7ar el diagrama de estados 4ue e@;i)a e /orma gr/ica la in<ormacin del paso # opcional'. $a Eigura !!D#, muestra una mOui a de estados con = multi*i)radores tipo 5, disparados por /la co positi*o. 7ara determi ar la /u ci del estado siguie te E, debemos tomar en cuenta el comportamie to de la memoria de estado. >n el /la co de su)ida de la se9al de relo7, cada M0& 5 muestrea su e trada 5 y tra s/iere su valor a su salida Q= la ecuaci caracterFstica de un M0& tipo 5 es QV%5. 7or lo 4ue, con el <in de determi ar el *alor siguie te de Q es decir, QK', primero debemos conocer el *alor actual de Q. >%isten dos e tradas )i arias al circuito $ y Y. $a salida G es igual a 3Q#+Q=4-.
EIGURA !!D#D Circuito secue cial a )ase de M0& tipo 5H para reali:ar su a lisis
>n la Eigura !!D#, (emos designado a las salidas de los M0& como Q!, Q# y Q=. >stas tres salidas son las *aria)les de estado y sus valores son los estados prese tes de la mOui a. #emos nombrado a sus entradas 5 como 5!, 5# y 5=. >stas se5ales dan la e@citaci para los M0& en cada pulsaci de la se9al de relo7. $as ecuacio es lgicas, 4ue e%presan las se9ales de e@citaci como <unciones del estado actual y de la e trada, se conocen como ecuacio es de e@citaci , mismas 4ue pueden deducirse del diagrama del circuito: 5! % $ R 5# % Q! Y R 5= % 3Q-# + Y4 Q-!
$as ecuacio es de e@citaci son: QV! % $ R QV# % Q! Y + Q-= R QV= % 3Q-# + Y4 Q-!
>n base a las e%presiones anteriores, se construye la ta)la de estados y salida: Ta)la de Estados 2 'alida Estado Q!Q#Q= "" '" '! '# '= '> '< 'C '? '= '! '# '" '# '" '# '" $Y "! '= '! '= '! '# '# '# '# !! '? '< '? '< 'C 'C 'C 'C 'alida G !" '? '< 'C '> 'C '> 'C '> ! " " " " " " "
Estado 'iguie te QV!QV#QV= >l diagrama topolgico de la Eigura !!D# es:
EIGURA !!D=D Reali:aci prctica 3diagrama topolgico4 del circuito de la EIGURA !!D#
5I'EWO 5E U, PRO&LEMA CO, M0& TIPO (1K Pla teamie to8 Ae desea impleme tar un co tador cFclico de " a =, 4ue pueda cam)iar de estado en el /la co egati*o de la se9al de relo7. >%isten dos e tradas A y & y una salida G, 4ue slo depende del estado. ?l llegar el /la co acti*o del relo7, si la se5al A es di/ere te al /ilo acti*o a terior, el co tador debe a*a :ar u a u idad= si la se5al & est; en ALTO en el instante del /la co acti*o tambi8n debe a*a :ar u a u idad. >n cambio, si A perma ece igual y & es &A(O el co tador o de)e cam)iar. Besumiendo, el co tador debe aume tar en cero, en u a o en dos u idades, con cada /la co acti*o de la se9al de relo7. $a salida G debe ser ! cuando el co tador arri)e al *alor m@imo. 9sar multi*i)radores tipo (1K.
'OLUCI,
,XMERO 5E E'TA5O' ,ECE'ARIO 7uesto 4ue re4uerimos un co tador de > estados " a =', en primera instancia necesitamos dos )iesta)les para producir dic(os estados. 7ero como ecesitamos memori:ar el estados a terior de la *aria)le de e trada A, debemos usar un tercer )iesta)le para tal <in, por lo 4ue el Pmero de estados 4ue se usar; ser; de OCMO. $a metodologFa ser; usar
una pare)a de estados para cada valor del co tador: 9n estado para decir 4ue A estaba en &A(O en el /la co acti*o a terior y otro estado para decir 4ue A estaba en ALTO en dic(o instante.
,OM&RE 5E LO' E'TA5O' 7ara desig ar de una manera emotAc ica a cada uno de los oc;o estados, podemos usar varias opciones. $a 4ue usaremos a4u consiste de la letra ' seguida de dos su)F dices: el primero designa el *alor decimal del co tador y el segu do designa el estado a terior de la se9al de e trada ?, por lo 4ue, por e)emplo: '#! es para indicar 4ue el co tador vale # y A estaba en ALTO en el /la co a terior. >l primer paso es determi ar la cantidad necesaria de estados y asignarles un nombre.
TA&LA 5E E'TA5O Y 'ALI5A >l segu do paso para el dise9o es dibu)ar el diagrama de estado, en donde se dibu)e la tra sici de cada uno de ellos de acuerdo con el valor de las *aria)les de e trada, o alternativamente, crear una ta)la de estado y salida donde se consigne el cam)io de estado al ocurrir la se9al de relo7. ? continuacin se presenta dic(a tabla: Ta)la de Estado 2 'alida A& Estado 'alida prese te "" "! !! !" '"" '"! '!" '!! '#" '#! '=" '=! '"" '!" '#! '!! '!" '#" '!! '"! '!" '#" '=! '#! '#" '=" '#! '!! '#" '=" '"! '=! '=" '"" '=! '#! '=" '"" '!! '"! '"" '!" '"! '=! Estado siguie te " " " " " " ! !
EIGURA !!D>D 5iagrama de estadosD 'lo se di)u7aro #? de las =# tra sicio es
TA&LA 5E A'IG,ACI, >l tercer paso radica en darle nombre a cada salida de los M0& y elegir una combinacin particular para designar a cada uno de los estados. +aremos los nombres Q#, Q! y Q" a sus salidas, destinando los dos primeros para llevar el co teo y el Pltimo para memori:ar el valor anterior de A. 0ormando la ta)la de asig aci a partir del enunciado anterior. $a idea es resolver el problema si usar estados redu da tes. Ta)la de Asig aci Estado '"" '"! '!" '!! '#" '#! '=" '=! TA&LA 5E TRA,'ICI,.'ALI5A Q# Q! Q" " " " " ! ! ! ! " " ! ! " " ! ! " ! " ! " ! " !
>l cuarto paso es <ormar la ta)la de tra sici .salida, combinando las dos tablas anteriores.-omo se puede apreciar dic(a tabla consiste de los estados /uturos para cada estado actual, seg:n el valor 4ue tengan las e tradas A y &. $a tabla tambi8n muestra en su Pltima colum a el valor de la variable de salida. Ta)la de Tra sici .salida A& Estado 'alida Q#Q!Q" "" "! !! !" G """ ""! "!! "!" !!" !!! !"! !"" """ "!" !"! "!! "!" !"" "!! ""! !"" !!" !"! "!! "!" !"" !!! !"! !!" """ "!! ""! """ "!" ""! !!! !!" """ !!! !"! !"" !!" ""! !!! Q Q Q
V # V ! V "
" " " " ! ! " "
TA&LA 5E APLICACI, PARA MULTI0I&RA5ORE' (1K >sta tabla presenta los *alores 4ue deben tener las e tradas ( y K de un M0& (1K para realizar la tra sici se5alada en su salida. $a letra d es la co dici o importa, 4ue nos permitir; mi imi:ar mediante mapas de Kar aug;, las compuertas para sintetizar la generacin de las e tradas ( y K de cada )iesta)le. 7or e)emplo, si 4ueremos 4ue la salida Q cambie de ! a ", se necesita 4ue K sea !, si importar el valor de (. Ta)la de Aplicaci Q " " ! ! QV " ! " ! ( " ! d d K d d ! "
V%despuAs del cam)ioR d% o importa
TA&LA 5E E$CITACI, >l Oui to paso consiste en <ormar la ta)la de e@citaci , 4ue se obtiene usando la ta)la de aplicaci para el multivibrador (1K, en cada caso de la ta)la de tra sici . >sta tabla es
muy :til pues nos permite <ormar los mapas de Kar aug;, los 4ue a su vez <acilitan las ecuacio es o e@presio es para las e tradas ( y K de cada uno de los )iesta)les. Ta)la de E@citaci Estado Q#Q!Q" """ ""! "!! "!" !!" !!! !"! !"" A& "" "! !! !" "dH"dH"d "dH!dH"d !dH"dH!d "dH!dH!d "dH!dHd! !dH"dHd! "dH!dHd" "dH"dHd" !dHd!Hd! !dHd"Hd! !dHd!Hd" "dHd"Hd" "dHd"H"d !dHd!H"d !dHd"H!d !dHd!H!d d"Hd"H"d d!Hd!H"d d!Hd"H!d d!Hd!H!d d!Hd!Hd! d!Hd"Hd! d!Hd!Hd" d"Hd"Hd" d"H!dHd! d!H"dHd! d"H!dHd" d"H"dHd" d"H"dH"d d"H!dH"d d!H"dH!d d"H!dH!d (#K#H(!K!H("K" MAPA' 5E KAR,AUGM ? partir de la ta)la de e@citaci podemos <ormar los mapas de Kar aug;, para obtener las /u cio es mF imas para las e tradas ( y K de cada )iesta)le. 7ara (# y K#:
$as /u cio es reducidas son:
(#%Q!& + Q!Q"A- + Q"A-& + Q!Q-"A + Q-"A& % Q!& + Q!3Q" OE$C A4 + &3Q" OE$C A4 K#%Q!& + Q!Q"A- + Q"A-& + Q!Q-"A + Q-"A& % Q!& + Q!3Q" OE$C A4 + &3Q" OE$C A4 7ara (! y K!:
$as /u cio es reducidas son: (!%Q"A-&- + Q"A& + Q-"A&- + Q-"A-&%Q" OE$C 3A OE$C &4 K!%Q"A-&- + Q"A& + Q-"A&- + Q-"A-&%Q" OE$C 3A OE$C &4 7ara (" y K":
$as /u cio es reducidas son: (" % A K" % A>l logigrama correspondiente es:
EIGURA !!D<D Circuito secue cial Oue satis/ace los reOuerimie tos del pro)lema
PROCE5IMIE,TO
1. Armar el circuito de la Eigura !!D= y corro)orar la ta)la de estado. ,. Armar el circuito de la Eigura !!DC y corro)orar la ta)la de estado.
EIGURA !!DCD Reali:aci prctica del circuito de la Eigura !!D<D
CUE'TIO,ARIO
1. 5ise9ar un co tador cFclico de # a C usando multi*i)radores tipo (1K. ,. 5i)u7ar el diagrama de estado para el primer circuito. 9. Completar el diagrama de estado de la Eigura !!D>. Materiales Ftem ca tidad ! # = > < C ? L < # ! ! # ! ! ! ! re/ere cia R!HR#HR=HR>HR< '!H'# '= '> U! U# U= U= U> parte >K? !P!T !P#T ,D AD ?>AMCT?> ?>AMCT?> ?>AMCT"" ?>MCT"" ?>AMCT"#
MOui a de Estados si cro i:ada co relo7 Materiales ! # = > < C ? L B !" !! ! < ! ! # ! ! ! ! # ! L! LE5 R!HR#HR=HR>HR< >K? RC ##" '= !P#T '!H'# !P!T '> ,DAD U! ?>MCLC U# ?>MC"" U= ?>MC!" U>HU< ?>MC!"? UC ?>=L N/ND de colector a)ierto
PR6CTICA !#
,om)re de la prctica8 5ise9o co Memorias de slo LecturaD
O)7eti*o de la prctica8 Reali:ar realizar dos circuitos aritmAticos usando memorias EPROM Erasa)le Programma)le Read O l2 Memor2, Memoria de 'lo Lectura Programa)le', a las cuales se les gra)a su contenido y se les )orra para una nueva aplicacin.
5uraci 8 # ;oras.
Material ecesario8 U a /ue te de *olta7e de <0 ,ue*e diodos emisores de lu: LED' 5os i terruptores 5IP de cuatro elementos $as siguientes resiste cias: 5ie: de ##"o;ms y oc;o de >D?Ko;ms # ta)lillas de co e@io es protoboard' $os siguientes circuitos i tegrados: U a memoria EPROM #?!C, dos i *ersores de colector abierto ?>"C. Alam)re para co e@io esD U desarmador peOue9o y pi :as Manual Memor. de Motorola Autores Pro/D MD e CD 'al*ador 'aucedo Elores Pro/D I gD Pa)lo Eue tes Ramos Alum o PIEI8 Ari 5ur &eltr TelA/o o8 <?#B1C""" e@te si 8 <>C=# e@te si 8 <>=#C e@te si 8 <>C=#
I,TRO5UCCI,
9na categora mayor de memoria semiconductora es conocida como memoria de slo lectura ROM, por sus siglas en ingl8s'. $a memoria de slo lectura al igual 4ue la memoria
de acceso aleatorio RAM, por sus siglas en ingl8s', tambi8n es de acceso aleatorio, lo 4ue signi<ica 4ue el tiempo para activar cual4uiera de sus localidades es esencialmente el mismo. ? di<erencia de la RAM la ROM no puede ser escrita por el usuario, sino 4ue slo puede ser leda por 8l. ?l usar una ROM, la programacin, o sea su escritura, solamente se puede realizar por el <abricante de la misma, al llevar a cabo su <abricacin. $a venta)a de la ROM es su no volatilidad= su contenido no se puede, pues no puede ser borrado, incluso cuando se 4uita el suministro de energa del sistema. >n esta pr;ctica usaremos una ROM 4ue s puede ser programada por el usuario y 4ue adem;s puede borrarse al someterse a luz ultravioleta, llamada memoria de slo lectura programa)le )orra)le EPROM, por sus siglas en ingl8s'.
MEMORIA 5E 'LO LECTURA 3ROM4 9na ROM es muc(o m;s simple 4ue una RAM, puesto 4ue el elemento de almacenamiento es un simple diodo. $a presencia de un diodo representa el ! lgico y su ausencia es el " lgico. $a memoria de slo lectura programa)le PROM, por sus siglas en ingl8s' es una ROM tambi8n, pero a di<erencia de esta :ltima 4ue es programada en la f brica, la primera es programada por el usuario en la planta, la escuela o en su casa, en lotes de tama5o modesto. $as PROM brindan al usuario entusiasta la oportunidad de realizar proyectos con memoria o *oltil. 9na comodidad a:n mayor la proporciona la EPROM, pues el usuario no slo puede programarla, sino 4ue puede )orrarla una o m;s veces, lo 4ue <acilita la correccin de errores y la realizacin de me)oras, de <orma econmica. 9na memoria de slo lectura es un circuito com)i acio al, por lo 4ue debemos decir 4ue en realidad no es una memoria. >n t8rminos de operacin de un circuito puede trat;rsele como a otro eleme to lgico com)i acio al. >n la Eigura !#D!, se observa 4ue es un eleme to com)i acio al de n entradas y N salidas. $as entradas se conocen como e tradas de direcci y por tradicin se les denomina como A", A!, ..., A 1!. $as salidas se llaman salidas de datos y por tradicin se les denomina 5", 5!, ..., 5,1!. 9na ROM almace a la ta)la de *erdad de una /u ci lgica com)i acio al de n e tradas y N salidas.
EIGURA !#D!D 5iagrama a )loOues o sFm)olo de u a memoria de slo lecturaD
MEMORIA PARA LA MULTIPLICACI, &I,ARIA 5E > @ > &IT' 9n e)emplo e%celente de una <uncin 4ue puede construirse con una ROM es el multiplicador )i ario de > )its, sin signo. >l contenido de una ROM lo especi<ica, por regla general, un arc(ivo 4ue contiene una entrada para cada una de sus localidades . 7or e)emplo, la Ta)la !#D! presenta el listado de una ROM 4ue multiplica # Pmeros e )i ario atural de > )its cada u o. " ! # = > < C ? L B A & C 5 E E ""8 "" "" "" "" "" "" "" "" "" "" "" "" "" "" "" "" !"8 "" "! "# "= "> "< "C "? "L "B "A "& "C "5 "E "E #"8 "" "# "> "C "L "A "C "E !" !# !> !C !L !A !C !E ="8 "" "= "C "B "C "E !# !< !L !& !E #! #> #? #A #5 >"8 "" "> "L "C !" !> !L !C #" #> #L #C =" => =L =C <"8 "" "< "A "E !> !B !E #= #L #5 =# =? =C >! >C >& C"8 "" "C "C !# !L !E #> #A =" =C =C ># >L >E <> <A ?"8 "" "? "E !< !C #= #A =! =L =E >C >5 <> <& C# CB L"8 "" "L !" !L #" #L =" =L >" >L <" <L C" CL ?" ?L B"8 "" "B !# !& #> #5 =C =E >L <! <A C= CC ?< ?E L? A"8 "" "A !> !E #L =# =C >C <" <A C> CE ?L L# LC BC &"8 "" "& !C #! #C =? ># >5 <L C= CE ?B L> LE BA A< C"8 "" "C !L #> =" =C >L <> C" CC ?L L> B" BC AL &> 5"8 "" "5 !A #? => >! >E <& CL ?< L# LE BC AB &C C= E"8 "" "E !C #A =L >C <> C# ?" ?E LC BA AL &C C> 5# E"8 "" "E !E #5 =C >& <A CB ?L L? BC A< &> C= 5# E!
TA&LA !#D!D Arc;i*o co te@to ;e@adecimal Oue especi/ica el co te ido de u a ROM multiplicadora de >@>
Cada lF ea da una direcci de i icio en la EPROM y especi/ica los *alores de los datos de L )its almace ados e !C localidades co tiguas . -omo son !C lneas, necesitamos emplear #<C localidades. $o agradable del dise9o con memorias o *oltiles es 4ue por lo com:n se escribe un programa simple en '/&I+ o en otro lengua)e para calcular lo 4ue se almacenar; en la EPROM. >n particular la Ta)la !#D! se <orm usando )X+)% de )icroso't, en menos de 10 minutos de traba)o.
$a Eigura !#D#, muestra la manera de usar la memoria, una vez programada en el gra)ador de memorias del laboratorio y la indicacin mediante LED del resultado. 7or <acilidad se emplea la memoria #?!C de #">L localidades aun4ue el dise5o slo emplea las primeras #<C localidades del dispositivo. Mediante interruptores miniatura se generan los n:meros $ y Y de > )its cada u o y el resultado R, de L )its, se observa en los diodos emisores de lu: $>+'. Ae a e@a el circuito en detalle con el pa4uete ,r+/D Express. $as lneas de direccin de AL a A!" se envan a " lgico para seleccio ar siempre las #<C localidades iniciales. $as se9ales para ;a)ilitar la memoria y su salida se acti*a envi;ndolas a " lgico.
EIGURA !#D#D 5iagrama esOuemtico para impleme tar la memoria multiplicadora de > )its
MEMORIA PARA ELE0AR AL CUA5RA5O U, ,XMERO 5E < &IT' >l circuito debe aceptar un Pmero )i ario de < )its y ge erar un Pmero )i ario de !" )its 4ue sea igual al cuadrado del Pmero de e trada .
>l primer paso es co struir la ta)la de *erdad para el circuito com)i acio al. $a Ta)la !#D# es dic(a tabla para el circuito com)i acio al, tomando en cuenta 4ue slo debemos almace ar los L )its ms sig i/icati*os del resultado . E trada Localidad " ! # = > < C ? L B !" !! !# != !> !< !C !? !L !B #" #! ## #= #> #< #C #? #L #B =" =! $> $= $# $! $" " " " " " " " " " " " " " " " " ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! " " " " " " " " ! ! ! ! ! ! ! ! " " " " " " " " ! ! ! ! ! ! ! ! " " " " ! ! ! ! " " " " ! ! ! ! " " " " ! ! ! ! " " " " ! ! ! ! " " ! ! " " ! ! " " ! ! " " ! ! " " ! ! " " ! ! " " ! ! " " ! ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! Cuadrado del Pmero de e trada 'alidas de la EPROM 2B 2L 2? 2C 2< 2> 2= 2# 2! 2" " " " " " " " " " " " " " " " " " " " " " " " ! ! ! ! ! ! ! ! ! " " " " " " " " " " " " " " " " ! ! ! ! ! ! ! " " " " " ! ! ! ! " " " " " " " " " " " " ! ! ! ! " " " " ! ! ! " " " ! ! " " ! ! " " " " " " " " ! ! ! ! " " ! ! " " ! ! " " ! " ! ! " ! " ! " ! " " " " " " ! ! " " ! ! " ! " ! " ! " ! " ! ! " " ! ! " " " " " " " " " ! ! " ! " ! " ! ! " " " " " " " ! ! " ! " ! " ! ! " " " " " " ! " ! " " " " " ! " ! " " " " " ! " ! " " " " " ! " ! " " " " ! " " " ! " " " ! " " " ! " " " ! " " " ! " " " ! " " " ! " " " " " " " " " " " " " " " " " " " " " " " " " " " " " " " " " " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " ! " !
TA&LA !#D#D Arc;i*o co te@to )i ario Oue especi/ica el co te ido de u a ROM para ele*ar al cuadrado u Pmero )i ario de < )itsD Los dos )its me os sig i/icati*os del resultadoH o se gra)a e la EPROM
Ae observa 4ue la salida Y" es siempre igual a la entrada $" y 4ue la salida Y! es siempre ". 7or ello, slo debemos crear la ta)la de *erdad con los contenidos de los oc;o )its ms
sig i/icati*os 4ue se con)ugan con los dos ya mencionados, para darnos los !" )its del resultado. Ver Eigura !#D=.
EIGURA !#D=D Memoria para ele*ar al cuadrado u
Pmero de < )its
>l tama9o mF imo de la EPROM debe ser de =#@L para poder albergar la tabla de verdad= pero como es m;s /cil o)te er una memoria #?!C, a4u tambi8n emplearemos dic(o circuito. ,otar 4ue a(ora se ma da a " lgico las lF eas de direcci ?* a A!" para poder elegir a las =# localidades ms )a7as del CI -ircuito "ntegrado' #?!C.
PROCE5IMIE,TO
1. Gra)ar la memoria #?!C en sus primeras #<C localidades con la Ta)la !#D!. ,. Armar el circuito de la Eigura !#D# y corro)orar !" productos. 9. &orrar la memoria y gra)ar sus primeras =# localidades, usando la Ta)la !#D#D 8. Armar el circuito de la Eigura !#D> y corro)orar !" resultados.
EIGURA !#D>D 5iagrama esOuemtico para ele*ar al cuadrado u
Pmero )i ario de < )its
CUE'TIO,ARIO
1. 5ise9ar un co tador cFclico de ", !, #, #, >, C, ?, L, B, <, !", !!, !#, !>, !<, !<, ", !, #,
# ..... 9sar un <<<, un ?>L'!B= y una EPROM #?!C.

,. 5ise9ar un circuito Oue e@;i)a secue cialme te UMOLA MOY EL!GE' U
.bs8rvese 4ue (ay un espacio despu8s de la ', para dar !C caracteres'. 9sar un <<<, un ?>L'!B=, una EPROM #?!C, un ?>>? y un e@;i)idor de ? segme tos.
9. Eormar la ta)la para multiplicar dos Pmeros de > )its co sig o e compleme to a
#'

Medida de Parámetros de Las Puertas Lógicas

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Medida de Parámetros de Las Puertas Lógicas

Încărcat de

Drepturi de autor:

Formate disponibile

.

Medida de parmetros de las puertas lgicas

1. El d se)o del c rcu to de la $ %ura 1 en la proto'oard queda de esta &orma*

Internamente, el IC 786#9, t ene esta estructura*

SOLUCI9.: El d se)o del c rcu to de la $ %ura , en la proto'oard queda de esta &orma*

6a ta'la de -erdad para este c rcu to es la s %u ente*

Internamente, el IC 786#8, t ene esta estructura*

SOLUCI9.: El d se)o del c rcu to de la $ %ura 9 en la proto'oard queda de esta &orma*

6a ta'la de -erdad para este c rcu to es la s %u ente*

Internamente, el IC 786#=> t ene esta estructura*

SOLUCI9.: El d se)o del c rcu to de la $ %ura 8 en la proto'oard queda de esta &orma*

6a ta'la de -erdad para este c rcu to es la s %u ente*

SOLUCI9.: El d se)o del c rcu to de la $ %ura A en la proto'oard queda de esta &orma*

6a ta'la de -erdad para este c rcu to es la s %u ente*

?En @uA caso p Bc!ico se pod Ca u!ili0a el ci cui!o de la >i1u a *7"D

6a ta'la de -erdad para este c rcu to es la s %u ente*

SOLUCI9.: El d se)o del c rcu to de la $ %ura 7 en la proto'oard queda de esta &orma*

6a ta'la de -erdad para este c rcu to es la s %u ente*

SOLUCI9.: El d se)o del c rcu to de la $ %ura = en la proto'oard queda de esta &orma*

6a ta'la de -erdad para este c rcu to es la s %u ente*

A & $ % 3A + &4" " ! ! " ! " ! ! " " "

COMPUERTA' LGICA' O E$CLU'I0A Y 'U COMPLEME,TO

>l circuito topolgico tambi8n puede presentarse de la siguiente <orma e4uivalente:

5uraci 8 5os ;oras

@ el circuito topolgico, para generar G, es:

>l logigrama de la <uncin reducida del circuito es:

>l logigrama para esta <uncin es:

0inalmente, el circuito topolgico es:

5uraci 8 > ;oras.

! # = > < C ? L B !" N !<

" " " " " " " ! !

" " " ! ! ! ! " "

" ! ! " " ! ! " "

! " ! " ! " ! " !

! ! " ! " " " ! " @ N @

$a /u ci mF ima resultante es: G3AH&HCH54 % C-5- + A-&-C- + &-5-

Bealizando el logigrama del circuito, se obtiene:

>l circuito topolgico es el siguiente:

A# A! A" &# &! &"

A# A! A" &# &! &"

< C ? L B !" !! !# != !> !< !C !? !L !B #" #! ## #= #> #< #C #? #L #B =" =!

" " " ! ! ! ! ! " " " ! ! ! ! ! ! " " ! ! ! ! ! ! ! "

$levando esta <uncin a un mapa de Kar aug;, se tiene:

$a /u ci mF ima es: / % A!A"&-#&-" + A"&-#&-!&-" + A#A"&-!&-" + A#A!A"&-" + A#A!&-" + A!&-#&-! + A#&-#

>l logigrama de la <uncin reducida es:

@ su circuito topolgico es:

$a compuerta O de ? entradas se obtuvo con C compuertas O de # entradas.

5uraci 8 > ;oras.

'EMI'UMA5OR. -ontiene un bit para el co sumado, otro para el sumado y se puede

+onde $ e Y son los sumandos, C el acarreo y ' la suma.

+e la tabla <uncional, los mapas K para ' y C, son:

Besumiendo: C%$Y y ' % $ O E$C Y

@ el circuito topolgico es:

+onde ' se representa por 5! y C por 5#.

+onde C" es el acarreo posterior y C el acarreo <inal.

$os mapas K para ' y C son.

$a /u ci reducida es: C % $Y + YC" + $C"

>l logigrama de ' y C es:

+onde la compuerta O de = entradas se obtuvo a partir de # compuertas O de # entradas.

>l circuito topolgico del sumador completo es:

+onde ' se representa por 5! y C por 5#.

$a siguiente <igura muestra el logigrama de un sumador completo a partir de dos semisumadores:

+onde la compuerta O de = entradas se obtuvo a partir de dos compuertas O de # entradas.

EIGURA ?DC Multii)rador Oue se dispara e tra sici co pe die te egatiaD

EIGURA ?D? Multii)rador tipo 5 disparado co tra sicio es de pe die te positiaD

EIGURA ?DL a4 Multii)rador tipo T disparado por /la co positioH )4 Comportamie to