Elettronica Dei Sistemi Digitali

Dipartimento di Ingegneria Biofisica ed Elettronica
Domenico Ponta, Davide Anguita, Giuliano Donzellini
Dispensa del corso di
Elettronica dei Sistemi Digitali

Primo Semestre Parte
III
Complementi ed esercizi
Universit di Genova - Facolt di Ingegneria

Ver. 05-10-2009
Indice - Test su Reti Combinatorie e Aritmetica Binaria - Esercizi di Analisi di Reti Sequenziali - Esercizi introduttivi alle Macchine a Stati Finiti - Esercizi sulle Macchine a Stati Finiti - Introduzione alle Macchine a Stati Finiti Asincrone
Test su Reti Combinatorie e Aritmetica Binaria
6) Individuare il grave errore visibile nel seguente schema circuitale:
1) Cosa si indica, nella tecnologia digitale, con 1K? o il valore 29 o il valore 1000 o il valore 1024
2) Cosa si intende per variabile booleana? o il valore logico 1 o la lettera X che pu essere 0 o 1 o qualunque variabile che possa assumere solo due valori
Risposta: .. 7) Compilare le tabelle di verit dei seguenti schemi:
3) La seguente funzione booleana: f(X,Y,Z) = 1+XY+Z+XYZ o equivalente alla funzione 1+YZ o equivalente alla funzione XY+Z+XYZ o applicando la propriet di associativit diventa 1+X(Y+Z+YZ)
4) Rappresentare la porta AND per mezzo dellOR e del NOT.
5) Alcune porte del seguente schema circuitale presentano disfunzioni:
Le porte che presentano anomalie sono: o (a), (b), (c) o (a), (c) o (b)
1 2
X1 X2 U X3 X4
X1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
X2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
X3 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
X4 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
9) Scrivere le espressioni booleane corrispondenti ai circuiti degli esercizi 7 e 8. 7. ................................................................ ................................................................ ................................................................ ................................................................ 8. ................................................................ 10) Scrivere lespressione booleana corrispondente al seguente circuito:
X 0
8) Compilare la tabella di verit del seguente circuito:

X Y
Y Z
U1
U2
U = ...........................................................
Z
x 0 0 0 0 1 1 1 1
y 0 0 1 1 0 0 1 1
z 0 1 0 1 0 1 0 1
U1
U2
11) Data una funzione booleana rappresentata tramite la seguente tabella di verit, ottenere la rappresentazione equivalente come somma di prodotti fondamentali. x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 f(x,y,z) 1 0 0 1 1 0 1 0
f(x,y,z) = ......................................................
3 4
17) Rappresentare attraverso una mappa di Karnaugh la seguente tabella di verit e sintetizzarne lespressione di f(x,y,z): 12) Data una funzione booleana rappresentata tramite la seguente tabella di verit, ottenere la rappresentazione equivalente come prodotto di somme fondamentali. x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 f(x,y,z) 0 0 1 1 0 1 1 0 x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 f(x,y,z) 1 1 1 0 0 1 1 0
f(x,y,z) = ...................................................... 13) La seguente espressione booleana: equivalente a: o X o XY o X+Y 14) La seguente espressione booleana: o ha un livello o ha due livelli o ha tre livelli X + XY+XYZ+XYZW+XZ+XW+XZW
f (x,y,z) = f = ab+cd+e 18) Eseguire la sintesi della seguente mappa di Karnaugh:
X 0 Z 0 1 1 Y 1 1 0 0
15) La seguente espressione booleana: XY+YZ+!Z o quali implicanti ha? o possiede implicanti primi? Se si quali? 16) Eseguire la sintesi delle seguenti mappe: 1)
X 1 Y 0 1 0 Y 1 0
2)
X 0 0
3)
X 0 Y 1 1 0
19) Eseguire la sintesi della seguente mappa di Karnaugh:
X 0 Z 1 0 0 Y
5 6
1 1
0 1
......................
.......................
........................
20) Ottenere la sintesi con soli NAND della rete descritta dalla seguente mappa:
5. 6.
7168 = .................................................................................................. in base 2 A316 = ................................................................................. in base 10 0.1011012 = ......................................................................... in base 10 0.87510 = ............................................................................................ in base 2
X 0 Z 1 1 0 Y
21) Ottenere la sintesi con soli NAND della seguente mappa di Karnaugh: 24) Convertire i seguenti numeri decimali in codice binario BCD come indicato; - numeri decimali: 5 ........... 11 ........... 16 ........... 30 ........... 75 ........... 124 ...........
1 0
0
7.
8.
Z 1
0 Y
0 0
- BCD 8421:
22) Data la seguente mappa di Karnaugh eseguirne la sintesi evitando di dar luogo ad alee: X
25) La negazione bit a bit di un numero binario esprime: o il complemento a due del numero lo stesso numero ma negativo se considerato in complemento a due o o il complemento a uno del numero 26) In codice complemento a 2 a 8 bit cosa rappresenta il numero 10000001 ? il numero decimale 1 o o il numero decimale -127 o il numero decimale -1 il numero decimale 129 o 27) E possibile rappresentare il numero decimale 20 in codice binario complemento a due a 5 bit? si o no o 28) In codice binario complemento a due la somma di due numeri di segno opposto pu dare luogo ad un overflow? o si no o 29) Considerando i seguenti numeri in codice binario in complemento a due a cinque bit eseguire le seguenti operazioni: 00101 + 01001 = ---------............... 10011 + 01001 = ---------................. 01100 + 00111 = ---------................. 11110 + 10110 = ---------................. 10000 + 10100 = ---------.................
8
0 1 1
W
0 0 1 1
Y
0 1 0 0
0 1
Z
0 0
23) Eseguire le seguenti conversioni di base: 1. 2. 3. 4. 10011012 = ......................................................................... in base 10 9710 = ................................................................................................... in base 2 11001011102 = ................................................................... in base 10 1011100102 = ..................................................................... in base 10
7
30) Scrivere lespressione booleana del multiplexer 4-1 con ingressi di dato P, Q, R, S e ingressi di selezione X e Y. U = . 31) Progettare un sistema che visualizzi il valore di una variabile booleana X tramite il display a 7 segmenti, completando la tabella di verit e il disegno in figura. x 0 1 a b c d e f g
a b c d e f g e d f a g b c
32) Progettare un circuito di controllo per un impianto di illuminazione stradale costituito dai seguenti ingressi: 1. interruttore di accensione/spegnimento impianto (I) 2. segnalatore di luminosit (L) 3. interruttore di accensione permanente dellimpianto e da una uscita (U) che comanda laccensione dei corpi illuminanti. Funzionamento: quando linterruttore I spento (I=0) limpianto viene disabilitato (valore 0 delluscita). Altrimenti luscita alta quando linterruttore P attivo oppure se lindicatore L indica scarsa luminosit (ci avviene quando L basso) (*). E richiesto il disegno del circuito. (*) lindicatore L posto in modo da non risentire dellaccensione dei corpi illuminanti.
9
Esercizi di Analisi di Reti Sequenziali

1. Analisi di rete logica 1999_5 ESD-1
2. Analisi di rete logica 1999_6
ESD-1
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato e supponendo che il periodo di CLOCK sia molto maggiore dei tempi di ritardo dei dispositivi. I FF sono di tipo PET-(Positive Edge Triggered). Si considerino, inoltre, le uscite Q2Q1Q0 come un numero binario a tre bit (Q2 = MSB) e si scriva la sequenza (in base dieci) generata dal circuito interpretando il numero con codifica binaria pura (senza segno) [Sequenza A] ed in complemento a due (con segno) [Sequenza B].
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET-(Positive Edge Triggered). Si considerino, inoltre, le uscite Q2Q1Q0 come un numero binario a tre bit (Q2 = MSB) e si scriva la sequenza (in base dieci) generata dal circuito interpretando il numero con codifica binaria pura (senza segno) [Sequenza A] ed in complemento a due (con segno) [Sequenza B].
0
J CK1 Q 2 2 K2 Q 2 CL CK2 J Q 1 1 K1 Q1 CL J Q 0 0 K 0 Q0 CL
D2 Q 2 CLOCK CL CLEAR
D1 Q1
D 0 Q0
CL
CL
CLEAR
CK1
CLOCK CLEAR
CK2 CLEAR
Q2 Q1 Q0
X Q2 Q1 Q0 Sequenza A Sequenza B
Sequenza A Sequenza B
ESD-1
ESD-1
Data la rete descritta dallo schema in figura, composta da cinque flip-flop JK Positive Edge Triggered, si completi il diagramma temporale allegato. Si consideri inoltre il dato di uscita XYZWT (X= MSB, T= LSB) come un numero binario con segno rappresentato in complemento a due e se ne indichi, negli appositi riquadri, il valore decimale corrispondente.
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I flip-flop sono di tipo PET (Positive Edge Triggered). Si considerino, inoltre, le uscite Q3Q2Q1Q0 come un numero binario a quattro bit (Q3 = MSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero con codifica binaria pura senza segno [Sequenza A] ed in complemento a due con segno [Sequenza B].
Q Q
3 3
Q Q
2 2
Q Q
1 1
J K
0 0
Q Q
0 0
CL CK1 CK2 CLEAR
CL
CL
CL
CK1 CK2 CLEAR
X Q3 Q2 Q1 Q0 Sequenza A Sequenza B
ESD-1
ESD-1
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite Q2Q1Q0, dove definite, come un numero binario a tre bit (Q2 = MSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero con codifica binaria pura [Sequenza A] ed in complemento a due [Sequenza B].
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si limiti lanalisi agli otto periodi consentiti dalla traccia fornita (nei quali il circuito non mostra comportamento ciclico). Si considerino inoltre le uscite Q3, Q2, Q1, Q0, dove definite, come un numero binario a quattro bit (Q3 = MSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero con codifica binaria pura [Sequenza A], in codice Gray [Sequenza B], e con segno in complemento a due [Sequenza C].
IN
CLOCK
CLOCK
IN D2 Q2 Q1 Q0
Sequenza A Sequenza B
ESD-1
ESD-1
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite D, C, B, A, dove definite, e si interpreti il dato formato dalle uscite: [Sequenza A]: [Sequenza B]: come un numero binario intero DCBA a quattro bit senza segno (D = MSB, A = LSB) e lo si rappresenti negli appositi spazi in base SEDICI. come un numero binario intero DCBA a quattro bit con segno (D = Segno, A = LSB) codificato in codice complemento a due e lo si rappresenti negli appositi spazi in base DIECI.
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite C3, C2, C1, C0, dove definite, come un numero binario a quattro bit (C3 = MSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero come intero non segnato con codifica binaria pura [Sequenza A] e come un intero con segno codificato in complemento a due [Sequenza B].
ESD-1
ESD-1
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite MX, C2, C1, C0 come un numero binario a quattro bit (MX = MSB, C0 = LSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero come intero non segnato con codifica binaria pura [Sequenza A] e come un intero con segno codificato in complemento a due [Sequenza B].
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite X, C, B, A come un numero binario a quattro bit (X = MSB, A = LSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero come intero non segnato con codifica binaria pura [Sequenza A] e come un intero con segno codificato in complemento a due [Sequenza B].
ESD-1
ESD-1
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite C4, C2, C1, C0 come un numero binario a quattro bit (C4 = MSB, C0 = LSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero come intero non segnato con codifica binaria pura [Sequenza A] e come un intero con segno codificato in complemento a due [Sequenza B].
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite Q2, Q1, Q0 come un numero binario a tre bit (Q2 = MSB, Q0 = LSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero come intero non segnato con codifica binaria pura [Sequenza A] e come un intero con segno codificato in complemento a due [Sequenza B].
ESD-1
ESD-1
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite X, C, B, A come un numero binario a quattro bit (X = MSB, A = LSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero come intero non segnato con codifica binaria pura [Sequenza A] e come un intero con segno codificato in complemento a due [Sequenza B].
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite X, Y, Z, W come un numero binario a quattro bit (X = MSB, W = LSB) e si scriva, in base dieci, la sequenza generata dal circuito interpretando il numero come intero non segnato con codifica binaria pura [Sequenza A] e come un intero con segno codificato in complemento a due [Sequenza B].
ESD-1
Data la rete descritta dallo schema in figura, se ne descriva il comportamento utilizzando il diagramma temporale allegato. I FF sono di tipo PET (Positive Edge Triggered). Si considerino inoltre le uscite D, C, B, A, dove definite, come un numero binario a quattro bit (D = MSB) e si scriva, in base dieci, la sequenza generata dal circuito, interpretando il numero come binario senza segno [Sequenza 1] e binario con segno (codifica in complemento a due) [Sequenza 2].
Esercizi introduttivi alle Macchine a Stati Finiti

Esercizio n. 1: Progettare, usando i diagrammi ASM, una MSF che generi un segnale periodico OUT, sincrono con il CK, il cui valore sia alto per un ciclo e basso per un altro.
Esercizio n. 2: Progettare, usando i diagrammi ASM, una MSF con un ingresso IN sincrono con il clock che generi un segnale USCITA, anchesso sincrono, quando lingresso IN alto.
SOLUZIONE
SOLUZIONE
Commento: La macchina rimane nello stato a, dove non genera alcun segnale, fintanto che lingresso IN basso. Commento: La macchina nello stato a non genera alcun segnale, dunque luscita OUT resta a zero.
Al fronte di salita del clock la macchina passa nello stato b dove genera luscita OUT, che dunque va a uno, e vi rimane fino al prossimo fronte di salita del clock, dopo il quale ritorna nello stato a.
Quando, al fronte di salita del clock, la macchina vede lingresso IN alto, transita nello stato b dove vi permane, generando luscita USCITA, fino a quando non viene visto dalla MSF IN basso, una volta che IN a zero si ritorna allo stato a.
Esercizio n. 3: Progettare, usando i diagrammi ASM, una MSF che alla transizione basso-alto dellingresso GO, sincrono con il CK, generi ininterrottamente la seguente sequenza di segnali: A, B, AB; dove A e B sono le due uscite della macchina.
Esercizio n. 4: Si progetti, usando i diagrammi ASM, una MSF con due ingressi X e Y sincroni col clock, che generi unuscita ERROR ogni volta che entrambi gli ingressi vengono visti contemporaneamente alti. Luscita ERROR deve essere azzerata quando gli ingressi assumono valori uguali tra loro.
SOLUZIONE
Commento: La macchina permane nello stato a per un tempo indefinito, fino a quando non vede lingresso GO alto,
SOLUZIONE Commento: Stato a: la macchina non genera alcun segnale e vi permane fino a quando il prodotto logico tra i due ingressi uguale a zero.
Stato b: la MSF genera ERROR ed esce da questo stato solo in corrispondenza di un valore differente tra i due ingressi. in conseguenza al quale, entra in un loop infinito dove esegue in successione gli stati b, c, d, generando la sequenza richiesta.
Esercizio n. 5: Progettare, usando i diagrammi ASM, una MSF che controlli un ingresso CR sincrono e che generi un segnale ERROR se CR resta stabile a uno per pi di un ciclo di clock. Dopo la segnalazione di ERROR si ripristini lo stato iniziale.
Esercizio n. 6: Progettare una MSF usando i diagrammi ASM con un ingresso START avente le seguenti caratteristiche: sincrono con il CK, pu permanere alto per un solo T di clock e basso per almeno 4T di clock. Si vuole che, ad ogni transizione da basso ad alto di START, la macchina conti alla rovescia da tre a uno attivando le rispettive uscite TRE, DUE e UNO. SOLUZIONE
SOLUZIONE
Commento: Lo stato a uno stato dattesa dal quale si esce nel caso di passaggio da alto a basso dellingresso START, nel qual caso, si percorrono in sequenza gli stati b, c e d, dove si attivano rispettivamente le uscite TRE, DUE e UNO. Commento: La macchina permane nello stato a, di attesa, fino a quando non legge CR a uno,
poi passa nello stato b dal quale pu passare allo stato c, nel caso la macchina veda nuovamente CR a uno, oppure ritornare nello stato a.
Lo stato c genera ERROR e riporta la macchina nello stato a.
Da d si torna in a dove si attender per almeno un ciclo di clock il successivo fronte di salita del segnale START.
Esercizio n. 7: Progettare una MSF, usando i diagrammi ASM, con un ingresso START sincrono con il CK. Si vuole che ad una transizione da basso ad alto di START la macchina conti alla rovescia da tre a uno attivando le rispettive uscite TRE, DUE e UNO, dopo di che si rimetta in attesa del nuovo fronte di salita di START. SOLUZIONE Commento: Lo stato a attende che START vada a uno nel qual caso vengono percorsi in sequenza gli stati b, c e d dove si attivano rispettivamente le uscite TRE, DUE e UNO.
Esercizio n. 8: Si progetti una MSF che generi unuscita OUT alta fino a quando il clock non vede lingresso ON basso per due cicli di clock consecutivi. SOLUZIONE
Commento: Stato a: in tale stato attivata luscita OUT fino a quando ON viene visto alto dopodich si passa nello stato b.
Da d si effettua un controllo su START per assicurarsi che si torni in a solo nelle condizioni di START basso per poi rigenerare la sequenza solo in presenza di un fronte di salita dellingresso.
Stato b: nel quale continua ad essere attiva luscita OUT dopodich si ritorna nuovamente in a se ON a uno mentre si va in c se ON basso.
Stato c: OUT diventa basso indeterminatamente.
Esercizio n. 9: Progettare una MSF avente in ingresso due segnali START e SEL, sincroni col CK, e due uscite WAIT e GO. Quando START va a uno la macchina deve generare, a seconda che il segnale SEL sia a uno o a zero, un segnale di GO o di WAIT fino a quando START rimane alto, quando poi START torna basso, si vuole che la macchina torni in attesa. SOLUZIONE
Esercizio n. 10: Progettare una MSF, usando i diagrammi ASM, che ricopi fedelmente lingresso Q0, asincrono con il clock, sulluscita Q1. SOLUZIONE
Commento: La macchina ha tre stati: Stato a: si permane in tale stato fino a quando START non viene visto alto momento nel quale si passa a b se SEL alto o a c se SEL basso.
Commento: Il fatto che la macchina debba ricopiare fedelmente un ingresso asincrono, e quindi generare un uscita asincrona significa che necessario lutilizzo di blocchi di uscita condizionata. Stato a: in questo stato la MSF non genererebbe nulla di per se, infatti cos fa finch QO a zero. Tuttavia la presenza del blocco di uscita condizionata, subito di seguito, fa si che, non appena QO diventa alto, Q1 si attivi, indipendentemente dal CK, nello stesso stato a.
Stato b: si genera, in tale stato, luscita GO, per un CK, per poi controllare nuovamente lo stato dellingresso START e ripetere il processo. Stato c: si genera, in tale stato, luscita WAIT, per un CK, per poi controllare nuovamente lo stato dellingresso START e ripetere il processo.
Esercizio n. 11: Progettare, usando i diagrammi ASM una MSF che individui i fronti di salita dellingresso IN segnalandoli con luscita UNO che si attiva contemporaneamente ad IN e dura fino al primo fronte di salita del Ck.
Esercizio n. 12: Progettare una MSF con due ingressi, GO asincrono e STOP sincrono con il clock, ed unuscita X. Luscita X deve attivarsi istantaneamente allattivazione di GO, senza attendere il fronte di salita del clock, deve rimanere attiva per almeno un ciclo di clock e disattivarsi allattivazione di STOP. SOLUZIONE Commento: Stato a: vi si resta fino a quando GO a zero dopodich si passa istantaneamente nel bloccho di uscita condizionata, dove viene attivata luscita X, per poi passare comunque allo stato b.
SOLUZIONE
Commento : Stato a: si resta in questo stato fino a quando IN non passa a uno, momento nel quale senza attendere il fronte di salita del clock si attiva luscita OUT, dopodich si passa allo stato b.
Stato b: si rimane in tale stato fino a quando IN viene visto a uno e si torna in a quando IN va a zero, in modo da assicurarsi che vengano segnalati i fronti di salita dellingresso (come richiesto dal testo) e non permanenze dello stesso a uno come avverrebbe se dopo il bloccho di uscita condizionata si mandasse la macchina direttamente nello stato a.
Stato b: dove si resta fino a quando STOP non assume valore alto in corrispondenza con un fronte di salita del Ck nel qual caso si torna allo stato a.
Esercizio n. 13: Progettare, usando i diagrammi ASM, una MSF dotata di due ingressi: SYN sincrono con il clock e ASYN asincrono. La macchina deve generare unuscita START asincrona ogni volta che SYN e ASYN sono entrambi alti.
SOLUZIONE
Commento: Stato a: in questo stato la MSF non genererebbe nulla di per se
Il blocco di uscita condizionata, subito di seguito, fa si che, non appena SYN e ASYN diventano alti, START si attivi, indipendentemente dal CK, nello stesso stato a.
Esercizi sulle Macchine a Stati Finiti

1. Progetto di MSF 1999_4 ESD-1 Si progetti con il metodo ASM il dispositivo digitale rappresentato nella figura. La MSF riceve in ingresso una linea seriale LINE sulla quale sono trasmessi dei dati sincroni con il clock CLK del dispositivo. La MSF controlla un FF JK PET, che a sua volta genera le uscite SEQ1 e SEQ2. La MSF genera direttamente una uscita ERROR e riceve un ingresso RST. CLK LINE J CP K
2. Progetto di MSF 1999_5
ESD-1
Si progetti con il metodo ASM il dispositivo digitale rappresentato nella figura. La MSF riceve in ingresso una linea seriale L sulla quale sono trasmessi dei dati sincroni con il clock CLK del dispositivo. La MSF controlla (mediante i segnali D1, D2, LOAD1 e LOAD2) due FF D PET, che generano rispettivamente le uscite SEQ1 e SEQ2. CLK L D1 LOAD1
J K
SEQ1
SEQ1
Q Q
SEQ2
MSF
MSF
RST
D2 LOAD2
SEQ2
ERROR I dati sono costituiti da pacchetti seriali di quattro bit, separati tra loro da almeno due bit a zero. Ciascun pacchetto inizia sempre con il primo bit a 1 (bit di start) e termina con il quarto bit a 0 (bit di stop). Il cambiamento dei bit in ingresso avviene sul fronte di discesa del clock CLK, mentre la MSF li campiona su quello di salita. Il dispositivo deve riconoscere quale delle due sequenze 1010 oppure 1100 viene ricevuta. Quando e` ricevuta la prima, il dispositivo attiva luscita SEQ1. Quando e` ricevuta la seconda sequenza, il dispositivo attiva luscita SEQ2. Quando e` ricevuta una sequenza diversa dalle due previste, entrambe le uscite SEQ1 e SEQ2 sono azzerate. Le uscite SEQ1 e SEQ2 non devono essere mai attive contemporaneamente, e mantengono il loro valore fino al riconoscimento della successiva sequenza. In assenza di trasmissione la linea si trova al valore logico zero. Si chiede: - Il diagramma ASM della MSF; - Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura qui sotto e non tralasciando lindicazione dello stato in cui si trova lMSF in ogni periodo del clock; - La sola assegnazione degli stati con relativa mappa di assegnazione. Non si richiede la sintesi della MSF. Nota: Non sono ammesse soluzioni ottenute senza l'impiego del metodo ASM.
I dati sono costituiti da pacchetti seriali di quattro bit, separati tra loro da almeno due bit a zero. Il cambiamento dei bit di dato in ingresso avviene sul fronte di discesa del clock CLK, mentre la MSF li campiona su quello di salita. Il dispositivo deve riconoscere quale delle due sequenze 1101 oppure 1110 viene ricevuta e, quando viene ricevuta la prima, attivare luscita SEQ1. Quando viene riconosciuta la seconda, deve attivare luscita SEQ2. Ciascuna uscita rimane attiva fino a che non viene ricevuta la sequenza che attiva laltra. In assenza di trasmissione la linea si trova al valore logico zero. Se dopo la ricezione del primo bit ad uno la linea ritorna a zero, oppure sono ricevute sequenze diverse da quelle previste, la MSF attiva luscita ERROR e rimane in attesa del segnale RST per riportarsi in attesa di una nuova sequenza. Si chiede: - Il diagramma ASM della MSF; - Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura qui sotto; - La sola assegnazione degli stati con relativa mappa di assegnazione. Non si richiede la sintesi della MSF. Nota: Non sono ammesse soluzioni ottenute senza l'impiego del metodo ASM.
CLK CLK LINE RST ERROR J K CP SEQ1 SEQ2 SEQ1 SEQ2 STATO D1 LOAD1 D2 LOAD2 L
ESD-1 4. Progetto di MSF 2000_1 ESD-1
Si progetti con il metodo ASM il dispositivo digitale rappresentato nella figura. La MSF riceve in ingresso una linea seriale L sulla quale sono trasmessi delle sequenze di bit, sincrone con il clock CLK del dispositivo. La MSF genera le uscite READY ed ERROR, e controlla (mediante i segnali D1, D2, LOAD1 e LOAD2) due FF D PET, che generano le uscite B1 e B2. CLK L D1 LOAD1 D2 LOAD2 READY ERROR B2
Progettare con il metodo ASM il dispositivo digitale rappresentato nella figura. La MSF riceve in ingresso una linea seriale LINE sulla quale sono trasmesse delle sequenze di bit, sincrone con il clock CLK del dispositivo. La MSF genera le uscite READY ed ERROR, e controlla (mediante i segnali S1, R1, S2 e R2) due FF RS asincroni, che generano le uscite U1 e U2. CLK
B1
LINE
S1 R1
S R S R
U1
MSF
MSF
S2 R2
U2
READY ERROR
Le sequenze sono costituite da pacchetti seriali di quattro bit, separati tra loro da almeno due bit a zero. Ciascun pacchetto inizia sempre con il primo bit a 1 (bit di start) e termina normalmente con il quarto bit a 0 (bit di stop). In assenza di trasmissione la linea si trova al valore logico zero. I due bit ricevuti dopo il bit di start e prima del bit di stop rappresentano linformazione trasmessa: il nostro dispositivo deve ricopiare i due bit, nellordine di ricezione, sulle uscite B1 e B2, mantenendoli fino alla ricezione del successivo pacchetto. Se la sequenza ricevuta si conclude correttamente con il quarto bit a 0, la MSF attiva luscita READY, altrimenti luscita ERROR. Sia READY che ERROR saranno mantenute attive per un ciclo di clock. Si chiede: - Il diagramma ASM della MSF; - Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura qui sotto e non tralasciando lindicazione dello stato in cui si trova lMSF in ogni periodo del clock; - La sola assegnazione degli stati con relativa mappa di assegnazione. Non si richiede la sintesi della MSF. Nota: Non sono ammesse soluzioni ottenute senza l'impiego del metodo ASM.
Le sequenze sono costituite da pacchetti seriali di cinque bit, separati tra loro da almeno tre bit a zero. Ciascun pacchetto inizia sempre con il primo bit a 1 (bit di start) e termina normalmente con il quarto e il quinto bit a 0 (bit di stop). In assenza di trasmissione la linea si trova al valore logico zero. I due bit ricevuti dopo il bit di start e prima dei due bit di stop rappresentano linformazione trasmessa: il nostro dispositivo deve ricopiare i due bit, nellordine di ricezione, sulle uscite U1 e U2, mantenendoli fino alla ricezione del successivo pacchetto. Se la sequenza ricevuta si conclude correttamente con il quarto e il quinto bit a 0, la MSF attiva luscita READY, altrimenti luscita ERROR. Sia READY che ERROR saranno mantenute attive fino allinizio della ricezione della prossima sequenza. Si chiede: - Il diagramma ASM della MSF; - Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura qui sotto e non tralasciando lindicazione dello stato in cui si trova lMSF in ogni periodo del clock; - La sola assegnazione degli stati con relativa mappa di assegnazione. Non si richiede la sintesi della MSF. Nota: Non sono ammesse soluzioni ottenute senza l'impiego del metodo ASM. CLK L STATO S1 R1 U1 S2 R2 U2 READY ERROR
CLK L STATO D1 LOAD1 B1 D2 LOAD2 B2 READY ERROR
6. Progetto di MSF 2001_3 5. Progetto di MSF 2000_2 ESD-1 Progettare con il metodo ASM il dispositivo digitale rappresentato nella figura. Il dispositivo, sincrono con il clock CLK, riceve sequenze seriali attraverso la linea SER e, dopo opportune elaborazioni, le ritrasmette attraverso la linea OUT. La MSF dispone inoltre di un'uscita ERR. Le sequenze ricevute sono costituite da pacchetti seriali di quattro bit, ciascuno dei quali ha la durata di un periodo di clock. I pacchetti iniziano sempre con il primo bit a "1" (bit di start) e terminano con il quarto bit a "0" (bit di stop). Il secondo ed il terzo bit (D0 e D1) contengono l'informazione associata al pacchetto.
ESD-1
Progettare con il metodo ASM il dispositivo digitale rappresentato nella figura. La MSF riceve in ingresso una linea seriale SER sulla quale sono trasmesse delle sequenze di bit, sincrone con il clock CLK del dispositivo. La MSF genera le uscite CHANGED e ERROR, e controlla (mediante i segnali S1, R1, S2 e R2) due FF RS asincroni, che generano le uscite Q1 e Q2. CLK SER S1 R1 S2 R2
S R S R
Q1
MSF
Q2
CHANGED ERROR
Le sequenze sono costituite da pacchetti seriali di quattro bit, separati tra loro da almeno tre bit a zero. Ciascun pacchetto inizia sempre con il primo bit a 1 (bit di start) e termina normalmente con il quarto bit a 0 (bit di stop). In assenza di trasmissione la linea si trova al valore logico zero. Il primo bit ricevuto dopo il bit di start indica su quale dei due flip-flop la MSF dovra` agire (se 0 -> Q1, se 1 > Q2). Il successivo bit ricevuto rappresenta linformazione da trascrivere sul flip-flop specificato dal primo bit. Se la sequenza ricevuta si conclude correttamente con il quarto e il quinto bit a 0, la MSF attiva luscita CHANGED, altrimenti luscita ERROR. Le uscite CHANGED e ERROR saranno mantenute attive fino allinizio della ricezione della prossima sequenza. Si chiede: - Il diagramma ASM della MSF; - Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura qui sotto e non tralasciando lindicazione dello stato in cui si trova lMSF in ogni periodo del clock; - La sola assegnazione degli stati con relativa mappa di assegnazione. Non si richiede la sintesi della MSF. Nota: Non sono ammesse soluzioni ottenute senza l'impiego del metodo ASM. CLK SER (Stato) S1 R1 Q1 S2 R2 Q2 CHANGED ERROR
In condizioni di riposo, le linee SER e OUT si trovano al valore logico zero e il dispositivo attende l'arrivo di un pacchetto sulla linea SER. Il pacchetto da trasmettere identico al pacchetto ricevuto ad eccezione dei bit di informazione, la cui posizione scambiata (il dispositivo riceve la sequenza 1-D0-D1-0 e trasmette la sequenza 1-D1-D0-0). Ogni bit trasmesso mantenuto sulla linea OUT per la durata di un ciclo del clock CLK. La trasmissione su OUT deve avvenire se la sequenza ricevuta su SER e` corretta. La sequenza ricevuta ritenuta errata se il bit di stop diverso da "0". In questo caso, il dispositivo non deve generare alcuna uscita su OUT, ma attivare luscita ERR fino a che la linea non ritorna bassa, per poi tornare in attesa di una nuova sequenza. I due FF JK-PET hanno il compito di immagazzinare temporaneamente i due bit D0 e D1 della sequenza ricevuta e le loro uscite sono lette dalla MSF per generare la sequenza di uscita. Il clock dei FF lo stesso della MSF. Si chiede: - Il diagramma ASM della MSF; - Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura allegata e non tralasciando l'indicazione dello stato in cui si trova la MSF in ogni periodo del clock; - La sola assegnazione degli stati con relativa mappa di assegnazione. Non si richiede la sintesi della MSF. Nota: Non sono ammesse soluzioni ottenute senza l'impiego del metodo ASM.
7. Progetto di MSF 2001_4 Progettare con il metodo ASM il dispositivo digitale rappresentato nella figura. Il dispositivo, sincrono con il clock CLK, riceve sequenze seriali attraverso la linea L e, dopo opportune elaborazioni, le ritrasmette attraverso la linea OUT. La MSF dispone inoltre di un'uscita ERR e di un ingresso RST. Le sequenze ricevute sono costituite da pacchetti seriali di quattro bit, ciascuno dei quali ha la durata di un periodo di clock. I pacchetti iniziano sempre con il primo bit a "1" (bit di start) e terminano con il quarto bit a "0" (bit di stop). Il secondo ed il terzo bit (B0 e B1) contengono l'informazione associata al pacchetto.
ESD-1
ESD-1
Progettare con il metodo ASM il dispositivo digitale rappresentato nella figura. Il dispositivo, sincrono con il clock CLK, riceve sequenze seriali attraverso la linea L, le sincronizza e le processa, restituendo in uscita i dati in formato parallelo e segnalando sia la corretta ricezione di ogni sequenza, sia gli eventuali errori (errato bit di stop ed errore di parit). Le sequenze ricevute sono costituite da pacchetti seriali di sette bit, ciascuno dei quali ha la durata di un periodo di clock. I pacchetti iniziano sempre con il primo bit a "1" (bit di start) e terminano con il settimo bit a "0" (bit di stop). I bit dal secondo al quinto (B0, B1, B2, B3) contengono l'informazione associata al pacchetto, il sesto il valore della loro parit P. In condizioni di riposo, la linea L si trova al valore logico zero. Il dispositivo attende l'arrivo di un pacchetto sulla linea L. Ogni bit del pacchetto ha la durata di un periodo di CLK, e cambia sui fronti di salita di questo. I bit di informazione devono essere memorizzati nei quattro flip-flop tipo D (B0 in Q0, B1 in Q1 e cos via). Il valore effettivo della parit dei quattro bit di informazione deve essere confrontato con il valore ricevuto P; se diverso deve essere attivato il segnale ERPY (Parity Error). Se la sequenza seriale non termina correttamente con il settimo bit a zero si deve attivare ERFR (Frame Error). Se non ci sono errori si deve attivare READY. ERPY, ERFR e READY durano un ciclo di CLK. Si chiede: - Il diagramma ASM della MSF; - Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura allegata e indicando lo stato in cui si trova la MSF in ogni periodo del clock. Si assuma che il valore di P sia quello corretto. - La sola assegnazione degli stati con relativa mappa di assegnazione. Non si richiede la sintesi della MSF.
In condizioni di riposo, le linee L e OUT si trovano al valore logico zero. Il dispositivo attende l'arrivo di un pacchetto sulla linea L. Il pacchetto che viene trasmesso formato da un bit di start ad uno, seguito da due bit a zero e quindi dai due bit di informazione, i cui valori sono negati: il dispositivo riceve la sequenza 1 - B0 - B1 - 0 e, al termine della ricezione, trasmette la sequenza 1 - 0 - 0 - !B0 - !B1 - 0 (dove ! indica loperazione di negazione). Ogni bit trasmesso mantenuto sulla linea OUT per la durata di un ciclo del clock CLK. La trasmissione su OUT deve avvenire solo se la sequenza ricevuta su L e` corretta. La sequenza ricevuta ritenuta errata se il bit di stop diverso da "0". In questo caso, il dispositivo non deve generare alcuna uscita su OUT, ma attivare luscita ERR fino a ricezione di un comando di riavvio (RST) che lo riporta in attesa di una nuova sequenza, previo controllo che la linea sia nel frattempo ritornata bassa. Il segnale di ingresso L sincronizzato da un FF D-PET. Gli altri due FF D-PET Q0 e Q1 hanno il compito di immagazzinare temporaneamente il valore dei due bit B0 e B1 della sequenza ricevuta e le loro uscite sono lette dalla MSF per generare la sequenza di uscita. I clock CP0 e CP1 dei FF sono generati dalla MSF. Si chiede: - Il diagramma ASM della MSF; - Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura allegata e non tralasciando l'indicazione dello stato in cui si trova la MSF in ogni periodo del clock; - La sola assegnazione degli stati con relativa mappa di assegnazione. Non si richiede la sintesi della MSF.
9. Progetto di MSF 2002_2 Progettare con il metodo ASM il dispositivo digitale rappresentato nella figura. Il dispositivo, sincrono con il clock CLK, riceve sequenze seriali attraverso la linea L e, dopo opportune elaborazioni, le ritrasmette attraverso la linea OUT. La MSF dispone inoltre di un'uscita ERR e di un ingresso RST.
ESD-1
ESD-1 Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema attende in ingresso il fronte di salita del segnale ST per generare un impulso sulluscita OUT. Il sistema utilizza il contatore CNT, il cui schema riportato nella seconda figura. Il segnale PRE (Preset) consente di presettare il contatore al valore 111 (7). Il segnale TC (Terminal Count) indica che il conteggio ha raggiunto il valore 0. Limpulso, di durata nT, viene generato dopo una pausa anchessa pari a nT, dove T il periodo del clock CLK, e n una costante, descritta nel seguito. Allarrivo del fronte di salita di ST, la MSF utilizzando il contatore CNT, temporizza la durata della pausa e dellimpulso.
In condizioni di riposo, le linee L e OUT si trovano al valore logico zero. Il dispositivo attende l'arrivo di una sequenza sulla linea L. Le sequenze ricevute sono costituite da pacchetti seriali di quattro bit, (1 - B0 - B1 - 0), ciascuno dei quali ha la durata di due periodi di clock. I pacchetti iniziano sempre con il primo bit a "1" (bit di start) e terminano con il quarto bit a "0" (bit di stop). Il secondo ed il terzo bit (B0 e B1) contengono l'informazione associata al pacchetto. Si assuma che ciascun bit rimanga stabile nellintervallo dei due periodi di clock in cui presente. Al termine della ricezione di un pacchetto, il sistema trasmette su OUT la sequenza 1 - B1 - B0 - 0 (dove i bit di informazione sono scambiati di posizione rispetto alla sequenza ricevuta). In trasmissione, i bit della sequenza sono mantenuti sulla linea OUT per la durata di due periodi del clock CLK. La trasmissione su OUT deve avvenire solo se la sequenza ricevuta presenta il bit di stop correttamente a "0". In caso contrario, il dispositivo non deve generare alcuna uscita su OUT, ma attivare luscita ERR fino a ricezione di un comando di riavvio (RST) che lo riporta in attesa di una nuova sequenza, previo controllo che la linea sia nel frattempo ritornata bassa. Il segnale di ingresso L sincronizzato da un FF D-PET. Gli altri due FF D-PET hanno il compito di immagazzinare temporaneamente il valore dei due bit B0 e B1 della sequenza ricevuta nelle loro uscite Q0 e Q1 , le quali sono lette dalla MSF per generare la sequenza di uscita. I clock CP0 e CP1 dei FF sono generati dalla MSF. Si chiede: - Il diagramma ASM della MSF; - Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura allegata e non tralasciando l'indicazione dello stato in cui si trova la MSF in ogni periodo del clock; - La sola assegnazione degli stati con relativa mappa di assegnazione. Non si richiede la sintesi della MSF.
Nel tempo in cui in attesa del fronte di salita di ST, il sistema attiva luscita RDY, per segnalare che pronto a generare limpulso OUT. Si presti attenzione al fatto che la durata del segnale ST non definita a priori, salvo il fatto che pari ad almeno un ciclo di clock. La costante n, che determina la durata della pausa e dellimpulso, in relazione al valore di preset del contatore CNT, e dipende dalla particolare soluzione progettuale. Si faccia in modo che n sia il pi vicino possibile a 7. Si chiede: - Il diagramma ASM della MSF di controllo; - La sola assegnazione degli stati con la relativa mappa di assegnazione (non si richiede la sintesi della MSF). - Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura allegata (indicare lo stato in cui si trova la MSF in ogni periodo del clock). - Precisare la durata effettiva della pausa e dellimpulso.
ESD-1 Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema, quando a riposo, attende un impulso, come rappresentato nel diagramma temporale, sullingresso sincrono TGL (Toggle). Limpulso dura un ciclo di clock e ha leffetto di avviare la generazione di un segnale periodico sulluscita WAVE. Durante la generazione del segnale, larrivo di un identico impulso sullingresso TGL termina la generazione del segnale ad onda quadra e riporta il sistema a riposo. A riposo luscita WAVE a zero: il semiperiodo alto e il semiperiodo basso hanno durata uguale, pari a mT, dove T il periodo del clock CLK, e m una costante, descritta pi avanti.
ESD-1 Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema attende in ingresso il fronte di salita del segnale ST per generare un segnale periodico simmetrico sulluscita OUT. Allarrivo del fronte di salita di ST il sistema inizia a generare il segnale periodico sulluscita OUT, iniziando con il semiperiodo basso. Alla ricezione del fronte di discesa di ST, la MSF cessa di generare il segnale, ma dopo aver completato il periodo gi iniziato (in tal modo, a seguito di un fronte di salita di ST il sistema generer almeno un periodo completo).
La MSF torna quindi in attesa del fronte di salita di ST. Durante lattesa del fronte di salita di ST, il sistema attiva luscita RDY, per segnalare che pronto a generare OUT. Per la temporizzazione del segnale, il sistema utilizza il contatore CNT, il cui schema riportato nella seconda figura. Il segnale PRE (Preset) consente di presettare il contatore, mentre TC indica che il conteggio ha raggiunto il valore terminale. Il segnale su OUT ha periodo 2nT, dove T il periodo del clock CLK, e n una costante determinata dal modulo del contatore CNT e dal particolare algoritmo adottato (si accettano valori di n compresi tra 7 e 9). Durante il completamento del segnale, successivo al fronte di discesa di ST, il sistema ignora eventuali fronti di salita dello stesso. Si chiede: - Il diagramma ASM della MSF di controllo (ricordarsi di definire lo stato al Reset); - La sola assegnazione degli stati con la relativa mappa di assegnazione (non si richiede la sintesi della MSF). - Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura allegata (indicare lo stato in cui si trova la MSF in ogni periodo del clock). - Precisare il valore del periodo di OUT ottenuto nel proprio progetto.
Allavvio, la generazione di WAVE inizia con il semiperiodo basso. La terminazione, se richiesta durante la generazione del semiperiodo basso, avviene immediatamente. Invece, se la terminazione richiesta durante la generazione del semiperiodo alto, non avviene subito ma al termine di questo. Si presti attenzione al fatto che la durata dellimpulso sullingresso TGL pari ad un solo ciclo di clock. Durante il tempo in cui il sistema non genera il segnale periodico, ed in attesa dellimpulso sullingresso TGL, il sistema attiva luscita IDLE. Il sistema utilizza il contatore CNT, il cui schema riportato nella seconda figura. Il segnale PRE (Preset) consente di presettare il contatore al valore 111 (7). Il segnale TC (Terminal Count) indica che il conteggio ha raggiunto il valore 0. I flip-flop sono di tipo PET. La costante m, che determina il periodo del segnale in uscita, in relazione al valore di preset del contatore CNT, e dipende dalla particolare soluzione progettuale. Si accettano valori di m pari a 7 o a 8. Si chiede: - Il diagramma ASM della MSF di controllo (ricordarsi di definire lo stato al Reset); - La sola assegnazione degli stati con la relativa mappa di assegnazione (non si richiede la sintesi della MSF). - Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura allegata (indicare lo stato in cui si trova la MSF in ogni periodo del clock). - Precisare la relazione risultante tra la frequenza del clock CLK e la frequenza del segnale periodico in uscita.
ESD-1
Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema riceve in ingresso un segnale IN, normalmente a zero, sul quale si presentano impulsi a livello uno di durata variabile da uno a sette periodi del segnale di clock CK. Si veda, come esempio, il diagramma temporale, dove limpulso IN dura cinque periodi. Il sistema misura la durata degli impulsi, in termini di periodi di clock, e trasmette sulla linea seriale di uscita SER il valore della misura. Il dato seriale in uscita formato da un bit di start (alto), tre bit con la codifica in binario puro del valore misurato ed un bit di stop (basso). Per la misura della durata degli impulsi su IN il sistema utilizza il contatore CNT, il cui schema riportato nella seconda figura. La MSF A controlla il contatore tramite i segnail CL ed EN. Il segnale CL consente di azzerare il contatore mentre il segnale EN abilita il conteggio, disponibile sulle uscite C2, C1 e C0 del contatore stesso. Quando la misura terminata, la MSF A informa la MSF B attivando per un periodo di clock il segnale RDY. A questo punto, la MSF B inizia a generare luscita SER. Gli impulsi su IN sono separati tra loro da un numero di periodi di clock sufficienti a permettere al sistema di completare la trasmissione del dato, prima che un altro impulso si presenti allingresso. La durata di un impulso non mai superiore a sette periodi di CK.
Si chiede: I diagrammi ASM delle due MSF; Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura allegata nella pagina successiva (indicare lo stato in cui si trovano le MSF in ogni periodo del clock).
ESD-1
Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Quando il sistema riceve in ingresso un fronte di salita sullingresso CMD genera, sulluscita PLS, un impulso, la cui durata ad 1 temporizzata dal contatore CNT. La MSF-A ha il compito di interfacciare il sistema con lesterno e di coordinarne le operazioni. Alla ricezione di un fronte di salita su CMD, MSF-A esamina lo stato della linea IDL (Idle). La linea IDL attivata dalla MSF-B quando questa si trova a riposo. Se la MSF-B a riposo, la MSF-A trasmette lordine di far partire la generazione di PLS, attivando per un periodo di CK la sua uscita ST. Se la MSF-B occupata, la MSF-A genera il segnale BSY (Busy) e, prima di inviare il comando ST, attende che la MSF-B sia ritornata a riposo. BSY sar disattivato dopo linvio del comando ST (il segnale BSY ha il compito di avvisare lesterno affinch non invii un altro comando CMD mentre la MSF-B occupata). La durata del segnale CMD compresa tra 1 e 4 cicli di CK. La MSF-B ha il compito di generare limpulso PLS, usando CNT per la sua temporizzazione. La MSF-B attiva IDL mentre nell attesa del comando ST. Lattivazione di ST fa partire limpulso, attivando la linea PLS per un numero di cicli di CK pari al numero di stati percorsi da CNT dallattivazione di PRE al termine del conteggio (TC attivo). Lo schema del contatore CNT riportato nella seconda figura. Si chiede: - I diagrammi ASM delle due MSF (indicare lo stato di Reset); - Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura allegata (indicare lo stato in cui si trovano le MSF in ogni periodo del clock).
ESD-1
Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema riceve in ingresso un segnale IN, normalmente a zero, sul quale si presentano delle successioni di impulsi a livello uno. Ciascun impulso della successione rimane ad uno per almeno un periodo di CK ed separato dal successivo da un intervallo in cui rimane a zero, della durata di un solo periodo di CK.
Le successioni sono formate da un numero di impulsi variabile da uno a sette. Una successione terminata quando IN a zero per almeno due cicli di CK. Il sistema ha il compito di contare il numero degli impulsi ad uno di ciascuna successione, trasmettendo poi, mediante la MSF-B, il valore della misura come dato seriale sulla linea SER. Il dato seriale in uscita formato da un bit di start (alto), tre bit con la codifica in codice binario puro del valore misurato (MSB in testa) e due bit di stop (basso). Per il conteggio del numero degli impulsi su IN il sistema utilizza il contatore CNT, il cui schema riportato nella seconda figura. La MSF-A controlla il contatore tramite i segnali CL ed EN. Il segnale CL consente di azzerare il contatore mentre il segnale EN ne abilita il conteggio, disponibile sulle uscite C2, C1 e C0. Per il tempo in cui impegnata nella ricezione e conteggio degli impulsi, la MSF-A manda allesterno il segnale RXA, segnalando che e impegnata nella ricezione di una sequenza. Quando la misura terminata, la MSF-A informa la MSF-B attivando, per un solo periodo di clock, il segnale TRG. A questo punto, la MSF-B inizia a generare luscita SER. Si faccia lipotesi che le successioni di impulsi siano separate tra loro da un numero di periodi di clock sufficienti a permettere al sistema di completare la trasmissione del dato, prima che unaltra successione si presenti allingresso. Si chiede: I diagrammi ASM delle due MSF (indicare lo stato di Reset); Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura allegata nella pagina successiva (indicare lo stato in cui si trovano le MSF in ogni periodo del clock).
ESD-1
Si progetti con il metodo ASM il sistema digitale rappresentato in figura, che realizza un semplice impianto antifurto da istallare in una abitazione. Il sistema, quando non attivo, rimane in uno stato di riposo (sia esso anche lo stato al reset) in cui genera luscita GRN ed attende il segnale di attivazione ON. Il segnale ON un impulso ad uno della durata di almeno un periodo di CK, che porta il sistema in uno stato in cui attiva la segnalazione gialla YLW e controlla i due sensori di intrusione: ST (sensore temporizzato) e SNT (sensore non temporizzato). Lattivazione ad uno di SNT comporta il passaggio nello stato di allarme, con la generazione del segnale di allarme ALR e la contemporanea accensione della lampada rossa RED. La durata dellallarme temporizzata dal contatore; dopo lallarme il sistema ritorna nello stato di attesa di attivazione dei sensori. Lattivazione di ST, al contrario, non fa scattare subito lallarme, per permettere al proprietario di disattivarlo tramite il comando OFF, dopo essere entrato in casa. Se OFF non attivato in tempo, il sistema entra nello stato di allarme descritto sopra. La durata dellallarme deve essere uguale a quella del caso precedente. Il contatore presente nel sistema ha lo scopo di temporizzare sia lintervallo che precede ALR dopo lattivazione di ST, tramite il segnale TC2, sia la durata stessa dellallarme, tramite il segnale TC4 (nota: dallanalisi dello schema del contatore evidente che, a partire dallattivazione di LOAD, TC2 si attiva prima di TC4).
Qualunque sia lo stato corrente, lattivazione di OFF per almeno un periodo di CK riporta il sistema nello stato di riposo. Si supponga che ON e OFF non possano mai essere attivi contemporaneamente. Si faccia attenzione al fatto che, per non complicare eccessivamente la realizzazione del sistema, non prevista la temporizzazione dellattivazione dellallarme tramite il comando ON. Questo significa che il proprietario dovr attivare il sistema dallesterno, altrimenti farebbe intervenire i sensori di intrusione uscendo di casa. Potr invece disattivarlo dopo aver essere entrato in casa, poich, come si detto, il sensore della porta di ingresso ST temporizzato. Si chiede: Il diagramma ASM della MSF (indicare lo stato di Reset); Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura allegata nella pagina successiva (indicare lo stato in cui si trova la MSF in ogni periodo del clock).
ESD-1
Si progetti con il metodo ASM il sistema digitale rappresentato in figura, che realizza un semplice impianto antifurto da istallare in una abitazione. Il sistema, quando non attivo, rimane in uno stato di riposo (stato verde) in cui genera luscita GRN. Lo stato di riposo lo stato di reset della MSF di controllo. Lantifurto si attiva rilasciando il segnale di !Reset asincrono della MSF. Da questo momento il sistema attende per un tempo T1, generando GRN e YLW, che il proprietario esca dallabitazione. Si porta quindi in uno stato (stato giallo) in cui attiva la segnalazione YLW e controlla i due sensori di intrusione: ST e SNT. Lattivazione ad uno di SNT comporta il passaggio immediato nello stato di allarme (stato rosso), con la generazione del segnale di allarme ALR e la contemporanea accensione della segnalazione RED. Lo stato di allarme dura un tempo T2. Dopo lallarme il sistema ritorna nello stato di attesa di attivazione dei sensori (stato giallo). Lattivazione di ST, al contrario, non fa scattare subito lallarme, lasciando al proprietario, che entrato in casa, il tempo T1per disattivarlo tramite il !Reset della MSF. In questo intervallo di tempo il sistema attiva YLW e RED. Se !Reset non attivato entro un tempo T1, il sistema entra nello stato di allarme. Il contatore presente nel sistema ha lo scopo di temporizzare gli intervalli T1 e T2 tramite i segnali TC1 e TC2: T1 lintervallo di tempo tra linizio del conteggio e lattivazione di TC1, T2 lintervallo di tempo tra linizio del conteggio e lattivazione di TC2. La durata dellallarme deve essere sempre uguale a T2.
Si chiede: Il diagramma ASM della MSF (indicare lo stato di Reset); Il diagramma temporale che descrive il funzionamento del sistema progettato, completando il diagramma temporale allegato (indicare lo stato in cui si trova la MSF in ogni periodo del clock).
ESD-1 Progettare con il metodo ASM il sistema digitale rappresentato nella figura. Il sistema riceve sulla linea LIN sequenze seriali sincrone con il clock CK e fornisce in uscita i dati Q0, Q1 e Q2. Le sequenze ricevute sono costituite da pacchetti formati da un bit di start ad 1, tre bit di dato (D0 D1 D2 ) ed un bit di stop a "0". Ciascun bit ha la durata di un periodo di clock. La funzione del sistema eseguire, ad ogni ricezione di una sequenza, loperazione EXOR bit a bit tra il dato contenuto nei tre FF e quello contenuto nella sequenza. Come si vede dallo schema, al Reset i tre FF sono azzerati. Nello stato di reset, si supponga la linea LIN al valore logico zero. Ad ogni sequenza ricevuta, i dati contenuti nei tre FF (Q0, Q1, Q2) sono sostituiti con quelli generati dalloperazione di EXOR, bit a bit, tra Q0, Q1, Q2 e quelli della sequenza D0, D1 e D2 (Q0 viene sostituito da Q0 EXOR D0, lo stesso per Q1 e Q2).
La MSF controlla il bit di stop e, nel caso non sia correttamente a zero, azzera i tre FF e, dopo che LIN tornata a zero, riprende il suo funzionamento normale. I tre FF JK sono del tipo temporale PET.
ESD-1
Progettare con il metodo ASM il sistema digitale rappresentato nella figura. Il sistema riceve sulla linea LIN sequenze seriali sincrone con il clock CK e fornisce in uscita i dati Q0, Q1 ed ERR. Le sequenze ricevute sono costituite da pacchetti formati da un bit di start ad 1, due bit di dato (D0 D1) ed un bit di stop a "0". Ciascun bit ha la durata di un periodo di clock. La funzione del sistema eseguire, ad ogni ricezione di una sequenza, laddizione tra il dato contenuto nei due FF e quello contenuto nella sequenza Come si vede dallo schema, al Reset i due FF sono azzerati. Nello stato di reset, si supponga la linea LIN al valore logico zero. Ad ogni sequenza ricevuta, i dati dei FF sono sostituiti con quelli generati dalloperazione di somma, tra il dato contenuto nei FF (il numero Q1Q0) e quello della sequenza (il numero D1D0) [Q1Q0 viene sostituito da Q1Q0 + D1D0]. I riporti generati verso il terzo bit non sono presi in considerazione. La MSF controlla il bit di stop e, nel caso non sia correttamente a zero, azzera i FF e attiva luscita ERR. ERR mantenuta attiva fino quando LIN non ritorna a zero; da questo momento, la MSF riprender il suo funzionamento normale. I due FF JK sono del tipo temporale PET.
ESD-1 Progettare con il metodo ASM il sistema digitale rappresentato nella figura. Il sistema riceve sulla linea LIN sequenze seriali sincrone con il clock CK e fornisce in uscita i dati Q0, Q1 e Q2. Le sequenze ricevute sono costituite da pacchetti formati da un bit di start ad 1, tre bit di dato (in ordine di ricezione: D0, D1 e D2) ed un bit di stop a "0". Ciascun bit ha la durata di un periodo di clock. La funzione del sistema eseguire, ad ogni ricezione di una sequenza, laddizione tra il dato contenuto nei tre FF e quello contenuto nella sequenza. Come si vede dallo schema, al Reset i tre FF sono azzerati. Nello stato di reset, si supponga la linea LIN al valore logico zero. Ad ogni sequenza ricevuta, i dati dei FF sono sostituiti con quelli generati dalloperazione di somma, tra il dato contenuto nei FF (il numero a tre bit Q2Q1Q0) e quello della sequenza (il numero a tre bit D2D1D0). [Q2Q1Q0 viene sostituito da Q2Q1Q0 + D2D1D0, ignorando il riporto generato dal bit pi significativo].
La MSF controlla il bit di stop e, nel caso non sia correttamente a zero, azzera i tre FF e, dopo che LIN tornata a zero, riprende il suo funzionamento normale. I tre FF JK sono del tipo temporale PET.
21. Progetto di MSF 2005_2 Progettare con il metodo rappresentato nella figura. ASM il sistema digitale
ESD-1
Lingresso LS riceve pacchetti seriali, di lunghezza variabile, sincroni con il clock CK. Come si vede nel diagramma temporale riportato nella pagina seguente, un pacchetto formato da: due bit a 1 consecutivi di start; un bit a 0; un impulso, formato da bit consecutivi ad 1 in numero variabile, compreso tra zero e sette; due bit di stop a 0.
Linformazione trasmessa dal segnale la durata, espressa in cicli di clock, dellimpulso. Compito del sistema trasferire in formato parallelo, sulle uscite C2, C1 e C0, la codifica in binario puro della durata dellimpulso. Dopo aver misurato la durata dellimpulso, il sistema aggiorna il valore di C2, C1 e C0, genera per un ciclo di clock il segnale STR e ritorna in attesa di un nuovo pacchetto. Il sistema produce una segnalazione di errore nei seguenti casi: 1. un pacchetto inizia con un solo bit di start; 2. dopo i due bit di start, non presente il bit a zero che separa i due bit di start dallimpulso da misurare; 3. dopo i due bit si start c pi di un bit a zero; 4. limpulso dura pi di sette cicli di clock; 5. non sono presenti entrambi i bit di stop. In ognuno dei tre casi il sistema genera luscita ERR e la mantiene attiva fino alla ricezione di un nuovo pacchetto. I tre FF JK sono del tipo temporale PET.
ESD-1
Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema riceve in ingresso un segnale seriale SER e genera sulluscita PT una serie di impulsi il cui numero controllato dal dato ricevuto su SER.
Il segnale seriale formato da due bit di dato, D0 e D1, preceduti da un bit di start e seguiti da un bit di stop. Il segnale campionato sul fronte di salita del clock di sistema e cambia il suo valore, come si vede nel diagramma temporale, sul fronte di discesa. Il sistema formato dalle due MSF (MSF-A, MSF-B) e da due FF tipo JK. La MSF-A riceve il dato seriale ed immagazzina i valori di D0 e D1 nei FF. Controlla quindi la presenza del bit di stop e, in caso affermativo, segnala alla MSF-B, tramite il segnale ST, di iniziare la generazione della serie di impulsi sulluscita PT. Il numero di impulsi, della durata di un ciclo di clock e separati da un periodo di clock, pari al numero ricevuto D1D0, pi uno. Durante la generazione delluscita, la MSF-B attiva luscita BSY per segnalare limpossibilit di processare nello stesso momento unaltra sequenza su SER. Se la MSF-A riceve un dato su SER mentre BSY e attivo, la MSF-A non tiene conto dei dati ricevuti e attiva luscita ERR, mantenendola alta fino allarrivo del successivo bit di start. Si chiede: I diagrammi ASM delle due MSF (indicare lo stato di Reset per ciascuna MSF); Il diagramma temporale che descrive il funzionamento del sistema progettato, completando quello allegato (indicare lo stato in cui si trovano le MSF in ogni periodo del clock).
ESD-1
Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema riceve in ingresso un segnale IN, normalmente a zero, sul quale si presentano sequenze seriali, formate da quattro bit. Il sistema esamina le sequenze e ne riconosce tre. La sequenza 1011 determina lazzeramento del contatore, la sequenza 1000 lincremento del valore del contatore CNT, mentre la sequenza 1001 comanda la trasmissione sulla linea duscita SER del valore del conteggio.
Il segnale IN sincrono con il clock, e varia sui fronti di discesa di questo, come si vede nel diagramma temporale. La MSF-A controlla il contatore tramite il segnale EN, che ne abilita il conteggio, presentato sulle uscite C2, C1 e C0. CNT avanza di ununit ogni volta che il sistema riceve la sequenza 1000. Il contatore azzerato, tramite il segnale CL, dalla MSF-B. Si abbia cura di azzerare il contatore anche alla inizializzazione del sistema. Lo schema del contatore CNT riportato qui sotto. Il dato seriale in uscita formato da un bit di start (alto), i tre bit C2, C1, C0 e un bit di stop (basso). Quando si presenta la sequenza 1011, la MSF-A comanda la MSF-B attivando, per un periodo di clock, il segnale TRG. A questo punto, la MSF-B inizia a generare luscita SER. Analogamente, allarrivo della sequenza 1011, la MSF-A, attivando per un periodo di clock il segnale CRQ, richiede alla MSF-B di azzerare il contatore. Nel caso venga ricevuta una sequenza diversa dalle tre previste, il sistema attiva, per un periodo di clock, il segnale ERR al termine della sequenza. Si faccia lipotesi che le sequenze di ingresso siano separate tra loro da un numero di periodi di clock sufficienti a permettere al sistema di completare le operazioni previste, prima che unaltra sequenza si presenti allingresso. Si chiede: I diagrammi ASM delle due MSF (indicare lo stato di Reset); Il diagramma temporale che descrive il funzionamento del sistema progettato, completando quello allegato (indicare lo stato in cui si trovano le MSF in ogni periodo del clock).
24. Progetto di MSF 2005_7 Si progetti con il metodo ASM il sistema digitale rappresentato in figura, una centralina di controllo per un cancello ad apertura elettrica. Il cancello si controlla a distanza azionando un telecomando provvisto di un unico tasto. Il telecomando trasmette, via radio, alla centralina, l'informazione relativa alla pressione dell'unico tasto. Si assuma, per semplicit, che ad ogni pressione del tasto del telecomando si presenti allingresso OPN della MSF un impulso sincrono della durata di un ciclo di clock. La centralina mantiene il cancello normalmente chiuso. Attende limpulso OPN per azionare il motore MOT_A che apre il cancello. Quando e' completamente aperto, il cancello aziona il fine corsa FC_A, per un periodo di clock. Come conseguenza, la MSF ferma il motore ed il cancello rimane aperto per un tempo prefissato Tap, controllato dal contatore CNT.
ESD-1
Trascorso questo tempo, la MSF richiude il cancello, azionando il motore di chiusura MOT_C fino all'attivazione del fine corsa FC_C, per un periodo di clock. Quando il cancello in movimento, la pressione del tasto del telecomando non ha effetto se il cancello si sta aprendo, mentre lo fa riaprire se si sta chiudendo. Nel caso in cui, a cancello aperto, il passaggio di una persona o di un veicolo attivi la fotocellula CEL, lapertura prolungata del tempo Tap. Per la temporizzazione il sistema utilizza il contatore CNT, il cui schema riportato nella seconda figura. La MSF presetta il contatore tramite il segnale LOAD ed attende il segnale di fine conteggio CTC.
Si chiede: Il diagramma ASM della MSF (indicare lo stato di Reset); Il diagramma temporale che descrive il funzionamento del sistema, completando quello allegato. Indicare, nel diagramma temporale, lo stato in cui si trova la MSF in ogni periodo del clock.
Nota: Nel diagramma temporale mostrata lattivazione dei due fine corsa (il diagramma interrotto per tenere conto dei tempi di apertura e chiusura del cancello).
25. Progetto di MSF 2006_2 Si progetti con il metodo ASM il sistema digitale rappresentato in figura, una centralina di controllo per un cancello ad apertura elettrica. Il cancello si controlla a distanza azionando un telecomando provvisto di un unico tasto. Il ricevitore collegato alla centralina attiva lingresso PRX di MSF-A per tutto il tempo in cui il tasto premuto. MSF-A genera un impulso OPN, della durata di un ciclo di Clock, ad ogni fronte di salita di PRX, se PRX dura almeno due cicli di clock.
ESD-1
La centralina mantiene il cancello normalmente chiuso. La MSF-B attende limpulso OPN per azionare il motore MOT_A che apre il cancello. Il tempo impiegato dai motori per aprire o chiudere il cancello determinato dalle loro caratteristiche elettriche e meccaniche e la centralina informata sullo stato di apertura o chiusura dai due sensori di fine corsa. Si assuma, per tracciare il diagramma temporale, che il tempo necessario per lapertura o chiusura completa del cancello sia pari a quattro cicli di clock. Quando e' completamente aperto, e per tutto il tempo in cui aperto, il cancello aziona il fine corsa FC_A. Allattivazione di FC_A, MSF-B ferma il motore ed il cancello rimane aperto per un tempo prefissato Tap, controllato dal contatore CNT. Per la temporizzazione il sistema utilizza il contatore CNT, il cui schema riportato nella seconda figura: la MSF-B presetta il contatore tramite il segnale LOAD ed attende il segnale di fine conteggio CTC. Trascorso il tempo Tap, la MSF-B richiude il cancello, azionando il motore di chiusura MOT_C fino all'attivazione del fine corsa FC_C (il segnale FC_C rimane attivo per tutto il tempo in cui il cancello rimane nella posizione di chiusura completa). I segnali FC_A e FC_C sono asincroni. Quando il cancello in fase di apertura, la pressione del tasto del telecomando non ha effetto, mentre, se si sta chiudendo, lo blocca nella posizione in cui si trova (la successiva pressione del tasto lo riapre). A cancello aperto, il passaggio di una persona o di un veicolo attiva ad uno il segnale della fotocellula CEL. In questo caso, il cancello rimane aperto finch CEL attivo. Alla disattivazione di CEL si chiude dopo il tempo Tap. Si chiede: Il diagramma ASM delle due MSF (indicare lo stato di Reset); Il diagramma temporale che descrive il funzionamento del sistema, completando quello allegato. Indicare, nel diagramma temporale, lo stato in cui si trovano le MSF in ogni periodo del clock.
ESD-1
Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema riceve in ingresso un segnale IN, normalmente a zero, sul quale si presenta un dato seriale, formato da un bit di start, tre bit di informazione ed un bit di stop. I bit di informazione controllano, nellordine, lazzeramento del contatore (CL), il suo incremento (EN) e la trasmissione in formato seriale sulluscita SER del valore del conteggio (C2, C1, C0, in questordine).
La MSF-A attende il bit di start, dopodich esamina ad uno ad uno i tre bit successivi. Se il primo bit che segue start ad 1 azzera il contatore, se trova ad 1 il secondo, incrementa il contatore. Il terzo bit comanda la trasmissione in formato seriale del valore delle uscite del contatore, sulluscita SER della MSFB. Il dato seriale sulluscita SER formato da un bit di start (alto), i tre bit C2, C1, C0 e un bit di stop (basso). La trasmissione avviene solo dopo aver verificato la correttezza del bit di stop. La MSF-A richiede alla MSF-B la trasmissione attivando per un periodo luscita TRG. Se il bit di stop non corretto, MSF-A genera un segnale ERR: in questo caso, MSF-B genera su SER un dato formato dal bit di start, seguito da tre bit a zero ed il bit di stop. Il segnale IN sincrono con il clock, e varia sui fronti di discesa di questo, come si vede nel diagramma temporale. Lo schema del contatore CNT riportato qui accanto. Lazzeramento del contatore avviene in modo asincrono tramite il segnale CL ed il suo incremento tramite il segnale EN, che abilita il conteggio. Il valore di questo ultimo presentato sulle uscite C2, C1 e C0. Si faccia lipotesi che le sequenze di ingresso siano separate tra loro da un numero di periodi di clock sufficienti a permettere al sistema di completare le operazioni previste, prima che unaltra sequenza si presenti allingresso. Si chiede: I diagrammi ASM delle due MSF (indicare lo stato di Reset); Il diagramma temporale che descrive il funzionamento del sistema progettato, completando quello allegato (indicare lo stato in cui si trovano le MSF in ogni periodo del clock).
ESD-1
Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema riceve in ingresso un segnale IN, normalmente a zero, sul quale si presenta un dato seriale, formato da un bit di start, tre bit di informazione ed un bit di stop. I bit di informazione controllano, nellordine, lazzeramento del contatore (CL), il suo incremento (EN) e la generazione di un impulso sulluscita PLS la cui durata dipende dal numero di 3 bit C2C1C0. La MSF-A attende il bit di start, dopodich esamina ad uno ad uno i tre bit successivi. Se il primo bit che
segue lo start ad 1, la MSF-A azzera il contatore, se trova ad 1 il secondo, incrementa il contatore. Il terzo bit comanda la generazione dellimpulso sulluscita PLS della MSF-B. Limpulso ha una durata pari a (1 + C2C1C0) cicli di clock. La generazione dellimpulso avviene solo dopo aver verificato la correttezza del bit di stop. La MSF-A richiede alla MSF-B la generazione attivando per un periodo luscita GEN. Se il bit di stop non corretto, MSF-A deve generare un segnale ERR: in questo caso, MSF-B attiva luscita FLT fino alla prossima attivazione di GEN. Il segnale IN sincrono con il clock, e varia sui fronti di discesa di questo, come si vede nel diagramma temporale. Per la correttezza del funzionamento, allattivazione del !Reset, la MSF-A azzera il contatore CNT. Lo schema del contatore CNT riportato qui accanto. Lazzeramento del contatore avviene in modo asincrono tramite il segnale CL ed il suo incremento tramite il segnale EN, che abilita il conteggio. Il valore di questo ultimo presentato sulle uscite C2, C1 e C0. Si faccia lipotesi che le sequenze di ingresso siano separate tra loro da un numero di periodi di clock sufficienti a permettere al sistema di completare le operazioni previste, prima che unaltra sequenza si presenti allingresso. Si chiede: I diagrammi ASM delle due MSF (indicare lo stato di Reset); Il diagramma temporale che descrive il funzionamento del sistema progettato, completando quello allegato (indicare lo stato in cui si trovano le MSF in ogni periodo del clock).
28.Progetto di MSF 2007 -2
Progettare con il metodo ASM il dispositivo digitale rappresentato nella figura. Il dispositivo, sincrono con il clock CLK, riceve sequenze seriali attraverso la linea L e, dopo opportune elaborazioni, le ritrasmette attraverso la linea OUT. La MSF dispone inoltre di un'uscita BSY. In condizioni di riposo, le linee L e OUT si trovano al valore logico zero. Il dispositivo attende l'arrivo di una sequenza sulla linea L. Le sequenze ricevute sono costituite da pacchetti seriali di quattro bit, (1 - B0 - B1 - 0), ciascuno dei quali ha la durata di due periodi di clock. I pacchetti iniziano sempre con il primo bit a "1" (bit di start) e terminano con il quarto bit a "0" (bit di stop). Il secondo ed il terzo bit (B0 e B1) contengono l'informazione associata al pacchetto. Si assuma che ciascun bit rimanga stabile nellintervallo dei due periodi di clock in cui presente. Al termine della ricezione di un pacchetto, il sistema trasmette su OUT la sequenza 1 - B1 - B0 - P - 0, dove i bit di informazione sono scambiati di posizione rispetto alla sequenza ricevuta, e P il bit di parit. Il bit di parit ricavato dalla MSF ed posto a "1" quando il numero di "1" su B0 e B1 dispari. In trasmissione, i bit della sequenza sono mantenuti sulla linea OUT per la durata di un periodo del clock CLK. La trasmissione su OUT deve avvenire solo se la sequenza ricevuta presenta il bit di stop correttamente a "0"; in caso contrario, il dispositivo non deve generare alcuna uscita su OUT. Durante la trasmissione, la MSF segnala tramite luscita BSY che e occupata e non puo ricevere un dato in ingresso. Si faccia comunque lipotesi che le sequenze di ingresso siano separate da un intervallo di tempo sufficiente per la trasmissione del dato. Il segnale di ingresso L sincronizzato da un FF D-PET. Gli altri due FF D-PET hanno il compito di immagazzinare temporaneamente il valore dei due bit B0 e B1 della sequenza ricevuta nelle loro uscite Q0 e Q1 , le quali sono lette dalla MSF per generare la sequenza di uscita. I clock CP0 e CP1 dei FF sono generati dalla MSF. Si chiede: 1. Il diagramma ASM della MSF; 2. Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura nella pagina successiva, indicando anche lo stato in cui si trova la MSF in ogni periodo del clock. Nota: non si richiede la sintesi della MSF.
29. Progetto di MSF 2007 - 3 Progettare con il metodo ASM il dispositivo digitale rappresentato nella figura. Il dispositivo, sincrono con il clock CLK, riceve sequenze seriali attraverso la linea L e, dopo opportune elaborazioni, le ritrasmette attraverso la linea OUT. La MSF dispone inoltre di un'uscita BSY. In condizioni di riposo, le linee L e OUT si trovano al valore logico zero. Il dispositivo attende l'arrivo di una sequenza sulla linea L. Le sequenze ricevute sono costituite da pacchetti seriali di quattro bit, (1 - B0 - B1 - 0), ciascuno dei quali ha la durata di due periodi di clock. I pacchetti iniziano sempre con il primo bit a "1" (bit di start) e terminano con il quarto bit a "0" (bit di stop). Il secondo ed il terzo bit (B0 e B1) contengono l'informazione associata al pacchetto. Si assuma che ciascun bit rimanga stabile nellintervallo dei due periodi di clock in cui presente. Al termine della ricezione di un pacchetto, il sistema trasmette su OUT la sequenza 1 - B1 - B0 - P - 0, dove i bit di informazione sono scambiati di posizione rispetto alla sequenza ricevuta, e P il bit di parit. Il bit di parit ricavato dalla MSF ed posto a "1" quando il numero di "1" su B0 e B1 dispari. In trasmissione, i bit della sequenza sono mantenuti sulla linea OUT per la durata di un periodo del clock CLK. La trasmissione su OUT deve avvenire solo se la sequenza ricevuta presenta il bit di stop correttamente a "0"; in caso contrario, il dispositivo non deve generare alcuna uscita su OUT. Durante la trasmissione, la MSF segnala tramite luscita BSY che e occupata e non puo ricevere un dato in ingresso. Si faccia comunque lipotesi che le sequenze di ingresso siano separate da un intervallo di tempo sufficiente per la trasmissione del dato. Il segnale di ingresso L sincronizzato da un FF D-PET. Gli altri due FF D-PET hanno il compito di immagazzinare temporaneamente il valore dei due bit B0 e B1 della sequenza ricevuta nelle loro uscite Q0 e Q1 , le quali sono lette dalla MSF per generare la sequenza di uscita. I clock CP0 e CP1 dei FF sono generati dalla MSF. Si chiede: 3. Il diagramma ASM della MSF; 4. Il diagramma temporale che descrive il funzionamento della MSF progettata, completando la figura nella pagina successiva, indicando anche lo stato in cui si trova la MSF in ogni periodo del clock. Nota: non si richiede la sintesi della MSF.
30. Progetto di MSF 2007-4
Si progetti con il metodo ASM il sistema digitale rappresentato in figura. Il sistema riceve in ingresso un segnale IN, normalmente a zero, sul quale si presentano impulsi a livello uno di durata variabile da uno a sette periodi del segnale di clock CK. Si veda, come esempio, il diagramma temporale, dove limpulso IN
dura quattro periodi. Il sistema misura la durata degli impulsi, in termini di periodi di clock, e trasmette sulla linea seriale di uscita SER il valore della misura, in codice binario. Per la misura della durata degli impulsi su IN il sistema utilizza il contatore CNT, il cui schema riportato nella seconda figura. Il contatore usa il clock CK e riceve CL (Clear) da MSF-A e EN (Enable) direttamente dal flip-flop che sincronizza lingresso IN. La MSF-A segnala (attivando per un periodo di CK il segnale TRG) alla MSF-B che la misura terminata ed il valore del conteggio disponibile sulle uscite C2, C1 e C0 del contatore stesso. MSF-A controlla inoltre lazzeramento del contatore CNT tramite il segnale CL ed attiva BSY per tutto il tempo in cui il sistema impegnato nella ricezione dellimpulso e nella trasmissione su SER. La MSF-B inizia a generare luscita SER quando riceve limpulso TRG. Il dato seriale in uscita formato da un bit di start (alto), tre bit con la codifica binaria (LSB in testa) del valore misurato ed un bit di stop (basso). MSF-B genera ETX per informare la MSF-A della fine della trasmissione su SER. Gli impulsi su IN sono separati tra loro da un numero di periodi di clock sufficienti a permettere al sistema di completare la trasmissione del dato, prima che un altro impulso si presenti allingresso. La durata di un impulso non mai superiore a sette periodi di CK. Si chiede: 5. I diagrammi ASM delle due MSF (indicare lo stato di Reset); 6. Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura allegata nella pagina successiva (indicare lo stato in cui si trovano le MSF in ogni periodo del clock).
31. Progetto di MSF 2008 - 2 Si progetti la MSF di controllo del sistema digitale rappresentato in figura, la cui funzione il comando dellapertura di una porta dotata di serratura elettrica, attraverso un codice.
Il codice per aprire la porta costituito da tre bit che lutente inserisce in successione tramite una tastiera, composta dai pulsanti T0, T1, OPN. T0 e T1 servono rispettivamente per digitare le cifre zero ed uno, mentre il pulsante OPN (Open) serve per richiedere lapertura della porta dopo lintroduzione del codice. Quando lutente preme il pulsante T0, al suo rilascio il sistema inserisce uno 0 nel registro a scorrimento formato dai tre FF S2, S1, S0. Analogamente, al rilascio di T1, il sistema inserisce nel registro un 1. Dopo avere digitato i tre bit del codice, lutente preme il pulsante OPN; al suo rilascio, se il dato contenuto nel registro a scorrimento coincide con quello pre-impostato sui tre interruttori C2, C1 e C0, il sistema sblocca la serratura della porta, attivando la linea ULK per la durata di due cicli di clock. Da questo momento lutente pu aprire la porta (il blocco della serratura avviene meccanicamente quando si richiude). Si assuma che: non vengano mai premuti contemporaneamente pi pulsanti; tra il rilascio di un pulsante e la pressione del successivo trascorra un tempo pari ad almeno due cicli di clock; il codice pre-impostato sia: C2,C1,C0 = 0,1,1 Nota:
La pressione di un pulsante attiva ad 1 la corrispondente linea in ingresso alla MSF; al rilascio del pulsante, la linea ritorna a 0.
Si chiede: 7. Il diagramma ASM della MSF; 8. Il diagramma temporale del sistema, completando la figura allegata. Nota: non richiesta lassegnazione degli stati e la sintesi della MSF.
32. Sistema digitale con MSF 2008 - 3 Si progetti la MSF di controllo del sistema digitale rappresentato in figura, la cui funzione il comando dellapertura di una porta dotata di serratura elettrica, attraverso un codice.
Il codice per aprire la porta costituito da tre bit che lutente inserisce in successione tramite una tastiera, composta dai pulsanti T0, T1, OPN. T0 e T1 servono rispettivamente per digitare le cifre zero ed uno, mentre il pulsante OPN (Open) serve per aprire la porta dopo lintroduzione del codice (la pressione di un pulsante attiva ad 1 la corrispondente linea in ingresso alla MSF; al rilascio del pulsante, la linea ritorna a 0). Quando lutente preme il pulsante T0, al suo rilascio il sistema inserisce uno 0 nel registro a scorrimento formato dai tre FF S2, S1, S0. Analogamente, al rilascio di T1, il sistema inserisce nel registro un 1. Dopo avere digitato i tre bit del codice, per aprire la serratura, lutente preme il pulsante OPN; al suo rilascio, se il dato contenuto nel registro a scorrimento coincide con quello pre-impostato sui tre interruttori C2, C1 e C0, il sistema sblocca la serratura della porta, attivando la linea ULK (Unlock) per la durata di un ciclo di clock. Da questo momento lutente pu aprire la porta (la richiusura della serratura avviene meccanicamente quando si chiude la porta). Nel caso in cui il dato inserito non coincida con quello pre-impostato, il sistema permette di reinserire nuovamente la combinazione, ma una sola volta. Per far ci, nel sistema presente un FF che attiva ad uno luscita WRN (Warning) alloccorrenza di una combinazione sbagliata. Se la combinazione immessa successivamente corretta, il sistema attiva ULK e disattiva WRN; se sbagliata, invece, la MSF si porta in uno stato in cui attiva la segnalazione BLK (Blocco) e non accetta ulteriori comandi. La funzionalit del sistema pu essere ripristinata soltanto azionando il Reset di sistema. Si assuma che: non vengano mai premuti contemporaneamente pi pulsanti; tra il rilascio di un pulsante e la pressione del successivo trascorra un tempo pari ad almeno due cicli di clock; il codice pre-impostato sia: C2,C1,C0 = 1, 0, 1 (il codice pu essere modificato agendo sugli appositi interruttori). Si chiede: 9. Il diagramma ASM della MSF; 10. Il diagramma temporale del sistema, completando la figura allegata. Nota: non richiesta lassegnazione degli stati e la sintesi della MSF.
33. Sistema digitale con MSF 2008 - 4 Il sistema rappresentato in figura controlla un distributore automatico di prodotti, del costo di 35 centesimi ciascuno. Il distributore accetta monete da 5, 10 e 20 centesimi. Il sistema composto da una MSF sincrona che controlla una rete esterna che svolge le funzioni di sommatore-accumulatore ed un flip-flop.
Il sistema dispone di tre ingressi M5, M10 e M20 e di unuscita GO. E presente un segnale di !RESET generale asincrono che agisce solo sulla MSF. I segnali M5, M10 e M20, normalmente al valore logico '0', indicano, rispettivamente, lintroduzione di una moneta da 5, 10 o 20 centesimi nel distributore. Lintroduzione di una moneta segnalata da un impulso al valore logico '1' della durata di un ciclo di clock, sulla linea corrispondente al valore della moneta. Il distributore eroga il prodotto quando il totale delle monete inserite raggiunge o supera il valore di 35 centesimi. Il distributore non restituisce eventuali monete eccedenti il costo del prodotto, e neppure le accredita ad una successiva erogazione. Il sistema comanda al distributore lerogazione del prodotto mediante un impulso ad '1', di durata pari a un ciclo di clock, sulla linea GO. Il sistema calcola il totale introdotto nel distributore, sommando nel registro parallelo (composto dai quattro flip-flop A3..A0) il valore di ogni moneta inserita (per convenzione, ununit di A3..A0 corrisponde a 5 centesimi, per esempio 0100 corrisponde a 20 centesimi). La MSF fornisce al sommatore, attraverso le linee V3..V0, il valore della moneta introdotta. Il comparatore Cmp4 confronta il totale A3..A0 accumulato nel registro con il prezzo stabilito per lerogazione, impostato sugli interruttori C3..C0 (gli interruttori C3..C0 permetterebbero di cambiare il costo del prodotto). Il comparatore ha tre uscite: A<C, A=C e A>C. Queste si attivano in base al risultato del confronto tra i due numeri binari presenti sugli ingressi. Si supponga che: a) i segnali di ingresso M5, M10 e M20 siano sincroni con il clock; b) non sia possibile lintroduzione contemporanea di due monete; c) tra una moneta e la successiva trascorra un tempo sufficiente per il corretto funzionamento del sistema. Si chiede: 11. Il diagramma ASM della MSF; 12. Il diagramma temporale del sistema, completando la figura allegata. Nota: non richiesta lassegnazione degli stati e la sintesi della MSF.
34. Sistema digitale con MSF
2009 - 1
Progettare con il metodo ASM il sistema digitale rappresentato nella figura, che svolge la funzione di temporizzatore.
La MSF A riceve dallesterno, attraverso la linea LN, un dato seriale che controlla la durata della temporizzazione ed ha compito di memorizzarne il valore nelle tre uscite dei Flip-Flop tipo JK PET. I dati ricevuti sono costituiti da pacchetti di cinque bit, (1 - D0 - D1 D2 - 0), sincroni con il clock del sistema. Ogni bit ha la durata di un periodo di clock. I pacchetti iniziano sempre con il primo bit a "1" (bit di start) e terminano con il quinto bit a "0" (bit di stop). I bit D0 D1 e D2 codificano la durata delluscita OUT della MSF B.
La MSF B ha il compito di attivare ad uno luscita OUT ogni volta che riceve dallesterno un fronte di salita sullingresso GO. OUT deve rimanere attiva per un numero di cicli di clock uguale al valore del numero Q2Q1Q0. La durata di GO non determinata. In condizioni di riposo, le linee LN e OUT si trovano al valore logico zero. Se il quinto bit (bit di stop) non a zero la MSF A attiva luscita ERR per un periodo di clock e, non appena LN assume il valore 0, ritorna in attesa di un nuovo dato. Si assuma che i pacchetti di controllo su LN siano separati tra di loro da un intervallo maggiore della massima durata di OUT e non siano mai inviati al sistema mentre in corso lattivazione di OUT . Si chiede: 13. Il diagramma ASM della MSF; 14. Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura nella pagina successiva, indicando anche lo stato in cui si trovano le due MSF in ogni periodo del clock.
35. Sistema digitale con MSF
2009- 3
Si progetti la MSF di controllo del sistema digitale rappresentato in figura, la cui funzione la gestione di un parchimetro. Il costo della sosta di 1 Euro ogni 30 minuti e lutente pu inserire nel parchimetro una o pi monete da uno o due Euro. Il dispositivo CNT un contatore binario bidirezionale. Al reset il contatore si posiziona al valore 0 e ad ogni transizione da 0 a 1 della linea CP si incrementa o decrementa di una unit. La direzione di conteggio definita dalla linea UD: se tale linea a 1 il contatore conta in avanti [0,1,2,,N-1,N,N+1,], altrimenti (se UD = 0) il conteggio allindietro [,N+1,N,N-1,,2,1,0]. Il segnale ZRO, attivo a 1, indica che il valore del contatore 0. Linserimento di una moneta da parte dellutente, rivelato da un sensore (non rappresentato in figura), segnalato con un impulso a 1, della durata di un ciclo di clock, sullingresso ONE, nel caso di una moneta da un Euro, o TWO, se la moneta da due. Il tempo di sosta viene memorizzato utilizzando il contatore CNT, che incrementato dalla MSF di una unit per ogni Euro inserito. La pressione e il conseguente rilascio del pulsante START avvia il parchimetro, ovvero il conteggio a ritroso del tempo di sosta (il pulsante START, quando premuto, fornisce 1 sul rispettivo ingresso della MSF). Il riferimento temporale per la misura del tempo di sosta fornito da un timer esterno (non rappresentato in figura), che segnala alla MSF il trascorrere del tempo. Il timer esterno, attivato dal rilascio del pulsante START, genera impulsi a 1 sullingresso TC, della durata di un ciclo di clock e distanziati tra loro di 30 minuti (il primo impulso generato allo scadere dei primi 30 minuti). Dopo che lutente ha inserito la somma relativa al tempo di sosta desiderato ed ha avviato il parchimetro, la MSF segnala la sosta regolare portando luscita GRN a 1 e mantenendola per tutta la durata prevista. Al termine del tempo di sosta consentito, la MSF porta a 0 luscita GRN e a 1 luscita RED, mantenendola fino ad una successiva richiesta di avviamento del parchimetro. Per semplicit si supponga che tutti i segnali di ingresso alla MSF siano sincroni con CK. Si chiede: 15. Il diagramma ASM della MSF; 16. Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura nella pagina successiva. Si indichi, in ogni periodo del clock, anche lo stato in cui si trova la MSF ed il valore memorizzato dal contatore CNT.
36. Sistema digitale con MSF 2009 - 7 Progettare con il metodo ASM il sistema digitale rappresentato nella figura.
La MSF A riceve dallesterno, attraverso la linea LN, un dato seriale ed ha compito di memorizzarne il valore nelle tre uscite dei Flip-Flop tipo JK PET. I dati ricevuti sono costituiti da pacchetti di cinque bit, (1 D0 D1 D2 0), sincroni con il clock del sistema. Ogni bit ha la durata di un periodo di clock. I pacchetti iniziano sempre con il primo bit a "1" (bit di start) e terminano con il quinto bit a "0" (bit di stop).
La MSF B ha il compito di generare un segnale seriale OUT ogni volta che riceve dallesterno un segnale GO (la durata di GO di 1 ciclo di clock). Il segnale OUT consiste in un pacchetto di 4 bit (1 - D0 - D1 - 0). La durata di ciascun bit, compresi start e stop, di 1 ciclo di clock se D2 vale zero, 2 cicli di clock se D2 vale 1. I bit D0 e D1 del pacchetto in uscita ricopiano i valori dei bit D0 e D1 in entrata.
In condizioni di riposo, le linee LN e OUT si trovano al valore logico zero. Se il quinto bit ricevuto (bit di stop) non a zero la MSF A attiva luscita ERR per un periodo di clock e, non appena LN assume il valore 0, ritorna in attesa di un nuovo dato. Si assuma che i pacchetti ricevuti su LN siano separati tra di loro da un intervallo maggiore della massima durata di OUT e non siano mai inviati al sistema mentre in corso lattivazione di OUT. Si chiede: 17. Il diagramma ASM della MSF; 18. Il diagramma temporale che descrive il funzionamento del sistema progettato, completando la figura nella pagina successiva, indicando anche lo stato in cui si trovano le due MSF in ogni periodo del clock.
Si veda la fig.93:
Introduzione alle Macchine a Stati Finiti Asincrone

Nelle macchine asincrone, da un punto di vista teorico e modellistico, si pu considerare il registro di stato costituito dal ritardo con cui i segnali percorrono la MSF. Tali ritardi vengono modellati concentrandoli in blocchi ritardatori puri (uno per ogni variabile di stato) posti all'uscita delle porte logiche, mentre il resto della MSF viene considerato ideale, cio privo di ritardi. Per spiegare meglio l'effetto di questi ritardi vediamo l'esempio seguente che utilizza una MSF asincrona molto semplice disegnata in fig. 91:
Per quanto detto prima, introduciamo un blocco di ritardo all'uscita dell'OR all'interno dell'anello di retroazione. Quindi consideriamo come variabile di stato attuale il valore logico all'uscita del blocco di ritardo e come valore prossimo quello all'uscita dell'OR ormai privo di ritardo. Lo schema del modello quindi in fig. 92:
In questo modello chiaro come la temporizzazione della macchina sia data dal ritardo dt, ed il cambiamento di stato solo da opportune combinazioni degli ingressi che sono quelle, (e solamente quelle), che rendono X(t+dt) X(t). Si potrebbe pensare alla MSF asincrona come ad una MSF sincrona il cui clock abbia un periodo uguale a dt. Gli stati della MSF asincrona che non fanno parte di anelli di ritardo durano quindi un tempo dt. Si capisce quindi che non possibile realizzare MSF asincrone senza ingressi (come i contatori) perch la sequenza di stati dell'ASM (stati di transizione) verrebbe percorsa con una temporizzazione tale per cui ogni stato durerebbe un tempo dt. Essendo dt molto piccolo e non controllabile, le uscite della MSF non sarebbero praticamente utilizzabili. Si vedr per in seguito che, in sede di realizzazione della MSF asincrona necessario molte volte aggiungere, nell'ASM, degli stati di transizione al fine di risolvere dei problemi di sicurezza di funzionamento che tratteremo in seguito. Tali stati per, durando appunto un tempo brevissimo, occupano un tempo trascurabile nell'evoluzione della MSF e quindi non alterano il suo funzionamento descritto dall'ASM che realizzaa l'algoritmo richiesto dalle specifiche. Le MSF asincrone possono essere costruite con sole porte logiche opportunamente retroazionate, proprio come nel livello pi basso di realizzazioni delle reti sequenziali. In alternativa si pu utilizzare un registro di stato composto da FF asincroni. Non ci occuperemo qui della sintesi di MSF asincrone, salvo il caso del FF RS.
Vediamone ora il funzionamento. Il ruolo principale svolto dal blocco di ritardo, il quale fa in modo che per un tempo dt lo stato attuale X(t) si mantenga inalterato: il tempo dt infatti il ritardo con cui il segnale si propaga dallingresso alluscita della porta. Trascorso dt, passa in uscita il valore X(t+dt) che diventa quindi il nuovo stato. Ecco quindi che il blocco di ritardo svolge la funzione di registro di stato, perch per un tempo dt mantiene inalterato (e quindi in pratica "memorizza") il valore attuale dello stato X(t). Nel tempo dt lo stato attuale, tramite la retroazione, agisce come ingresso sull'OR che costituisce la rete combinatoria del nuovo stato X(t+dt). Se il nuovo stato elaborato dalla RC uguale al precedente ( X(t+dt) = X(t)), allora la macchina in condizioni di stabilit e non cambia stato. Invece, se l'ingresso rende X(t+dt) X(t), allora la macchina dopo dt cambier stato. Risulta quindi evidente la corrispondenza tra il modello di fig.92 e quello della MSF sincrona gi visto.
FLIP-FLOP RS (Reset-Set) Asincrono con Ingressi Attivi Alti Il Flip-Flop RS, descritto in precedenza, la pi semplice macchina a stati asincrona: ci occupiamo in questa sede di ricavarne lo schema logico con un procedimento di sintesi a partire dalla sua descrizione mediante il diagramma ASM.
Il flip-flop RS caratterizzato da due ingressi, R e S, e da due uscite Q e Q . Se gli ingressi R e S sono attivi alti il comando di SET porta l'uscita Q ad 1, mentre il comando RESET la manda a 0. Quando R ed S sono inattivi il FF resta nello stato in cui si trovava precedentemente. Il comportamento del FF RS non viene definito se R=S=1.
La tabella che caratterizza il funzionamento del flip-flop RS la seguente:
Dalle specifiche possiamo ricavare il diagramma ASM del flip-flop RS:
Si ottiene lo schema definitivo della MSF collegando l'uscita Xn all'ingresso Xn-1:
Il FF permane nello stato a (Q=0) fino a che non attivato Set, nello stato b fino a che non attivato Reset. Questa struttura dellASM fa si che, se R=S=1, il flip-flop evolve continuamente tra i due stati. Si noti, quindi, che, a livello di definizione del diagramma ASM si specificato, anche se implicitamente, il comportamento per R=S=1 anche se tale comportamento si considera non ammesso. Infatti, in presenza di R=S=1 la MSF commuta continuamente fra i due stati. Dal diagramma ASM possiamo compilare la tabella ASM e, da essa, ottenere la sintesi e lo schema logico:
Per semplificare la struttura della rete, facendola coincidere con quella usata nelle realizzazioni pratiche, si sfrutta il fatto che si esclude la contemporaneit del pilotaggio di Set e Reset, mettendo due indifferenze dove S=R=1. Le figure 133, 134, 135 e 136 mostrano i passi intermedi del processo di sintesi:
L'ultima configurazione rappresenta lo schema della sintesi NAND del flip-flop RS. Per semplificare la rete, la struttura NAND si impiega con gli ingressi attivi bassi. Si osservi che, applicando la configurazione non permessa (che, in questo caso R = S = 0), si ottiene Q = Q = 1; la situazione stabile, ma le uscite non sono pi una la negata dell'altra. La sintesi NOR della stessa rete la seguente:
La sintesi NOR pi semplice quella con gli ingressi attivi alti. Si osservi che, applicando la configurazione non permessa (che, in questo caso R = S = 1), si ottiene Q = Q = 0. 5 6
FLIP-FLOP RS Latch Si riporta qui la rappresentazione ASM del FF RS con semplice abilitazione, gi studiato in precedenza. Lo schema rappresentato in fig. 141; la fig. 144 mostra il semplice diagramma ASM.
FLIP-FLOP D Edge Triggered Sappiamo che il FF D PET acquisisce e trasferisce il valore di D sulluscita Q in presenza di un fronte di salita del CK. Il suo diagramma ASM (si noti che lingresso CK trattato come un normale ingresso e compare quindi nel diagramma) il seguente (fig. 152):
FLIP-FLOP JK Edge Triggered Vediamo il diagramma ASM del FF JK Edge Triggered.

Elettronica Dei Sistemi Digitali - III Parte Complementi Esercizi

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Elettronica Dei Sistemi Digitali - III Parte Complementi Esercizi

Încărcat de

Drepturi de autor:

Formate disponibile

Dipartimento di Ingegneria Biofisica ed Elettronica

Domenico Ponta, Davide Anguita, Giuliano Donzellini

Dispensa del corso di

Universit di Genova - Facolt di Ingegneria

Test su Reti Combinatorie e Aritmetica Binaria

6) Individuare il grave errore visibile nel seguente schema circuitale:

Risposta: .. 7) Compilare le tabelle di verit dei seguenti schemi:

4) Rappresentare la porta AND per mezzo dellOR e del NOT.

5) Alcune porte del seguente schema circuitale presentano disfunzioni:

8) Compilare la tabella di verit del seguente circuito:

f (x,y,z) = f = ab+cd+e 18) Eseguire la sintesi della seguente mappa di Karnaugh:

19) Eseguire la sintesi della seguente mappa di Karnaugh:

Esercizi di Analisi di Reti Sequenziali

2. Analisi di rete logica 1999_6

3. Analisi di rete logica 2000_3

4. Analisi di rete logica 2000_4

CL CK1 CK2 CLEAR

CK1 CK2 CLEAR

5. Analisi di rete logica 2000_5

6. Analisi di rete logica 2002_1

7. Analisi di rete logica 2002_5

8. Analisi di rete logica 2003_2

9. Analisi di rete logica 2003_3

10. Analisi di rete logica 2003_5

11. Analisi di rete logica 2004_2

12. Analisi di rete logica 2004_5

13. Analisi di rete logica 2005_4

14. Analisi di rete logica 2005_6

15. Analisi di rete logica 2006_1

Esercizi introduttivi alle Macchine a Stati Finiti

Lo stato c genera ERROR e riporta la macchina nello stato a.

Stato c: OUT diventa basso indeterminatamente.

Commento: Stato a: in questo stato la MSF non genererebbe nulla di per se

Esercizi sulle Macchine a Stati Finiti

2. Progetto di MSF 1999_5

3. Progetto di MSF 1999_6

ESD-1 4. Progetto di MSF 2000_1 ESD-1

CLK L STATO D1 LOAD1 B1 D2 LOAD2 B2 READY ERROR

8. Progetto di MSF 2001_5

10. Progetto di MSF 2002_3

11. Progetto di MSF 2002_4

12. Progetto di MSF 2002_6

13. Progetto di MSF 2003_3

14. Progetto di MSF 2003_4

15. Progetto di MSF 2003_5

16. Progetto di MSF 2004_1

17. Progetto di MSF 2004_2

18. Progetto di MSF 2004_3

19. Progetto di MSF 2004_4

20. Progetto di MSF 2004_5

22. Progetto di MSF 2005_4

23. Progetto di MSF 2005_6

26. Progetto di MSF 2006_3

27. Progetto di MSF 2006_4

28.Progetto di MSF 2007 -2

30. Progetto di MSF 2007-4

34. Sistema digitale con MSF

35. Sistema digitale con MSF

Introduzione alle Macchine a Stati Finiti Asincrone

La tabella che caratterizza il funzionamento del flip-flop RS la seguente:

Dalle specifiche possiamo ricavare il diagramma ASM del flip-flop RS:

Si ottiene lo schema definitivo della MSF collegando l'uscita Xn all'ingresso Xn-1:

FLIP-FLOP JK Edge Triggered Vediamo il diagramma ASM del FF JK Edge Triggered.