Documente Academic
Documente Profesional
Documente Cultură
C. MATERIALES Y EQUIPOS.
2 Pilas de 9 Voltios. Regulador de voltaje 7805. Resistencias de 220 (Rojo Rojo Caf). Cuatro led emisores de luz para la entrada Pulsadores. Compuertas NOR(74LS02) Compuertas NAND(74LS00) Circuito Integrado 555 Cables. Protoboard.
Figura 1 (a)
Figura 1 (b)
Figura 1 (a): Equivalente FF RS con compuertas NOR Figura 1 (b): Tabla de funciones de FF RS
Los resultados de la tabla de funciones se sintetizan de la siguiente manera: 1. SET = RESET = 0. ste es el estado normal de reposo para el latch NOR y no tiene efecto sobre el estado de la salida. Q y Q* permanecern en el estado que tenan antes de que se produjera esta condicin de entrada. 2. SET = 1, RESET = 0. sta condicin siempre establecer Q=1, en donde permanecer an despus de que SET regrese a 0. 3. SET = 0, RESET = 1. sta condicin siempre borrar Q = 0, en donde permanecer an despus de que RESET regrese a 0. 4. SET = 1, RESET = 1. sta condicin trata de establecer y restablecer el latch al mismo tiempo, produce Q = Q* = 0. Si las entradas se regresan a 0 en forma simultnea, el estado de salida resultante ser impredecible. sta condicin de entrada no debe utilizarse.
El detector de flancos produce un pico estrecho de pendiente positiva, el cual ocurre en forma coincidente con la transicin activa del pulso de la entrada CLK. El circuito de conduccin de pulso gua el pico a travs de la entrada SET o de la entrada RESET del latch, de acuerdo con los niveles presentes en S y R. Por ejemplo, con S = 1 y R = 0 la seal CLK se invierte y se pasa a travs de la compuerta NAND 1 para producir un pulso BAJO en la entrada SET del latch, la cual establece Q = 1. Con S = 0, R = 1 la seal CLK se invierte y se pasa a travs de la compuerta NAND 2 para producir un pulso BAJO en la entrada RESET del latch, la cual restablece a Q = 0.
E. PROCEDIMIENTO.
1. Armar el circuito correspondiente al FF RS asncrono y verificar si cumple la tabla de funcionamiento. Realizar la tabla de funcionamiento y llenarla con los datos obtenidos. S 0 0 1 1 R Q 0 1 1 Se mantiene 0 1 1 Ambiguo Tabla1. FF SR Asncrono
2. Armar el circuito correspondiente al FF RS sincrnico y verificar si cumple la tabla de funcionamiento. Realizar la tabla de funcionamiento y llenarla con los datos obtenidos. S R Q 0 0 1 0 1 Se mantiene 1 0 1 1 1 Ambiguo Tabla1. FF SR Sncrono
F. Anlisis de Resultados.
G. Cuestionario. a. Cul de los modelos con el integrado 555 necesita de dos resistencias que influyen en la seal de respuestas?
El circuito del FLIP_FLOP sncrono construido en base de compuertas NAND
H. Conclusiones.
El funcionamiento de un FLIP-FLOP se basa en el empleo de compuertas. Los FLIP-FLOPS pueden configurarse asincrnicamente o sincrnicamente mediante el empleo del LM555.
I. Recomendaciones.
Verificar continuidad en cada una de las conexiones. Establecer los pines de conexin de las compuertas. Calcular correctamente las resistencias para la conexin del LM 555.
J. Referencias Bibliogrfica.
Ronald J. Tocci, Sistemas Digitales: Principios y aplicaciones, Cap. 5, 10 edicin. Enlaces (6/06/2013)